KR100771536B1 - Method of fabricating the semiconductor device having recessed channel - Google Patents

Method of fabricating the semiconductor device having recessed channel Download PDF

Info

Publication number
KR100771536B1
KR100771536B1 KR1020050101251A KR20050101251A KR100771536B1 KR 100771536 B1 KR100771536 B1 KR 100771536B1 KR 1020050101251 A KR1020050101251 A KR 1020050101251A KR 20050101251 A KR20050101251 A KR 20050101251A KR 100771536 B1 KR100771536 B1 KR 100771536B1
Authority
KR
South Korea
Prior art keywords
film
hard mask
recess channel
recess
pattern
Prior art date
Application number
KR1020050101251A
Other languages
Korean (ko)
Other versions
KR20070044926A (en
Inventor
전승준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050101251A priority Critical patent/KR100771536B1/en
Publication of KR20070044926A publication Critical patent/KR20070044926A/en
Application granted granted Critical
Publication of KR100771536B1 publication Critical patent/KR100771536B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location

Abstract

본 발명의 리세스채널을 갖는 반도체소자의 제조방법은, 소자분리막에 의해 한정되는 반도체기판의 활성영역 위에 하드마스크막패턴을 형성하는 단계와, 하드마스크막패턴에 의해 노출되는 반도체기판을 산화시켜 희생산화막을 형성하는 단계와, 희생산화막을 제거하여 리세스영역을 형성하는 단계와, 하드마스크막패턴에 의해 노출되는 리세스영역의 반도체기판을 일정 깊이로 식각하여 리세스채널용 트랜치를 형성하는 단계와, 하드마스크막패턴을 제거하는 단계와, 리세스채널용 트랜치 내의 반도체기판 위에 게이트절연막을 형성하는 단계와, 그리고 리세스채널용 트랜치를 매립하면서 리세스채널용 트랜치와 중첩되는 게이트전극패턴을 형성하는 단계를 포함한다.A method of manufacturing a semiconductor device having a recess channel of the present invention includes forming a hard mask film pattern on an active region of a semiconductor substrate defined by an isolation layer, and oxidizing the semiconductor substrate exposed by the hard mask film pattern. Forming a sacrificial oxide film, removing the sacrificial oxide film to form a recess region, and etching the semiconductor substrate of the recess region exposed by the hard mask film pattern to a predetermined depth to form a recess channel trench. Removing the hard mask film pattern; forming a gate insulating film on the semiconductor substrate in the recess channel trench; and filling the recess channel trench with the gate electrode pattern overlapping the recess channel trench. Forming a step.

리세스채널, 트랜치, 모서리, 전계집중 Recess channel, trench, corner, field concentration

Description

리세스채널을 갖는 반도체소자의 제조방법{Method of fabricating the semiconductor device having recessed channel}Method of fabricating a semiconductor device having a recess channel {Method of fabricating the semiconductor device having recessed channel}

도 1 내지 도 8은 종래의 리세스채널을 갖는 반도체소자의 제조방법을 설명하기 위하여 나타내 보인 도면들이다.1 to 8 are views illustrating a conventional method of manufacturing a semiconductor device having a recess channel.

도 9 내지 도 18은 본 발명에 따른 리세스채널을 갖는 반도체소자의 제조방법을 설명하기 위하여 나타내 보인 도면들이다.9 to 18 are views illustrating a method of manufacturing a semiconductor device having a recess channel according to the present invention.

본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게는 리세스채널이 형성되는 트랜치의 상부모서리를 둥근 프로파일을 갖도록 하여 소자의 특성을 향상시킬 수 있도록 하는 리세스채널을 갖는 반도체소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to manufacturing a semiconductor device having a recess channel for improving the characteristics of the device by having a rounded profile of an upper corner of a trench in which the recess channel is formed. It is about a method.

최근 집적회로 반도체소자의 집적도가 증가하고 디자인 룰(design rule)이 급격하게 감소함에 따라 트랜지스터의 안정적인 동작을 확보하는데 어려움이 증대되고 있다. 예컨대 게이트의 폭이 감소되어 트랜지스터의 단채널화가 급격하게 진행되고 있으며, 이에 따라 단채널효과(short channel effect)가 빈번하게 발생하고 있다. 상기 단채널효과로 인하여, 트랜지스터의 소스와 드레인 사이의 펀치스루(punch-through)가 심각하게 발생되고 있으며, 이러한 펀치스루는 소자의 오동작의 주요원인으로 인식되고 있다. 따라서 최근 단채널효과의 극복을 위해서 디자인 룰의 증가 없이 채널의 길이를 보다 더 확보하는 방법들이 다양하게 연구되고 있다. 특히 제한된 게이트선폭에 대해 채널의 길이를 보다 확장시켜 주는 구조로서 게이트 아래의 반도체기판을 리세스하여 채널의 길이를 보다 연장시킬 수 있는 리세스채널을 갖는 반도체소자가 각광받고 있다.Recently, as the degree of integration of integrated circuit semiconductor devices has increased and design rules have sharply decreased, it is increasingly difficult to secure stable operation of transistors. For example, the shortening of transistors is rapidly progressing due to the decrease in the width of the gate, and thus short channel effects are frequently generated. Due to the short channel effect, punch-through between the source and the drain of the transistor is seriously generated, which is recognized as a major cause of malfunction of the device. Therefore, in order to overcome the short channel effect, various methods for securing channel lengths without increasing design rules have been studied in various ways. In particular, a semiconductor device having a recess channel capable of further extending the channel length by recessing the semiconductor substrate under the gate as a structure for extending the channel length for a limited gate line width has been in the spotlight.

도 1 내지 도 8은 이와 같은 리세스채널을 갖는 반도체소자를 제조하는 일반적인 방법을 설명하기 위하여 나타내 보인 도면들이다. 여기서 도 2, 도 4, 도 6 및 도 8은, 각각 도 1, 도 3, 도 5 및 도 7의 선 X-X'를 따라 절단하여 나타내 보인 단면도이다.1 to 8 are diagrams for explaining a general method of manufacturing a semiconductor device having such a recess channel. 2, 4, 6, and 8 are cross-sectional views taken along the line X-X 'of FIGS. 1, 3, 5, and 7, respectively.

먼저 도 1 및 도 2를 참조하면, 반도체기판(100)의 일정 영역에 소자분리막(102)을 형성하여 활성영역(101)을 한정한다. 이를 위하여, 먼저 반도체기판(100) 위에 버퍼산화막(110) 및 패드질화막(미도시)을 순차적으로 적층한 후, 포토레지스트막패턴을 이용하여 패드질화막 및 버퍼산화막(110)의 일부를 제거하는 식각을 수행해서 소자분리막(102)이 형성될 반도체기판(100) 표면을 노출시킨다. 다음에 패드질화막을 마스크로 반도체기판(100)의 노출표면을 일정 깊이로 제거하여 트랜치를 형성한 후, 이 트랜치가 매립되도록 전면에 절연막을 형성한다. 다음에 평탄화를 수행하여 패드질화막을 노출시킨 후, 인산(H3PO4)용액을 이용한 세정공정으로 패 드질화막을 제거한다.First, referring to FIGS. 1 and 2, the isolation region 102 is formed in a predetermined region of the semiconductor substrate 100 to define the active region 101. To this end, first, the buffer oxide film 110 and the pad nitride film (not shown) are sequentially stacked on the semiconductor substrate 100, and then an etching is performed to remove portions of the pad nitride film and the buffer oxide film 110 using a photoresist pattern. The surface of the semiconductor substrate 100 on which the device isolation layer 102 is to be formed is exposed. Next, a trench is formed by removing the exposed surface of the semiconductor substrate 100 to a predetermined depth using a pad nitride film as a mask, and then an insulating film is formed on the entire surface to fill the trench. Next, the pad nitride film is exposed by planarization, and the pad nitride film is removed by a washing process using a phosphoric acid (H 3 PO 4 ) solution.

다음에 도 2 및 도 3을 참조하면, 전면에 리세스채널 형성을 위한 하드마스크막 및 포토레지스트막을 순차적으로 형성한다. 하드마스크막은 폴리실리콘막으로 형성한다. 다음에 포토레지스트막에 대한 통상의 노광 및 현상을 수행하여 리세스채널용 트랜치가 형성될 영역에 대응하는 하드마스크막 표면을 노출시키는 포토레지스트막패턴(130)을 형성한다. 다음에 이 포토레지스트막패턴(130)을 식각마스크로 한 건식식각을 수행하여 하드마스크막패턴(120)을 형성한다. 이 식각에 의해 패드산화막(110)의 일부도 제거되며, 따라서 하드마스크막패턴(120)에 의해 리세스채널용 트랜치가 형성될 반도체기판(100) 표면은 노출된다.2 and 3, a hard mask film and a photoresist film for forming a recess channel are sequentially formed on the entire surface. The hard mask film is formed of a polysilicon film. The photoresist film pattern 130 is then formed to expose the hard mask film surface corresponding to the region where the trench for trenches is to be formed by performing normal exposure and development on the photoresist film. Next, the dry etching using the photoresist film pattern 130 as an etching mask is performed to form the hard mask film pattern 120. A portion of the pad oxide layer 110 is also removed by this etching, and thus the surface of the semiconductor substrate 100 on which the trench channel trench is to be formed is exposed by the hard mask layer pattern 120.

다음에 도 5 및 도 6을 참조하면, 상기 포토레지스트막패턴(130)을 제거하고, 하드마스크막패턴(120)을 식각마스크로 한 건식식각을 수행하여 반도체기판(100)에 리세스채널용 트랜치(140)를 형성한다. 상기 리세스채널용 트랜치(140)를 형성한 후에 하드마스크막패턴(120)을 제거한다. 경우에 따라서 패드산화막(110)도 함께 제거될 수도 있다.Next, referring to FIGS. 5 and 6, the photoresist layer pattern 130 is removed and a dry etching process using the hard mask layer pattern 120 as an etch mask is performed to recess channels on the semiconductor substrate 100. Form the trench 140. After forming the recess channel trench 140, the hard mask layer pattern 120 is removed. In some cases, the pad oxide film 110 may also be removed.

다음에 도 7 및 도 8을 참조하면, 리세스채널용 트랜치(140) 내의 반도체기판(100) 표면에 게이트절연막(150)을 형성한다. 그리고 전면에 게이트전극막을 형성하고, 패터닝하여 리세스채널용 트랜치(140)를 매립하면서 상부로 돌출되는 게이트전극패턴(160)을 형성한다. 통상적으로 게이트전극패턴(160)은 폴리실리콘막, 텅스텐실리사이드막 및 질화막이 순차적으로 적층되는 구조로 형성할 수 있다.Next, referring to FIGS. 7 and 8, the gate insulating layer 150 is formed on the surface of the semiconductor substrate 100 in the recess channel trench 140. A gate electrode film is formed on the entire surface, and patterned to form a gate electrode pattern 160 that protrudes upward while filling the recess channel trench 140. In general, the gate electrode pattern 160 may have a structure in which a polysilicon film, a tungsten silicide film, and a nitride film are sequentially stacked.

그런데 이와 같은 종래의 리세스채널을 갖는 반도체소자의 제조방법에 있어 서, 도 5 및 도 6에 나타낸 바와 같이, 리세스채널용 트랜치(140) 형성을 위한 식각은 플라즈마를 이용한 건식식각방법을 사용하여 수행하는데, 이 과정에서 플라즈마 이온의 직진성과 하드마스크막패턴(120)의 존재로 인하여, 리세스채널용 트랜치(140)의 상부 모서리가 둥근 프로파일을 갖지 못하고 각진 프로파일을 갖는다(도 8의 "A" 참조). 이와 같이 각진 프로파일의 상부 모서리로 인하여, 이 부분으로의 스트레스(stress) 집중 현상과 전계집중(electric field crowding)현상이 발생하여 게이트절연막(150)의 특성이 열화되고, 게이트로 인한 드레인누설(GIDL; Gate Induced Drain Leakage) 전류가 증가되고, 게이트의 오프전류로 인한 누설전류가 증가되며, 셀의 문턱전압이 감소되는 등과 같이 소자의 특성열화가 발생한다는 문제가 있다.However, in the conventional method of manufacturing a semiconductor device having a recess channel, as shown in FIGS. 5 and 6, the etching for forming the recess channel trench 140 uses a dry etching method using plasma. In this process, due to the straightness of the plasma ions and the presence of the hard mask film pattern 120, the upper edge of the recess channel trench 140 does not have a rounded profile but has an angular profile (" A "). As a result of the upper edge of the angled profile, stress concentration and electric field crowding occur in this portion, resulting in deterioration of the characteristics of the gate insulating layer 150 and drain leakage caused by the gate (GIDL). Gate Induced Drain Leakage) There is a problem in that device deterioration occurs, such as an increase in current, a leakage current due to an off current of a gate, and a threshold voltage of a cell.

본 발명이 이루고자 하는 기술적 과제는, 리세스채널용 트랜치의 상부모서리가 둥근 프로파일을 갖도록 하여 소자의 특성열화가 발생하지 않도록 하는 리세스채널을 갖는 반도체소자의 제조방법을 제공하는 것이다.An object of the present invention is to provide a method of manufacturing a semiconductor device having a recess channel such that the upper edge of the recess channel trench has a rounded profile so that characteristic deterioration of the device does not occur.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 리세스채널을 갖는 반도체소자의 제조방법은, 소자분리막에 의해 한정되는 반도체기판의 활성영역 위에 하드마스크막패턴을 형성하는 단계; 상기 하드마스크막패턴에 의해 노출되는 반도체기판을 산화시켜 희생산화막을 형성하는 단계; 상기 희생산화막을 제거하여 리세스영역을 형성하는 단계; 상기 하드마스크막패턴에 의해 노출되는 상기 리세스영역 의 반도체기판을 일정 깊이로 식각하여 리세스채널용 트랜치를 형성하는 단계; 상기 하드마스크막패턴을 제거하는 단계; 상기 리세스채널용 트랜치 내의 반도체기판 위에 게이트절연막을 형성하는 단계; 및 상기 리세스채널용 트랜치를 매립하면서 상기 리세스채널용 트랜치와 중첩되는 게이트전극패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, a method of manufacturing a semiconductor device having a recess channel according to the present invention includes the steps of forming a hard mask film pattern on the active region of the semiconductor substrate defined by the device isolation film; Oxidizing the semiconductor substrate exposed by the hard mask pattern to form a sacrificial oxide film; Removing the sacrificial oxide layer to form a recess region; Forming a recess channel trench by etching the semiconductor substrate of the recess region exposed by the hard mask layer pattern to a predetermined depth; Removing the hard mask film pattern; Forming a gate insulating film on the semiconductor substrate in the recess channel trench; And forming a gate electrode pattern overlapping the recess channel trench while filling the recess channel trench.

상기 하드마스크막패턴은 질화화합물을 사용하여 형성하는 것이 바람직하다.The hard mask film pattern is preferably formed using a nitride compound.

이 경우, 상기 질화화합물은 실리콘옥사이드나이트라이드(SiON)막 또는 실리콘나이트라이드(SixNy)막일 수 있다.In this case, the nitride compound may be a silicon oxide nitride (SiON) film or a silicon nitride (Si x N y ) film.

상기 하드마스크막패턴은 100-1000Å의 두께를 갖도록 형성할 수 있다.The hard mask pattern may be formed to have a thickness of 100-1000Å.

상기 희생산화막을 형성하는 단계는 퍼니스형 장비에서의 열산화방법을 사용하여 수행할 수 있다.The forming of the sacrificial oxide film may be performed by using a thermal oxidation method in a furnace type equipment.

상기 희생산화막은 50-200Å의 두께로 형성할 수 있다.The sacrificial oxide film may be formed to a thickness of 50-200Å.

상기 희생산화막을 제거하여 리세스영역을 형성하는 단계는 습식세정방법을 사용하여 수행할 수 있다.Removing the sacrificial oxide layer to form a recess region may be performed using a wet cleaning method.

이 경우, 상기 습식세정방법은, HF용액 또는 BOE용액을 세정액으로 하여 수행할 수 있다.In this case, the wet cleaning method may be performed using a HF solution or a BOE solution as a washing solution.

상기 희생산화막을 제거하여 리세스영역을 형성하는 단계는, 상기 리세스영역의 모서리가 상기 하드마스크막패턴의 하부에 배치되는 언더컷 형태가 되도록 수행하는 것이 바람직하다.The removing of the sacrificial oxide layer to form a recess region may be performed such that an edge of the recess region has an undercut shape disposed under the hard mask pattern.

상기 리세스채널용 트랜치를 형성하는 단계는 플라즈마를 이용한 건식식각방법을 사용하여 수행하는 것이 바람직하다.The forming of the recess channel trench may be performed by using a dry etching method using plasma.

이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below.

도 9 내지 도 18은 본 발명에 따른 리세스채널을 갖는 반도체소자의 제조방법을 설명하기 위하여 나타내 보인 도면들이다. 특히, 도 10, 도 12, 도 14, 도 16 및 도 18은 각각 도 9, 도 11, 도 13, 도 15 및 도 17의 선 Y-Y'를 따라 절단하여 나타내 보인 단면도이다.9 to 18 are views illustrating a method of manufacturing a semiconductor device having a recess channel according to the present invention. In particular, FIGS. 10, 12, 14, 16, and 18 are cross-sectional views taken along the line Y-Y 'of FIGS. 9, 11, 13, 15, and 17, respectively.

먼저 도 9 및 도 10을 참조하면, 반도체기판(200)의 일정 영역에 소자분리막(202)을 형성하여 활성영역(201)을 한정한다. 본 실시예에서는 트랜치 구조의 소자분리막(202)을 예를 들었지만, 경우에 따라서는 다른 형태, 예컨대 로코스(LOCOS; LOCal Oxidation of Silicon) 형태의 소자분리막을 사용할 수도 있다. 상기 트랜치 구조의 소자분리막(202)을 형성하기 위하여, 먼저 반도체기판(200) 위에 버퍼산화막(210) 및 패드질화막(미도시)을 순차적으로 적층한 후, 포토레지스트막패턴을 이용하여 패드질화막 및 버퍼산화막(210)의 일부를 제거하는 식각을 수행해서 소자분리막(202)이 형성될 반도체기판(200) 표면을 노출시킨다. 다음에 패드질화막을 마스크로 반도체기판(200)의 노출표면을 일정 깊이로 제거하여 트랜치를 형성한 후, 이 트랜치가 매립되도록 전면에 절연막을 형성한다. 절연막으로서는 고밀도플라즈 마(HDP; High Density Plasma) 산화막을 사용하지만, 다른 절연막을 사용할 수도 있다. 다음에 평탄화를 수행하여 패드질화막을 노출시킨 후, 인산(H3PO4)용액을 이용한 세정공정으로 패드질화막을 제거한다.Referring to FIGS. 9 and 10, the device isolation layer 202 is formed in a predetermined region of the semiconductor substrate 200 to define the active region 201. In the present embodiment, the device isolation film 202 having a trench structure is taken as an example. However, in some cases, another device, for example, a LOCOS (LOCal Oxidation of Silicon) type device isolation film may be used. In order to form the trench isolation device 202, a buffer oxide film 210 and a pad nitride film (not shown) are sequentially stacked on the semiconductor substrate 200, and then a pad nitride film and a photoresist film pattern are used. An etching process is performed to remove a portion of the buffer oxide film 210 to expose the surface of the semiconductor substrate 200 on which the device isolation film 202 is to be formed. Next, a trench is formed by removing the exposed surface of the semiconductor substrate 200 to a predetermined depth using a pad nitride film as a mask, and then an insulating film is formed on the entire surface to fill the trench. As the insulating film, a high density plasma (HDP) oxide film is used, but other insulating films may be used. Next, the pad nitride film is exposed by planarization, and then the pad nitride film is removed by a washing process using a phosphoric acid (H 3 PO 4 ) solution.

상기 트랜치 구조의 소자분리막(202)을 형성한 후에는, 반도체기판(200)의 표면 중에서 리세스채널용 트랜치가 형성될 표면을 노출시키는 하드마스크막패턴(220)을 형성한다. 이를 위하여 먼저 전면에 하드마스크막 및 포토레지스트막을 순차적으로 형성한다. 하드마스크막은 질화화합물, 예컨대 실리콘옥사이드나이트라이드(SiON)막 또는 실리콘나이트라이드(SixNy)막을 사용하여 대략 100 내지 1000Å의 두께로 형성한다. 경우에 따라서 하드마스크막은 질화화합물 대신 다른 물질막으로 형성할 수 있는데, 이 경우 산화에 대한 내성을 갖는 물질막을 사용한다. 다음에 포토레지스트막에 대한 통상의 노광 및 현상을 수행하여 하드마스크막의 일부 표면을 노출시키는 개구부를 갖는 포토레지스트막패턴(230)을 형성한다. 그리고 이 포토레지스트막패턴(230)을 식각마스크로 한 식각으로 하드마스크막패턴(220)을 형성한다. 이 식각에 의해 패드산화막(210)의 일부도 제거되며, 따라서 하드마스크막패턴(220)에 의해 리세스채널용 트랜치가 형성될 반도체기판(200) 표면은 노출된다.After the device isolation layer 202 having the trench structure is formed, the hard mask layer pattern 220 exposing the surface on which the trench channel trench is to be formed is formed on the surface of the semiconductor substrate 200. To this end, first, a hard mask film and a photoresist film are sequentially formed on the entire surface. The hard mask film is formed to a thickness of approximately 100 to 1000 mW using a nitride compound such as a silicon oxide nitride (SiON) film or a silicon nitride (Si x N y ) film. In some cases, the hard mask film may be formed of another material film instead of the nitride compound. In this case, a material film having resistance to oxidation is used. Next, normal exposure and development are performed on the photoresist film to form a photoresist film pattern 230 having an opening for exposing a part of the surface of the hard mask film. The hard mask layer pattern 220 is formed by etching the photoresist layer pattern 230 as an etch mask. A portion of the pad oxide film 210 is also removed by this etching, and thus the surface of the semiconductor substrate 200 on which the trench channel trench is to be formed is exposed by the hard mask film pattern 220.

다음에 도 11 및 도 12를 참조하면, 하드마스크막패턴(220)을 형성한 후에는, 포토레지스트막패턴(230)을 통상의 스트립(strip)공정을 수행하여 제거한다. 그리고 하드마스크막패턴(220)에 의해 노출되는 반도체기판(200)의 노출부분에 대한 산화공정을 수행하여 희생산화막(300)을 형성한다. 상기 희생산화막(300)은 대 략 50 내지 200Å의 두께를 갖도록 형성한다. 산화공정은 여러 가지 장비 및 방법을 사용하여 수행할 수 있지만, 본 실시예에서는 퍼니스(furnace) 형태의 장비에서 열산화방법을 사용하여 수행한다.Next, referring to FIGS. 11 and 12, after the hard mask film pattern 220 is formed, the photoresist film pattern 230 is removed by performing a conventional strip process. The sacrificial oxide film 300 is formed by performing an oxidation process on the exposed portion of the semiconductor substrate 200 exposed by the hard mask film pattern 220. The sacrificial oxide film 300 is formed to have a thickness of about 50 ~ 200Å. The oxidation process can be carried out using a variety of equipment and methods, but in the present embodiment is carried out using the thermal oxidation method in the furnace (furnace) type equipment.

다음에 도 13 및 도 14를 참조하면, 상기 희생산화막(300)을 제거하여 하드마스크막패턴(220)의 단부 하부표면이 노출되는 언더컷(undercut) 형태의 리세스영역(310)을 형성한다. 희생산화막(300)의 제거는 습식세정(wet cleaning)방법을 사용하여 수행할 수 있는데, 이때 습식세정액으로는 HF용액이나, 또는 NH4F와 H2O 및 계면활성제로 이루어진 BOE(Buffered Oxide Etchant)용액을 사용한다. 앞서 언급한 바와 같이, 하드마스크막패턴(220)은 산화에 대한 내성을 갖는 물질막, 예컨대 질화화합물로 이루어져 있으므로, 상기 산화공정 및 습식세정공정에 의해 영향을 받지 않으며, 따라서 소망하는 언더컷 구조의 리세스영역(310)을 형성할 수 있다.Next, referring to FIGS. 13 and 14, the sacrificial oxide layer 300 is removed to form an undercut recess region 310 in which an undersurface of the end portion of the hard mask layer pattern 220 is exposed. Removal of the sacrificial oxide film 300 may be performed using a wet cleaning method, wherein the wet cleaning solution is HF solution, or BOE (Buffered Oxide Etchant) consisting of NH 4 F and H 2 O and a surfactant. Use a solution. As mentioned above, since the hard mask film pattern 220 is formed of a material film having resistance to oxidation, such as a nitride compound, the hard mask film pattern 220 is not affected by the oxidation process and the wet cleaning process, and thus has a desired undercut structure. The recess region 310 may be formed.

다음에 도 15 및 도 16을 참조하면, 상기 하드마스크막패턴(220)을 식각마스크로 한 식각으로 반도체기판(200)의 노출부분, 즉 리세스영역(310)의 일부를 일정 깊이로 식각하여 리세스채널용 트랜치(240)를 형성한다. 상기 식각으로는 플라즈마를 이용한 건식식각방법을 사용한다. 이때 플라즈마의 직진성으로 인하여, 반도체기판(200)의 노출부분에 대해서 주로 식각이 이루어지며, 따라서 하드마스크막패턴(220) 단부 아래의 언더컷 구조는 상기 식각에 의한 영향을 거의 받지 않는다. 더욱이 언더컷 구조와 인접한 반도체기판(200)의 노출부분에 대한 식각도 더 잘 이루어진다. 따라서 도 16에서 "B"로 나타낸 바와 같이, 리세스채널용 트랜치(240)는 둥근 프로파일의 상부 모서리를 갖도록 형성된다. 리세스채널용 트랜치(240)를 형성한 후에는, 하드마스크막패턴(220)을 제거한다.Next, referring to FIGS. 15 and 16, an exposed portion of the semiconductor substrate 200, that is, a part of the recessed region 310, is etched to a predetermined depth by etching using the hard mask layer pattern 220 as an etching mask. A recess 240 for the recess channel is formed. As the etching, a dry etching method using plasma is used. At this time, due to the straightness of the plasma, the etching is mainly performed on the exposed portion of the semiconductor substrate 200, so that the undercut structure under the hard mask film pattern 220 end is hardly affected by the etching. In addition, the etching of the exposed portion of the semiconductor substrate 200 adjacent to the undercut structure is also performed better. Thus, as indicated by " B " in FIG. 16, the recess channel trench 240 is formed to have an upper edge of a rounded profile. After the recess channel trench 240 is formed, the hard mask film pattern 220 is removed.

다음에 도 17 및 도 18을 참조하면, 리세스채널용 트랜치(240) 내의 반도체기판(200) 표면에 게이트절연막(250)을 형성한다. 그리고 전면에 게이트전극막을 형성하고, 패터닝하여 리세스채널용 트랜치(240)를 매립하면서 상부로 돌출되는 게이트전극패턴(260)을 형성한다. 통상적으로 게이트전극패턴(260)은 폴리실리콘막, 텅스텐실리사이드막 및 질화막이 순차적으로 적층되는 구조로 형성할 수 있다.17 and 18, a gate insulating film 250 is formed on the surface of the semiconductor substrate 200 in the recess channel trench 240. A gate electrode film is formed on the entire surface, and patterned to form a gate electrode pattern 260 that protrudes upward while filling the recess channel trench 240. In general, the gate electrode pattern 260 may have a structure in which a polysilicon film, a tungsten silicide film, and a nitride film are sequentially stacked.

지금까지 설명한 바와 같이, 본 발명에 따른 리세스채널을 갖는 반도체소자의 제조방법에 의하면, 하드마스크막패턴을 질화화합물을 사용하여 형성하고, 하드마스크막패턴에 의해 노출된 반도체기판을 산화시킨 후에 제거하여 언더컷 구조의 리세스영역을 형성한 후에, 플라즈마를 이용한 건식식각을 수행함으로써, 상부 모서리가 둥근 프로파일을 갖는 리세스채널용 트랜치를 형성할 수 있으며, 이에 따라 리세스채널용 트랜치의 상부 모서리로의 전계집중이나 누설전류집중 현상이 억제되어 기존의 각진 상부 모서리를 갖는 경우에서 나타나는 소자의 특성열화가 억제되도록 할 수 있다는 이점이 제공된다.As described so far, according to the method for manufacturing a semiconductor device having a recess channel according to the present invention, after forming a hard mask film pattern using a nitride compound and oxidizing the semiconductor substrate exposed by the hard mask film pattern, After the removal of the recess region having the undercut structure to form the recess region, dry etching using a plasma may be performed to form a recess channel trench having a rounded profile at the upper edge thereof, and thus, an upper edge of the recess channel trench. The advantage is that the field concentration and leakage current concentration in the furnace can be suppressed, so that the deterioration of the characteristics of the device exhibited in the case of existing angular upper edges can be suppressed.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the technical spirit of the present invention. Do.

Claims (10)

소자분리막에 의해 한정되는 반도체기판의 활성영역 위에 하드마스크막패턴을 형성하는 단계;Forming a hard mask film pattern on the active region of the semiconductor substrate defined by the device isolation film; 상기 하드마스크막패턴에 의해 노출되는 반도체기판을 산화시켜 희생산화막을 형성하는 단계;Oxidizing the semiconductor substrate exposed by the hard mask pattern to form a sacrificial oxide film; 상기 희생산화막을 제거하여 리세스영역을 형성하는 단계;Removing the sacrificial oxide layer to form a recess region; 상기 하드마스크막패턴에 의해 노출되는 상기 리세스영역의 반도체기판을 일정 깊이로 식각하여 리세스채널용 트랜치를 형성하는 단계;Etching the semiconductor substrate of the recess region exposed by the hard mask layer pattern to a predetermined depth to form a recess channel trench; 상기 하드마스크막패턴을 제거하는 단계;Removing the hard mask film pattern; 상기 리세스채널용 트랜치 내의 반도체기판 위에 게이트절연막을 형성하는 단계; 및Forming a gate insulating film on the semiconductor substrate in the recess channel trench; And 상기 리세스채널용 트랜치를 매립하면서 상기 리세스채널용 트랜치와 중첩되는 게이트전극패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 리세스채널을 갖는 반도체소자의 제조방법.Forming a gate electrode pattern overlapping the recess channel trench while filling the recess channel trench. 제1항에 있어서,The method of claim 1, 상기 하드마스크막패턴은 질화화합물을 사용하여 형성하는 것을 특징으로 하는 리세스채널을 갖는 반도체소자의 제조방법.The hard mask film pattern is a semiconductor device manufacturing method having a recess channel, characterized in that formed using a nitride compound. 제2항에 있어서,The method of claim 2, 상기 질화화합물은 실리콘옥사이드나이트라이드(SiON)막 또는 실리콘나이트라이드(SixNy)막인 것을 특징으로 하는 리세스채널을 갖는 반도체소자의 제조방법.The nitride compound is a method of manufacturing a semiconductor device having a recess channel, characterized in that the silicon oxide nitride (SiON) film or silicon nitride (Si x N y ) film. 제1항에 있어서,The method of claim 1, 상기 하드마스크막패턴은 100-1000Å의 두께를 갖도록 형성하는 것을 특징으로 하는 리세스채널을 갖는 반도체소자의 제조방법.The hard mask film pattern is a semiconductor device manufacturing method having a recess channel, characterized in that formed to have a thickness of 100-1000Å. 제1항에 있어서,The method of claim 1, 상기 희생산화막을 형성하는 단계는 퍼니스형 장비에서의 열산화방법을 사용하여 수행하는 것을 특징으로 하는 리세스채널을 갖는 반도체소자의 제조방법.The forming of the sacrificial oxide film is a method of manufacturing a semiconductor device having a recess channel, characterized in that performed using a thermal oxidation method in a furnace type equipment. 제1항에 있어서,The method of claim 1, 상기 희생산화막은 50-200Å의 두께로 형성하는 것을 특징으로 하는 리세스채널을 갖는 반도체소자의 제조방법.The sacrificial oxide film is a semiconductor device manufacturing method having a recess channel, characterized in that formed to a thickness of 50-200-. 제1항에 있어서,The method of claim 1, 상기 희생산화막을 제거하여 리세스영역을 형성하는 단계는 습식세정방법을 사용하여 수행하는 것을 특징으로 하는 리세스채널을 갖는 반도체소자의 제조방법.And removing the sacrificial oxide film to form a recessed region by using a wet cleaning method. 제7항에 있어서,The method of claim 7, wherein 상기 습식세정방법은, HF용액 또는 BOE용액을 세정액으로 하여 수행하는 것을 특징으로 하는 리세스채널을 갖는 반도체소자의 제조방법.The wet cleaning method is a method of manufacturing a semiconductor device having a recess channel, characterized in that the HF solution or BOE solution is performed as a cleaning solution. 제1항에 있어서,The method of claim 1, 상기 희생산화막을 제거하여 리세스영역을 형성하는 단계는, 상기 리세스영역의 모서리가 상기 하드마스크막패턴의 하부에 배치되는 언더컷 형태가 되도록 수행하는 것을 특징으로 하는 리세스채널을 갖는 반도체소자의 제조방법.The forming of the recess region by removing the sacrificial oxide layer may be performed such that an edge of the recess region has an undercut formed under the hard mask layer pattern. Manufacturing method. 제1항에 있어서,The method of claim 1, 상기 리세스채널용 트랜치를 형성하는 단계는 플라즈마를 이용한 건식식각방법을 사용하여 수행하는 것을 특징으로 하는 리세스채널을 갖는 반도체소자의 제조방법.And forming the recess channel trench using a dry etching method using plasma.
KR1020050101251A 2005-10-26 2005-10-26 Method of fabricating the semiconductor device having recessed channel KR100771536B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050101251A KR100771536B1 (en) 2005-10-26 2005-10-26 Method of fabricating the semiconductor device having recessed channel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050101251A KR100771536B1 (en) 2005-10-26 2005-10-26 Method of fabricating the semiconductor device having recessed channel

Publications (2)

Publication Number Publication Date
KR20070044926A KR20070044926A (en) 2007-05-02
KR100771536B1 true KR100771536B1 (en) 2007-10-31

Family

ID=38270926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050101251A KR100771536B1 (en) 2005-10-26 2005-10-26 Method of fabricating the semiconductor device having recessed channel

Country Status (1)

Country Link
KR (1) KR100771536B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000013838A (en) * 1998-08-13 2000-03-06 김덕중 Fabricating method of semiconductor device
JP2001351895A (en) * 2000-06-09 2001-12-21 Denso Corp Method of manufacturing semiconductor device
KR20060113269A (en) * 2005-04-30 2006-11-02 주식회사 하이닉스반도체 Method for manufacturing semiconductor device using recess process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000013838A (en) * 1998-08-13 2000-03-06 김덕중 Fabricating method of semiconductor device
JP2001351895A (en) * 2000-06-09 2001-12-21 Denso Corp Method of manufacturing semiconductor device
KR20060113269A (en) * 2005-04-30 2006-11-02 주식회사 하이닉스반도체 Method for manufacturing semiconductor device using recess process

Also Published As

Publication number Publication date
KR20070044926A (en) 2007-05-02

Similar Documents

Publication Publication Date Title
KR100707803B1 (en) Method for fabricating the same of semiconductor device with recess gate
KR100700332B1 (en) Method for fabricating the same of semiconductor device with recess gate of flask shape
KR100744658B1 (en) Method for fabricating the same of semiconductor device with recess gate of flask shape
KR100628378B1 (en) Method for fabricating the same of semiconductor device with recess gate
JP2006019661A (en) Semiconductor device and manufacturing method for same
KR20040032693A (en) MOS transistor and method for manufacturing the same
KR100615593B1 (en) Method for manufacturing semiconductor device with recess channel
KR100702315B1 (en) Method for forming semiconductor device
KR100771536B1 (en) Method of fabricating the semiconductor device having recessed channel
KR20070047042A (en) Method for fabrication the same of semiconductor device with recess gate of flask shape
KR20070003068A (en) Method of fabricating the semiconductor device having recessed channel
US7560770B2 (en) MOSFET device suppressing electrical coupling between adjoining recess gates and method for manufacturing the same
KR20080012060A (en) Flash memory device and method for manufacturing the same
KR101044774B1 (en) MOS-FET and manufacturing method thereof
KR20030049783A (en) Method of forming an isolation film in semiconductor device
KR100588642B1 (en) Method for improving the trench corner rounding
KR100762231B1 (en) Method of fabricating the semiconductor device having recessed channel
KR100524916B1 (en) Trench isolation method of semiconductor integrated circuit
KR100608375B1 (en) Method for forming gate in semiconductor device
KR100588641B1 (en) Method for improving the trench corner rounding
KR20070087329A (en) Method for fabricating the same of semiconductor device with recess gate of flask shape
KR100728994B1 (en) Semiconductor device and method of manufacturing the same
KR20080061209A (en) Method of forming trench of semiconductor device
KR20010110007A (en) Trench isolation method of semiconductor device
KR20070001503A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee