KR100765465B1 - Structure of stacking and packaging silicon chips using a long-wavelength optical sources - Google Patents

Structure of stacking and packaging silicon chips using a long-wavelength optical sources Download PDF

Info

Publication number
KR100765465B1
KR100765465B1 KR1020050133651A KR20050133651A KR100765465B1 KR 100765465 B1 KR100765465 B1 KR 100765465B1 KR 1020050133651 A KR1020050133651 A KR 1020050133651A KR 20050133651 A KR20050133651 A KR 20050133651A KR 100765465 B1 KR100765465 B1 KR 100765465B1
Authority
KR
South Korea
Prior art keywords
silicon chip
silicon
light source
stacked
semiconductor package
Prior art date
Application number
KR1020050133651A
Other languages
Korean (ko)
Other versions
KR20070070787A (en
Inventor
노병섭
임정운
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020050133651A priority Critical patent/KR100765465B1/en
Publication of KR20070070787A publication Critical patent/KR20070070787A/en
Application granted granted Critical
Publication of KR100765465B1 publication Critical patent/KR100765465B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H01S5/02212—Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/0231—Stems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 장파장 출광 광원 소자와 수광 소자를 실리콘 칩 표면에 실장하여 출광된 빛이 실리콘 칩을 통과하여 고속으로 칩 간의 광연결을 가능케 하는 구조에 관한 것으로 실리콘 칩 상에 장파장 출광 광원 소자를 실장하여 실리콘 칩의 광 통과로 고속 칩 간 광연결이 가능한 구조와 이러한 구조를 포함하는 칩이 적층된 패키지 구조 간의 자유 공간을 이용한 고속 칩 및 패키지 간 광연결이 가능한 구조로 제안된다. 이러한 실리콘 재질을 투과할 수 있는 장파장 광원 소자를 이용한 패키지 구조에서 가장 중요한 부품 중의 하나인 실리콘 칩은 전력 공급 및 저속 신호를 보낼 수 있는 전기적 배선과 광원에서 출광되는 빛의 반사 손실을 억제하기 위한 무반사 코팅을 가한 것이다. 이러한 고속 신호 처리용 칩은 기존에는 와이어 본딩을 통한 동선의 연결로 신호 및 전력 전달이 가능케 하였는데, 이는 고속의 경우 신호간의 간섭이나 실리콘 칩의 적층 수에 제약을 가하는 어려움이 있다. 따라서 본 발명은 실리콘 칩 상에 실리콘을 투과할 수 있는 파장대를 가진 광원 소자를 이용하므로, 고속 신호 처리 및 실리콘 칩들의 적층을 용이하게 하는 등 공정상의 용이점과 비용절감 등의 효과가 있다.The present invention relates to a structure in which a long-wavelength light-emitting light source element and a light-receiving element are mounted on a surface of a silicon chip so that the emitted light passes through the silicon chip to enable optical connection between the chips at high speed. An optical chip-to-package optical connection is proposed using a free space between a structure in which a silicon chip allows optical connection between high-speed chips and a package structure in which a chip including the structure is stacked. Silicon chip, one of the most important components in the package structure using the long wavelength light source device that can penetrate the silicon material, has no reflection for suppressing the reflection loss of the light emitted from the light source and the electrical wiring for power supply and low speed signal. The coating was added. Such a high speed signal processing chip has previously been able to transmit signals and power through the connection of copper wires through wire bonding, which has difficulty in limiting the interference between signals or the number of stacked silicon chips at high speed. Therefore, since the present invention uses a light source device having a wavelength band that can transmit silicon on the silicon chip, there is an effect such as ease of processing and cost reduction, such as facilitating high-speed signal processing and stacking of silicon chips.

실리콘 칩, 레이저 다이오드, 포토 다이오드 Silicon chip, laser diode, photodiode

Description

장파장 광원을 이용한 반도체 패키지 적층 구조{Structure of stacking and packaging silicon chips using a long-wavelength optical sources}Structure of stacking and packaging silicon chips using a long-wavelength optical sources

도 1a와 도 1b는 본 발명에 따른 장파장 광원을 이용한 실리콘 칩 적층 구조이다.1A and 1B illustrate a silicon chip stack structure using a long wavelength light source according to the present invention.

도 2a 내지 도 2d는 장파장 광원을 이용한 실리콘 칩 적층 구조를 이용한 패키지 구조의 자유 공간상의 고속 칩 및 패키지 간의 광연결 적층 구조의 단면도이다. 2A to 2D are cross-sectional views of an optical connection stack structure between a high speed chip and a package in a free space of a package structure using a silicon chip stack structure using a long wavelength light source.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

101 : 실리콘 칩 102 : 장파장 레이저 다이오드101: silicon chip 102: long wavelength laser diode

103 : 광수신용 포토다이오드 104 : 다층 인터포즈103: photodiode for light reception 104: multi-layer interpose

105 : 투명 절연 에폭시 106 : 스페이서105: transparent insulation epoxy 106: spacer

107 : 솔더 범프 108 : 골드(Au) 와이어107: solder bump 108: gold (Au) wire

109 : 마이크로 솔더 범프 110 : 연결핀109: micro solder bump 110: connecting pin

111 : 사이드 인터포즈 112 : 연성 전기기판111: side interposer 112: flexible electric board

본 발명은 장파장 출광 광원 소자와 수광 소자를 실리콘 칩 표면에 실장하여 출광된 빛이 실리콘 칩을 통과함으로써 고속으로 칩 간의 광연결을 가능케 하는 구조에 관한 것으로 실리콘 칩 상에 장파장 출광 광원 소자를 실장하여 실리콘 칩의 광 통과로 고속 칩간 광연결이 가능한 구조와 칩이 적층된 패키지 구조간의 자유공간을 이용한 고속 칩 및 패키지 간 광연결이 가능한 구조에 관한 것이다. The present invention relates to a structure in which a long-wavelength light-emitting light source element and a light-receiving element are mounted on a surface of a silicon chip so that the emitted light passes through the silicon chip to enable optical connection between the chips at high speed. The present invention relates to a structure in which optical connection between a high speed chip and a package is possible using a free space between a structure in which a high speed chip is connected to a light through a silicon chip and a package structure in which chips are stacked.

현재 사용되고 있는 MCM (Multi Chip Module) 구조에서는 실리콘 칩을 적층한 후, 와이어 본딩이나 플립칩 본딩을 통해 전기적 신호 및 전력을 공급하는 구조로 되어 있다. 이러한 구조에서는 칩 간의 전기적 연결을 위해서 칩 상에 또는 기판상에 본딩을 위한 금속 패드의 형성이 요구되는데, 실리콘 칩의 적층 수가 증가할수록 금속 패드의 수가 급격히 증가하여 공간적인 부족 현상과 이러한 이유로 인한 설계에 많은 제약을 받게 된다. 또한, 전기적 신호 속도의 증가에 대한 와이어 본딩은 와이어의 길이에 따른 신호 지체 현상이 발생하며, 고속 신호 전달시 다른 채널간의 간섭현상이 발생하는 등 많은 제약을 받게 된다. 따라서, 위에서 상술한 문제점을 해결하기 위해서는 기존의 실리콘 칩 상에 장파장 광원 소자 및 수광 소자를 실장하여 출광된 빛이 실리콘 칩을 투과하여 신호를 전달할 수 있는 새로운 방법이 필요한 것이다. 따라서 본 발명은 위에서 상술한 문제점을 해결하기 위해서 안출된 것으로서 그 목적은 실리콘 칩 간의 고속 신호 전달을 가능케 하여 실리콘 칩의 적층 공정을 간소화하여 공정 비용 절감의 장점을 최대한 이용할 수 있는 방법이 되어야 한다.In the currently used MCM (Multi Chip Module) structure, a silicon chip is stacked and an electrical signal and power are supplied through wire bonding or flip chip bonding. In this structure, the formation of metal pads for bonding on the chip or the substrate is required for the electrical connection between the chips. As the number of stacked silicon chips increases, the number of metal pads increases rapidly, resulting in a space shortage and a design for this reason. There are many restrictions on this. In addition, wire bonding due to the increase in the electrical signal speed causes a signal lag due to the length of the wire, and interference with other channels occurs during high speed signal transfer. Therefore, in order to solve the above-mentioned problems, a new method for mounting a long-wavelength light source element and a light receiving element on an existing silicon chip and allowing the emitted light to transmit a signal through the silicon chip is required. Therefore, the present invention has been made to solve the above-mentioned problems, the object of the present invention is to enable a high-speed signal transfer between the silicon chip to simplify the stacking process of the silicon chip should be a method that can take full advantage of the advantages of the process cost reduction.

본 발명은 상기와 같은 목적을 달성하기 위해서 안출된 것으로써, 실리콘 (Si) 기판을 투과할 수 있는 장파장을 가진 광원 소자와 이를 수광하는 수광 소자가 실장된 실리콘 기판을 사용하는 장파장 반도체 구조를 제공하는 데 있다.The present invention has been made to achieve the above object, to provide a long-wavelength semiconductor structure using a light source device having a long wavelength that can penetrate a silicon (Si) substrate and a silicon substrate mounted with a light receiving device receiving the same. There is.

상기와 같은 목적을 달성하기 위하여 본 발명의 장파장 광원을 이용한 반도체 패키지 적층 구조는 표면에 전기적 배선을 구비하는 실리콘 칩; 상기 실리콘 칩 내부에 전송되는 신호를 광신호로 변경하여 외부로 송신하는 광원소자; 및 외부에서 전송되는 광신호를 수신하여 전기적인 실리콘 칩 내부의 신호로 변경하는 수광소자를 포함한다.In order to achieve the above object, the semiconductor package stack structure using the long wavelength light source of the present invention comprises a silicon chip having electrical wiring on the surface; A light source device for converting a signal transmitted inside the silicon chip into an optical signal and transmitting the optical signal to the outside; And a light receiving device that receives an optical signal transmitted from the outside and converts the optical signal into a signal inside the electrical silicon chip.

본 발명에서 상기 실리콘 칩에는 상기 광원소자 및 상기 수광소자를 한 쌍씩 구비하고, 상기 광원소자 및 상기 수광소자를 구비한 상기 실리콘 칩은 적어도 한 층 이상이 적층된 것이 바람직하다.In the present invention, the silicon chip is provided with the light source element and the light receiving element in pairs, and the silicon chip including the light source element and the light receiving element is preferably stacked with at least one layer.

본 발명에서 상기 실리콘 칩에는 상기 광원소자에서 출광되는 빛의 반사 손실을 억제하기 위해 무반사 코팅이 되는 것이 바람직하다.In the present invention, the silicon chip is preferably an anti-reflective coating to suppress the reflection loss of the light emitted from the light source device.

본 발명에서 상기 각각의 실리콘 칩 사이에는 전기적인 절연을 위하여 절연 층을 포함하는 것이 바람직하다.In the present invention, it is preferable to include an insulating layer between the respective silicon chips for electrical insulation.

본 발명에서 상기 각각의 실리콘 칩 중 각각의 광원소자 및 수광소자가 맞닿는 면은 소장의 공간확보를 위한 스페이서가 위치하는 것이 바람직하다.In the present invention, it is preferable that a spacer for securing a space of the small intestine is disposed on a surface where each light source element and the light receiving element are in contact with each of the silicon chips.

본 발명에서 상기 실리콘 칩은 칩의 적층을 용이하게 하기 위한 인터포즈 상부에 적층되고, 상기 인터포즈는 상기 실리콘 칩에 전력을 공급하는 것이 바람직하다.In the present invention, the silicon chip is stacked on top of the interpose to facilitate stacking of the chip, the interpose is preferably supplying power to the silicon chip.

본 발명에서 상기 인터포즈는 외부회로와 전기적인 연결을 위한 솔더범프를 구비하는 것이 바람직하다.In the present invention, the interpose is preferably provided with a solder bump for electrical connection with the external circuit.

본 발명에서 상기 인터포즈와 상기 실리콘 칩 중 최하부에 적층된 실리콘 칩 사이에는 마스크 솔더범프가 형성되는 것이 바람직하다.In the present invention, it is preferable that a mask solder bump is formed between the interpose and the silicon chip stacked on the lowermost part of the silicon chip.

본 발명에서 상기 인터포즈 상부에 적층된 적어도 하나 이상의 실리콘 기판 패키지는 복수개가 구비되는 것이 바람직하다.In the present invention, it is preferable that at least one silicon substrate package stacked on the interpose is provided in plural.

본 발명에서 상기 각각의 인터포즈는 전력 이동 및 저속 신호의 이동이 가능한 고주파 연결핀으로 연결되는 것이 바람직하다.In the present invention, each of the interposes is preferably connected by a high frequency connection pin capable of moving power and low speed signals.

본 발명에서 상기 실리콘 칩은 연성기판 상부에 적층되는 것이 바람직하다.In the present invention, the silicon chip is preferably stacked on the flexible substrate.

본 발명에서 상기 연성기판 상부에는 상기 실리콘 칩이 적어도 하나 이상이 적층되는 것이 바람직하다.In the present invention, it is preferable that at least one or more silicon chips are stacked on the flexible substrate.

본 발명에서 상기 실리콘 칩이 적어도 하나 이상 적층된 연성기판은 복수개가 구비되는 것이 바람직하다.In the present invention, it is preferable that a plurality of flexible substrates on which at least one silicon chip is stacked are provided.

본 발명에서 상기 각각의 연성기판은 인터포즈는 전력 이동 및 저속 신호의 이동이 가능한 고주파 연결핀으로 연결되는 것이 바람직하다.In the present invention, each of the flexible substrates is preferably connected to the interposer by a high frequency connection pin capable of moving power and moving low speed signals.

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다. 하기의 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하며, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. In adding reference numerals to components of the following drawings, it is determined that the same components have the same reference numerals as much as possible even if displayed on different drawings, and it is determined that they may unnecessarily obscure the subject matter of the present invention. Detailed descriptions of well-known functions and configurations will be omitted.

도 1a 및 도 1b는 본 발명의 일 실시예에 따른 장파장 광원을 이용한 실리콘 칩 적층구조를 나타낸 것이다.1A and 1B illustrate a silicon chip stack structure using a long wavelength light source according to an embodiment of the present invention.

상기 실시예에서, 실리콘 칩 적층구조는 실리콘 칩(101), 장파장 레이저 다이오드(102), 광수신용 포토다이오드(103), 인터포즈(104), 절연층(105), 스페이서(106), 및 솔더범프(107)를 포함한다.In the above embodiment, the silicon chip stack structure includes the silicon chip 101, the long wavelength laser diode 102, the photoreceiving photodiode 103, the interpose 104, the insulating layer 105, the spacer 106, and the solder. Bump 107.

상기 실시예는, 인터포즈(104) 상부에 적층된 실리콘 칩(101)의 구조를 개략적으로 나타낸 것이다.The above embodiment schematically shows the structure of the silicon chip 101 stacked on the interpose 104.

도 1a를 참조하면, 상기 각각의 실리콘 칩(101)에는 광을 방출하는 장파장 레이저 다이오드(102)와 광을 수신하는 광수신용 포토다이오드(103)가 구비된다. 상기 장파장 레이저 다이오드(102)는 상기 실리콘 칩(101) 내부에 구성된 회로 상의 신호가 광신호로 변경되어 송신되는 부분이고, 상기 광수신용 포토다이오드(103)는 다른 실리콘 칩(101)에서 광신호로 변경되어 전송되는 신호를 수신하기 위 한 부분이다. Referring to FIG. 1A, each of the silicon chips 101 includes a long wavelength laser diode 102 for emitting light and a photodiode 103 for receiving light. The long wavelength laser diode 102 is a portion in which a signal on a circuit configured in the silicon chip 101 is changed into an optical signal and transmitted. The photo-receiving photodiode 103 is an optical signal from another silicon chip 101. This is to receive the changed and transmitted signal.

상기 실리콘 칩(101) 표면에는 소정의 회로가 구비되고, 무반사 코팅이 행해지는 것이 바람직하다. 왜냐하면, 상기 장파장 레이저 다이오드(102)에서 광을 발산하거나, 상기 광수신용 포토다이오드(103)가 광을 발산 또는 흡수할 때 정확한 신호의 처리를 위하여 광 반사등이 일어나지 않도록 하기 위해서이다.It is preferable that a predetermined circuit is provided on the surface of the silicon chip 101 and antireflective coating is performed. This is because the light reflecting light does not occur for correct signal processing when the long wavelength laser diode 102 emits light or when the light receiving photodiode 103 emits or absorbs light.

도 1a를 참조하면, 4개의 실리콘 칩(101)이 적층되고(하부로부터 1,2,3,4 라고 칭한다) 제 1 실리콘 칩(101a) 하부에는 인터포즈가 위치한다. 상기 인터포즈(104)는 다층으로 형성되는 것이 바람직하다. 상기 적층된 실리콘 칩 중 제 4 실리콘 칩(101d)은 상부면에 레이저 다이오드(102) 및 포토다이오드(103)가 구비되고, 제 3 실리콘 칩(101c)은 레이저 다이오드 및 포토다이오드가 하부에 형성된다. 제 3실리콘 칩(101c)의 레이저 다이오드 및 포토 다이오드는 상기 제 2 실리콘 칩(101b)의 레이저 다이오드와 포토 다이오드가 맞닿는 면에 구비된다. 제 1 실리콘 칩(101a)은 하부에 레이저 다이오드 및 포토다이오드가 구비되고, 상기 인터포즈(104) 내부로 삽입되는 구조를 가진다. 상기 각각의 실리콘 칩은 상기 인터포즈(104)에서 전력을 공급받는다. 상기 각각의 실리콘 칩은 해당 신호를 상기 레이저 다이오드 및 포토다이오드를 이용하여 전송을 한다. 즉, 제 1 실리콘 칩(101a)의 레이저 다이오드는 신호를 상부 실리콘 칩의 포토 다이오드로 전송하고, 상부에서 전송되는 신호를 포토다이오드로 수신받아 하부 실리콘 칩으로 전송한다. Referring to FIG. 1A, four silicon chips 101 are stacked (called 1,2,3,4 from below) and an interpose is located below the first silicon chip 101a. The interpose 104 is preferably formed in multiple layers. The fourth silicon chip 101d of the stacked silicon chips is provided with a laser diode 102 and a photodiode 103 on an upper surface thereof, and a laser diode and a photodiode are formed under the third silicon chip 101c. . The laser diode and the photodiode of the third silicon chip 101c are provided on the surface where the laser diode and the photodiode of the second silicon chip 101b come into contact with each other. The first silicon chip 101a has a structure in which a laser diode and a photodiode are provided below and inserted into the interpose 104. Each silicon chip is powered from the interpose 104. Each silicon chip transmits a corresponding signal using the laser diode and the photodiode. That is, the laser diode of the first silicon chip 101a transmits a signal to the photodiode of the upper silicon chip, and receives the signal transmitted from the upper side as a photodiode and transmits the signal to the lower silicon chip.

상기 제 3실리콘 칩(101c)과 상기 제 4실리콘 칩(101d)은 전기적인 절연을 위해서 절연층(105)이 삽입된다. 상기 절연물질은 다양하게 구비될 수 있으나 본 발명에서는 투명한 에폭시 수지를 사용하는 것이 바람직하다. 제 2실리콘 칩(101b)과 제 3실리콘 칩(101c)은 각각의 레이저 다이오드 및 포토 다이오드가 맞닿아 있으므로 소정의 공간 확보를 위하여 스페이서(106)가 형성된다. 상기 인터포즈(104) 하부에는 외부와의 전기적인 연결을 위하여 솔더범프(107)가 구비된다. The insulating layer 105 is inserted into the third silicon chip 101c and the fourth silicon chip 101d for electrical insulation. The insulating material may be provided in various ways, but in the present invention, it is preferable to use a transparent epoxy resin. Since the laser diode and the photodiode are in contact with the second silicon chip 101b and the third silicon chip 101c, spacers 106 are formed to secure a predetermined space. A solder bump 107 is provided below the interpose 104 for electrical connection with the outside.

도 1b는 도 1a와 유사한 구조이나, 제 1실리콘 칩(101a)이 마스크 솔더범프(109)에 의해 지지되어 레이저 다이오드 및 포토 다이오드가 외부로 드러난 구조이다.FIG. 1B is a structure similar to that of FIG. 1A, but the first silicon chip 101a is supported by the mask solder bump 109 so that the laser diode and the photodiode are exposed to the outside.

도 1a 및 도 1b의 패키지 작동과정을 재 설명하자면, 표면에 전기적 배선 및 무반사 코팅을 가한 실리콘 칩(101)상에 실리콘을 투과할 수 있는 빛의 파장을 가진 장파장용 레이저 다이오드(102)와 이러한 빛의 신호를 수광할 수 있는 수광소자(103)인 포토 다이오드로 구성된 구조를 이용하여 적층되어 있는 실리콘 칩 간에 고속의 전기적 신호를 레이저 다이오드를 이용하여 빛으로 변환한 후 접합된 실리콘 칩을 통과시켜 수광 소자에서 다시 전기적 신호로 변환함으로써 적층된 실리콘 칩의 고속 신호를 전달할 수 있다. 이러한 구조는 기존의 골드(Au) 와이어를 이용하여 실리콘 칩의 고속신호를 다른 층의 실리콘 칩으로 보내는 적층 구조에서의 한계를 극복할 수 있다는 장점을 가지고 있다.Referring again to the package operation of FIGS. 1A and 1B, a long wavelength laser diode 102 having a wavelength of light that can penetrate silicon on a silicon chip 101 having electrical wiring and anti-reflective coating applied to the surface thereof and Using a structure composed of photodiodes, which are light-receiving elements 103 capable of receiving light signals, high-speed electrical signals are converted into light using laser diodes between stacked silicon chips, and then passed through the bonded silicon chips. By converting the light-receiving device back into an electrical signal, the high-speed signal of the stacked silicon chip can be delivered. This structure has the advantage of overcoming the limitations of the stacked structure in which a high speed signal of a silicon chip is transmitted to a silicon chip of another layer using an existing gold (Au) wire.

도 2a 내지 도 2b는 본 발명의 일 실시예에 따른 장파장 광원을 이용한 실리콘 칩 적층 구조를 이용한 패키지 구조의 자유 공간상의 고속 칩 및 패키지간의 광연결 적층구조를 나타낸 것이다.2A to 2B illustrate an optical connection stack structure between a high speed chip and a package in a free space of a package structure using a silicon chip stack structure using a long wavelength light source according to an embodiment of the present invention.

도 2a를 참조하면, 상부에는 인터포즈에 적층된 실리콘 칩이 구비되고, 하부 에는 연성기판(112)에 적층된 실리콘 칩이 구비된다. 상기 상부와 하부는 솔더 범프로 연결되고 상기 연성기판(112) 상부에 적층된 실리콘 칩은 하부 기판이 연성기판(112)으로 바뀐 것으로 그 구성에 있어서는 도 1 및 도 2에 도시된 구성과 유사하다. Referring to FIG. 2A, a silicon chip stacked on an interpose is provided at an upper portion thereof, and a silicon chip stacked on a flexible substrate 112 is provided at a lower portion thereof. The upper and lower parts are connected to the solder bumps, and the silicon chip stacked on the flexible substrate 112 is replaced with the lower substrate by the flexible substrate 112. The configuration is similar to that shown in FIGS. 1 and 2. .

즉, 도 2a와 도 2b는 연성 전기 기판(112) 위에 실리콘 칩들을 적층한 후 칩 간 고속 신호를 빛으로 변환한 후 접합된 실리콘 칩을 통과한 후 다시 전기적 신호로 변환하여 칩 간 신호를 전달할 수 있는 구조와 도 2c에서 처럼 패키징 간의 전력 이동 및 저속 신호 이동을 가능케 하는 고주파 연결 핀(210)을 이용하는 구조의 적층된 실리콘 칩간의 고속 신호를 빛으로 변환한 후 접합된 실리콘 칩을 통과한 후 다시 전기적 신호로 변환하여 칩간 신호를 전달할 수 있는 구조이다. 그리고 도 2d는 칩의 적층을 용이하게 하는 사이드 인터포즈(211)를 이용하여 실리콘 칩들을 적층한 후에 실리콘 칩의 고속 신호를 빛으로 변환한 후 접합된 실리콘 칩을 통과한 후 다시 전기적 신호로 변환하여 칩간 신호를 전달할 수 있는 구조이다.That is, FIGS. 2A and 2B illustrate a process of stacking silicon chips on a flexible electrical substrate 112, converting high-speed signals between chips into light, passing through the bonded silicon chips, and converting them back into electrical signals to transfer signals between chips. After converting the high-speed signal between the stacked silicon chip of the structure using the high frequency connection pin 210 to enable the power movement and low-speed signal movement between the packaging as shown in Figure 2c and then through the bonded silicon chip It is a structure that can transfer signals between chips by converting them back into electrical signals. 2D illustrates a process of stacking silicon chips using a side interposer 211 that facilitates chip stacking, and then converts a high-speed signal of a silicon chip into light, passes through a bonded silicon chip, and then converts the electrical signal into an electrical signal. It is a structure that can transfer signals between chips.

상기와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, it has been described with reference to the preferred embodiment of the present invention, but those skilled in the art various modifications and changes of the present invention without departing from the spirit and scope of the present invention described in the claims below I can understand that you can.

상술한 바와 같이 본 발명은 실리콘 재질의 실리콘 칩들을 적층하는 구조에서 기존의 골드 와이어를 이용한 고속 신호의 전달 구조의 한계를 극복하기 위해 전기적 배선 및 무반사 코팅된 실리콘 칩 표면에 장파장의 광원 소자와 수광소자를 이용하여 적층된 실리콘 칩간의 고속 신호를 전달할 수 있는 장파장 광원을 이용한 반도체 구조와 이러한 구조를 이용한 패키지 구조간의 자유 공간을 이용한 고속 칩 및 패키지 간 광연결이 가능한 다양한 패키징 구조에 관한 것으로 기존의 방법을 이용한 적층 방법들에 비해 공정상의 용이점과 비용절감 등의 효과가 있다.As described above, in order to overcome the limitations of the high speed signal transmission structure using the existing gold wire in the structure of stacking silicon chips made of silicon material, the light source device and the light source having a long wavelength are received on the surface of the silicon chip coated with electrical wiring and antireflection The present invention relates to a semiconductor structure using a long wavelength light source capable of transmitting a high speed signal between stacked silicon chips using a device, and to a variety of packaging structures capable of optical connection between a high speed chip and a package using a free space between package structures using such a structure. Compared with the lamination method using the method, there are advantages such as process convenience and cost reduction.

Claims (14)

광원소자에서 출광되는 빛의 반사 손실을 억제하기 위해 무반사 코팅이 되고 표면에 전기적 배선을 구비하는 실리콘 칩; 상기 실리콘 칩 내부에 전송되는 신호를 광신호로 변경하여 외부로 송신하는 광원소자; 및 외부에서 전송되는 광신호를 수신하여 전기적인 실리콘 칩 내부의 신호로 변경하는 수광소자를 포함하는 장파장 광원을 이용한 반도체 패키지 적층 구조.A silicon chip having an anti-reflective coating and having electrical wiring on the surface to suppress reflection loss of light emitted from the light source element; A light source device for converting a signal transmitted inside the silicon chip into an optical signal and transmitting the optical signal to the outside; And a light receiving device that receives an optical signal transmitted from the outside and converts the optical signal into an electric silicon chip signal. 제 1항에 있어서, 상기 실리콘 칩에는 상기 광원소자 및 상기 수광소자를 한 쌍씩 구비하고, 상기 광원소자 및 상기 수광소자를 구비한 상기 실리콘 칩은 적어도 한 층 이상이 적층된 것을 특징으로 하는 장파장 광원을 이용한 반도체 패키지 적층 구조. The long wavelength light source of claim 1, wherein the silicon chip includes the light source element and the light receiving element in pairs, and the silicon chip including the light source element and the light receiving element is stacked at least one layer. Semiconductor package laminated structure using the. 삭제delete 제 2항에 있어서, 상기 각각의 실리콘 칩 사이에는 전기적인 절연을 위하여 절연층을 포함하는 것을 특징으로 하는 장파장 광원을 이용한 반도체 패키지 적층 구조.3. The semiconductor package stack structure according to claim 2, wherein an insulating layer is provided between the silicon chips for electrical insulation. 제 2항에 있어서, 상기 각각의 실리콘 칩 중 각각의 광원소자 및 수광소자가 맞닿는 면은 소정의 공간확보를 위한 스페이서가 위치하는 것을 특징으로 하는 장파장 광원을 이용한 반도체 패키지 적층 구조.3. The semiconductor package stack structure according to claim 2, wherein a spacer for securing a predetermined space is disposed on a surface where each light source element and the light receiving element are in contact with each other of the silicon chips. 표면에 전기적 배선을 구비하는 실리콘 칩; 상기 실리콘 칩 내부에 전송되는 신호를 광신호로 변경하여 외부로 송신하는 광원소자; 및 외부에서 전송되는 광신호를 수신하여 전기적인 실리콘 칩 내부의 신호로 변경하는 수광소자를 포함하고, A silicon chip having electrical wiring on its surface; A light source device for converting a signal transmitted inside the silicon chip into an optical signal and transmitting the optical signal to the outside; And a light receiving element that receives an optical signal transmitted from the outside and changes it into a signal inside the electrical silicon chip. 상기 실리콘 칩은 칩의 적층을 용이하게 하기 위한 인터포즈 상부에 적층되고, 상기 인터포즈는 상기 실리콘 칩에 전력을 공급하는 것을 특징으로 하는 장파장 광원을 이용한 반도체 패키지 적층 구조.The silicon chip is stacked on top of the interpose to facilitate stacking of the chip, the interpose semiconductor package stack structure using a long wavelength light source, characterized in that for supplying power to the silicon chip. 제 6항에 있어서, 상기 인터포즈는 외부회로와 전기적인 연결을 위한 솔더범프를 구비하는 것을 특징으로 하는 장파장 광원을 이용한 반도체 패키지 적층 구조.The semiconductor package stack structure of claim 6, wherein the interpose has solder bumps for electrical connection with an external circuit. 제 6항에 있어서, 상기 인터포즈와 상기 실리콘 칩 중 최하부에 적층된 실리콘 칩 사이에는 마스크 솔더범프가 형성되는 것을 특징으로 하는 장파장 광원을 이용한 반도체 패키지 적층 구조.The semiconductor package stack structure of claim 6, wherein a mask solder bump is formed between the interpose and a silicon chip stacked on a lowermost portion of the silicon chip. 제 6항에 있어서, 상기 인터포즈 상부에 적층된 적어도 하나 이상의 실리콘 기판 패키지는 복수개가 구비되는 것을 특징으로 하는 장파장 광원을 이용한 반도체 패키지 적층 구조.The semiconductor package stack structure of claim 6, wherein the at least one silicon substrate package stacked on the interpose is provided in plural. 제 9항에 있어서, 상기 각각의 인터포즈는 전력 이동 및 저속 신호의 이동이 가능한 고주파 연결핀으로 연결되는 것을 특징으로 하는 장파장 광원을 이용한 반도체 패키지 적층 구조.The semiconductor package stack structure of claim 9, wherein each of the interposers is connected to a high frequency connection pin capable of power movement and low speed signal movement. 제 1항에 있어서, 상기 실리콘 칩은 연성기판 상부에 적층되는 것을 특징으로 하는 장파장 광원을 이용한 반도체 패키지 적층 구조.The semiconductor package stack structure of claim 1, wherein the silicon chip is stacked on the flexible substrate. 제 11항에 있어서, 상기 연성기판 상부에는 상기 실리콘 칩이 적어도 하나 이상이 적층되는 것을 특징으로 하는 장파장 광원을 이용한 반도체 패키지 적층 구조.The semiconductor package stack structure of claim 11, wherein at least one silicon chip is stacked on the flexible substrate. 제 12항에 있어서, 상기 실리콘 칩이 적어도 하나 이상 적층된 연성기판은 복수개가 구비되는 것을 특징으로 하는 장파장 광원을 이용한 반도체 패키지 적층 구조.The semiconductor package stack structure according to claim 12, wherein a plurality of flexible substrates on which at least one silicon chip is stacked are provided. 제 13항에 있어서, 상기 각각의 연성기판은 인터포즈는 전력 이동 및 저속 신호의 이동이 가능한 고주파 연결핀으로 연결되는 것을 특징으로 하는 장파장 광원을 이용한 반도체 패키지 적층 구조.The semiconductor package stack structure according to claim 13, wherein each of the flexible substrates is connected to an interposer by high frequency connection pins capable of power movement and low-speed signal movement.
KR1020050133651A 2005-12-29 2005-12-29 Structure of stacking and packaging silicon chips using a long-wavelength optical sources KR100765465B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050133651A KR100765465B1 (en) 2005-12-29 2005-12-29 Structure of stacking and packaging silicon chips using a long-wavelength optical sources

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050133651A KR100765465B1 (en) 2005-12-29 2005-12-29 Structure of stacking and packaging silicon chips using a long-wavelength optical sources

Publications (2)

Publication Number Publication Date
KR20070070787A KR20070070787A (en) 2007-07-04
KR100765465B1 true KR100765465B1 (en) 2007-10-09

Family

ID=38506030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050133651A KR100765465B1 (en) 2005-12-29 2005-12-29 Structure of stacking and packaging silicon chips using a long-wavelength optical sources

Country Status (1)

Country Link
KR (1) KR100765465B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11317866B2 (en) 2018-07-27 2022-05-03 Samsung Electronics Co., Ltd. Optical sensor, optical sensor array and apparatus and method for measuring bio-signal

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121642A (en) * 1991-10-26 1993-05-18 Nec Corp Semiconductor device
JP2004022901A (en) * 2002-06-18 2004-01-22 Seiko Epson Corp Optical interconnection integrated circuit, method for manufacturing optical interconnection integrated circuit, electro-optical device, and electronic apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121642A (en) * 1991-10-26 1993-05-18 Nec Corp Semiconductor device
JP2004022901A (en) * 2002-06-18 2004-01-22 Seiko Epson Corp Optical interconnection integrated circuit, method for manufacturing optical interconnection integrated circuit, electro-optical device, and electronic apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11317866B2 (en) 2018-07-27 2022-05-03 Samsung Electronics Co., Ltd. Optical sensor, optical sensor array and apparatus and method for measuring bio-signal

Also Published As

Publication number Publication date
KR20070070787A (en) 2007-07-04

Similar Documents

Publication Publication Date Title
US10333623B1 (en) Optical transceiver
US6955481B2 (en) Method and apparatus for providing parallel optoelectronic communication with an electronic device
JP4859677B2 (en) Photovoltaic module fabrication system and method
JP4019395B2 (en) Silicon carrier for optical interconnect modules
US7544527B2 (en) Method and apparatus for providing optoelectronic communication with an electronic device
US8000564B2 (en) Photoelectric conversion module for direct optical interconnection and method of manufacturing the same
KR20150005113A (en) Semiconductor package with optical signal path
EP2859394B1 (en) Tsv substrate with mirror and its application in high-speed optoelectronic packaging
US20140044388A1 (en) Opto-electronic system having flip-chip substrate mounting
WO2021211618A1 (en) Optically-enhanced multichip packaging
US6624507B1 (en) Miniature semiconductor package for opto-electronic devices
US20240053558A1 (en) Integration of oe devices with ics
JP3725453B2 (en) Semiconductor device
JP2004158831A (en) Signal communication structure and its manufacturing method
TWI590723B (en) Package framework for photoelectric conversion module
KR100765465B1 (en) Structure of stacking and packaging silicon chips using a long-wavelength optical sources
KR102040116B1 (en) Semiconductor Chip Package Having Optical Interface
CN117250702B (en) Photoelectric co-packaging module and photoelectric co-packaging method
US11143549B2 (en) Electronic packaging structure and method for manufacturing the electronic packaging structure with optical guide die separate from electronic package and photonic die
US20090200562A1 (en) Integrated circuit die, integrated circuit package, and packaging method
TWI487151B (en) Package of photoelectric device and photoelectric module
CN117170047B (en) High-speed optical module based on three-dimensional packaging form
JP2004341260A (en) Optical element mounting package and optoelectric compound mounted wiring board
KR100730989B1 (en) Socket type E/O and O/E converter for optical interconnection between semiconductor chips
TW201441688A (en) Optical communication module

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130926

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140829

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160927

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180921

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190926

Year of fee payment: 13