KR100764450B1 - Flip chip type nitride semiconductor light emitting diode - Google Patents

Flip chip type nitride semiconductor light emitting diode Download PDF

Info

Publication number
KR100764450B1
KR100764450B1 KR20060113003A KR20060113003A KR100764450B1 KR 100764450 B1 KR100764450 B1 KR 100764450B1 KR 20060113003 A KR20060113003 A KR 20060113003A KR 20060113003 A KR20060113003 A KR 20060113003A KR 100764450 B1 KR100764450 B1 KR 100764450B1
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
type nitride
ohmic contact
light emitting
Prior art date
Application number
KR20060113003A
Other languages
Korean (ko)
Inventor
노재철
이호섭
김지열
이봉일
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20060113003A priority Critical patent/KR100764450B1/en
Application granted granted Critical
Publication of KR100764450B1 publication Critical patent/KR100764450B1/en

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

A flip chip type nitride semiconductor light emitting device is provided to decrease the generation of failure by restraining the delamination between an ohmic contact layer and a metal barrier layer using a delamination restraining layer. A flip chip type nitride semiconductor light emitting device includes a transparent substrate(11), an N type nitride semiconductor layer(13) on the transparent substrate, an active layer(14) on the N type nitride semiconductor layer, a P type nitride semiconductor layer(15) on the active layer, a high reflection type ohmic contact layer(21) on the P type nitride semiconductor layer, a delamination restraining layer, a metal barrier layer, and a P side bonding electrode. The delamination restraining layer(22) is formed on the high reflection type ohmic contact layer. The delamination restraining layer is composed of a metal film and a metal oxide layer on the metal film. The metal barrier layer(23) is formed on the delamination restraining layer. The P side bonding electrode(17) is formed on one portion of the metal barrier layer.

Description

플립칩형 질화물 반도체 발광소자{FLIP CHIP TYPE NITRIDE SEMICONDUCTOR LIGHT EMITTING DIODE}Flip chip type nitride semiconductor light emitting device {FLIP CHIP TYPE NITRIDE SEMICONDUCTOR LIGHT EMITTING DIODE}

도1은 본 발명의 일 실시 형태에 따른 플립칩형 질화물 발광소자를 나타내는 측단면도이다.1 is a side cross-sectional view showing a flip chip nitride light emitting device according to an embodiment of the present invention.

도2는 도1의 p측 전극 구조에서 A로 표시한 부분을 확대하여 나타낸 것이다. FIG. 2 is an enlarged view of a portion indicated by A in the p-side electrode structure of FIG.

도3a 및 도3b는 각각 종래의 플립칩형 질화물 반도체 발광소자와 본 발명에 따른 플립칩형 질화물 반도체 발광소자의 p측 전극 박리에 따른 불량률을 비교하기 위한 광학현미경 사진이다.3A and 3B are optical micrographs for comparing defect rates of p-side electrode peeling between a conventional flip chip type nitride semiconductor light emitting device and a flip chip type nitride semiconductor light emitting device according to the present invention, respectively.

<도면의 주요 부분에 대한 부호설명><Code Description of Main Parts of Drawing>

10: 플립칩형 질화물 반도체 발광소자 11: 사파이어 기판10: flip chip nitride semiconductor light emitting device 11: sapphire substrate

12: 버퍼층 13: n형 질화물 반도체층12: buffer layer 13: n-type nitride semiconductor layer

14: 활성층 15: p형 질화물 반도체층14: active layer 15: p-type nitride semiconductor layer

21: 고반사성 오믹콘택층 22: 박리억제층21: highly reflective ohmic contact layer 22: peeling inhibiting layer

22a,22b: 금속층, 금속산화막 23: 금속 배리어층22a, 22b: metal layer and metal oxide film 23: metal barrier layer

16,17: n측 전극, p측 본딩전극 P: 박리 영역16, 17: n-side electrode, p-side bonding electrode P: peeling area

본 발명은 질화물 반도체 발광소자에 관한 것으로서, 보다 상세하게는 p측 전극 부분의 박리를 억제하여 불량률을 낮춘 플립칩형(Flip Chip) 질화물 반도체 발광소자에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nitride semiconductor light emitting device, and more particularly, to a flip chip nitride semiconductor light emitting device having reduced defect rate by suppressing peeling of a p-side electrode portion.

최근에, 질화물 반도체 발광소자는 청색 또는 녹색 파장대의 광을 얻기 위한 발광소자로서, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체물질로 제조되고 있다. 질화물 반도체 결정은 격자정합을 고려하여 사파이어기판과 같은 질화물 단결정성장용 기판에서 성장된다. 여기서, 상기 사파이어 기판은 전기적 절연성 기판이므로, 최종 질화물 반도체 발광소자는 p측 전극과 n측 전극이 동일면 상에 형성된 구조를 갖는다. Recently, a nitride semiconductor light emitting device is a light emitting device for obtaining light in a blue or green wavelength band, and has an Al x In y Ga (1-xy) N composition formula (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). The nitride semiconductor crystal is grown on a nitride single crystal growth substrate such as a sapphire substrate in consideration of lattice matching. Here, since the sapphire substrate is an electrically insulating substrate, the final nitride semiconductor light emitting device has a structure in which the p-side electrode and the n-side electrode are formed on the same surface.

이러한 구조적인 특징으로 인해, 질화물 반도체 발광소자는 플립칩 구조에 적합한 형태로 적극적으로 개발되고 있다. Due to these structural features, nitride semiconductor light emitting devices are being actively developed in a form suitable for flip chip structures.

종래의 플립칩형 질화물 반도체 발광소자를 살펴보면, 질화물 성장용 기판으로 주로 사용되는 사파이어 기판은 투광성이므로 광 방출면으로 활용될 수 있다.Looking at the conventional flip chip type nitride semiconductor light emitting device, since the sapphire substrate mainly used as the substrate for nitride growth is light-transmissive, it can be used as a light emitting surface.

또한, 플립칩형 질화물 반도체 발광소자의 전극, 특히 p측 전극은 p형 질화 물 반도체층과의 오믹콘택(ohmic contact)을 형성하면서도, 상기 활성층으로부터 발광된 광을 광방출면을 향해 반사시킬 수 있는 높은 반사율을 가질 것이 요구된다. 따라서, p측 전극구조는 p형 질화물 반도체층 상에 형성된 높은 반사율을 갖는 오믹콘택층과 상기 오믹콘택층 성분의 확산을 방지하기 위한 금속 배리어층(barrier layer)을 포함할 수 있다. In addition, the electrode of the flip chip type nitride semiconductor light emitting device, particularly the p-side electrode, may form an ohmic contact with the p-type nitride semiconductor layer, and may reflect light emitted from the active layer toward the light emitting surface. It is required to have a high reflectance. Accordingly, the p-side electrode structure may include an ohmic contact layer having a high reflectance formed on the p-type nitride semiconductor layer and a metal barrier layer for preventing diffusion of the ohmic contact layer component.

하지만, 일반적으로, 상기 오믹컨택층으로 채용되는 Ag 와 상기 금속 배리어층으로 채용되는 TiW 간에는 내부 응력에 의해 서로 간에 밀착력이 약하다. 따라서, 상기 오믹컨택층이 쉽게 박리될 수 있으므로, 이에 따라, 플립칩형 질화물 반도체 발광소자의 성능 및 신뢰성에 악영향을 끼치게 된다.However, in general, the adhesion force between the Ag employed as the ohmic contact layer and the TiW employed as the metal barrier layer is weak due to internal stress. Accordingly, the ohmic contact layer may be easily peeled off, thereby adversely affecting the performance and reliability of the flip chip type nitride semiconductor light emitting device.

본 발명은 상술된 종래 기술의 문제를 해결하기 위한 것으로서, 그 목적은 오믹콘택층과 금속 배리어층의 박리가 억제되도록 p측 전극구조를 개선함으로써 불량률이 낮은 플립칩형 질화물 반도체 발광소자를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and an object thereof is to provide a flip chip type nitride semiconductor light emitting device having a low defect rate by improving the p-side electrode structure such that peeling of the ohmic contact layer and the metal barrier layer is suppressed. .

상기한 기술적 과제를 달성하기 위해서, 본 발명은,In order to achieve the above technical problem, the present invention,

질화물 단결정 성장을 위한 투광성 기판과, 상기 투광성 기판 상에 형성된 n형 질화물 반도체층과, 상기 n형 질화물 반도체층 상에 형성된 활성층과, 상기 활 성층 상에 형성된 p형 질화물 반도체층과, 상기 p형 질화물 반도체층 상에 형성된 고반사성 오믹콘택층과, 상기 고반사성 오믹콘택층 상에 형성된 금속층 및 상기 금속층 상에 형성된 금속산화막을 포함하는 박리억제층과, 상기 박리억제층 상에 형성된 금속 배리어층 및 상기 금속 배리어층의 일 영역 상에 형성된 p측 본딩전극을 포함하는 플립칩형 질화물 반도체 발광소자를 제공한다. A transmissive substrate for nitride single crystal growth, an n-type nitride semiconductor layer formed on the translucent substrate, an active layer formed on the n-type nitride semiconductor layer, a p-type nitride semiconductor layer formed on the active layer, and the p-type A peeling suppression layer comprising a highly reflective ohmic contact layer formed on the nitride semiconductor layer, a metal layer formed on the highly reflective ohmic contact layer, and a metal oxide film formed on the metal layer, a metal barrier layer formed on the peeling suppression layer; Provided is a flip chip type nitride semiconductor light emitting device including a p-side bonding electrode formed on one region of the metal barrier layer.

본 발명에서 사용되는 "플립칩형 질화물 반도체 발광소자"라는 용어는, 플립칩구조의 발광장치에 채용되는 발광소자를 의미하며, p측 전극 및 n측 전극이 형성된 면이 상기 발광장치의 기판에 탑재면이 되는 발광소자를 말한다. The term " flip chip type nitride semiconductor light emitting device " used in the present invention means a light emitting device employed in a light emitting device having a flip chip structure, and a surface on which a p-side electrode and an n-side electrode are formed is mounted on a substrate of the light emitting device. The light emitting element which becomes a surface.

본 발명에서 채용된 박리억제층은 밀착력이 강한 금속산화막을 포함하여 상기 고반사성 오믹콘택층과 상기 금속 배리어층의 박리를 억제하는 기능을 한다. 이 경우, 상기 금속산화막은, 상기 금속층을 이루는 금속이 산화되어 형성되는 것이 바람직하며, 상기 금속층은, Ni, Ti, Cr, Al, Ph, V으로 구성된 그룹으로부터 선택된 물질로 이루어진 것일 수 있다.The peeling suppression layer employed in the present invention includes a metal oxide film having a strong adhesion and functions to suppress peeling of the highly reflective ohmic contact layer and the metal barrier layer. In this case, the metal oxide film is preferably formed by oxidizing the metal constituting the metal layer, the metal layer may be made of a material selected from the group consisting of Ni, Ti, Cr, Al, Ph, V.

상기 금속산화막은 낮은 전기전도성을 고려하여 상기 풀립칩형 질화물 반도체 발광소자의 동작전압(Vf)이 저하되는 것을 방지하기 위해, 바람직하게는, 상기 박리억제층의 두께는 3~1000Å일 수 있으며, 또한, 상기 금속산화막의 두께는 3~100Å일 수 있다. 이 경우, 상기 금속층이 Ni인 경우에는 이에 의한 금속산화막 이 두꺼워 지더라도 전기전도성에 큰 영향이 없으나, Al인 경우에는 금속산화막의 두께는 수십 Å 정도 이하로 얇게 형성하는 것이 바람직하다.In order to prevent the metal oxide film from lowering the operating voltage Vf of the chipped nitride semiconductor light emitting device in consideration of low electrical conductivity, the thickness of the peeling suppression layer may be 3 to 1000 kW, and The metal oxide film may have a thickness of 3 to 100 kPa. In this case, in the case where the metal layer is Ni, even if the metal oxide film becomes thick, there is no significant effect on the electrical conductivity. In the case of Al, the metal oxide film is preferably formed to have a thickness of about several tens of micrometers or less.

본 발명에 채용가능한 고반사성 오믹콘택층은 Ag, Ni, Al, Ph, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어질 수 있다.The highly reflective ohmic contact layer employable in the present invention may be made of a material selected from the group consisting of Ag, Ni, Al, Ph, Pd, Ir, Ru, Mg, Zn, Pt, Au, and combinations thereof.

보다 구체적으로, 상기 고반사성 오믹콘택층은 Ni, Pd, Ir, Pt 및 Zn으로 구성된 그룹으로부터 선택된 물질로 이루어진 제1층과 상기 제1층 상에 형성되어 Ag와 Al로 구성된 그룹으로부터 선택된 물질로 이루어진 제2층으로 구성될 수 있다. 이와 달리, 상기 고반사성 오믹콘택층은 Ni로 이루어진 제1층과, 상기 제1층 상에 형성된 Ag로 이루어진 제2층과, 상기 제2층 상에 형성된 Pt로 이루어진 제3층으로 구성될 수도 있다. More specifically, the highly reflective ohmic contact layer is formed of a first layer of a material selected from the group consisting of Ni, Pd, Ir, Pt, and Zn and a material selected from the group consisting of Ag and Al formed on the first layer. It may be composed of a second layer made up. Alternatively, the highly reflective ohmic contact layer may include a first layer made of Ni, a second layer made of Ag formed on the first layer, and a third layer made of Pt formed on the second layer. have.

고반사성 오믹콘택층이 2층 또는 3층으로 구성된 실시형태에서, 상기 제1층의 두께는 3∼50Å이며, 상기 제2층의 두께는 1000∼10000Å이고, 상기 제3층의 두께는 100∼500Å인 것이 바람직하다.In an embodiment in which the highly reflective ohmic contact layer is composed of two or three layers, the thickness of the first layer is 3 to 50 GPa, the thickness of the second layer is 1000 to 10000 GPa, and the thickness of the third layer is 100 to It is preferable that it is 500 Hz.

본 발명의 다른 실시형태에서, 상기 고반사성 오믹콘택층은 Ag를 포함하며,In another embodiment of the present invention, the highly reflective ohmic contact layer comprises Ag,

상기 금속 배리어층은, 상기 고반사성 오믹콘택층 전체를 둘러싸도록 형성될 수 있다. 이 경우, 밀착 효과를 위해 상기 박리억제층 역시 상기 고반사성 오믹콘택층 전체를 둘러싸도록 형성될 수 있다.The metal barrier layer may be formed to surround the entire highly reflective ohmic contact layer. In this case, the peeling suppression layer may also be formed to surround the entire highly reflective ohmic contact layer for an adhesion effect.

한편, 상기 금속 배리어층은, 텅스텐(W)계 합금으로 이루어진 것일 수 있으며, 보다 바람직하게는, 상기 금속 배리어층은, TiW 또는 Ti/TiW으로 이루어진 것일 수 있다.The metal barrier layer may be formed of a tungsten (W) alloy, and more preferably, the metal barrier layer may be formed of TiW or Ti / TiW.

본 발명의 다른 실시 형태에서는,In another embodiment of the present invention,

질화물 단결정 성장을 위한 투광성 기판과, 상기 투광성 기판 상에 형성된 n형 질화물 반도체층과, 상기 n형 질화물 반도체층 상에 형성된 활성층과, 상기 활성층 상에 형성된 p형 질화물 반도체층과, 상기 p형 질화물 반도체층 상에 형성된 고반사성 오믹콘택층과 상기 고반사성 오믹콘택층 상에 형성되며, 금속산화막으로 이루어진 박리억제층과 상기 박리억제층 상에 형성된 금속 배리어층 및 상기 금속 배리어층의 일 영역 상에 형성된 p측 본딩전극을 포함하는 플립칩형 질화물 반도체 발광소자를 제공한다. 이는 이전의 실시 형태에서 상기 박리억제층에 포함된 상기 금속층이 모두 산화된 것으로서, 상기 박리억제층이 금속산화막으로만 이루어진 것에 해당한다. 이 경우, 금속층 및 금속산화막으로 구성된 상기의 경우와 마찬가지로, 상기 금속산화막은, 3~100Å의 두께를 갖는 것이 바람직하다.A light-transmissive substrate for nitride single crystal growth, an n-type nitride semiconductor layer formed on the light-transmissive substrate, an active layer formed on the n-type nitride semiconductor layer, a p-type nitride semiconductor layer formed on the active layer, and the p-type nitride On the highly reflective ohmic contact layer formed on the semiconductor layer and the highly reflective ohmic contact layer, a peeling suppression layer made of a metal oxide film and a metal barrier layer formed on the peeling suppression layer and one region of the metal barrier layer Provided is a flip chip type nitride semiconductor light emitting device including a p-side bonding electrode. In the previous embodiment, all of the metal layers included in the peeling suppression layer are oxidized, and the peeling suppression layer corresponds to the metal oxide film only. In this case, it is preferable that the said metal oxide film has a thickness of 3-100 kPa similarly to the above-mentioned case comprised with a metal layer and a metal oxide film.

이하, 본 발명의 질화물 반도체 발광 소자의 각 구성요소를 보다 상세히 설명한다. Hereinafter, each component of the nitride semiconductor light emitting device of the present invention will be described in more detail.

p형 및 n형 질화물 반도체층p-type and n-type nitride semiconductor layers

p형 및 n형 질화물 반도체층은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 단결정으로서, 유기금속 기상증착법(MOCVD), 분자빔성장법(MBE) 및 하이브리드 기상증착법(HVPE)등으로 성장될 수 있다. 대표적인 질화물 반도체층은 GaN, AlGaN, GaInN가 있다. The p-type and n-type nitride semiconductor layers are single crystals having an Al x In y Ga (1-xy) N composition formula, where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and 0 ≦ x + y ≦ 1. Organic metal vapor deposition (MOCVD), molecular beam growth (MBE) and hybrid vapor deposition (HVPE) and the like. Representative nitride semiconductor layers are GaN, AlGaN, GaInN.

p형 질화물 반도체층은 Mg, Zn 및 Be 등의 불순물을 포함할 수 있으며, n형 질화물 반도체층은 Si, Ge, Se, Te 및 C 등과 같은 불순물을 포함할 수 있다. 일반적으로, 기판과 n형 질화물 반도체층 사이에는 버퍼층이 형성될 수 있다. 통상적인 버퍼층으로는 AlN 또는 GaN 등의 저온핵성장층이 있다.The p-type nitride semiconductor layer may include impurities such as Mg, Zn, and Be, and the n-type nitride semiconductor layer may include impurities such as Si, Ge, Se, Te, and C. In general, a buffer layer may be formed between the substrate and the n-type nitride semiconductor layer. Typical buffer layers include low temperature nucleus growth layers such as AlN or GaN.

활성층Active layer

본 발명에 채용되는 활성층은 청녹색광(약 350∼550㎚파장범위)을 발광하기 위한 층일 수 있으며, 단일 또는 다중 양자 웰 구조를 갖는 언도프된 질화물 반도체층으로 구성된다. 상기 활성층은 p형 또는 n형 질화물 반도체층과 같이 유기금속 기상증착법(MOCVD), 분자빔성장법(MBE) 및 하이브리드 기상증착법(HVPE)등으로 성장될 수 있다.The active layer employed in the present invention may be a layer for emitting blue green light (about 350-550 nm wavelength range), and is composed of an undoped nitride semiconductor layer having a single or multiple quantum well structure. Like the p-type or n-type nitride semiconductor layer, the active layer may be grown by organometallic vapor deposition (MOCVD), molecular beam growth (MBE) and hybrid vapor deposition (HVPE).

고반사성 오믹콘택층Highly reflective ohmic contact layer

본 발명에 채용되는 고반사성 오믹콘택층은 비교적 높은 에너지밴드갭을 갖는 p형 질화물 반도체층과의 접촉저항을 낮추면서도, 플립칩형 질화물 반도체 발광 소자의 구조적 측면을 고려하여 높은 반사율을 갖는 물질로 형성될 것이 요구된다. The highly reflective ohmic contact layer employed in the present invention is formed of a material having a high reflectance in consideration of the structural aspects of the flip chip type nitride semiconductor light emitting device while reducing contact resistance with a p-type nitride semiconductor layer having a relatively high energy band gap. To be required.

이러한 접촉저항개선과 고반사율의 조건을 만족하기 위해서, 고반사성 오믹콘택층은 Ag, Ni, Al, Ph, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 형성될 수 있으며, 70%이상의 반사율을 갖는 것이 바람직하다. In order to satisfy such conditions of contact resistance improvement and high reflectance, the highly reflective ohmic contact layer is formed of a material selected from the group consisting of Ag, Ni, Al, Ph, Pd, Ir, Ru, Mg, Zn, Pt, Au, and combinations thereof. It may be formed of, and preferably has a reflectance of 70% or more.

또한, 바람직하게는, 상기 고반사성 오믹콘택층은 Ni, Pd, Ir, Pt 및 Zn으로 구성된 그룹으로부터 선택된 물질로 이루어진 제1층과 상기 제1층 상에 형성되어 Ag와 Al로 구성된 그룹으로부터 선택된 물질로 이루어진 제2층로 구성될 수 있으며, 이와 달리, Ni로 이루어진 제1층과, 상기 제1층 상에 형성된 Ag로 이루어진 제2층과, 상기 제2층 상에 형성된 Pt로 이루어진 제3층으로 구성될 수 있다.Further, preferably, the highly reflective ohmic contact layer is formed from a first layer made of a material selected from the group consisting of Ni, Pd, Ir, Pt, and Zn and selected from the group consisting of Ag and Al formed on the first layer. It may be composed of a second layer made of a material, and alternatively, a first layer made of Ni, a second layer made of Ag formed on the first layer, and a third layer made of Pt formed on the second layer. It may be configured as.

2층 또는 3층 구조를 갖는 고반사성 오믹콘택층은 높은 반사율을 갖기 위해서, 상기 제1층의 두께는 3∼50Å범위로, 상기 제2층의 두께는 1000∼10000Å범위로, 상기 제3층의 두께는 100∼500Å범위로 형성하는 것이 바람직하다.The highly reflective ohmic contact layer having a two-layer or three-layer structure has a high reflectance so that the thickness of the first layer is in the range of 3 to 50 GPa, and the thickness of the second layer is in the range of 1000 to 10,000 Pa. It is preferable to form the thickness in the range of 100 to 500 Pa.

상기 고반사성 오믹콘택층은 통상의 증착법 또는 스퍼터링(Sputtering) 공정으로 형성되며, 오믹콘택층의 특성을 향상시키기 위해서 약 400∼900℃의 온도에서 열처리될 수 있다.The highly reflective ohmic contact layer is formed by a conventional deposition method or a sputtering process, and may be heat-treated at a temperature of about 400 to 900 ° C. to improve the properties of the ohmic contact layer.

박리억제층Peeling Inhibition Layer

본 발명에서 채용된 박리억제층은 밀착력이 강한 금속산화막을 형성하여 상기 고반사성 오믹콘택층과 상기 금속 배리어층의 박리를 억제하는 기능을 한다. 이 러한 상기 금속산화막은 상기 고반사성 오믹콘택층 상에 형성된 금속층을 이루는 금속이 산화되어 형성될 수 있다. 이 경우, 상기 금속층은, Ni, Ti, Cr, Al, Ph, V으로 구성된 그룹으로부터 선택된 물질로 이루어진 것일 수 있으며, Ni이 가장 바람직하다. 다만, 실시 형태에 따라서는, 상기 박리억제층은 금속층과 금속산화막의 구조가 아닌 금속층 전체가 산화되어 금속산화막으로만 이루어질 수도 있다.The peeling suppression layer employed in the present invention forms a metal oxide film having a strong adhesion and functions to suppress peeling of the highly reflective ohmic contact layer and the metal barrier layer. The metal oxide layer may be formed by oxidizing a metal forming a metal layer formed on the highly reflective ohmic contact layer. In this case, the metal layer may be made of a material selected from the group consisting of Ni, Ti, Cr, Al, Ph, and V, most preferably Ni. However, according to the embodiment, the peeling suppression layer may be made of only the metal oxide film by oxidizing the entire metal layer, not the structure of the metal layer and the metal oxide film.

박리억제층을 구성하는 금속층은 통상적인 금속층 성장방법인 증착법 또는 스퍼터링 공정에 의해 형성될 수 있으며, 이후, 상기 고반사성 오믹콘택층 상에 금속층이 형성된 상태에서 열처리에 의해 금속산화막이 형성될 수 있다. 이 경우, 상기 고반사성 오믹콘택층에 대한 열처리는 상기의 금속산화막 형성 과정에서의 열처리와 함께 이루어질 수 있으므로, 열처리 공정을 단순화할 수 있다.The metal layer constituting the release inhibitory layer may be formed by a deposition method or a sputtering process, which is a conventional metal layer growth method, and then a metal oxide film may be formed by heat treatment in a state where a metal layer is formed on the highly reflective ohmic contact layer. . In this case, the heat treatment of the highly reflective ohmic contact layer may be performed together with the heat treatment in the metal oxide film formation process, thereby simplifying the heat treatment process.

금속 배리어층Metal barrier layer

본 발명에 채용되는 금속 배리어층은 p측 본딩전극이 형성될 고반사성 오믹콘택층영역에 형성되며, 본딩전극물질과 오믹콘택층물질의 계면에서 융화되어 오믹콘택층의 특성(특히, 반사율 및 접촉저항)을 저하하는 것을 방지하기 위한 층으로 채택된다. 이러한 금속 배리어층은 TiW 또는 Ti/TiW으로 이루어질 수 있다.The metal barrier layer employed in the present invention is formed in the region of the highly reflective ohmic contact layer in which the p-side bonding electrode is to be formed, and is fused at the interface between the bonding electrode material and the ohmic contact layer material so that the characteristics of the ohmic contact layer (especially, reflectance and contact It is adopted as a layer to prevent the degradation of resistance). This metal barrier layer may be made of TiW or Ti / TiW.

또한, 상기 금속 배리어층은 실시형태에 따라, 고반사성 오믹콘택층의 측면까지 형성될 수 있다. 특히, 이러한 실시형태는 고반사성 오믹콘택층이 Ag를 포함한 경우에 Ag의 이동(migration)으로 인한 누설전류의 발생을 효과적으로 방지할 수 있는 잇점이 있다.In addition, the metal barrier layer may be formed to the side of the highly reflective ohmic contact layer, according to the embodiment. In particular, this embodiment has the advantage that the leakage current due to the migration of Ag can be effectively prevented when the highly reflective ohmic contact layer contains Ag.

나아가, 소정의 반사율을 갖는 금속 배리어층은 고반사성 오믹콘택층의 반사역할을 보조하는 역할을 수행할 수도 있다, Furthermore, the metal barrier layer having a predetermined reflectance may serve to assist the reflection role of the highly reflective ohmic contact layer.

상기 금속 배리어층은 다른 전극과 같이 통상의 증착법 또는 스퍼터링공정으로 형성되며, 밀착력을 향상시키기 위해, 약 300℃의 온도에서 수십초 내지 수분간 열처리될 수 있다. The metal barrier layer is formed by a conventional deposition method or a sputtering process like other electrodes, and may be heat treated for several tens of seconds to several minutes at a temperature of about 300 ° C. to improve adhesion.

p측 p side 본딩전극Bonding electrode

고반사성 오믹콘택층, 박리억제층, 금속 배리어층과 함께 p측 전극구조를 구성하는 본딩전극은 플립칩 구조에서 도전성 범프를 통해 리드상에 탑재될 최외곽 전극층이며, 일반적으로 Au 또는 Au를 함유한 합금으로 이루어진다. The bonding electrode constituting the p-side electrode structure together with the highly reflective ohmic contact layer, the peeling suppression layer, and the metal barrier layer is the outermost electrode layer to be mounted on the lead through the conductive bump in the flip chip structure, and generally contains Au or Au. It is made of one alloy.

이러한 p측 본딩전극은 통상적인 금속층 성장방법인 증착법 또는 스퍼터링공정에 의해 형성될 수 있다.The p-side bonding electrode may be formed by a deposition method or a sputtering process, which is a conventional metal layer growth method.

이하, 첨부된 도면을 참조하여, 본 발명의 실시 형태를 보다 상세히 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도1은 본 발명의 일 실시 형태에 따른 플립칩형 질화물 발광소자를 나타내는 측단면도이다.1 is a side cross-sectional view showing a flip chip nitride light emitting device according to an embodiment of the present invention.

도1을 참조하면, 본 실시 형태에 따른 플립칩형 질화물 반도체 발광소자(10)는 사파이어기판과 같은 질화물 반도체 성장용 기판(11)과 그 상면에 순차적으로 적층된 버퍼층(12), n형 질화물 반도체층(13), 활성층(14) 및 p형 질화물 반도체층(15)을 포함한다. 또한, 상기 플립칩형 질화물 반도체 발광소자(10)의 n측 전극(17)은 메사 에칭을 통해 노출된 n형 질화물 반도체층(13) 상면에 형성된다. Referring to FIG. 1, the flip chip nitride semiconductor light emitting device 10 according to the present embodiment includes a nitride semiconductor growth substrate 11 such as a sapphire substrate, a buffer layer 12 sequentially stacked on an upper surface thereof, and an n-type nitride semiconductor. A layer 13, an active layer 14 and a p-type nitride semiconductor layer 15 are included. In addition, the n-side electrode 17 of the flip chip type nitride semiconductor light emitting device 10 is formed on the upper surface of the n-type nitride semiconductor layer 13 exposed through mesa etching.

상기 질화물 반도체 발광소자(10)에 채용된 p측 전극구조는 고반사성 오믹콘택층(21)과 박리억제층(22)과 금속배리어층(23) 및 p측 본딩전극(17)을 포함한다. 이 경우, 상기 고반사성 오믹콘택층(21)은 상기 p형 질화물 반도체층(15) 상에 형성된다. The p-side electrode structure employed in the nitride semiconductor light emitting device 10 includes a highly reflective ohmic contact layer 21, a peeling suppression layer 22, a metal barrier layer 23, and a p-side bonding electrode 17. In this case, the highly reflective ohmic contact layer 21 is formed on the p-type nitride semiconductor layer 15.

또한, 본 실시 형태에서, 상기 박리억제층(22)은 상기 고반사성 오믹콘택층(21) 상에 형성된 금속층(22a) 및 상기 금속층(22a) 상에 형성된 금속산화막(22b)을 포함하며, 상기 금속 배리어층(23)은 상기 금속산화막(22b) 상에 형성된다. 이 경우, 도1에 도시된 바와 같이, 상기 박리억제층(22)과 금속 배리어층(23)은 상기 고반사성 오믹콘택층(21)의 상면뿐만 아니라, 측면까지 둘러싸도록 형성된 구조를 갖는다. 일반적으로, 금속 배리어층(23)에서는 p측 본딩전극(39b)과 고반사성 오믹 콘택층(35)의 계면에서 Au 성분이 믹싱(mixing)되는 것을 방지하기 위한 배리어 역할을 기대할 수 있다. 더 나아가, 본 실시형태에서는 고반사성 오믹콘택층(21)의 원소가 이동하여 누설전류를 발생시키는 것을 방지하는 기능도 기대할 수 있다. 특히, 본 실시형태는 이동성이 큰 Ag를 포함한 고반사성 오믹콘택층(21)을 사용하는 경우에 큰 효과를 볼 수 있다.In addition, in the present embodiment, the peeling suppression layer 22 includes a metal layer 22a formed on the highly reflective ohmic contact layer 21 and a metal oxide film 22b formed on the metal layer 22a. The metal barrier layer 23 is formed on the metal oxide film 22b. In this case, as shown in FIG. 1, the peeling suppression layer 22 and the metal barrier layer 23 have a structure formed to surround not only the upper surface of the highly reflective ohmic contact layer 21 but also the side surfaces thereof. In general, the metal barrier layer 23 may be expected to serve as a barrier to prevent mixing of Au components at the interface between the p-side bonding electrode 39b and the highly reflective ohmic contact layer 35. Furthermore, in this embodiment, the function of preventing the element of the highly reflective ohmic contact layer 21 from moving and generating a leakage current can also be expected. In particular, the present embodiment can have a great effect when the highly reflective ohmic contact layer 21 containing Ag having high mobility is used.

한편, 상기 고반사성 오믹콘택층(21)은 바람직하게는 70% 이상의 반사율을 가지며, 상기 p형 질화물 반도체층(15)과의 오믹콘택을 형성한다. 이러한 고반사성 오믹콘택층(21)은 Ag, Ni, Al, Ph, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층으로 형성될 수 있다. 바람직하게 상기 고반사성 오믹콘택층(21)은 Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al 또는 Ni/Ag/Pt로 형성될 수 있다.On the other hand, the highly reflective ohmic contact layer 21 preferably has a reflectance of 70% or more, and forms an ohmic contact with the p-type nitride semiconductor layer 15. The highly reflective ohmic contact layer 21 may be formed of at least one layer made of a material selected from the group consisting of Ag, Ni, Al, Ph, Pd, Ir, Ru, Mg, Zn, Pt, Au, and combinations thereof. have. Preferably the highly reflective ohmic contact layer 21 is Ni / Ag, Zn / Ag, Ni / Al, Zn / Al, Pd / Ag, Pd / Al, Ir / Ag. It may be formed of Ir / Au, Pt / Ag, Pt / Al or Ni / Ag / Pt.

도2는 상기 p측 전극 구조에서 A로 표시한 부분을 확대하여 나타낸 것이다. Fig. 2 shows an enlarged view of a portion indicated by A in the p-side electrode structure.

도2를 참조하면, 상술한 바와 같이, 상기 금속산화막(22b)은 전기전도도를 저하시켜 동작전압을 높일 수 있으므로, 바람직하게는, 박리억제효과와 전기전도도를 과도하게 저하시키기 않는 범위에서 적절한 두께가 정해질 수 있다. 이 경우, 상기 박리억제층의 두께(t1)는 3 ~ 1000Å일 수 있으며, 또한, 상기 금속산화막의 두께(t2)는 3 ~ 100Å인 것이 바람직하다.Referring to FIG. 2, as described above, the metal oxide film 22b can lower the electrical conductivity to increase the operating voltage. Preferably, the metal oxide film 22b has an appropriate thickness within a range that does not excessively reduce the peeling inhibiting effect and the electrical conductivity. Can be determined. In this case, the thickness t1 of the peeling inhibiting layer may be 3 to 1000 kPa, and the thickness t2 of the metal oxide film is 3 to 100 kPa.

한편, 도시되지는 않았으나, 상기 박리억제층(22)은 금속산화막으로만 이루어진 구조일 수도 있으며, 마찬가지로, 상기 금속산화막은 3 ~ 100Å의 두께를 갖는 것이 바람직하다.On the other hand, although not shown, the peeling suppression layer 22 may be made of a metal oxide film only, likewise, the metal oxide film preferably has a thickness of 3 ~ 100 3.

아래와 같이 행해진 실시예와 비교예를 통해 본 발명에 따른 플립칩형 질화물 반도체 발광소자와 종래의 플립칩형 질화물 반도체 발광소자의 특성을 비교하는 실험을 실시하였다.Experiments were performed to compare the characteristics of the flip chip-type nitride semiconductor light emitting device according to the present invention and the conventional flip chip-type nitride semiconductor light emitting device through the Examples and Comparative Examples performed as follows.

(실시예)(Example)

우선, 사파이어 기판을 MOCVD공정을 위한 챔버에 배치한 후에, 버퍼층으로서 GaN저온핵성장층을 성장시켰다. 이어, 상기 버퍼층 상에 청색 발광소자를 마련하기 위해, n형 GaN층과 n형 AlGaN층로 구성된 n형 질화물 반도체층, InGaN/GaN층으로 구성된 다중양자우물구조 활성층 및, p형 GaN층으로 구성된 p형 질화물 반도체층을 형성하였다.First, after the sapphire substrate was placed in a chamber for the MOCVD process, a GaN cryogenic nucleus growth layer was grown as a buffer layer. Subsequently, in order to provide a blue light emitting device on the buffer layer, an n-type nitride semiconductor layer composed of an n-type GaN layer and an n-type AlGaN layer, a multi-quantum well structure active layer composed of an InGaN / GaN layer, and a p-type GaN layer A type nitride semiconductor layer was formed.

다음으로, 상기 p형 질화물 반도체층 상에 고반사성 오믹콘택층을 형성한 후에 약 500℃로 열처리하였다. 본 실시예의 고반사성 오믹콘택층으로는 Ni/Ag/Pt 구조를 사용하였으며, 각각의 두께는 5Å, 2500Å, 300Å가 되도록 하였다.Next, after forming a highly reflective ohmic contact layer on the p-type nitride semiconductor layer, it was heat-treated at about 500 ℃. As the highly reflective ohmic contact layer of this embodiment, a Ni / Ag / Pt structure was used, and each thickness was 5 mW, 2500 mW, and 300 mW.

이어, p형 질화물 반도체층 상면에 상기 고반사성 오믹콘택층의 상면과 측면을 둘러싸도록 박리억제층을 형성하였다. 상기 박리억제층은 금속층을 형성한 후, 약 500℃에서 2분간 열처리하여 금속산화막을 형성함으로써 얻을 수 있다. 본 실시예의 금속층으로는 Ni를 사용하였으며, 그 두께는 30Å이 되도록 하였다. 또한, 열처리에 의해 형성된 금속산화막인 NiOx는 15Å의 두께가 되도록 하였으며, 이에 따라, Ni층과 NiOx층은 모두 15Å의 두께가 되었다.Subsequently, a peeling suppression layer was formed on the upper surface of the p-type nitride semiconductor layer so as to surround the upper surface and the side surfaces of the highly reflective ohmic contact layer. The peeling inhibiting layer may be obtained by forming a metal oxide film by heat treatment at about 500 ° C. for 2 minutes after forming the metal layer. Ni was used as the metal layer of this example, and the thickness was set to 30 kPa. In addition, NiOx, which is a metal oxide film formed by heat treatment, was made to have a thickness of 15 kPa. Thus, both the Ni layer and the NiOx layer had a thickness of 15 kPa.

이어, 상기 박리억제층 상에 상기 고반사성 오믹콘택층의 상면과 측면을 둘러싸도록 금속 배리어층을 형성한 후, 약 350℃로 열처리하였다. 본 실시예의 금속 배리어층으로는 TiW 층을 형성하였다. 이어, Au를 포함한 p측 본딩전극과 n측 전극을 형성함으로써 플립칩형 질화물 발광소자를 마련하였다.Subsequently, a metal barrier layer was formed on the peeling suppression layer so as to surround the top surface and the side surfaces of the highly reflective ohmic contact layer, and then heat-treated at about 350 ° C. A TiW layer was formed as the metal barrier layer of this embodiment. Next, a flip chip type nitride light emitting device was prepared by forming a p-side bonding electrode and an n-side electrode including Au.

(비교예)(Comparative Example)

본 비교예는 상기 실시예과 동일한 물질과 조건으로 플립칩형 질화물 반도체 발광소자를 제조하였으나, 다만, 박리억제층을 제외하여, 고반사성 오믹콘택층의 상면에 바로 금속 배리어층을 형성하였다. In this comparative example, a flip chip-type nitride semiconductor light emitting device was manufactured under the same materials and conditions as in the above example, except that a peel barrier layer was formed, and a metal barrier layer was directly formed on the upper surface of the highly reflective ohmic contact layer.

이상, 실시예와 비교예를 통해 제조된 플립칩형 질화물 반도체 발광소자에 대해 p측 전극 박리에 의한 외관 불량률을 조사하였다. 도3a 및 도3b는 각각 실시예과 비교예에 따른 플립칩형 질화물 반도체 발광소자의 외관 불량 여부를 설명하기 위한 광학현미경 사진이다.As described above, the appearance defect rate due to the p-side electrode peeling was investigated for the flip chip type nitride semiconductor light emitting device manufactured through the Examples and Comparative Examples. 3A and 3B are optical micrographs for describing appearance defects of flip chip-type nitride semiconductor light emitting devices according to an embodiment and a comparative example, respectively.

도3a를 참조하면, 비교예에 따른 플립칩형 질화물 반도체 발광소자에서는, 점선으로 표시한 부분과 같이, 고반사성 오믹콘택층과 금속 배리어층 간에 박리 현상(P)이 일어났으며, 이에 따른 불량률은 약 10% 정도였다.Referring to FIG. 3A, in the flip chip type nitride semiconductor light emitting device according to the comparative example, as shown by a dotted line, a peeling phenomenon P occurs between the highly reflective ohmic contact layer and the metal barrier layer. It was about 10%.

이에 반하여, 도3b를 참조하면, 본 실시예에 따른 플립칩형 질화물 반도체 발광소자에서는, 도3a와 같은 박리 현상을 볼 수 없었으며, 이에 따라, 불량률도 거의 0%에 가까운 것으로 확인되었다.On the contrary, referring to FIG. 3B, in the flip chip type nitride semiconductor light emitting device according to the present embodiment, the peeling phenomenon as shown in FIG. 3A was not observed, and accordingly, it was confirmed that the defective rate was nearly 0%.

한편, 실시예에 따른 플립칩형 질화물 반도체 발광소자에 의하더라도 박리억제층을 채용하지 않은 경우와 비교하여 동작전압 등의 전기적 특성은 거의 동일한 것으로 확인되었다.On the other hand, even in the flip chip type nitride semiconductor light emitting device according to the embodiment, it was confirmed that the electrical characteristics such as the operating voltage is almost the same as compared with the case of not using the peeling inhibiting layer.

상술한 실시형태 및 첨부된 도면은 바람직한 실시형태의 예시에 불과하며, 본 발명은 첨부된 청구범위에 의해 한정하고자 한다. 또한, 본 발명은 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.The above-described embodiments and the accompanying drawings are merely illustrative of preferred embodiments, and the present invention is intended to be limited by the appended claims. In addition, it will be apparent to those skilled in the art that the present invention may be substituted, modified, and changed in various forms without departing from the technical spirit of the present invention described in the claims.

상술한 바와 같이, 본 발명에 따르면, p측 전극구조에서 고반사성 오믹콘택층과 금속 배리어를 밀착시킬 수 있는 박리억제층을 채용함으로써 p측 전극구조의 박리를 줄일 수 있다. 이로써, 본 발명에 따른 플립칩형 질화물 반도체 발광소자의 불량률을 줄일 있으며, 높은 발광효율과 신뢰성을 기대할 수 있다.As described above, according to the present invention, the peeling of the p-side electrode structure can be reduced by employing a peeling suppression layer capable of bringing the high reflective ohmic contact layer and the metal barrier into close contact with the p-side electrode structure. As a result, the defect rate of the flip chip type nitride semiconductor light emitting device according to the present invention can be reduced, and high luminous efficiency and reliability can be expected.

Claims (15)

질화물 단결정 성장을 위한 투광성 기판;Translucent substrates for nitride single crystal growth; 상기 투광성 기판 상에 형성된 n형 질화물 반도체층;An n-type nitride semiconductor layer formed on the light transmissive substrate; 상기 n형 질화물 반도체층 상에 형성된 활성층;An active layer formed on the n-type nitride semiconductor layer; 상기 활성층 상에 형성된 p형 질화물 반도체층;A p-type nitride semiconductor layer formed on the active layer; 상기 p형 질화물 반도체층 상에 형성된 고반사성 오믹콘택층;A highly reflective ohmic contact layer formed on the p-type nitride semiconductor layer; 상기 고반사성 오믹콘택층 상에 형성된 금속층과, 상기 금속층 상에 형성된 금속산화막을 갖는 박리억제층;A peeling suppression layer having a metal layer formed on said highly reflective ohmic contact layer and a metal oxide film formed on said metal layer; 상기 박리억제층 상에 형성된 금속 배리어층; 및A metal barrier layer formed on the release inhibitory layer; And 상기 금속 배리어층의 일 영역 상에 형성된 p측 본딩전극을 포함하는 플립칩형 질화물 반도체 발광소자. And a p-side bonding electrode formed on one region of the metal barrier layer. 제1항에 있어서,The method of claim 1, 상기 금속산화막은, 상기 금속층을 이루는 금속이 산화되어 형성되는 것을 특징으로 하는 플립칩형 질화물 반도체 발광소자.The metal oxide film is a flip chip type nitride semiconductor light emitting device, characterized in that the metal constituting the metal layer is formed by oxidation. 제2항에 있어서,The method of claim 2, 상기 금속층은, Ni, Ti, Cr, Al, Ph, V으로 구성된 그룹으로부터 선택된 물질로 이루어진 것을 특징으로 하는 플립칩형 질화물 반도체 발광소자.The metal layer is a flip chip nitride semiconductor light emitting device, characterized in that made of a material selected from the group consisting of Ni, Ti, Cr, Al, Ph, V. 제1항에 있어서,The method of claim 1, 상기 박리억제층은, 3~1000Å의 두께를 갖는 것을 특징으로 하는 플립칩형 질화물 반도체 발광소자.The peel-inhibiting layer has a thickness of 3 ~ 1000 GPa flip chip type nitride semiconductor light emitting device. 제1항에 있어서,The method of claim 1, 상기 금속산화막은, 3~100Å의 두께를 갖는 것을 특징으로 하는 플립칩형 질화물 반도체 발광소자.The metal oxide film has a thickness of 3 ~ 100 GPa flip chip type nitride semiconductor light emitting device. 제1항에 있어서,The method of claim 1, 상기 고반사성 오믹콘택층은 Ag, Ni, Al, Ph, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을포함하는 것을 특징으로 하는 플립칩형 질화물 반도체 발광소자.The highly reflective ohmic contact layer includes at least one layer made of a material selected from the group consisting of Ag, Ni, Al, Ph, Pd, Ir, Ru, Mg, Zn, Pt, Au, and combinations thereof. Flip chip nitride semiconductor light emitting device. 제1항에 있어서,The method of claim 1, 상기 고반사성 오믹콘택층은 Ni, Pd, Ir, Pt 및 Zn으로 구성된 그룹으로부터 선택된 물질로 이루어진 제1층과 상기 제1층 상에 형성되어 Ag와 Al로 구성된 그룹으로부터 선택된 물질로 이루어진 제2층을 포함하는 것을 특징으로 하는 플립칩형 질화물 반도체 발광소자.The highly reflective ohmic contact layer is a first layer made of a material selected from the group consisting of Ni, Pd, Ir, Pt, and Zn and a second layer formed on the first layer and made of a material selected from the group consisting of Ag and Al. Flip chip type nitride semiconductor light emitting device comprising a. 제1항에 있어서,The method of claim 1, 상기 고반사성 오믹콘택층은 Ni로 이루어진 제1층과, 상기 제1층 상에 형성된 Ag로 이루어진 제2층과, 상기 제2층 상에 형성된 Pt로 이루어진 제3층을 포함하는 것을 특징으로 하는 플립칩형 질화물 반도체 발광소자.The highly reflective ohmic contact layer includes a first layer made of Ni, a second layer made of Ag formed on the first layer, and a third layer made of Pt formed on the second layer. Flip chip nitride semiconductor light emitting device. 제8항에 있어서,The method of claim 8, 상기 제1층의 두께는 3∼50Å이며, 상기 제2층의 두께는 1000∼10000Å이고, 상기 제3층의 두께는 100∼500Å인 것을 특징으로 하는 플립칩형 질화물 반도체 발광소자.The thickness of the first layer is 3 to 50 GPa, the thickness of the second layer is 1000 to 10000 GPa, and the thickness of the third layer is 100 to 500 GPa. 제1항에 있어서,The method of claim 1, 상기 고반사성 오믹콘택층은 Ag를 갖으며,The highly reflective ohmic contact layer has Ag, 상기 금속 배리어층은, 상기 고반사성 오믹콘택층 전체를 둘러싸도록 형성된 것을 특징으로 하는 플립칩형 질화물 반도체 발광소자.And the metal barrier layer is formed so as to surround the entire highly reflective ohmic contact layer. 제10항에 있어서,The method of claim 10, 상기 박리억제층은, 상기 고반사성 오믹콘택층 전체를 둘러싸도록 형성된 것을 특징으로 하는 플립칩형 질화물 반도체 발광소자.The peeling suppression layer is a flip chip nitride semiconductor light emitting device, characterized in that formed to surround the entire highly reflective ohmic contact layer. 제1항에 있어서,The method of claim 1, 상기 금속 배리어층은, 텅스텐(W)계 합금으로 이루어진 것을 특징으로 하는 플립칩형 질화물 반도체 발광소자.And the metal barrier layer is formed of a tungsten (W) -based alloy. 제12항에 있어서,The method of claim 12, 상기 금속 배리어층은, TiW 또는 Ti/TiW으로 이루어진 것을 특징으로 하는 플립칩형 질화물 반도체 발광소자. And the metal barrier layer is formed of TiW or Ti / TiW. 질화물 단결정 성장을 위한 투광성 기판;Translucent substrates for nitride single crystal growth; 상기 투광성 기판 상에 형성된 n형 질화물 반도체층;An n-type nitride semiconductor layer formed on the light transmissive substrate; 상기 n형 질화물 반도체층 상에 형성된 활성층;An active layer formed on the n-type nitride semiconductor layer; 상기 활성층 상에 형성된 p형 질화물 반도체층;A p-type nitride semiconductor layer formed on the active layer; 상기 p형 질화물 반도체층 상에 형성되는 고반사성 오믹콘택층;A highly reflective ohmic contact layer formed on the p-type nitride semiconductor layer; 상기 고반사성 오믹콘택층 상에 형성되며, 금속산화막으로 이루어진 박리억제층;A peeling suppression layer formed on the highly reflective ohmic contact layer and formed of a metal oxide film; 상기 박리억제층 상에 형성된 금속 배리어층; 및A metal barrier layer formed on the release inhibitory layer; And 상기 금속 배리어층의 일 영역 상에 형성된 p측 본딩전극을 포함하는 플립칩형 질화물 반도체 발광소자. And a p-side bonding electrode formed on one region of the metal barrier layer. 제14항에 있어서,The method of claim 14, 상기 금속산화막은, 3~100Å의 두께를 갖는 것을 특징으로 하는 플립칩형 질 화물 반도체 발광소자.The metal oxide film has a thickness of 3 ~ 100 GPa flip chip type nitride semiconductor light emitting device.
KR20060113003A 2006-11-15 2006-11-15 Flip chip type nitride semiconductor light emitting diode KR100764450B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20060113003A KR100764450B1 (en) 2006-11-15 2006-11-15 Flip chip type nitride semiconductor light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20060113003A KR100764450B1 (en) 2006-11-15 2006-11-15 Flip chip type nitride semiconductor light emitting diode

Publications (1)

Publication Number Publication Date
KR100764450B1 true KR100764450B1 (en) 2007-10-05

Family

ID=39419412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060113003A KR100764450B1 (en) 2006-11-15 2006-11-15 Flip chip type nitride semiconductor light emitting diode

Country Status (1)

Country Link
KR (1) KR100764450B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637784A (en) * 2011-02-11 2012-08-15 台湾积体电路制造股份有限公司 Light emitting diode packaging substrate and method of forming light emitting diode packaging substrate
KR20150014135A (en) * 2013-07-29 2015-02-06 서울바이오시스 주식회사 Light emitting diode and led module having the same
US9070835B2 (en) 2013-04-19 2015-06-30 Samsung Electronics Co., Ltd. Semiconductor light emitting device
CN107516704A (en) * 2012-05-17 2017-12-26 晶元光电股份有限公司 Light-emitting device with reflecting electrode

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050063293A (en) * 2003-12-22 2005-06-28 삼성전자주식회사 Flip-chip light emitting diodes and method of manufacturing thereof
KR20060054089A (en) * 2004-10-20 2006-05-22 아리마 옵토일렉트로닉스 코포레이션 Flip-chip electrode light-emitting element formed by multilayer coatings
KR20060084754A (en) * 2005-01-20 2006-07-25 엘지전자 주식회사 Light emitting diode for flip chip bonding

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050063293A (en) * 2003-12-22 2005-06-28 삼성전자주식회사 Flip-chip light emitting diodes and method of manufacturing thereof
KR20060054089A (en) * 2004-10-20 2006-05-22 아리마 옵토일렉트로닉스 코포레이션 Flip-chip electrode light-emitting element formed by multilayer coatings
KR20060084754A (en) * 2005-01-20 2006-07-25 엘지전자 주식회사 Light emitting diode for flip chip bonding

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099632B2 (en) 2011-01-13 2015-08-04 Tsmc Solid State Lighting Ltd. Light emitting diode emitter substrate with highly reflective metal bonding
CN102637784A (en) * 2011-02-11 2012-08-15 台湾积体电路制造股份有限公司 Light emitting diode packaging substrate and method of forming light emitting diode packaging substrate
CN107516704A (en) * 2012-05-17 2017-12-26 晶元光电股份有限公司 Light-emitting device with reflecting electrode
CN107516704B (en) * 2012-05-17 2020-02-21 晶元光电股份有限公司 Light emitting device with reflective electrode
US9070835B2 (en) 2013-04-19 2015-06-30 Samsung Electronics Co., Ltd. Semiconductor light emitting device
KR20150014135A (en) * 2013-07-29 2015-02-06 서울바이오시스 주식회사 Light emitting diode and led module having the same
KR102103882B1 (en) 2013-07-29 2020-04-24 서울바이오시스 주식회사 Light emitting diode and led module having the same

Similar Documents

Publication Publication Date Title
KR100586949B1 (en) Flip chip type nitride semiconductor light emitting diode
US8552455B2 (en) Semiconductor light-emitting diode and a production method therefor
KR100631840B1 (en) Nitride semiconductor light emitting device for flip chip
KR100635157B1 (en) Nitride semiconductor light emitting device
US6693352B1 (en) Contact structure for group III-V semiconductor devices and method of producing the same
KR100891833B1 (en) A multilayer electrode and a compound semiconductor light emitting device having the same
JP7049186B2 (en) Manufacturing method of semiconductor light emitting device and semiconductor light emitting device
US8835938B2 (en) Nitride semiconductor light-emitting element and method of manufacturing the same
WO2013046419A1 (en) Nitride semiconductor element and method for producing same
WO2005050748A1 (en) Semiconductor device and method for manufacturing same
JP2000294837A (en) Gallium nitride compound semiconductor light emitting element
KR100506741B1 (en) Nitride semiconductor light emitting device for flip chip and method of manufacturing the same
JP2005123489A (en) Nitride semiconductor light emitting element and its manufacturing method
US20050142820A1 (en) Method of manufacturing gallium nitride based semiconductor light emitting device
KR101731056B1 (en) Semiconductor light emitting device having ohmic electrode structure and method of fabricating the same
KR100764450B1 (en) Flip chip type nitride semiconductor light emitting diode
JP2007115941A (en) Gallium nitride-based compound semiconductor and light emitting device
JP2005183592A (en) Semiconductor light emitting device and manufacturing method thereof
JP5037037B2 (en) Nitride semiconductor light emitting device
KR100691264B1 (en) Vertical structured nitride based semiconductor light emitting device
KR101568809B1 (en) Semiconductor device for emitting light and method for fabricating the same
KR100631842B1 (en) Nitride semiconductor light emitting device
KR100998007B1 (en) Nitride semiconductor light emitting device
KR101568808B1 (en) Semiconductor device for emitting light and method for fabricating the same
JP2010135743A (en) GaN-BASED LED DEVICE AND MANUFACTURING METHOD THEREFOR

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee