KR100631842B1 - Nitride semiconductor light emitting device - Google Patents
Nitride semiconductor light emitting device Download PDFInfo
- Publication number
- KR100631842B1 KR100631842B1 KR20040059258A KR20040059258A KR100631842B1 KR 100631842 B1 KR100631842 B1 KR 100631842B1 KR 20040059258 A KR20040059258 A KR 20040059258A KR 20040059258 A KR20040059258 A KR 20040059258A KR 100631842 B1 KR100631842 B1 KR 100631842B1
- Authority
- KR
- South Korea
- Prior art keywords
- nitride semiconductor
- side electrode
- layer
- light emitting
- emitting device
- Prior art date
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
본 발명은 n측 전극이 차지하는 면적을 감소시키고 동시에 활성층을 포함하는 메사구조부의 면적을 증가시켜 질화물 반도체 발광소자의 휘도 특성을 개선시킬 수 있는 질화물 반도체 발광소자에 관한 것이다. 본 발명은, 기판 상면에 형성된 n형 질화물 반도체층; 상기 n형 질화물 반도체층 상면과 접촉하여 형성되며, 상기 접촉된 영역은 띠형상을 갖는 n측 전극; 상기 n측 전극이 접촉하는 영역을 제외한 상기 n형 질화물 반도체층 상면에 순차적으로 형성된 활성층 및 p형 질화물 반도체층을 포함하는 적어도 하나의 메사구조부; 상기 p형 질화물 반도체층 상에 형성된 오믹콘택층; 상기 오믹콘택층 상에 형성된 p측 전극; 및 상기 n측 전극과 상기 메사구조부, 오믹콘택층, p측 전극 사이에 전기적 절연을 위해 형성된 패시베이션층을 포함하여, 상기 n측 전극은 상기 접촉된 영역으로부터 상기 메사구조부 상에 형성된 상기 패시베이션층 상면까지 연장되어 형성되며, 상기 상기 메사구조부 상에 형성된 상기 패시베이션층 상면에서 본딩영역을 제공하는 것을 특징으로 하는 질화물 반도체 발광소자를 제공한다.The present invention relates to a nitride semiconductor light emitting device capable of improving the luminance characteristics of a nitride semiconductor light emitting device by reducing the area occupied by the n-side electrode and at the same time increasing the area of the mesa structure including the active layer. The present invention, n-type nitride semiconductor layer formed on the upper surface; An n-side electrode formed in contact with an upper surface of the n-type nitride semiconductor layer, wherein the contacted region has a band shape; At least one mesa structure including an active layer and a p-type nitride semiconductor layer sequentially formed on an upper surface of the n-type nitride semiconductor layer except for an area where the n-side electrode contacts; An ohmic contact layer formed on the p-type nitride semiconductor layer; A p-side electrode formed on the ohmic contact layer; And a passivation layer formed for electrical insulation between the n-side electrode, the mesa structure portion, the ohmic contact layer, and the p-side electrode, wherein the n-side electrode is formed on the mesa structure portion from the contacted region. It is formed to extend to, and provides a nitride semiconductor light emitting device, characterized in that to provide a bonding region on the upper surface of the passivation layer formed on the mesa structure.
질화물 반도체 발광소자, n측 전극, 패시베이션(passivation), 메사(mesa)Nitride semiconductor light emitting device, n-side electrode, passivation, mesa
Description
도 1a 및 1b는 종래의 질화물 반도체 발광소자의 측단면도 및 평면도이다.1A and 1B are a cross-sectional side view and a plan view of a conventional nitride semiconductor light emitting device.
도 2a 및 2b는 본 발명의 일실시형태에 따른 질화물 반도체 발광소자의 사시도 및 측단면도이다.2A and 2B are perspective and side cross-sectional views of a nitride semiconductor light emitting device according to one embodiment of the present invention.
도 3a 및 3b는 본 발명의 다른 실시형태에 따른 질화물 반도체 발광소자의 사시도 및 측단면도이다.3A and 3B are perspective and side cross-sectional views of a nitride semiconductor light emitting device according to another embodiment of the present invention.
도 4a 및 4b는 본 발명의 또 다른 실시형태에 따른 질화물 반도체 발광소자의 사시도 및 측단면도이다.4A and 4B are a perspective view and a side cross-sectional view of a nitride semiconductor light emitting device according to still another embodiment of the present invention.
도 5a 및 5b는 종래의 질화물 반도체 발광소자와 본 발명의 실시형태에 따른 질화물 반도체 발광소자의 동작전압 및 광파워를 비교한 그래프이다.5A and 5B are graphs comparing the operating voltage and the optical power of a conventional nitride semiconductor light emitting device and a nitride semiconductor light emitting device according to an embodiment of the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
21, 31, 41 : 기판 22, 32, 42 : n형 질화물 반도체층21, 31, 41:
23, 33, 43 : 활성층 24, 34, 44 : p형 질화물 반도체층23, 33, 43:
25, 35, 45 : 오믹콘택층 26, 36, 46 : 배리어층25, 35, 45:
27, 37, 47 : 패시베이션층 28a, 38a, 48a : n측 전극27, 37, 47:
28b, 38b, 48b : p측 전극 M : 메사구조부28b, 38b, 48b: p-side electrode M: mesa structure
본 발명은 질화물 반도체 발광소자에 관한 것이다. 더 구체적으로는 n측 전극이 차지하는 면적을 감소시키고 동시에 활성층을 포함하는 메사구조부의 면적을 증가시켜 질화물 반도체 발광소자의 휘도 특성을 개선시킬 수 있는 질화물 반도체 발광소자에 관한 것이다.The present invention relates to a nitride semiconductor light emitting device. More particularly, the present invention relates to a nitride semiconductor light emitting device capable of improving the luminance characteristics of the nitride semiconductor light emitting device by reducing the area occupied by the n-side electrode and simultaneously increasing the area of the mesa structure including the active layer.
근래에 GaN를 비롯한 질화물을 이용한 질화물 반도체는 그 우수한 물리, 화학적 특성에 기인하여 현재 광전재료 및 전자소자의 핵심 소재로 각광 받고 있다. 특히, 질화물 반도체 발광소자는 녹색, 청색 및 자외 영역까지의 빛을 생성할 수 있으며, 기술 발전으로 인해 그 휘도가 비약적으로 향상됨에 따라 총천연색 전광판, 조명장치 등의 분야에도 적용되고 있다.In recent years, nitride semiconductors using nitrides such as GaN have been spotlighted as core materials for photoelectric materials and electronic devices due to their excellent physical and chemical properties. In particular, the nitride semiconductor light emitting device can generate light up to the green, blue, and ultraviolet regions, and has been applied to the fields of full color display boards, lighting devices, etc., as the brightness is dramatically improved due to the development of technology.
이와 같은 질화물 반도체 발광소자는 청색 또는 녹색 파장대의 광을 얻기 위한 발광소자로서, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체물질로 제조되고 있다. 질화물 반도체 결정은 격자정합을 고려하여 사파이어기판과 같은 질화물 단결정성장용 기판에서 성장된다. 상기 사파이어 기판은 전기적 절연성 기판이므로, 최종 질화물 반도체 발광소자는 p측 전극과 n측 전극이 동일면 상에 형성된 구조를 갖는다.Such a nitride semiconductor light emitting device is a light emitting device for obtaining light in a blue or green wavelength band, and has an Al x In y Ga (1-xy) N composition formula (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and 0 ≦ x). + y ≤ 1). The nitride semiconductor crystal is grown on a nitride single crystal growth substrate such as a sapphire substrate in consideration of lattice matching. Since the sapphire substrate is an electrically insulating substrate, the final nitride semiconductor light emitting device has a structure in which the p-side electrode and the n-side electrode are formed on the same surface.
도 1a 및 도 1b는 종래의 질화물 반도체 발광소자의 구조를 도시한다.1A and 1B show the structure of a conventional nitride semiconductor light emitting device.
도 1a 및 도 1b에 도시된 바와 같이, 종래의 질화물 반도체 발광소자(10)는 사파이어 기판(11) 상에 순차적으로 형성된 n형 질화물 반도체층(12), 다중양자우물구조(MQW)인 GaN/InGaN 활성층(13) 및 p형 질화물 반도체층(14)을 포함하며, 상기 p형 질화물 반도체층(15)과 GaN/InGaN 활성층(14)은 메사 에칭하여 그 일부영역이 제거시켜 n형 질화물 반도체층(12)의 일부상면이 노출된 구조를 갖는다. n형 질화물 반도체층(12) 상에는 n측 전극(18a)이 형성되고, p형 질화물 반도체층(14) 상에는 오믹접촉을 형성하기 위해 Ni/Au로 이루어진 투명전극층(15)을 형성한 후에, p측 본딩전극(미도시)을 형성한다. 상기 투명전극층(15)은 투광성을 가지면서 접촉저항을 개선하기 위한 층으로서 Ni/Au의 이중층의 증착공정과 후속 되는 열처리공정을 통해서 형성될 수 있다. 기판(11) 쪽으로 광을 방출하는 플립칩 구조에서는 상기 투명전극층(15) 대신 오믹 접촉을 형성함과 동시에 광을 기판 측으로 반사하기 위해 고 반사율을 갖는 금속으로 이루어진 반사층을 사용할 수도 있다.As shown in FIGS. 1A and 1B, the conventional nitride semiconductor light emitting device 10 includes an n-type
질화물 반도체 발광소자에 사용되는 기판은 주로 사파이어와 같은 절연성 기판이므로 발광소자의 일측에 두 개의 전극을 모두 형성하게 된다. 이로 인해 n형 질화물 반도체층(12) 상에 n측 전극(18a)을 형성시키기 위해 활성층(13)과 p형 질화물 반도체층(14)의 일부를 메사 에칭하여 제거함으로써 n형 질화물 반도체층(12) 의 일부를 노출시키게 된다. 따라서, 활성층은 모두 메사구조(M) 내에 위치하게 되며, 메사구조가 차지하는 면적이 클수록 넓은 면적에서 광을 생성할 수 있게 된다.Since the substrate used for the nitride semiconductor light emitting device is mainly an insulating substrate such as sapphire, both electrodes are formed on one side of the light emitting device. Therefore, in order to form the n-
특히, 종래에는 320um*300um의 거의 정사각형에 가까운 형상을 갖는 발광소자를 주로 양산하였으나, 최근에 직사각형의 형상을 갖는 420um*240um의 새로운 규격의 질화물 발광소자의 제조가 이루어지고 있다.Particularly, in the related art, a light emitting device having a shape substantially close to a square of 320 μm * 300 μm was mainly produced, but recently, a nitride light emitting device having a new standard of 420 μm * 240 μm having a rectangular shape has been manufactured.
상기와 같은 새로운 규격의 질화물 반도체 발광소자는, 종래의 전극형성 방식을 이용하는 경우 활성층이 포함된 메사구조의 영역이 좁고, 상기 n측 전극이 차지하는 면적이 넓게 때문에 발광 면적이 감소하게 되어 질화물 반도체 발광소자의 휘도가 저하되는 문제가 발생한다. 종래 방식에 의하면 질화물 반도체 발광소자의 면적에 약 15%를 n측 전극이 차지하는 것으로 알려져 있다.The nitride semiconductor light emitting device of the new standard as described above has a narrow area of the mesa structure including the active layer and a large area occupied by the n-side electrode when the conventional electrode formation method is used. There is a problem that the luminance of the device is lowered. According to the conventional method, it is known that the n-side electrode occupies about 15% of the area of the nitride semiconductor light emitting device.
따라서, 당 기술분야에서는 n측 전극이 차지하는 면적을 감소시키고 동시에 활성층을 포함하는 메사의 면적을 증가시켜 질화물 반도체 발광소자의 휘도 특성을 개선시킬 수 새로운 구조의 질화물 반도체 발광소자가 요구되고 있는 실정이다.Accordingly, there is a need in the art for a nitride semiconductor light emitting device having a new structure capable of improving the luminance characteristics of the nitride semiconductor light emitting device by reducing the area occupied by the n-side electrode and simultaneously increasing the area of the mesa including the active layer. .
본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로 n측 전극이 형성되는 면적을 감소시킴으로써 활성층을 포함하는 메사구조부의 면적을 증가시켜 질화물 반도체 발광소자의 휘도를 향상시킬 수 있는 질화물 반도체 발광소자를 제공하 는데 그 목적이 있다.
The present invention has been made to solve the above-mentioned problems, the nitride semiconductor light emitting device that can improve the brightness of the nitride semiconductor light emitting device by increasing the area of the mesa structure including the active layer by reducing the area where the n-side electrode is formed The purpose is to provide.
상기 기술적 과제를 달성하기 위한 기술적 구성으로서 본 발명은,
기판 상면에 형성된 n형 질화물 반도체층;
상기 n형 질화물 반도체층 상면과 접촉하여 형성되며, 상기 접촉된 영역은 띠형상을 갖는 n측 전극;
상기 n측 전극이 접촉하는 영역을 제외한 상기 n형 질화물 반도체층 상면에 순차적으로 형성된 활성층 및 p형 질화물 반도체층을 포함하는 적어도 하나의 메사구조부;
상기 p형 질화물 반도체층 상에 형성된 오믹콘택층;
상기 오믹콘택층 상에 형성된 p측 전극; 및
상기 n측 전극과 상기 메사구조부, 오믹콘택층, p측 전극 사이에 전기적 절연을 위해 형성된 패시베이션층을 포함하여,The present invention as a technical configuration for achieving the above technical problem,
An n-type nitride semiconductor layer formed on the upper surface of the substrate;
An n-side electrode formed in contact with an upper surface of the n-type nitride semiconductor layer, wherein the contacted region has a band shape;
At least one mesa structure including an active layer and a p-type nitride semiconductor layer sequentially formed on an upper surface of the n-type nitride semiconductor layer except for an area where the n-side electrode contacts;
An ohmic contact layer formed on the p-type nitride semiconductor layer;
A p-side electrode formed on the ohmic contact layer; And
Including a passivation layer formed for electrical insulation between the n-side electrode and the mesa structure, ohmic contact layer, p-side electrode,
상기 n측 전극은 상기 접촉된 영역으로부터 상기 메사구조부 상에 형성된 상기 패시베이션층 상면까지 연장되어 형성되며, 상기 상기 메사구조부 상에 형성된 상기 패시베이션층 상면에서 본딩영역을 제공하는 것을 특징으로 하는 질화물 반도체 발광소자를 제공한다.The n-side electrode extends from the contacted region to an upper surface of the passivation layer formed on the mesa structure, and provides a bonding region on the upper surface of the passivation layer formed on the mesa structure. Provided is an element.
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
바람직하게, 상기 메사구조부의 면적은 상기 기판 면적의 67% 이상이다.Preferably, the area of the mesa structure portion is at least 67% of the substrate area.
본 발명의 일실시형태에서, 상기 기판의 상면은 두 개의 장변과 두 개의 단변을 갖는 직사각형 형상을 가지며, 상기 n측 전극은 상기 두 장변의 중심부 사이에 띠형상으로 상기 n형 질화물 반도체층과 접촉하도록 형성되며, 상기 메사구조부는 상기 n측 전극의 양측에 2개 형성될 수 있다.In one embodiment of the present invention, the upper surface of the substrate has a rectangular shape having two long sides and two short sides, and the n-side electrode contacts the n-type nitride semiconductor layer in a band shape between the center portions of the two long sides. The mesa structure may be formed on both sides of the n-side electrode.
본 발명의 다른 실시형태에서, 상기 기판의 상면은 두 개의 장변과 두 개의 단변을 갖는 직사각형 형상을 가지며, 상기 n측 전극은 상기 직사각형의 두 개의 단변에 각각 인접하여 띠형상으로 상기 n형 질화물 반도체층과 접촉하도록 형성될 수 있다. 이 실시형태에서, 상기 두 개의 n측 전극은 상기 메사구조부 상에 형성된 상기 패시베이션층 상면에서 하나의 상기 장변에 인접하여 서로 연결되는 것이 바람직하다.In another embodiment of the present invention, the upper surface of the substrate has a rectangular shape having two long sides and two short sides, and the n-side electrode is in the band shape adjacent to the two short sides of the rectangle, respectively, in the n-type nitride semiconductor. It may be formed in contact with the layer. In this embodiment, it is preferable that the two n-side electrodes are connected to each other adjacent to the one long side on the upper surface of the passivation layer formed on the mesa structure portion.
본 발명의 또 다른 실시형태에서, 상기 기판의 상면은 두 개의 장변과 두 개의 단변을 갖는 직사각형 형상을 가지며, 상기 n측 전극은 상기 직사각형의 두 개의 장변에 각각 인접하여 띠형상으로 상기 n형 질화물 반도체층과 접촉하도록 형성될 수 있다. 이 실시형태에서, 상기 두 개의 n측 전극은 상기 메사구조부 상에 형성된 상기 패시베이션층 상면에서 하나의 상기 단변에 인접하여 서로 연결되는 것이 바람직하다.In another embodiment of the present invention, the upper surface of the substrate has a rectangular shape having two long sides and two short sides, and the n-side electrode is band-shaped adjacent to the two long sides of the rectangle, respectively, in the n-type nitride. It may be formed in contact with the semiconductor layer. In this embodiment, it is preferable that the two n-side electrodes are connected to each other adjacent one short side on the upper surface of the passivation layer formed on the mesa structure portion.
또한, 본 발명에 따른 질화물 반도체 발광소자는 상기 오믹콘택층을 둘러싸는 배리어층을 더 포함할 수 있으며, 상기 오믹콘택층은 소정의 오픈영역을 갖는 메쉬(mesh) 구조로 형성되는 것이 바람직하다.In addition, the nitride semiconductor light emitting device according to the present invention may further include a barrier layer surrounding the ohmic contact layer, wherein the ohmic contact layer is preferably formed in a mesh structure having a predetermined open area.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시형태에 따른 질화물 반도체 발광소자를 보다 상세하게 설명하기로 한다.Hereinafter, a nitride semiconductor light emitting device according to various embodiments of the present disclosure will be described in detail with reference to the accompanying drawings.
도 2a 및 도 2b는 본 발명의 일실시형태에 따른 질화물 반도체 발광소자의 사시도 및 측단면도이다. 도 2a 및 도 2b에 도시된 바와 같이, 본 발명의 일실시형태에 따른 질화물 반도체 발광소자는 기판(21) 상에 형성된 n형 질화물 반도체층(22)과, 상기 n형 질화물 반도체층(22) 상의 중심부에 띠형상으로 형성된 n측 전극(28a)과, 상기 n측 전극(28a) 양측의 n형 질화물 반도체층 상에 순차적으로 형성된 활성층(23) 및 p형 질화물 반도체층(24)을 포함하는 두 개의 메사구조부(M)와, 상기 p형 질화물 반도체층(24) 상에 형성된 오믹콘택층(25)과, 상기 오믹콘택층(25)을 둘러싸는 배리어층(26)과 상기 배리어층(26) 상에 형성된 p측 전극(28b) 및 상기 n측 전극(28a)과 상기 메사구조부(M), 오믹콘택층(25), p측 전극(28b) 사이에 전기적 절연을 위해 형성된 패시베이션층(27)을 포함한 구조를 갖는다.2A and 2B are a perspective view and a side cross-sectional view of a nitride semiconductor light emitting device according to an embodiment of the present invention. As shown in FIGS. 2A and 2B, the nitride semiconductor light emitting device according to the exemplary embodiment of the present invention includes an n-type
상기 기판(21)은, 그 위에 성장되는 질화물 반도체 물질의 결정과 결정구조가 동일하면서 격자정합을 이루는 상업적인 기판이 존재하지 않기 때문에 격자정합을 고려하여 사파이어 기판이 주로 사용된다. 사파이어 기판은 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 방향의 격자상수가 13.001Å, a축 방향으로는 4.765Å의 격자간 거리를 가지며, 사파이어 면방향(orientation plane)으로는 C(0001)면, A(1120)면, R(1102)면 등을 갖는 특징이 있다. 이러한 사파이어 기판의 C면의 경우 비교적 GaN 박막의 성장이 용이하며, 고온에서 안정하기 때문에 청색 또는 녹색 발광소자용 기판으로 사파이어 기판이 주로 사용된다. 특히 사파이어 기판은 투광성을 갖기 때문에 플립칩 구조에서 광출사면으로 사용될 수 있는 장 점이 있다.Since the
상기 n형 질화물 반도체층(22)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 n 도핑된 반도체 물질로 이루어질 수 있으며, 대표적인 질화물 반도체 물질로는 GaN, AlGaN, GaInN가 있다. 상기 n형 질화물 반도체층(22)의 도핑에 사용되는 불순물로는 Si, Ge, Se, Te 또는 C 등이 사용될 수 있다. 상기 n형 질화물 반도체층(22)은, 상기 반도체 물질을 유기금속 기상증착법(Metal Organic Chemical Vapor Deposition : MOCVD), 분자빔 성장법(Molecular Beam Epitaxy : MBE) 또는 하이브리드 기상증착법(Hybride Vapor Phase Epitaxy : HVPE)과 같은 공지의 증착공정을 사용하여 상기 기판(21) 상에 성장시킴으로써 형성된다.The n-type
일반적으로, 상기 투광성 기판(21)과 n형 질화물 반도체층(22) 사이에는 격자부정합을 완화하기 위한 버퍼층이 형성될 수 있다. 이 버퍼층으로는 통상 수 십 ㎚의 두께를 갖는 GaN 또는 AlN 등의 저온핵성장층이 사용된다.In general, a buffer layer may be formed between the
상기 n형 질화물 반도체층(22)의 중심부에는 n측 전극(28a)이 형성된다. 상기 n측 전극(28a)은 넓은 메사구조부의 면적을 확보하기 위해 좁을 폭을 갖는 띠형상으로 형성되어 상기 n형 질화물 반도체층과 접촉하는 형태를 갖는다. 상기 n측 전극(28a)이 중심부에 띠형상으로 형성되므로 메사구조부는 상기 n측 전극(28)의 양측에 두 개로 형성될 수 있다. An n-
본 상세한 설명에서는 질화물 반도체 발광소자의 최종 구조를 설명하므로 n측 전극을 먼저 형성한 후 메사구조부를 형성하는 것과 같이 설명되나, 실제 공정에서는 p형 질화물 반도체층을 형성한 후 p형 질화물 반도체층(24) 및 활성층(23)의 일부를 제거하는 메사 에칭을 통해 n측 전극(28a)이 형성될 영역이 마련되며 메사구조부도 형성되는 것이다.In this detailed description, since the final structure of the nitride semiconductor light emitting device is described, the n-side electrode is first formed and then the mesa structure is formed. However, in the actual process, the p-type nitride semiconductor layer is formed and then the p-type nitride semiconductor layer ( A region in which the n-
상기 n측 전극(28a)은 매우 좁은 영역에 형성되고 메사구조부(M) 사이에 형성되므로 이후에 전원을 공급하기 위한 와이어 본딩 또는 플립칩 구조의 범프본딩 등이 곤란하다. 따라서, 상기 n측 전극(28a)은 이후에 설명되는 p측 전극(28b) 전극의 상면과 거의 동일한 높이로 형성되며 그 상부는 측면으로 확장된 형태를 갖는 것이 바람직하다. 이 때, 상기 n측 전극(28a)은 p형 질화물 반도체층(24), 오믹콘택층(25), 배리어층(26) 및 p측 전극(28b)과 전기적인 절연을 유지해야 하므로 이들 사이에는 절연성 물질로 이루어진 패시베이션층(27)이 형성되어야 한다.Since the n-
상기 n측 전극(28a)은 Ti, Cr, Al, Cu 및 Au로 구성된 그룹으로부터 선택된 물질로 이루어진 단일층 또는 복수층으로 형성될 수 있다. 상기 n측 전극(28a)은 화학기상증착법 및 전자빔 증발법과 같은 공지의 증착방법 또는 스퍼터링 등의 공정에 의해 상기 n형 질화물 반도체층 상에 형성될 수 있다.The n-
이와 같은 n측 전극(28a)의 구조적 특징을 통해 n측 전극(28a)이 n측 질화물 반도체층(22)과 접촉하는 면을 최소화하여 최대 면적의 메사구조부를 형성할 수 있게된다. 본 실시형태에서는 도 1에 도시된 종래의 질화물 반도체 발광소자에 비해 메사구조부의 면적이 21% 이상 증가한 것으로 나타났다.Through the structural features of the n-
상기 활성층(23)은 빛을 발광하기 위한 층으로서, 단일 또는 다중 양자우물구조를 갖는 GaN 또는 InGaN 등의 질화물 반도체층으로 구성된다. 상기 활성층(23)은 상기 n형 질화물 반도체층(22)과 같이 유기금속 기상증착법, 분자빔 성장법 또는 하이브리드 기상증착법과 같은 공지의 증착공정을 사용하여 상기 n형 질화물 반도체층(22) 상에 형성될 수 있다. The
상기 p형 질화물 반도체층(24)은 상기 n형 질화물 반도체층(22)과 마찬가지로, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 p 도핑된 반도체 물질로 이루어질 수 있으며, 대표적인 질화물 반도체 물질로는 GaN, AlGaN, GaInN가 있다. 상기 p형 질화물 반도체층(34)의 도핑에 사용되는 불순물로는 Mg, Zn 또는 Be 등이 있다. 상기 p형 질화물 반도체층(24)은, 상기 반도체 물질을 유기금속 기상증착법, 분자빔 성장법 또는 하이브리드 기상증착법과 같은 공지의 증착공정을 사용하여 상기 활성층(23) 상에 성장시킴으로써 형성된다.The p-type
상기 활성층(23)과 상기 p형 질화물 반도체층(24)은 메사구조부를 형성하게 된다. 앞서 설명하였듯이, 기판(21) 상에 n형 질화물 반도체층(22), 활성층(23) 및 p형 질화물 반도체층(24)을 순차적으로 성장시킨 후, 메사 에칭을 통해 메사구조부 를 형성하게 된다. 충분한 발광면적을 확보하기 위해 상기 메사구조부의 면적은 기판 상면 면적의 적어도 67% 이상인 것이 바람직하다.The
상기 오믹콘택층(26)은 비교적 높은 에너지밴드갭을 갖는 p형 질화물 반도체층(24)과의 접촉저항을 낮추기 위해 사용된다. 특히, 본 발명에 따른 질화물 반도체 발광소자는 넓은 메사구조부의 면적을 확보하는 대신 패시베이션층 등을 이용하여 절연시킨 상태에서 그 상부에 전극이 형성되는 면적이 증가하게 된다. 따라서, 활성층에서 생성된 빛을 소자의 상부로 방출시키기보다는 기판 측으로 방출시키는 플립칩 구조에 보다 적합하다. 본 발명에 따른 질화물 반도체 발광소자가 플립칩 구조에 사용되기 위해서 상기 오믹콘택층(25)은 높은 반사율을 갖는 물질로 형성될 것이 요구된다. 이러한 접촉저항 개선과 고반사율의 조건을 만족하기 위해서, 상기 고반사성 오믹콘택층(25)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층으로 형성될 수 있으며, 70% 이상의 반사율을 갖는 것이 바람직하다. 보다 바람직하게, 상기 고반사성 오믹콘택층(25)은 Ni, Pd, Ir, Pt 및 Zn으로 구성된 그룹으로부터 선택된 물질로 이루어진 제1층과, 상기 제1층 상에 형성되어 Ag 및 Al로 구성된 그룹으로부터 선택된 물질로 이루어진 제2층을 포함하는 이층구조로 형성될 수 있다. 가장 바람직하게, 상기 고반사성 오믹콘택층(25)은 Ni로 이루어진 제1층과, 상기 제1층 상에 형성된 Ag로 이루어진 제2층과, 상기 제2층 상에 형성된 Pt로 이루어진 제3층을 포함하는 삼층구조로 형성될 수 있다. 상기 고반사성 오믹콘택층(25)은 화학기 상증착법(Chemical Vapor Deposition : CVD) 및 전자빔 증발법(E-beam evaporator)과 같은 공지의 증착방법 또는 스퍼터링(sputtering) 등의 공정에 의해 형성될 수 있으며, 오믹콘택의 특성을 향상시키기 위해서 약 400 내지 900℃의 온도에서 열처리될 수 있다.The
상기 오믹콘택층(25)은 소정의 오픈영역을 갖는 메쉬(mesh)구조로 형성되는 것이 바람직하다. 상기 메쉬구조는 p측 전극(28b)에서 오믹콘택층(25)을 따라 n측 전극(28a)으로 향하는 전류경로를 증가시킨다. 발광소자가 동작 시에, n측 전극(28a)에 인접한 부분에 전류가 집중되는 경향이 완화되며, 동시에 전류가 p형 질화물 반도체층(24)으로 진행되는 경향이 증가되어 전류크라우딩 문제를 완화시킬 수 있다. 이와 같이 메쉬구조의 오믹콘택층은 질화물 반도체 발광소자의 구동전압을 저하시키고 휘도를 향상시키는 효과가 있다.The
상기 배리어층(26)은 오믹콘택층(25)을 둘러싸는 형태로 형성되며, 상기 p측 전극(28b)을 구성하는 물질과 상기 오믹콘택층(25)을 구성하는 물질의 계면에서 융화되어 오믹콘택층의 특성(특히, 반사율 및 접촉저항)을 저하하는 것을 방지하기 위한 층으로 채택된다. 즉, 상기 배리어층(26)은 p측 본딩전극(28b)과 오믹 콘택층(25)의 계면에서 Au성분이 믹싱되는 것을 방지하기 위한 배리어 역할을 수행한다. 또한, 상기 배리어층(26)은 오믹콘택층(25)이 Ag를 포함한 경우에 Ag의 이동(migration)으로 인한 누설전류의 발생을 효과적으로 방지하는 역할을 동시에 수행한다. 이러한 배리어층(26)은 Ni, Al, Cu, Cr, Ti 및 그 조합으로 구성된 그룹으로 부터 선택된 물질로 이루어진 단일층 또는 복수의 층으로 형성될 수 있다. 상기 배리어층(26)은 다른 전극과 같이 통상의 증착법 또는 스퍼터링공정으로 형성되며, 밀착력을 향상시키기 위해, 약 300℃의 온도에서 수십초 내지 수분간 열처리될 수 있다. The
상기 n측 전극(39a)은 상기 n형 질화물 반도체층(32) 상에 Ti, Cr, Al, Cu 및 Au로 구성된 그룹으로부터 선택된 물질로 이루어진 단일층 또는 복수층으로 형성될 수 있다. 상기 n측 전극(39a)은 화학기상증착법 및 전자빔 증발법과 같은 공지의 증착방법 또는 스퍼터링 등의 공정에 의해 상기 n형 질화물 반도체층 상에 형성될 수 있다.The n-side electrode 39a may be formed on the n-type
상기 p측 전극(28b)은 상기 고반사성 오믹콘택층(25) 상에 형성될 수 있으며, 배리어층(26)이 형성된 경우에는 배리어층(26)의 상면에 형성된다. 상기 p측 전극(28b)은 플립칩 구조에서 도전성 범프를 통해 리드 상에 탑재될 최외곽 전극층으로서, 일반적으로 Au 또는 Au를 함유한 합금을 재료로 하여 화학기상증착법 및 전자빔 증발법과 같은 공지의 증착방법 또는 스퍼터링 등의 공정에 의해 형성될 수 있다.The p-
도 3a 및 3b는 본 발명의 다른 실시형태에 따른 질화물 반도체 발광소자의 사시도 및 측단면도이다. 본 실시형태에서, 기판(31), n형 질화물 반도체층(32), 활성층(33), p형 질화물 반도체층(34), 오믹콘택층(35), 배리어층(36) 등의 구성 및 특징은 상기 도 2를 통해 설명한 것과 동일하므로 그 설명을 생략하기로 한다. 다만, 구조적 특징을 갖는 n측 전극(38a)에 대해 상세하게 설명한다.3A and 3B are perspective and side cross-sectional views of a nitride semiconductor light emitting device according to another embodiment of the present invention. In this embodiment, the structure and features of the
도 3a 및 도 3b에 도시된 바와 같이, 본 실시형태에서 n측 전극(38a)은 직사각형 형상을 갖는 기판 상에 성장된 n형 질화물 반도체층 상에 직사각형의 두 개의 단변에 인접하여 띠형상으로 형성될 수 있다. 즉, 직사각형 장변 방향의 양측에 n측 전극(38a)을 형성하고 중심부에 넓은 면적을 갖는 메사구조부(M)를 형성할 수 있게 된다. 이와 같이, 양측에 두 개의 n측 전극(38a)을 형성한 것은 일측에만 n측 전극이 형성되는 경우 전류의 확산이 매우 먼 곳까지 이루어져야 하므로 전류확산이 불량해져 발광소자의 성능을 저하시킬 수 있기 때문이다.3A and 3B, in this embodiment, the n-
상기 n측 전극(38a)은 매우 좁은 영역에 형성되므로 이후에 전원을 공급하기 위한 와이어 본딩 또는 플립칩 구조의 범프본딩 등이 곤란하다. 따라서, 상기 n측 전극(38a)은 p측 전극(38b) 전극의 상면과 거의 동일한 높이로 형성되며, 동시에 n측 전극(38a) 중 적어도 하나는 상부에서 측면으로 연장된 형상을 갖는 것이 바람직하다. 또한 두 개의 n측 전극에 각각 전원을 공급하는 것이 곤란하므로, p측 전극(38b) 전극의 상면과 거의 동일한 높이로 형성된 n측 전극(38a)은 직사각형의 하나의 장변에 인접하여 서로 연결되는 것이 바람직하다. 이 때 상기 n측 전극(38a)은, 두 개의 n측 전극이 서로 연결되는 부분에서만 p측 전극과 거의 동일한 높이로 형성되고 나머지 부분에서는 반드시 p측 전극과 동일한 높이로 형성될 필요는 없다.Since the n-
상기 n측 전극(38a)은 p형 질화물 반도체층(34), 오믹콘택층(35), 배리어층(36) 및 p측 전극(38b)과 전기적인 절연을 유지해야 하므로 이들 사이에는 절연성 물질로 이루어진 패시베이션층(37)이 형성되어야 한다. 이와 같은 n측 전극(38a)의 구조적 특징을 통해 n측 전극(38a)이 n측 질화물 반도체층(32)과 접촉하는 면을 최소화하여 최대 면적의 메사구조부를 형성할 수 있게된다. 본 실시형태에서는 도 1에 도시된 종래의 질화물 반도체 발광소자에 비해 메사구조부의 면적이 18% 이상 증가한 것으로 나타났다.Since the n-
도 4a 및 4b는 본 발명의 또 다른 실시형태에 따른 질화물 반도체 발광소자의 사시도 및 측단면도이다. 본 실시형태에서, 기판(41), n형 질화물 반도체층(42), 활성층(43), p형 질화물 반도체층(44), 오믹콘택층(45), 배리어층(46) 등의 구성 및 특징은 상기 도 2를 통해 설명한 것과 동일하므로 그 설명을 생략하기로 한다. 다만, 구조적 특징을 갖는 n측 전극(48a)에 대해 상세하게 설명한다.4A and 4B are a perspective view and a side cross-sectional view of a nitride semiconductor light emitting device according to still another embodiment of the present invention. In this embodiment, the structure and features of the
도 4a 및 도 4b에 도시된 바와 같이, 본 실시형태에서 n측 전극(48a)은 직사각형 형상을 갖는 기판 상에 성장된 n형 질화물 반도체층 상에 직사각형의 두 개의 장변에 인접하여 띠형상으로 형성될 수 있다. 즉, 직사각형 단변 방향의 양측에 n측 전극(48a)을 형성하고 중심부에 넓은 면적을 갖는 메사구조부(M)를 형성할 수 있게 된다. 이와 같이, 양측에 두 개의 n측 전극(48a)을 형성한 것은 일측에만 n측 전극이 형성되는 경우 전류의 확산이 매우 먼 곳까지 이루어져야 하므로 전류확산이 불량해져 발광소자의 성능을 저하시킬 수 있기 때문이다.4A and 4B, in this embodiment, the n-
상기 n측 전극(48a)은 매우 좁은 영역에 형성되므로 이후에 전원을 공급하기 위한 와이어 본딩 또는 플립칩 구조의 범프본딩 등이 곤란하다. 따라서, 상기 n측 전극(48a)은 p측 전극(48b) 전극의 상면과 거의 동일한 높이로 형성되며, 거의 동일한 높이로 형성된 n측 전극(48a)은 직사각형의 하나의 단변에 인접하여 서로 연결되는 것이 바람직하다. 이 때, 충분한 본딩 영역을 확보하기 위해 두 개의 n측 전극(48a)이 연결되는 부분은 충분한 면적을 확보하여 연결되는 것이 바람직하다. 또한, 상기 n측 전극(48a)은, 두 개의 n측 전극이 서로 연결되는 부분에서만 p측 전극과 거의 동일한 높이로 형성되고 나머지 부분에서는 반드시 p측 전극과 동일한 높이로 형성될 필요는 없다.Since the n-
상기 n측 전극(48a)은 p형 질화물 반도체층(44), 오믹콘택층(45), 배리어층(46) 및 p측 전극(48b)과 전기적인 절연을 유지해야 하므로 이들 사이에는 절연성 물질로 이루어진 패시베이션층(47)이 형성되어야 한다. 이와 같은 n측 전극(48a)의 구조적 특징을 통해 n측 전극(48a)이 n측 질화물 반도체층(42)과 접촉하는 면을 최소화하여 최대 면적의 메사구조부를 형성할 수 있게된다. 본 실시형태에서는 도 1에 도시된 종래의 질화물 반도체 발광소자에 비해 메사구조부의 면적이 8% 이상 증가한 것으로 나타났다.Since the n-
본 발명의 발명자들은 상기 도 1에 도시된 종래의 질화물 반도체 발광소자와, 상기 도 3 및 도 4에 도시된 본 발명의 실시형태들에 따른 질화물 반도체 발광소자를 제작하고 동작 전압 및 광파워를 측정하였다. 그 결과가 도 5에 나타난다.The inventors of the present invention fabricate the conventional nitride semiconductor light emitting device shown in FIG. 1, the nitride semiconductor light emitting device according to the embodiments of the present invention shown in FIGS. 3 and 4, and measure operating voltage and optical power. It was. The results are shown in FIG.
도 5a는 각 발광소자의 동작전압을 나타낸 것으로, 메쉬 구조의 오믹콘택층을 형성한 종래의 질화물 반도체(51a)는 평균 3.48V, 메쉬 구조의 오믹콘택층을 형성하지 않은 종래의 질화물 반도체(51b)는 평균 3.56V의 동작전압을 보였다. 이에 비해 도 3에 도시된 본 발명의 실시형태에 따른 질화물 반도체 발광소자는 메쉬 구조를 채택한 경우(52a) 평균 3.2V, 메쉬구조를 채택하지 않은 경우(52b) 평균 3.35V의 동작전압을 보여 종래의 질화물 반도체 소자에 비해 현격하게 동작전압 특성이 개선되었음을 알 수 있었다. 또한, 도 4에 도시된 본 발명의 실시형태에 따른 질화물 반도체 발광소자는 메쉬 구조를 채택한 경우(53a) 평균 3.14V, 메쉬구조를 채택하지 않은 경우(53b) 평균 3.26V의 동작전압을 보여 종래의 질화물 반도체 소자에 비해 현격하게 동작전압 특성이 개선되었음을 알 수 있었다. 이와 같은 결과를 통해 본 발명은 n측 전극 구조를 변경함으로써 질화물 반도체 발광소자의 동작전압을 보다 저하시킬 수 있으며, 특히 매쉬구조의 오믹콘택층을 채택한 경우에 더 우수한 효과가 있다는 사실을 확인하였다.5A shows an operating voltage of each light emitting device. In the
도 5b는 각 발광소자의 광파워를 나타낸 것으로, 메쉬 구조의 오믹콘택층을 형성한 종래의 질화물 반도체(54a)는 평균 13.98mW, 메쉬 구조의 오믹콘택층을 형성하지 않은 종래의 질화물 반도체(54b)는 평균 13.73mW의 광파워를 보였다. 이에 비해 도 3에 도시된 본 발명의 실시형태에 따른 질화물 반도체 발광소자는 메쉬 구조를 채택한 경우(55a) 평균 14.65mW, 메쉬구조를 채택하지 않은 경우(55b) 평균 14.34mW의 광파워를 보여 종래의 질화물 반도체 소자에 비해 현격하게 광파워가 향 상되었음을 알 수 있었다. 또한, 도 4에 도시된 본 발명의 실시형태에 따른 질화물 반도체 발광소자는 메쉬 구조를 채택한 경우(56a) 평균 14.46mW, 메쉬구조를 채택하지 않은 경우(56b) 평균 13.23mW의 광파워를 보였다. 도 4에 도시된 실시형태의 경우, 메쉬 구조를 채택하였을 때 광파워의 향상을 보였으나, 메쉬 구조를 채택하지 않은 경우에는 오히려 광파워가 저하된 결과나 나왔다. 이는 실험상의 오차에 인한 것으로 보인다. 실험상의 오차로 예상되는 경우를 제외하고, 본 발명의 실시형태들에 따른 질화물 반도체 발광소자가 종래의 질화물 반도체 발광소자보다 높은 광파워를 가지며 특히 메쉬구조를 채택한 경우 보다 우수한 효과가 있음을 확인하였다.5B shows optical power of each light emitting device. In the
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.The present invention is not limited by the above-described embodiment and the accompanying drawings, but is intended to be limited by the appended claims, and various forms of substitution, modification, and within the scope not departing from the technical spirit of the present invention described in the claims. It will be apparent to those skilled in the art that changes are possible.
이상에서 설명한 바와 같이 본 발명에 따르면, n형 질화물 반도체 소자 상에 n측 전극이 차지하는 면적을 최소화시키고 나머지 영역에 보다 넓은 메사구조부를 형성할 수 있으므로 메사구조부 내의 활성층 영역이 증가하여 보다 넓은 면적에서 광을 생성할 수 있다. 이로써 질화물 반도체 발광소자에서 방출되는 광의 휘도를 향상시킬 수 있다. 특히, 메사 구조를 갖는 오믹콘택층을 채택함으로써 전류크라우딩 문제를 해결하고 전류 확산을 개선하여 동작전압을 보다 저하시키고, 휘도를 보다 향상시킬 수 있다.As described above, according to the present invention, the area of the n-side nitride semiconductor element can be minimized and a wider mesa structure can be formed in the remaining area, thereby increasing the active layer area in the mesa structure. Can produce light. As a result, the luminance of light emitted from the nitride semiconductor light emitting device can be improved. In particular, by adopting an ohmic contact layer having a mesa structure, it is possible to solve the current crowing problem and to improve current spreading, thereby lowering the operating voltage and improving luminance.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20040059258A KR100631842B1 (en) | 2004-07-28 | 2004-07-28 | Nitride semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20040059258A KR100631842B1 (en) | 2004-07-28 | 2004-07-28 | Nitride semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060010527A KR20060010527A (en) | 2006-02-02 |
KR100631842B1 true KR100631842B1 (en) | 2006-10-09 |
Family
ID=37120834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20040059258A KR100631842B1 (en) | 2004-07-28 | 2004-07-28 | Nitride semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100631842B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101194844B1 (en) | 2010-11-15 | 2012-10-25 | 삼성전자주식회사 | light emitting diode device and method of manufacturing the same |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100721142B1 (en) * | 2006-03-14 | 2007-05-23 | 삼성전기주식회사 | Nitride semiconductor light emitting device |
KR100818466B1 (en) | 2007-02-13 | 2008-04-02 | 삼성전기주식회사 | Light emitting devices |
KR101360881B1 (en) * | 2007-09-28 | 2014-02-11 | 삼성전자주식회사 | Light emitting diode with conductive connect line |
KR100891761B1 (en) | 2007-10-19 | 2009-04-07 | 삼성전기주식회사 | Semiconductor light emitting device, manufacturing method thereof and semiconductor light emitting device package using the same |
KR100887072B1 (en) * | 2007-10-19 | 2009-03-04 | 삼성전기주식회사 | Semiconductor light emitting device and semiconductor light emitting device package using the same |
KR20120092614A (en) * | 2009-10-01 | 2012-08-21 | 루미너스 디바이시즈, 아이엔씨. | Arrays of light emitting devices |
-
2004
- 2004-07-28 KR KR20040059258A patent/KR100631842B1/en not_active IP Right Cessation
Non-Patent Citations (2)
Title |
---|
미국609527 |
일본12022210 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101194844B1 (en) | 2010-11-15 | 2012-10-25 | 삼성전자주식회사 | light emitting diode device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
KR20060010527A (en) | 2006-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4043461B2 (en) | Nitride semiconductor light emitting device for flip chip | |
KR100576872B1 (en) | Nitride semiconductor light emitting diode with esd protection capacity | |
KR100586949B1 (en) | Flip chip type nitride semiconductor light emitting diode | |
US7282741B2 (en) | Vertical type nitride semiconductor light emitting diode | |
KR100631967B1 (en) | Nitride semiconductor light emitting device for flip chip | |
US20150311415A1 (en) | Light-emitting device having excellent current spreading effect and method for manufacturing same | |
US9000460B2 (en) | Semiconductor light emitting device | |
US20060071226A1 (en) | Light-emitting semiconductor device | |
WO2005050748A1 (en) | Semiconductor device and method for manufacturing same | |
JP2003110140A (en) | Nitride semiconductor light emitting element | |
KR100586943B1 (en) | Method of Producing GaN Based Semiconductor Light Emitting Diode | |
KR20130058406A (en) | Semiconductor light emitting device | |
KR100616591B1 (en) | Nitride semiconductor light emitting diode and fabrication method thereof | |
KR101008268B1 (en) | Vertical Light Emitting Diode and manufacturing method of the same | |
KR101219290B1 (en) | Method for fabricating light emitting diodes | |
KR100631842B1 (en) | Nitride semiconductor light emitting device | |
KR20070001350A (en) | Flip chip type light emitting device | |
KR100586973B1 (en) | Nitride semiconductor light emitting diode having substrate on which rising portions are formed | |
KR100587018B1 (en) | Nitride semiconductor light emitting diode for flip chip structure | |
KR20110139909A (en) | Manufacturing method of nitride semiconductor light emitting device and nitride semiconductor light emitting device formed by the same | |
KR100631970B1 (en) | Nitride semiconductor light emitting device for flip chip | |
KR100616592B1 (en) | Nitride semiconductor light emitting device comprising indium incorporated p-type nitride semiconductor layer | |
KR20170027122A (en) | Light emitting device and light emitting device package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120831 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130902 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |