KR100755550B1 - 액정표시장치의 공통전압 왜곡 보상 장치 - Google Patents

액정표시장치의 공통전압 왜곡 보상 장치 Download PDF

Info

Publication number
KR100755550B1
KR100755550B1 KR1020050099558A KR20050099558A KR100755550B1 KR 100755550 B1 KR100755550 B1 KR 100755550B1 KR 1020050099558 A KR1020050099558 A KR 1020050099558A KR 20050099558 A KR20050099558 A KR 20050099558A KR 100755550 B1 KR100755550 B1 KR 100755550B1
Authority
KR
South Korea
Prior art keywords
common voltage
pulse
pixel data
liquid crystal
odc
Prior art date
Application number
KR1020050099558A
Other languages
English (en)
Other versions
KR20070043359A (ko
Inventor
박민규
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020050099558A priority Critical patent/KR100755550B1/ko
Publication of KR20070043359A publication Critical patent/KR20070043359A/ko
Application granted granted Critical
Publication of KR100755550B1 publication Critical patent/KR100755550B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 ODC 모드에 적용되는 룩업 테이블을 활용하여, 공통전압(Vcom)의 왜곡을 방지하는 액정표시장치의 공통전압 왜곡 보상 장치에 관한 것이다. 이 장치는, 공통전압 및 화소 데이터의 변화 여부에 대응되는 펄스 레벨을 갖는 공통전압 펄스를 공급받아, 상기 공통전압 및 공통전압 펄스를 합성하여 출력하는 공통전압 생성부; 및 화소 데이터의 변화 여부에 따른 펄스 레벨을 갖는 상기 공통전압 펄스를 출력하는 ODC 룩업 테이블을 포함한 타이밍 제어장치;를 포함함으로써, 공통전압의 왜곡으로 인한 그리니쉬, 잔상, 플리커 등의 왜곡을 방지하여 액정표시장치의 표시품질을 향상시킬 수 있다.

Description

액정표시장치의 공통전압 왜곡 보상 장치{Apparatus for compensating common voltage distortion in LCD}
도 1은 액정 패널의 구성요소인 화소에 대한 등가 회로도.
도 2는 라인 반전 구동에서의 서브픽셀에 인가되는 RGB 픽셀 데이터의 파형도.
도 3은 본 발명의 실시예에 따른 공통전압 왜곡 보상 장치의 블록도.
도 4는 본 발명의 실시예에 따른 공통전압 생성부의 내부 구성도.
도 5a 내지 도 5c는, 본 발명의 실시예에 따른 공통전압 생성부에 입출력되는 신호 파형도.
* 도면의 주요 부분에 대한 부호의 설명 *
10: 공통전압 생성부 20: 타이밍 제어장치
30: EEPROM 40: 소스 드라이버
50: 액정패널
본 발명은 액정표시장치의 공통전압 왜곡 보상 장치에 관한 것으로, ODC 모드에 적용되는 룩업 테이블을 활용하여, 공통전압(Vcom)의 왜곡을 방지하는 액정표시장치의 공통전압 왜곡 보상 장치에 관한 것이다.
액정표시장치는 전하에 따라 빛의 투과도가 변하는 액정의 특성을 이용한 것으로서, 낮은 전압으로 구동이 가능하고 전력의 소모가 작아서 널리 이용되고 있다. 이러한 액정 표시장치에 있어서, 화상을 표시하는 액정 패널의 구성요소인 화소에 대한 등가 회로를 도 1에 도시하였다.
화소는 화소전극(3)과 공통전압(Vcom) 사이에 액정이 주입된 액정 캐패시터(CLC), 게이트 라인(2)의 제어에 따라 데이터 라인(1)을 통해 화소전압을 액정 캐패시터(CLC)에 인가하는 박막 트랜지스터(4), 및 액정 캐패시터(CLC)의 전하 유지 능력을 높이기 위하여 액정 캐패시터(CLC)와 병렬로 연결된 스토리지 캐패시터(Cst)를 구비한다. 상기 게이트 라인(2)과 데이터 라인(1) 및 데이터 라인(1)과 공통전압(Vcom) 사이에는 기생 캐패시턴스(CDG,CDC)가 발생한다. 여기서, CDG 및 CDC는 공통전압에 영향을 주어 공통전압을 왜곡시킴으로써, 공통전압의 전압레벨을 쉬프트시킨다. 특히, 라인 반전 구동일 경우, 공통전압의 왜곡은 더욱 심화된다.
도 2에는 라인 반전 구동에서의 서브픽셀에 인가되는 RGB 픽셀 데이터의 파형도를 도시한다.
RGB 픽셀 데이터는 공통전압(Vcom)을 기준으로 포지티브 영역과 네거티브 영역을 갖는다. 이때, 공통전압(Vcom)은 기생 캐패시턴스(CDG,CDC)에 의해 왜곡되어, 포지티브영역 및 네거티브영역에서 RGB 픽셀 데이터의 크기의 불균형화를 초래 한다. 다시 말해, 공통전압(Vcom)은 포지티브영역 및 네거티브영역에 상관없이 일정한 레벨을 유지해야 하지만, 기생 캐패시턴스(CDG,CDC)에 의해 왜곡되어, 'a' 영역과 'b'영역에서와 같이 인가되는 데이터전압의 크기가 달라지게 된다. 더욱이, 공통전압(Vcom) 왜곡 현상은 액정 구동 전압과 공통전압과의 차이가 커질수록 더욱 심화되어 그리니쉬(greenish) 현상 및 플리커 현상을 유발시킴에 따라, 액정표시장치의 표시품질을 심각하게 저하시키는 문제가 발생한다.
따라서, 본 발명은 상기한 바와 같이 선행 기술에 내재되었던 문제점을 해결하기 위해 창작된 것으로, 본 발명의 목적은, ODC(Over Driving Circuit) 모드에 적용되는 룩업 테이블을 활용하여, 안정된 공통전압(Vcom)을 화소에 공급하는 공통전압 왜곡 보상 장치를 제공함에 있다.
상술한 목적을 달성하기 위해, 본 발명의 일면에 따라, ODC 모드에서 공통전압의 왜곡을 보상하기 위한 공통전압 왜곡 보상 장치가 제공되며: 이 장치는, 공통전압 및 화소 데이터의 변화 여부에 따른 펄스 레벨을 갖는 공통전압 펄스를 공급받아, 상기 공통전압 및 공통전압 펄스를 합성하여 출력하는 공통전압 생성부; 및 화소 데이터의 변화 여부에 따른 펄스 레벨을 갖는 상기 공통전압 펄스를 출력하는 ODC 룩업 테이블을 포함한 타이밍 제어장치;를 포함한다.
상기 구성에서, 상기 공통전압 생성부는, 상기 공통전압을 네거티브 단자로 수신하며, 상기 공통전압 펄스를 포지티브 단자로 수신하여 상기 공통전압 및 공통 전압 펄스가 합산된 펄스를 출력하는 버퍼;로 구성된다.
상기 구성에서, 상기 공통전압 생성부에서 출력되는 공통전압은, 상기 화소 데이터와 반대 방향의 펄스를 갖는다.
(실시예)
이하, 첨부한 도면을 참고하여, 본 발명의 바람직한 실시예를 설명하기로 한다.
도 3에는 본 발명의 실시예에 따른 공통전압 왜곡 보상 회로의 블록도를 도시한다.
도시한 바와 같이, 본 발명에 따른 공통전압 왜곡 보상 회로는, 공통전압 생성부(10) 및 타이밍 제어장치(20)로 구성된다.
공통전압 생성부(10)는, 공통전압 및 타이밍 제어장치(20)로부터 공통전압 펄스(Vpul)를 공급받아, 상기 공통전압(Vcom) 및 공통전압 펄스(Vpul)를 합성하여 출력한다. 더욱 상세하게는, 공통전압 생성부(10)는, 도 4에 도시한 바와 같이 네거티브 단자로 공통전압(Vcom)을 수신하며, 포지티브 단자로 공통전압 펄스(Vpul)를 수신하여, 합산된 공통전압(Vcom_1)을 출력하는 버퍼(11)로 구성된다.
타이밍 제어장치(20)는, EEPROM(30)에 저장된 ODC 룩업 테이블을 반영한 화소 데이터의 변화 여부에 따른 펄스 레벨을 갖는 상기 공통전압 펄스(Vpul)를 출력한다. 즉, 본 발명에 따른 타이밍 제어장치(20)는, 화소 데이터에 적용되는 ODC 룩업 테이블을 공통전압 펄스(Vpul)에 적용함으로써, 화소 데이터의 변화 여부에 따른 펄스 레벨을 갖는 상기 공통전압 펄스(Vpul)를 출력한다. 여기서, 상기 ODC 는, 동영상에서 모션 블러링(motion burring) 현상 등과 같이 느린 응답 속도를 해결하기 위한 것으로서, 원래의 화소 데이터를 보다 높은 레벨의 화소 데이터로 변조하고, 변조된 화소 데이터에 대응되는 전압을 화소에 인가하여 액정의 응답 속도를 개선하는 방식이다.
한편, 도면 부호 '40'은 타이밍 제어장치(20)로부터 화소 데이터를 공급받는 소스 드라이버를 나타내며, 도면 부호 '50'은, 다수의 화소가 메트릭스 형태로 구비된 액정 패널을 나타내며, 상기 화소 데이터 및 공통전압 생성부(10)로부터 합산된 공통전압(Vcom_1)을 수신하여, 액정패널(50)에 구비된 각각의 화소에 공급한다.
이하, 본 발명에 따른 공통전압 왜곡 보상 회로의 동작을 살펴보면 다음과 같다.
먼저, 도 5a에 도시한 바와 같이, 소정의 레벨을 유지하는 공통전압(Vcom) 및 도 5b에 도시한 바와 같이, 화소 데이터의 변화 여부에 따른 펄스 레벨을 갖는 공통전압 펄스(Vpul)가 공통전압 생성부(10)에 입력되면, 공통전압 생성부(10)는, 도 5c에 도시한 바와 같이, 상기 공통전압(Vcom)과 공통전압 펄스(Vpul)가 합산된 공통전압(Vcom_1)을 출력한다. 여기서, 상기 합산된 공통전압(Vcom_1)은 공통전압(Vcom)의 레벨만큼 쉬프트된, 공통전압 펄스(Vpul)의 레벨 변환폭을 가짐과 동시에, 액정표시장치의 ODC 구동시 왜곡되는 공통전압의 반대 방향의 펄스를 갖는다.
이후, 공통전압 생성부(10)로부터 출력되는 새로운 공통전압(Vcom_1)은 액정패널(50)에 구비된 각각의 화소에 입력되며, 이와 동시에, 소스 드라이버(40)에서 출력되는 화소 데이터 또한 상기 액정패널(50)에 구비된 각각의 화소에 인가된다. 이때, 상기 새로운 공통전압(Vcom_1)은 화소에 인가되는 화소 데이터에 대응되는 전압을 가짐에 따라, 액정표시장치의 ODC 구동시 왜곡되는 공통전압을 상쇄시켜, 안정된 공통전압을 화소에 공급할 수 있다.
본 발명의 상기한 바와 같은 구성에 따라, ODC 모드에 적용되는 룩업 테이블을 활용하여, 화소 데이터에 대응되는 공통전압을 화소에 인가함으로써, 공통전압의 왜곡으로 인한 그리니쉬, 잔상, 플리커 등의 의 왜곡을 방지하여 액정표시장치의 표시품질을 향상시킬 수 있다.
본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.

Claims (3)

  1. 액정표시장치의 ODC 모드에서 공통전압의 왜곡을 보상하기 위한 공통전압 왜곡 보상 장치에 있어서,
    공통전압 및 화소 데이터의 변화 여부에 따른 펄스 레벨을 갖는 공통전압 펄스를 공급받아, 상기 공통전압 및 공통전압 펄스를 합성하여 출력하는 공통전압 생성부; 및
    화소 데이터의 변화 여부에 따른 펄스 레벨을 갖는 상기 공통전압 펄스를 출력하는 ODC 룩업 테이블을 포함한 타이밍 제어장치;를 구비하는 것을 특징으로 하는 공통전압 왜곡 보상 장치.
  2. 제 1 항에 있어서,
    상기 공통전압 생성부는,
    상기 공통전압을 네거티브 단자로 수신하며, 상기 공통전압 펄스를 포지티브 단자로 수신하여 상기 공통전압 및 공통전압 펄스가 합산된 펄스를 출력하는 버퍼;로 구성된 것을 특징으로 하는 공통전압 왜곡 보상 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 공통전압 생성부에서 출력되는 공통전압은,
    상기 화소 데이터와 반대 방향의 펄스를 갖는 것을 특징으로 하는 공통전압 왜곡 보상 장치.
KR1020050099558A 2005-10-21 2005-10-21 액정표시장치의 공통전압 왜곡 보상 장치 KR100755550B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050099558A KR100755550B1 (ko) 2005-10-21 2005-10-21 액정표시장치의 공통전압 왜곡 보상 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050099558A KR100755550B1 (ko) 2005-10-21 2005-10-21 액정표시장치의 공통전압 왜곡 보상 장치

Publications (2)

Publication Number Publication Date
KR20070043359A KR20070043359A (ko) 2007-04-25
KR100755550B1 true KR100755550B1 (ko) 2007-09-06

Family

ID=38177858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050099558A KR100755550B1 (ko) 2005-10-21 2005-10-21 액정표시장치의 공통전압 왜곡 보상 장치

Country Status (1)

Country Link
KR (1) KR100755550B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091689A (ko) * 2001-05-31 2002-12-06 주식회사 현대 디스플레이 테크놀로지 액정 표시장치의 플리커 보상회로
KR20020091690A (ko) * 2001-05-31 2002-12-06 주식회사 현대 디스플레이 테크놀로지 액정 표시장치의 게이트 구동 방법 및 그 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091689A (ko) * 2001-05-31 2002-12-06 주식회사 현대 디스플레이 테크놀로지 액정 표시장치의 플리커 보상회로
KR20020091690A (ko) * 2001-05-31 2002-12-06 주식회사 현대 디스플레이 테크놀로지 액정 표시장치의 게이트 구동 방법 및 그 회로

Also Published As

Publication number Publication date
KR20070043359A (ko) 2007-04-25

Similar Documents

Publication Publication Date Title
US7916106B2 (en) LCD driving device
KR101285054B1 (ko) 액정표시장치
US20120069061A1 (en) Driving device and display apparatus having the same
KR101944482B1 (ko) 표시 패널 및 이의 구동 방법
KR20070026053A (ko) 액정표시장치 및 그 구동방법
US8102386B2 (en) Driving apparatus of display device and method for driving display device
US8482554B2 (en) Device and method for driving liquid crystal display device
KR20030029485A (ko) 표시구동장치 및 그 구동제어방법
JP2007156474A (ja) 液晶表示装置及びその画像信号補正方法
KR101069007B1 (ko) 비디오 전압 공급 회로, 전기 광학 장치 및 전자 기기
KR20060065955A (ko) 표시 장치 및 표시 장치용 구동 장치
KR20040013536A (ko) 공통 전압 발생 장치 및 이를 이용한 액정 표시 장치
US8884860B2 (en) Liquid crystal display having increased response speed, and device and method for modifying image signal to provide increased response speed
KR100448936B1 (ko) 게이트 오프 전압을 보상하는 액정 표시 장치용 구동 회로 및구동 방법
KR100755550B1 (ko) 액정표시장치의 공통전압 왜곡 보상 장치
KR20040049558A (ko) 액정 표시 장치 및 그 구동 방법
KR101996339B1 (ko) 표시 패널 및 이의 구동 방법
KR20070056405A (ko) 액정표시장치 및 그의 구동 방법
KR20170072423A (ko) 표시 장치 및 이의 구동 방법
KR100914778B1 (ko) 2도트 인버젼 액정 표시 장치의 구동 방법 및 장치
KR20090129558A (ko) 액정표시패널
KR100517468B1 (ko) 액정 표시 장치
KR20040019708A (ko) 2-도트 인버젼 액정표시장치 및 그 구동방법
KR20180047328A (ko) 표시장치
KR101158870B1 (ko) 액정 표시 장치 및 그의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120709

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130711

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180724

Year of fee payment: 12