KR100753399B1 - I/o system of semiconductor device - Google Patents

I/o system of semiconductor device Download PDF

Info

Publication number
KR100753399B1
KR100753399B1 KR1020000026673A KR20000026673A KR100753399B1 KR 100753399 B1 KR100753399 B1 KR 100753399B1 KR 1020000026673 A KR1020000026673 A KR 1020000026673A KR 20000026673 A KR20000026673 A KR 20000026673A KR 100753399 B1 KR100753399 B1 KR 100753399B1
Authority
KR
South Korea
Prior art keywords
input
antistatic circuit
output
output driver
drain
Prior art date
Application number
KR1020000026673A
Other languages
Korean (ko)
Other versions
KR20010105770A (en
Inventor
이남영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000026673A priority Critical patent/KR100753399B1/en
Publication of KR20010105770A publication Critical patent/KR20010105770A/en
Application granted granted Critical
Publication of KR100753399B1 publication Critical patent/KR100753399B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Abstract

본 발명은 넓은 면적을 차지하지 않고도, 전류 구동 특성 및 정전기 특성을 확보할 수 있는 반도체 소자의 입출력 장치를 개시한다. 개시된 본 발명은, 반도체 기판; 상기 반도체 기판의 소정 부분에 배치된 입출력 패드; 상기 입출력 패드의 양측에 각각 배치되며, 라인 형태로 형성되면서 교대로 배치되는 다수의 소오스 영역 및 드레인 영역을 포함하는 필드 트랜지스터 그룹으로 구성되는 정전기 방지 회로부; 상기 정전기 방지 회로부의 드레인과 연결되며, 다수의 게이트 전극의 핑거를 포함하는 N모스 및 P모스 트랜지스터 그룹으로 된 입출력 드라이버; 및 상기 정전기 방지 회로부의 드레인과 입출력 드라이버 간을 연결시키는 메탈 라인을 포함하는 것을 특징으로 한다. The present invention discloses an input / output device of a semiconductor element capable of securing a current driving characteristic and an electrostatic characteristic without occupying a large area. The present invention disclosed is a semiconductor substrate; An input / output pad disposed on a predetermined portion of the semiconductor substrate; An antistatic circuit unit disposed on both sides of the input / output pad, the antistatic circuit unit including a field transistor group including a plurality of source regions and drain regions alternately arranged in a line shape; An input / output driver connected to the drain of the antistatic circuit part and including an N-MOS and P-MOS transistor group including fingers of a plurality of gate electrodes; And a metal line connecting the drain and the input / output driver of the antistatic circuit part.

Description

반도체 소자의 입출력 장치{I/O SYSTEM OF SEMICONDUCTOR DEVICE}I / O SYSTEM OF SEMICONDUCTOR DEVICE

도 1은 본 발명에 따른 반도체 입출력 장치를 나타낸 회로도.1 is a circuit diagram showing a semiconductor input and output device according to the present invention.

도 2는 본 발명에 따른 본 발명에 따른 반도체 입출력 장치를 나타낸 평면도.Figure 2 is a plan view showing a semiconductor input and output device according to the present invention according to the present invention.

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

20 - 입출력 패드 23 - 제 1 저항20-I / O pad 23-First resistor

25 - 입출력 드라이버 30 - 정전기 방지 회로부25-I / O driver 30-Anti-static circuit part

32 - 제 2 저항32-second resistance

본 발명은 반도체 소자의 입출력 장치에 관한 것으로, 보다 구체적으로는, 넓은 면적을 차지하지 않고도, 전류 구동 특성 및 정전기 특성을 확보할 수 있는 반도체 소자의 입출력 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an input / output device of a semiconductor element, and more particularly, to an input / output device of a semiconductor element capable of securing a current driving characteristic and an electrostatic characteristic without occupying a large area.

일반적으로 에스램 디바이스의 입력 패드와 입출력 패드는 정전기 방지 회로 구조면에서 서로 상이하다. In general, an input pad and an input / output pad of an SRAM device are different from each other in terms of an antistatic circuit structure.

즉, 입력 패드는 별도의 정전기 방지 회로부를 구비한 반면, 입출력 패드는 C모스로 구성된 입출력 드라이버 자체가 정전기 방지 회로부의 역할을 겸하도록 되어 있다. That is, while the input pad has a separate antistatic circuit portion, the input / output pad is configured such that the input / output driver itself composed of CMOS serves as the antistatic circuit portion.

그러나, 종래와 같이 입출력 패드에서 입출력 드라이버를 정전기 방지 회로로 사용하게 되면 다음과 같은 문제점이 발생된다.However, when the input / output driver is used as an antistatic circuit in the input / output pad as in the related art, the following problems occur.

먼저, 입출력 드라이버는 전류 구동 특성을 극대화시키기 위하여, 게이트 전극의 핑거(finger)수를 많게 설계하는 것이 바람직하므로, 입출력 드라이버 설계시 한정된 면적내에 다수의 핑거를 배치하고 있다.First, in order to maximize current driving characteristics, the input / output driver preferably designs a large number of fingers of the gate electrode, and therefore, a plurality of fingers are disposed within a limited area when designing the input / output driver.

한편, 정전기 방지 회로부는 유입된 정전기를 단시간내에 방전시키기 위하여, 넓은 면적을 갖는 소오스, 드레인 영역이 요구된다. On the other hand, the antistatic circuit portion requires a source and a drain region having a large area in order to discharge the introduced static electricity in a short time.

이에따라, 높은 전류 구동 특성 및 정전기 방전 특성이 우수한 입출력 드라이버를 형성하기 위하여는 게이트 전극의 핑거수도 다량이어야 할 뿐만 아니라, 접합 영역의 면적 또한 넓어야 하므로 입출력 드라이버의 사이즈가 매우 커지게 된다. 이로 인하여, 칩 면적을 많이 차지하게 된다. Accordingly, in order to form an input / output driver having excellent high current driving characteristics and electrostatic discharge characteristics, not only the number of fingers of the gate electrode should be large, but also the area of the junction region must be large, thereby increasing the size of the input / output driver. For this reason, it occupies a lot of chip area.

따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로, 넓은 면적을 차지하지 않고도, 전류 구동 특성 및 정전기 특성을 확보할 수 있는 반도체 소자의 입출력 장치를 제공하는 것이다.Accordingly, an object of the present invention is to solve the above-mentioned conventional problems, and to provide an input / output device of a semiconductor element capable of securing a current driving characteristic and an electrostatic characteristic without occupying a large area.

상기한 본 발명의 목적을 달성하기 위하여 본 발명의 입출력 장치는, 반도체 기판; 상기 반도체 기판의 소정 부분에 배치된 입출력 패드; 상기 입출력 패드의 양측에 각각 배치되며, 라인 형태로 형성되면서 교대로 배치되는 다수의 소오스 영역 및 드레인 영역을 포함하는 필드 트랜지스터 그룹으로 구성되는 정전기 방지 회로부; 상기 정전기 방지 회로부의 드레인과 연결되며, 다수의 게이트 전극의 핑거를 포함하는 N모스 및 P모스 트랜지스터 그룹으로 된 입출력 드라이버; 및 상기 정전기 방지 회로부의 드레인과 입출력 드라이버 간을 연결시키는 메탈 라인을 포함하는 것을 특징으로 한다. In order to achieve the above object of the present invention, the input and output device of the present invention, a semiconductor substrate; An input / output pad disposed on a predetermined portion of the semiconductor substrate; An antistatic circuit unit disposed on both sides of the input / output pad, the antistatic circuit unit including a field transistor group including a plurality of source regions and drain regions alternately arranged in a line shape; An input / output driver connected to the drain of the antistatic circuit part and including an N-MOS and P-MOS transistor group including fingers of a plurality of gate electrodes; And a metal line connecting the drain and the input / output driver of the antistatic circuit part.

본 발명에 의하면, 입출력 장치로서, 정전기 방지 역할 및 전류 드라이빙의 역할을 겸하였던 입출력 드라이버 대신, 전류 구동의 역할만하는 입출력 드라이버와, 정전기만을 방전시키는 정전기 방지 회로부를 개별적으로 구성한다. 이에따라, 정전기 방지 회로부의 역할을 겸하였던 종래의 입출력 장치에 비하여 그 면적이 상당히 감축된다.According to the present invention, as an input / output device, instead of the input / output driver which served as the antistatic role and the current driving role, an input / output driver serving only as a current driving unit and an antistatic circuit unit for discharging only static electricity are separately configured. Accordingly, the area is considerably reduced as compared with the conventional input / output device which also served as the antistatic circuit portion.

(실시예) (Example)

이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

첨부한 도면 도 1은 본 발명에 따른 반도체 입출력 장치를 나타낸 회로도이고, 도 2는 본 발명에 따른 본 발명에 따른 반도체 입출력 장치를 나타낸 평면도이다. 1 is a circuit diagram illustrating a semiconductor input and output device according to the present invention, and FIG. 2 is a plan view illustrating a semiconductor input and output device according to the present invention.

본 발명에 따른 반도체 입출력 장치는 도 1에 도시된 바와 같이, 입출력 패드(20), 입출력 패드(20)와 출력단이 각각 연결되는 입출력 드라이버(25)와 정전기 방지 회로부(30) 및 정전기 방지 회로부(30)의 출력단과 연결되는 입력 버퍼부(35) 를 포함한다. 아울러, 정전기 방지 회로부(30)와 입력 버퍼부(35) 사이에는 정전기 방지 회로부(30)를 통과한 전압을 강하시키는 제 1 저항(32)과, 제 1 저항(32)으로 부터 전압 강하된 정전기를 재차 방전시키는 액티브 트랜지스터부(33)를 더 포함하며, 입출력 드라이버(25)의 입력단에는 주변회로부(도시되지 않음)이 연결된다. 즉, 본 발명의 입출력 장치는 종래와 달리, 입출력 드라이버(20)는 입출력 드라이버로서의 역할만을 하고, 추가로 정전기 방지 회로부(30)를 설치한다.As illustrated in FIG. 1, the semiconductor input / output device according to the present invention includes an input / output pad 20, an input / output driver 25 to which an output terminal 20 and an output terminal are connected, an antistatic circuit unit 30, and an antistatic circuit unit ( And an input buffer unit 35 connected to the output terminal of 30). In addition, between the antistatic circuit unit 30 and the input buffer unit 35, the first resistor 32 for dropping the voltage passing through the antistatic circuit unit 30, and the electrostatic voltage dropped from the first resistor 32 An active transistor unit 33 for discharging again is further included, and a peripheral circuit unit (not shown) is connected to an input terminal of the input / output driver 25. That is, in the input / output device of the present invention, unlike the conventional method, the input / output driver 20 serves only as an input / output driver and additionally provides an antistatic circuit unit 30.

여기서, 입출력 드라이버(25)는 공지된 바와 같이, 파워 소스(Vddio)와 연결된 P모스 트랜지스터(25a)와, 접지단(Vssio)과 연결된 N모스 트랜지스터(25b)로 구성된 C모스 트랜지스터로 구성된다. 정전기 방지 회로부(30) 역시 공지된 바와 같이, 파워 소스(Vddp)와 연결된 제 1 필드 트랜지스터(30a)와, 접지단(Vssp)과 연결된 제 2 필드 트랜지스터(30b)로 연결된다. 한편, 입력 버퍼부(35) 역시 파워 소스(Vddin)와 연결된 P모스 트랜지스터(35a)와 접지단(Vssin)과 연결된 N모스 트랜지스터(35b)로 된 C모스 트랜지스터로 구성된다. 이때, P모스 트랜지스터(25a)나 N모스 트랜지스터(25b) 및 필드 트랜지스터(30a,30b)는 도 1의 회로도에서는 단일의 소자로 보여지지만, 수개의 트랜지스터군이다.Here, the input / output driver 25 includes a PMOS transistor 25a connected to a power source Vddio and an NMOS transistor 25b connected to a ground terminal Vssio, as is well known. As is known, the antistatic circuit unit 30 is connected to the first field transistor 30a connected to the power source Vddp and the second field transistor 30b connected to the ground terminal Vssp. The input buffer unit 35 also includes a P-MOS transistor 35a connected to a power source Vddin and a C-MOS transistor including an N-MOS transistor 35b connected to a ground terminal Vssin. At this time, the P-MOS transistor 25a, the N-MOS transistor 25b, and the field transistors 30a, 30b are shown as a single element in the circuit diagram of FIG. 1, but are several transistor groups.

이러한 구성을 갖는 본 발명의 입출력 장치는 도 2와 같이 반도체 기판상에 배치된다.The input / output device of the present invention having such a configuration is disposed on a semiconductor substrate as shown in FIG.

도 2를 참조하여, 입력 패드(20)를 기준으로 그 양측에는 정전기 방지 회로부(30)를 구성하는 필드 트랜지스터(30a,30b)가 배치된다. 이때, 필드 트랜지스터(30a)는 라인 형태로 된 소오스 영역(300a)과 드레인 영역(300b)으로 구 성되고, 이 소오스 영역(300a) 및 드레인 영역(300b)은 도면의 y방향으로 연장되며, 서로 번갈아가면서 배치된다. 이때, 입력 패드(20) 일측의 소오스 영역(300a)은 모두 접지단(도시되지 않음)에 연결되고, 타측의 소오스 영역(300aa)은 모두 파워 소스(Vddp)와 연결된다. 한편, 입력 패드(20) 양측 드레인 영역(300b)은 입력 패드(20)와 연결된다. 정전기 방지 회로부(30)를 구성하는 소오스 영역(300a,300aa) 및 드레인 영역(300b)은 정전기를 충분히 방전시키는 역할만 하면 되므로, 정하여진 면적내에 비교적 넓은 영역을 차지하도록 형성된다. Referring to FIG. 2, field transistors 30a and 30b constituting the antistatic circuit unit 30 are disposed on both sides of the input pad 20. At this time, the field transistor 30a is formed of a source region 300a and a drain region 300b in a line shape, and the source region 300a and the drain region 300b extend in the y direction of the drawing, and Alternately placed. In this case, all of the source regions 300a on one side of the input pad 20 are connected to a ground terminal (not shown), and all of the source regions 300aa on the other side of the input pad 20 are connected to a power source Vddp. Meanwhile, drain regions 300b at both sides of the input pad 20 are connected to the input pad 20. The source regions 300a and 300aa and the drain region 300b constituting the antistatic circuit portion 30 only need to sufficiently discharge static electricity, and thus are formed to occupy a relatively large area within a predetermined area.

한편, 입출력 드라이버(25)는 정전기 방지 회로부(30)의 드레인 영역(300b)과 연결되도록 메탈 라인(230)에 의하여 연결된다. 입출력 드라이버(25)는 P모스 트랜지스터 그룹(250a)과 N모스 트랜지스터 그룹(250b)으로 구성되며, 입출력 드라이버(25)를 구성하는 각각의 모스 트랜지스터 그룹(250a,250b)은 전류 구동 특성이 우수하도록, 게이트 전극 핑거의 수를 많게 설계한다. 또한, 입출력 드라이버(25)는 정전기 방지 회로의 역할을 하지 않으므로, 접합 영역의 면적을 크게할 필요가 없기때문에, 접합 영역의 면적은 좁게하면서 게이트 전극 핑거의의 수를 증가시켜서 형성한다. Meanwhile, the input / output driver 25 is connected by the metal line 230 to be connected to the drain region 300b of the antistatic circuit unit 30. The input / output driver 25 is composed of a PMOS transistor group 250a and an NMOS transistor group 250b, and each of the MOS transistor groups 250a and 250b constituting the input / output driver 25 has excellent current driving characteristics. The number of gate electrode fingers is designed to be large. In addition, since the input / output driver 25 does not play a role as an antistatic circuit, it is not necessary to increase the area of the junction region. Therefore, the input / output driver 25 is formed by increasing the number of gate electrode fingers while narrowing the area of the junction region.

아울러, 입출력 드라이버(25)와 정전기 방지 회로부(30)의 드레인 영역(300b)을 연결하는 메탈 라인(230)은 도 1에서 입출력 패드(20)와 입출력 드라이버(25) 사이에 위치되는 제 2 저항(23)으로 작용한다. 여기서, 입출력 패드(20)와 입출력 드라이버(25) 사이에 위치되는 제 2 저항(23)은 정전기 재핑(zapping)시, 파워 분리로 인하여, 정전기가 입출력 드라이버(25)의 N모스 트랜지스터(25b) 의 게이트 절연막을 관통하는 것을 방지하는 역할을 한다. 즉, 제 2 저항(23)은 정전기가 입출력 드라이버(25)의 N모스 트랜지스터(25b)의 게이트 절연막을 관통하는 경로를 차단하는 역할을 하는 것이다. 이에따라, 정전기 발생시 정전기로 인한 입출력 드라이버의 파손을 줄일 수 있다. 이때, 제 2 저항(23)은 약 10Ω이상을 갖도록 메탈 라인(230)의 길이 및 메탈 라인의 재질을 조절한다.In addition, the metal line 230 connecting the input / output driver 25 and the drain region 300b of the antistatic circuit unit 30 has a second resistor located between the input / output pad 20 and the input / output driver 25 in FIG. 1. Acts as (23). Here, the second resistor 23 located between the input / output pad 20 and the input / output driver 25 has an NMOS transistor 25b of the input / output driver 25 due to the power separation when the electrostatic zapping occurs. It serves to prevent penetrating the gate insulating film. That is, the second resistor 23 serves to block a path through which static electricity penetrates the gate insulating film of the NMOS transistor 25b of the input / output driver 25. Accordingly, when the static electricity occurs, it is possible to reduce the damage of the input / output driver due to the static electricity. In this case, the second resistor 23 adjusts the length of the metal line 230 and the material of the metal line to have about 10 Ω or more.

이와같이, 입출력 장치로서, 정전기 방지 역할 및 전류 드라이빙의 역할을 겸하였던 입출력 드라이버 대신, 전류 구동의 역할만하는 입출력 드라이버와, 정전기만을 방전시키는 정전기 방지 회로부를 개별적으로 구성한다. 이때, 입출력 드라이버는 전류 구동 특성이 향상되도록, 게이트 전극의 핑거의 수를 정하여진 면적에 최대한으로 형성하고, 정전기 방지 회로부는 정전기 방전이 용이하게 진행되도록 접합 영역의 면적을 정하여진 면적내에 넓게 형성한다. 이와같이 입출력 장치를 입출력 드라이버와 정전기 방지 회로부로 개별적으로 형성하게 되면, 정전기 방지회로부의 역할을 겸하였던 종래의 입출력 장치에 비하여 그 면적이 상당히 감축된다.In this way, as the input / output device, instead of the input / output driver which served as the antistatic role and the current driving role, the input / output driver having only the role of current driving and the antistatic circuit portion for discharging only static electricity are separately configured. At this time, the input / output driver is formed to the maximum in the predetermined area of the number of the fingers of the gate electrode to improve the current driving characteristics, and the antistatic circuit portion is formed in a wide area within the predetermined area to facilitate the electrostatic discharge do. As such, when the input / output device is separately formed as the input / output driver and the antistatic circuit part, the area is considerably reduced as compared with the conventional input / output device which also served as the antistatic circuit part.

이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 입출력 장치로서, 정전기 방지 역할 및 전류 드라이빙의 역할을 겸하였던 입출력 드라이버 대신, 전류 구동의 역할만하는 입출력 드라이버와, 정전기만을 방전시키는 정전기 방지 회로부를 개별적으로 구성한다. 이에따라, 정전기 방지 회로부의 역할을 겸하였던 종래의 입출력 장치에 비하여 그 면적이 상당히 감축된다.As described in detail above, according to the present invention, as an input / output device, an input / output driver having only a role of current driving and an antistatic circuit unit for discharging only static electricity, instead of the input / output driver having a role of antistatic and a current driving. Configure individually. Accordingly, the area is considerably reduced as compared with the conventional input / output device which also served as the antistatic circuit portion.

Claims (2)

반도체 기판;Semiconductor substrates; 상기 반도체 기판의 소정 부분에 배치된 입출력 패드;An input / output pad disposed on a predetermined portion of the semiconductor substrate; 상기 입출력 패드의 양측에 각각 배치되며, 라인 형태로 형성되면서 교대로 배치되는 다수의 소오스 영역 및 드레인 영역을 포함하는 필드 트랜지스터 그룹으로 구성되는 정전기 방지 회로부;An antistatic circuit unit disposed on both sides of the input / output pad, the antistatic circuit unit including a field transistor group including a plurality of source regions and drain regions alternately arranged in a line shape; 상기 정전기 방지 회로부의 드레인과 연결되며, 다수의 게이트 전극의 핑거를 포함하는 N모스 및 P모스 트랜지스터 그룹으로 된 입출력 드라이버; 및An input / output driver connected to the drain of the antistatic circuit part and including an N-MOS and P-MOS transistor group including fingers of a plurality of gate electrodes; And 상기 정전기 방지 회로부의 드레인과 입출력 드라이버 간을 연결시키는 메탈 라인을 포함하는 것을 특징으로 하는 반도체 소자의 입출력 장치.And a metal line connecting the drain and the input / output driver of the antistatic circuit part to each other. 제 1 항에 있어서, 상기의 메탈 라인의 저항은 10Ω이상인 것을 특징으로 하는 반도체 소자의 입출력 장치.The input / output device of a semiconductor element according to claim 1, wherein the resistance of the metal line is 10? Or more.
KR1020000026673A 2000-05-18 2000-05-18 I/o system of semiconductor device KR100753399B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000026673A KR100753399B1 (en) 2000-05-18 2000-05-18 I/o system of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000026673A KR100753399B1 (en) 2000-05-18 2000-05-18 I/o system of semiconductor device

Publications (2)

Publication Number Publication Date
KR20010105770A KR20010105770A (en) 2001-11-29
KR100753399B1 true KR100753399B1 (en) 2007-08-30

Family

ID=19669067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000026673A KR100753399B1 (en) 2000-05-18 2000-05-18 I/o system of semiconductor device

Country Status (1)

Country Link
KR (1) KR100753399B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950025974A (en) * 1994-02-19 1995-09-18 문정환 Static electricity protection circuit
KR20010083706A (en) * 2000-02-21 2001-09-01 박종섭 Esd protection circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950025974A (en) * 1994-02-19 1995-09-18 문정환 Static electricity protection circuit
KR20010083706A (en) * 2000-02-21 2001-09-01 박종섭 Esd protection circuit

Also Published As

Publication number Publication date
KR20010105770A (en) 2001-11-29

Similar Documents

Publication Publication Date Title
EP0147998B1 (en) Semiconductor ic output circuitry
US5825601A (en) Power supply ESD protection circuit
KR100321815B1 (en) Semiconductor integrated circuit device including electrostatic protection circuit accomodating drive by plurality of power supplies and effectively removing various types of surge
US5654860A (en) Well resistor for ESD protection of CMOS circuits
US6952114B2 (en) Apparatus and methods for silicon-on-insulator transistors in programmable logic devices
JPH04290008A (en) Off-chip-driver circuit
EP0026056A1 (en) Semiconductor integrated circuit protection arrangement
TWI628447B (en) Semiconductor integrated circuit device
EP0632560A2 (en) Semiconductor integrated circuit device equipped with protective system for directly discharging surge voltage from pad to discharging line
US5751180A (en) Electrical device structure having reduced crowbar current and power consumption
US5789781A (en) Silicon-on-insulator (SOI) semiconductor device and method of making the same
KR20010088371A (en) Delay circuit
US20030160639A1 (en) Semiconductor integrated circuit device
US6639575B1 (en) Liquid crystal display
KR101270335B1 (en) semiconductor device
US6507232B2 (en) Semiconductor device which can be set to predetermined capacitance value without increase of delay time
KR100753399B1 (en) I/o system of semiconductor device
US20040026741A1 (en) Semiconductor integrated circuit device
EP0129579B1 (en) Semiconductor integrated circuit
US5841723A (en) Method and apparatus for programming anti-fuses using an isolated well programming circuit
US6355960B1 (en) ESD protection for open drain I/O pad in integrated circuit with parasitic field FET devices
US4984058A (en) Semiconductor integrated circuit device
JP2000269432A (en) Semiconductor integrated circuit
JPH04151870A (en) Cmos gate array
JPH0496369A (en) Gate array type lsi

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee