KR100753127B1 - 시리얼 입/출력 인터페이스를 가진 멀티-포트 메모리 소자 - Google Patents

시리얼 입/출력 인터페이스를 가진 멀티-포트 메모리 소자 Download PDF

Info

Publication number
KR100753127B1
KR100753127B1 KR1020060033049A KR20060033049A KR100753127B1 KR 100753127 B1 KR100753127 B1 KR 100753127B1 KR 1020060033049 A KR1020060033049 A KR 1020060033049A KR 20060033049 A KR20060033049 A KR 20060033049A KR 100753127 B1 KR100753127 B1 KR 100753127B1
Authority
KR
South Korea
Prior art keywords
output interface
serial input
balls
package
serial
Prior art date
Application number
KR1020060033049A
Other languages
English (en)
Inventor
임재혁
도창호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060033049A priority Critical patent/KR100753127B1/ko
Priority to US11/645,599 priority patent/US7687924B2/en
Application granted granted Critical
Publication of KR100753127B1 publication Critical patent/KR100753127B1/ko
Priority to US12/698,519 priority patent/US7915745B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1905—Shape
    • H01L2924/19051—Impedance matching structure [e.g. balun]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 설계 기술에 관한 것으로, 특히 고속의 시리얼 입/출력 인터페이스를 사용하는 멀티-포트 메모리의 독립적인 패키지 볼 아웃 구성에 관한 것이다. 전술한 본 발명은 고속에서 동작하는 시리얼 입/출력 인터페이스부와 저속에서 동작하는 디램부를 독립적으로 구성함으로써 패키지에서 전원 레이어의 구성을 용이하게 할 수 있다. 또한, 독립적인 시리얼 입/출력 인터페이스부에서 데이터의 입/출력 구성을 분리배치 함으로써 데이터의 안정성을 확보할 수 있다.
시리얼 입/출력 인터페이스, 멀티-포트 인터페이스, 패키지 볼 아웃

Description

시리얼 입/출력 인터페이스를 가진 멀티-포트 메모리 소자{MULTI-PORT MEMORY DEVICE HAVING SERIAL INPUT/OUTPUT INTERFACE}
도 1은 일반적인 60볼 DDR2 DRAM의 BGA패키징의 패키지 볼 아웃 구성을 나타낸 도면.
도 2는 본 발명의 일 실시 예에 따라, 시리얼 입/출력 인터페이스를 사용하는 멀티-포트 메모리 소자의 패키지 볼 아웃 구성을 나타낸 도면.
도 3은 본 발명의 다른 실시 예에 따라, 시리얼 입/출력 인터페이스를 사용하는 멀티-포트 메모리 소자의 패키지 볼 아웃 구성을 나타낸 도면.
본 발명은 반도체 설계 기술에 관한 것으로, 특히 고속의 시리얼 입/출력 인터페이스를 사용하는 멀티-포트 메모리의 패키지 볼 아웃 구성에 관한 것이다.
종래의 디램은 외부의 장치와 연결되는 칩셋의 동작속도에 비해 상대적으로 저속에서 동작하였다. 즉, 디램 내부는 저 주파수로 동작하면서 외부와 연결되는 인터페이스 부에 병렬로 연결된 데이터 입/출력 통로를 만들어서 외부의 장치와 연결되는 칩셋의 동작속도와 동기 시킴으로써 전체 데이터의 전송률을 높여주었다. 하지만, 전보다 빠른 메모리의 처리속도가 요구되면서 병렬로 연결된 데이터 입/출력 동작은 한계를 가지게 되었고, 고속의 시리얼 입/출력 인터페이스를 사용한 디램의 도입이 필요하게 되었다.
한편, 하나의 입/출력 인터페이스 사용에 따른 메모리 시스템 병목현상과 메모리 코어의 최대 밴드 폭에 크게 못 미치는 밴드 폭을 사용하는 불합리성을 제거하기 위해서는 멀티플 액세스(Multiple Access)가 가능해야 하며, 이에 다수의 입/출력 인터페이스 즉, 멀티-포트를 구비한 메모리에 대한 요구가 집중되고 있다. 전술한 바와 같이 시리얼 입/출력 인터페이스와 멀티-포트를 가진 메모리는 특히 HD-TV, LCD 등의 디스플레이의 버퍼 메모리로의 적용이 기대되고 있다.
도 1은 일반적인 60볼 DDR2 DRAM의 BGA패키징의 패키지 볼 아웃 구성을 나타낸 도면이다.
도 1을 참조하면, 도시된 바와 같은 일반적인 메모리 즉, 병렬 인터페이스를 가진 싱글-포트 메모리의 경우, 저속으로 동작하는 디램부 만을 패키징하기 때문에 디램에서 쓰이는 파워를 볼에 가해주면 된다.
그러나, 시리얼 입/출력 인터페이스를 가진 멀티-포트 메모리에 도 1과 같은 패키지 볼 아웃 구조를 적용하는 경우에는 패키지 효율이 떨어지는 문제점이 예상된다.
우선, 시리얼 입/출력 인터페이스를 가진 멀티-포트 메모리의 경우, 대부분 데이터 입/출력을 위해 차동 구조의 송신 핀(TX , TX-) 및 수신 핀(RX , RX-)을 포트의 수만큼 갖게 되는데, 각 송/수신 핀(볼)의 패키지 로드가 동일해야만 동작의 안정성을 확보할 수 있다. 그러나, 도 1과 같은 패키지 볼 아웃 구조에서는 병렬 입/출력 인터페이스(DQ 핀)를 단순히 시리얼 입/출력 인터페이스로 대체하는 것 자체도 불가능하지만, 시리얼 입/출력 인터페이스를 구성하는 각 송/수신 핀(볼)의 패키지 로드에 대한 고려가 배제될 수밖에 없다.
또한, 시리얼 입/출력 인터페이스를 가진 멀티-포트 메모리의 경우, 고속의 시리얼 입/출력 인터페이스부와 저속의 디램부가 같이 구동되기 때문에 한쪽에서의 급격한 파워소모에 의한 전원전압 레벨 불안정으로 인하여 다른쪽의 동작 안정성을 해칠 수 있다. 따라서, 대부분의 시리얼 입/출력 인터페이스를 가진 멀티-포트 메모리는 시리얼 입/출력 인터페이스부와 디램부 각각에 서로 다른 전원을 구비하게 된다. 그런데, 이처럼 서로 다른 용도의 전원이 혼재하게 되면 파워 공급을 담당하는 레이어의 구성이 용이하지 않은 문제점이 있으며, 특히 두 부분의 전원이 서로 레벨이 다른 경우에는 이러한 문제점이 더욱더 부각될 수 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 저주파로 동작하는 디램부와 고주파로 동작하는 시리얼 입/출력 인터페이스부의 혼재구성에 효율적인 패키지 볼 아웃 구조를 가진 시리얼 입/출력 인터페이스를 가진 멀티-포트 소자를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 시리얼 입/출력 인터페이스부에 대응하는 다수의 볼이 배치된 제1패키지 볼 아웃 영역과, 기준선의 타 측에 배치되어, 디램부에 대응하는 다수의 볼이 배치된 제2패키지 볼 아웃 영역을 구비하는 시리얼 입/출력 인터페이스를 가진 멀티-포트 메모리 소자가 제공된다.
상기의 기술적 과제를 달성하기 위한 본 발명의 다른 측면에 따르면, 시리얼 입/출력 인터페이스부 및 클럭부에 대응하는 다수의 볼이 배치된 제1패키지 볼 아웃 영역과, 기준선의 타 측에 배치되어, 디램부에 대응하는 다수의 볼이 배치된 제2패키지 볼 아웃 영역을 구비하는 시리얼 입/출력 인터페이스를 가진 멀티-포트 메모리 소자가 제공된다.
상기의 기술적 과제를 달성하기 위한 본 발명의 또 다른 측면에 따르면, 시리얼 입/출력 인터페이스부에 대응하는 다수의 볼이 배치된 제1패키지 볼 아웃 영역과, 기준선의 타 측에 배치되어, 디램부 및 클럭부에 대응하는 다수의 볼이 배치된 제2패키지 볼 아웃 영역을 구비하는 시리얼 입/출력 인터페이스를 가진 멀티-포트 메모리 소자가 제공된다.
본 발명에서는 시리얼 입/출력 인터페이스를 가진 멀티-포트 메모리가 데이터 입/출력을 위해 차동 구조의 송신 핀(TX , TX-) 및 수신 핀(RX , RX-)을 포트의 수만큼 갖게 되는 경우, 각 송/수신 핀(볼)의 패키지 로드를 동일하게 함으로써 패키지 효율 저하를 방지하고 동작의 안정성을 확보할 수 있다. 이를 위해서 각 포트 별 각각의 송신 핀(TX , TX-) 및 수신 핀(RX , RX-)을 분리하여 배치하는 것을 이용할 수 있다.
또한, 본 발명에서는 시리얼 입/출력 인터페이스를 가진 멀티-포트 메모리가 고속의 시리얼 입/출력 인터페이스부와 저속의 디램부를 가지는 경우 고속의 시리얼 입/출력 인터페이스부에 전원전압을 공급하는 부분과 저속의 디램부에 전원전압을 공급하는 부분을 독립적으로 구성함으로써 패키지에서 파워 레이어의 구성을 용이하게 할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 본 발명의 바람직한 실시 예를 소개하기로 한다.
도 2는 본 발명의 일 실시 예에 따라, 시리얼 입/출력 인터페이스를 사용하는 멀티-포트 메모리 소자의 패키지 볼 아웃 구성을 나타낸 도면이다.
도 2를 참조하면, 본 실시 예에 따른 패키지 볼 아웃 구성은, 크게 수직중심선을 기준으로 좌측에 배치된 제1패키지 볼 아웃 영역(100)과, 우측에 배치된 제2패키지 볼 아웃 영역(200)을 구비한다.
여기서, 제1패키지 볼 아웃 영역(100)에는 시리얼 입/출력 인터페이스에 사용되는 볼들(110)과, 클럭 인터페이스에 사용되는 볼들(150)이 배치되며, 우측에 배치된 제2패키지 볼 아웃 영역(200)은 디램 인터페이스에 사용되는 볼들이 배치된다.
또한, 제1패키지 볼 아웃 영역(100) 중 시리얼 입/출력 인터페이스에 사용되는 볼들(110)에는, 시리얼 데이터 통신(TX0+와TX0-, RX0+와RX0-, TX1+와TX1-, RX1+ 와RX1-, TX2+와TX2-, RX2+와RX2-, TX3+와TX3-, RX3+와RX3-)에 사용되는 시리얼 데이터 볼들(111), 및 시리얼 데이터 볼들(111)에 전원전압(VDDQ)과 접지전압(VSSQ)을 공급하는 시리얼 전원접지 볼들(112)이 포함되어 구성되어 있다.
그리고, 또한, 제1패키지 볼 아웃 영역(100) 중 클럭 인터페이스에 사용되는 볼들(150)은, 클럭 신호 전달(CK,/CK)에 사용되는 클럭 인터페이스 볼들(151), 및 클럭 인터페이스 볼들(151)에 전원전압(VDDA)과 접지전압(VSSA)을 공급하는 클럭 전원접지 볼들(152)이 포함되어 구성되어 있다.
전술한 도 2에서 도시된 본 발명의 일 실시 예에 따른 시리얼 입/출력 인터페이스를 사용하는 멀티-포트 메모리 소자의 패키지 볼 아웃을 구성은, 고속으로 동작하는 시리얼 입/출력 인터페이스의 전원전압 볼들(VDDQ, VSSQ)이 속해 있는 제1패키지 볼 아웃 영역(100)과 저속으로 동작하는 디램의 전원전압 볼들(VDD, VSS)이 속해 있는 제2패키지 볼 아웃 영역(200)이 겹치는 부분 없이 완전히 독립적으로 분리됨으로써 패키지의 전원 레이어 구성을 용이하게 한다.
또한, 시리얼 입/출력 인터페이스에 사용되는 볼들(110) 중에서 시리얼 입/출력 인터페이스 볼들(111)은 데이터 입/출력을 차동(differential)구조(TX+와TX-, RX+와RX-)로 배치하였는데, 이때, 시리얼 입/출력 인터페이스의 데이터 입/출력 부분을 각 포트별 각각의 송신 핀(TX , TX-) 및 수신 핀(RX , RX-)을 분리하여 배치함으로써 데이터 입/출력 동작의 안정성을 확보한다. 즉, 각각의 TX0+와TX0-, RX0+와RX0-, TX1+와TX1-, RX1+와RX1-, TX2+와TX2-, RX2+와RX2-, TX3+와TX3-, RX3+와RX3-를 분리하여 배치함으로써 입/출력 패키지 볼 아웃의 로딩을 동일하게 가져갈 수 있게 배치되어 있다.
도 3은 본 발명의 다른 실시 예에 따라, 시리얼 입/출력 인터페이스를 사용하는 멀티-포트 메모리 소자의 패키지 볼 아웃 구성을 나타낸 도면이다.
도 3에서 도시된 본 발명의 다른 실시 예에 따라, 시리얼 입/출력 인터페이스를 사용하는 멀티-포트 메모리 소자의 패키지 볼 아웃구성과 도 2에서 도시된 본 발명의 일 실시 예에 따라, 시리얼 입/출력 인터페이스를 사용하는 멀티-포트 메모리 소자의 패키지 볼 아웃구성은 도 2에서 제1패키지 볼 아웃 영역(100) 중 클럭 인터페이스에 사용되는 볼들(150)이 도 3에서는 제2패키지 볼 아웃 영역(200)의 클럭 인터페이스에 사용되는 볼들(250)로서 이동 배치됐다는 점과 때문에 도 3의 제1패키지 볼 아웃 영역(100)에는 시리얼 입/출력 인터페이스에 사용되는 볼들(110)만 배치되어있다는 차이가 있다. 하지만, 배치가 달라진 것에 대한 기능이나 이점의 추가는 없으므로 추가 설명은 하지 않도록 하겠다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부한 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 고속에서 동작하는 시리얼 입/출력 인터페이스부와 저속에서 동작하는 디램부를 독립적으로 구성함으로써 패키지에서 전원 레이어의 구성을 용이하게 할 수 있다. 또한, 독립적인 시리얼 입/출력 인터페이스부에서 데이터의 입/출력 구성을 분리배치 함으로써 데이터의 안정성을 확보할 수 있다.

Claims (5)

  1. 시리얼 입/출력 인터페이스부에 대응하는 다수의 볼이 배치된 제1패키지 볼 아웃 영역과,
    디램부에 대응하는 다수의 볼이 배치된 제2패키지 볼 아웃 영역을 구비하는 시리얼 입/출력 인터페이스를 가진 멀티-포트 메모리 소자.
  2. 시리얼 입/출력 인터페이스부 및 클럭부에 대응하는 다수의 볼이 배치된 제1패키지 볼 아웃 영역과,
    디램부에 대응하는 다수의 볼이 배치된 제2패키지 볼 아웃 영역을 구비하는 시리얼 입/출력 인터페이스를 가진 멀티-포트 메모리 소자.
  3. 시리얼 입/출력 인터페이스부에 대응하는 다수의 볼이 배치된 제1패키지 볼 아웃 영역과,
    디램부 및 클럭부에 대응하는 다수의 볼이 배치된 제2패키지 볼 아웃 영역을 구비하는 시리얼 입/출력 인터페이스를 가진 멀티-포트 메모리 소자.
  4. 제2항 또는 제3항에 있어서,
    상기 시리얼 입/출력 인터페이스부는,
    시리얼 데이터 통신에 사용되는 시리얼 데이터 볼들과,
    상기 시리얼 데이터 볼들에 전원전압과 접지전압을 공급하는 시리얼 전원접지 볼들을 포함하는 것을 특징으로 하는 시리얼 입/출력 인터페이스를 가진 멀티-포트 메모리 소자.
  5. 제2항 또는 제3항에 있어서,
    상기 클럭부는,
    클럭 신호 전달에 사용되는 클럭 인터페이스 볼들과,
    상기 클럭 인터페이스 볼들에 전원전압과 접지전압을 공급하는 클럭 전원접지 볼들을 포함하는 것을 특징으로 하는 시리얼 입/출력 인터페이스를 가진 멀티-포트 메모리 소자.
KR1020060033049A 2006-04-12 2006-04-12 시리얼 입/출력 인터페이스를 가진 멀티-포트 메모리 소자 KR100753127B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060033049A KR100753127B1 (ko) 2006-04-12 2006-04-12 시리얼 입/출력 인터페이스를 가진 멀티-포트 메모리 소자
US11/645,599 US7687924B2 (en) 2006-04-12 2006-12-27 Multi-port memory device having serial input/output interface
US12/698,519 US7915745B2 (en) 2006-04-12 2010-02-02 Multi-port memory device having serial input/output interface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060033049A KR100753127B1 (ko) 2006-04-12 2006-04-12 시리얼 입/출력 인터페이스를 가진 멀티-포트 메모리 소자

Publications (1)

Publication Number Publication Date
KR100753127B1 true KR100753127B1 (ko) 2007-08-30

Family

ID=38604086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060033049A KR100753127B1 (ko) 2006-04-12 2006-04-12 시리얼 입/출력 인터페이스를 가진 멀티-포트 메모리 소자

Country Status (2)

Country Link
US (2) US7687924B2 (ko)
KR (1) KR100753127B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056321B2 (en) 2012-12-10 2018-08-21 Samsung Electronics Co., Ltd. Semiconductor package and method for routing the package

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970029121A (ko) * 1995-11-30 1997-06-26 양승택 병렬처리 컴퓨터 시스템에서의 메모리 데이타경로 제어장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100228339B1 (ko) * 1996-11-21 1999-11-01 김영환 읽기 포트와 쓰기 포트를 공유하는 다중포트 액세스 메모리
GB2385984B (en) * 2001-11-07 2006-06-28 Micron Technology Inc Semiconductor package assembly and method for electrically isolating modules
TW587790U (en) * 2002-06-18 2004-05-11 King Byte Information Corp Device for adapting memory card interface to USB interface
JP2005044334A (ja) * 2003-07-09 2005-02-17 Hitachi Ltd 非同期制御回路と半導体集積回路装置
KR100609038B1 (ko) * 2004-05-06 2006-08-09 주식회사 하이닉스반도체 직렬 입/출력 인터페이스를 가진 멀티-포트 메모리 소자
KR100721581B1 (ko) * 2005-09-29 2007-05-23 주식회사 하이닉스반도체 직렬 입/출력 인터페이스를 가진 멀티 포트 메모리 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970029121A (ko) * 1995-11-30 1997-06-26 양승택 병렬처리 컴퓨터 시스템에서의 메모리 데이타경로 제어장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
한국 특허공개공보 10-1997-0029121호

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056321B2 (en) 2012-12-10 2018-08-21 Samsung Electronics Co., Ltd. Semiconductor package and method for routing the package

Also Published As

Publication number Publication date
US20070241465A1 (en) 2007-10-18
US7915745B2 (en) 2011-03-29
US20100135057A1 (en) 2010-06-03
US7687924B2 (en) 2010-03-30

Similar Documents

Publication Publication Date Title
US7215561B2 (en) Semiconductor memory system having multiple system data buses
KR100721581B1 (ko) 직렬 입/출력 인터페이스를 가진 멀티 포트 메모리 소자
KR101120241B1 (ko) 반도체 장치, 다중 프로세서 시스템 및 반도체 장치의 인터페이싱 방법
US9530464B2 (en) Semiconductor apparatus and data bit inversion
US20230289309A1 (en) Multichip package with protocol-configurable data paths
CN111540391B (zh) 层叠存储器件及包括其的存储系统
US20130194881A1 (en) Area-efficient multi-modal signaling interface
KR20120004207A (ko) 반도체 집적회로
US9318420B2 (en) Chip stack packages, system in packages including the same, and methods of operating the same
US10915487B2 (en) Switching reduction bus using data bit inversion
US11264068B2 (en) Apparatuses and methods for semiconductor devices including clock signal lines
KR100753127B1 (ko) 시리얼 입/출력 인터페이스를 가진 멀티-포트 메모리 소자
US9502384B2 (en) Semiconductor devices and semiconductor systems including the same
US11289174B2 (en) Stacked semiconductor device and semiconductor system including the same
CN114036086B (zh) 基于三维异质集成的串行接口存储芯片
KR20140065905A (ko) 멀티-칩 시스템 및 반도체 패키지
KR100903382B1 (ko) 직렬 입/출력 인터페이스를 갖는 멀티-포트 메모리 소자
US20160238632A1 (en) Electrostatic protection circuit and semiconductor device including the same
WO2021146912A1 (zh) 通信接口与封装结构
US10908212B2 (en) Semiconductor memory device including a shift register
KR20070111088A (ko) 글로벌 라인의 수를 감소시킨 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140723

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150721

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170724

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180725

Year of fee payment: 12