KR100752594B1 - Sequence of event system for plant - Google Patents

Sequence of event system for plant Download PDF

Info

Publication number
KR100752594B1
KR100752594B1 KR1020060024177A KR20060024177A KR100752594B1 KR 100752594 B1 KR100752594 B1 KR 100752594B1 KR 1020060024177 A KR1020060024177 A KR 1020060024177A KR 20060024177 A KR20060024177 A KR 20060024177A KR 100752594 B1 KR100752594 B1 KR 100752594B1
Authority
KR
South Korea
Prior art keywords
soe
event
board
cpu
time
Prior art date
Application number
KR1020060024177A
Other languages
Korean (ko)
Inventor
정동근
Original Assignee
주식회사 지오네트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 지오네트 filed Critical 주식회사 지오네트
Priority to KR1020060024177A priority Critical patent/KR100752594B1/en
Application granted granted Critical
Publication of KR100752594B1 publication Critical patent/KR100752594B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q50/00—Information and communication technology [ICT] specially adapted for implementation of business processes of specific business sectors, e.g. utilities or tourism
    • G06Q50/08—Construction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q50/00—Information and communication technology [ICT] specially adapted for implementation of business processes of specific business sectors, e.g. utilities or tourism
    • G06Q50/10—Services

Landscapes

  • Business, Economics & Management (AREA)
  • Tourism & Hospitality (AREA)
  • Primary Health Care (AREA)
  • General Health & Medical Sciences (AREA)
  • Human Resources & Organizations (AREA)
  • Marketing (AREA)
  • Economics (AREA)
  • Strategic Management (AREA)
  • Health & Medical Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Business, Economics & Management (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Testing And Monitoring For Control Systems (AREA)

Abstract

A system for sequentially analyzing events of a plant is provided to restart a generator or the plant after completely solving problems by precisely analyzing causes of the problems in the plant, as a CPU board reads data from an SOE(Sequence Of Event) board in a microsecond unit not a millisecond unit. A PC(20) is connected to a printer(10) and an SOE rack(30). The SOE rack includes a distributing switch(34), a main power(33), a plurality of SOE field line connectors(32), and an SOE main part(31) comprising the CPU board and the SOE board. The SOE board enables the CPU board to detect event generation information and event generation time information by referring to self-time of the SOE board and the time of the CPU board. The CPU board correctly arranges event generation order by arranging the event generation information and the event generation time information. The PC includes software for collecting, storing, and analyzing SOE data, and capable of viewing information by the microsecond unit.

Description

산업 플랜트현장의 이벤트 순차적 분석시스템{SEQUENCE OF EVENT SYSTEM FOR PLANT}Event sequential analysis system of industrial plant site {SEQUENCE OF EVENT SYSTEM FOR PLANT}

도 1 은 본 발명의 실시예에 관한 산업 플랜트현장의 이벤트 순차적 분석시스템을 설명하기 위한 전체 구성도,1 is an overall configuration diagram for explaining an event sequential analysis system of an industrial plant site according to an embodiment of the present invention,

도 2 는 도 1 에 도시된 장치 랙(RACK)에서 SOE 메인부와 SOE 현장결선부와 연결되는 상태도,FIG. 2 is a state diagram connected to an SOE main unit and an SOE field connection unit in the device rack illustrated in FIG. 1;

도 3 은 본 발명의 산업 플랜트현장의 이벤트 순차적 분석시스템을 도시해 놓은 SOE 보드의 구성도,3 is a configuration diagram of an SOE board showing an event sequential analysis system of an industrial plant site of the present invention;

도 4 는 종래의 기술로 채용되고 있는 장치 랙과 SOE 보드의 구성도이다.4 is a configuration diagram of an apparatus rack and an SOE board employed in the prior art.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

10 : 프린터 20 : 개인용 컴퓨터10: printer 20: personal computer

30 : 장치 랙 40 : 버스인터페이스30: device rack 40: bus interface

50 : FPGA(Field Programable Gate Array)50: Field Programmable Gate Array

60 : 포토커플러 회로 70 : 디지털 입력회로60: photocoupler circuit 70: digital input circuit

80 : 전면 LED(Light Emitting Diode) 90 : 코넥터80: Front LED (Light Emitting Diode) 90: Connector

본 발명은 발전소, 플랜트 및 기타 산업설비 전반의 현장 문제점(고장 또는 트립) 원인을 파악하기 위하여 현장설비에 연결한 디지털 입력을 1㎲ 단위로 개선하여 1㎲ 단위로 이벤트(Event)가 발생한 것을 나열할 수 있도록 함으로서 고장원인을 분석할 수 있을 뿐만 아니라, 이 분석데이터를 근거로 해당 현장을 수리한 다음 산업플랜트 공정을 정상적으로 재가동할 수 있는 산업 플랜트현장의 이벤트 순차적 분석시스템에 관한 것이다.The present invention enumerates the occurrence of an event in units of 1 디지털 by improving the digital input connected to the field equipment in units of 1㎲ in order to identify the causes of problems (faults or trips) in the field of power plants, plants and other industrial facilities. In addition, it is possible to analyze the cause of the failure by allowing it to be performed, as well as the event sequential analysis system of the industrial plant site that can repair the site based on this analysis data and then restart the industrial plant process normally.

일반적으로, 발전소, 플랜트 및 기타 산업설비 전반의 현장에 설치하여 현장에서 고장 또는 트립(Trip)과 같은 문제점이 발생하는 경우, 그 현장의 문제점 원인을 파악하기 위하여 현장설비에 연결한 디지털 입력을 1㎳ 단위로 저장하여 고장원인의 원초적인 문제를 파악할 수 있도록 장치가 설치되어 있다. 그러나 종래의 장치는 1㎳ 단위로 기록을 하는 경우에는 1㎳ 단위에서 여러 현장 상태 값의 입력이 변화하는 것을 1㎳ 이하에서는 사건 순서를 알 수 없었다. In general, when a problem such as a failure or trip occurs in a site by installing at a site of a power plant, a plant, and other industrial facilities, a digital input connected to the field facility is used to determine the cause of the problem at the site. 저장 The device is installed so that it can be stored in units to identify the root cause of the failure. However, in the conventional apparatus, when the recording is performed in units of 1 ms, the sequence of events is not known in 1 ms or less that the input of various field state values is changed in 1 ms.

그러므로 종래의 기술적인 경우에는 현장에서 생기는 이벤트를 1㎳ 단위의 이벤트까지 분석을 하도록 구성되어 있는바, 이는 상기 1㎳ 레벨로 현장의 문제점(고장이나 트립)을 분석하게 되었다. 하지만, 1㎳ 이내 또는 동시에 일어난 현장 문제점 등 여러 이벤트가 발생하게 된다면, 상기 이벤트가 발생하는 시간이 다름에도 불구하고 동일 시간대에 이벤트가 발생한 것으로 분석할 수밖에 없었다. 또한, 현장의 문제점을 해소하지 않고(문제 파악을 안 하는 경우)는 다시 가동시켜도 다시 산업플랜트 공정상의 트립이 발생되는 문제점이 있었다. Therefore, in the conventional technical case, the event occurring in the field is configured to analyze the event up to 1 ms unit, which analyzes the problem (failure or trip) in the field at the 1 ms level. However, if several events occur, such as on-site problems that occur within 1 ms or at the same time, there was no choice but to analyze that the events occurred in the same time zone even though the time at which the event occurred was different. In addition, there was a problem that the trip to the industrial plant process again occurs even if it is operated again without solving the problem in the field (if the problem is not identified).

도 4 는 종래의 기술로 채용되고 있는 장치 랙과 SOE 보드의 구성도로서, 도 4(a)는 장치 랙에서 1개의 CPU(Central Processing Unit)보드(1)와 8개의 SOE(Sequence Of Event : 이하 SOE 라 칭함) 보드(2 - 9)가 구성되는 SOE 메인부인 것이고, 상기 SOE 보드(2 - 9)에는 32 개의 센서 등이 각기 설치되어있다. 4 is a configuration diagram of a device rack and an SOE board employed in the prior art, and FIG. 4 (a) shows one central processing unit (CPU) board 1 and eight sequence of events: The SOE board 2-9 is constituted by the main SOE, which is provided with 32 sensors and the like.

도 4(b)에 도시된 바와 같이, SOE 보드의 버스 및 현장입력용 코넥터(90)에는 CPU 보드와 다수의 SOE 보드가 연결되는 한편 다수의 SOE 현장결선부가 연결된다. 상기 버스 및 현장입력용 코넥터(90)는 입력단의 버스인터페이스(40 : Bus Interface)와 출력단의 24 V 입력용 디지털 입력회로(70)가 각각 설치되어 있다. 상기 디지털 입력회로(70)는 포토커플러 회로(60)를 통해 상기 버스인터페이스(40)와 전면 LED(80)가 각각 연결되어있다. As shown in FIG. 4 (b), the CPU board and the plurality of SOE boards are connected to the bus and field input connector 90 of the SOE board, while a plurality of SOE field connection units are connected. The bus and field input connector 90 is provided with a bus interface 40 at the input terminal and a digital input circuit 70 for the 24 V input at the output terminal, respectively. The digital input circuit 70 is connected to the bus interface 40 and the front LED 80 through a photocoupler circuit 60, respectively.

이상과 같이 구성되는 종래의 기술인 경우에는 주로 CPU 보드(1)가 각 SOE 보드(2 - 9)를 순차적으로 독출하여 바뀐 데이터를 입력으로 받는 것이었다. 따라서, CPU의 성능과, CPU 보드(1)와 SOE 보드 사이의 버스 성능에 따라 1㎳ 안에 처리할 수 있는 입력 포인트수가 결정이 되었다. 그러므로 SOE 보드를 순서대로 독출하고 그에 따라 이벤트의 발생시간이 차이가 나는 경우가 발생되곤 하였다. In the conventional technique configured as described above, the CPU board 1 reads each SOE board 2-9 sequentially and receives the changed data as an input. Therefore, the number of input points that can be processed within 1 ms was determined according to the performance of the CPU and the bus performance between the CPU board 1 and the SOE board. Therefore, the SOE boards were read in order and the occurrence time of the event was different accordingly.

즉, CPU 보드(1)가 예컨대 1번 SOE 보드(2)에서 8번 SOE 보드(9)까지 데이터를 순서대로 독출하는 것이 1㎳ 안에 독출할 수 있다면, 만약에 4번 SOE 보드(5)의 데이터를 독출하는 동안에 1번 SOE 보드(2)의 데이터에 입력이 변화하였고, 8번 SOE 보드(9)에 입력이 변화했다고 하면 상기 CPU 보드(1)는 상기 8번 SOE 보드(9) 의 입력 변화하는 것을 먼저 독출하고 난 다음에 1번의 SOE 보드(2)의 입력이 변화한 것을 독출 하였기 때문에 발생한 시간의 오차가 ㎳ 단위로 오차가 발생되게 된다. That is, if the CPU board 1 reads data sequentially, for example, from the SOE board 2 of the first to the SOE board 9 of the 8th, it can read in 1 ms. If the input of the SOE board 2 has changed while the data of the SOE board 2 has been changed while the input of the SOE board 9 has changed, the CPU board 1 is the SOE board 9 of the 8th. Since the change of the input of first is read first and then the change of the input of the first SOE board 2 is read out, the error occurs in units of 발생한.

따라서, 실제상태에서는 1번 SOE 보드(2)가 먼저 변화한 경우라도 데이터상태에서는 8번 SOE 보드(9)가 먼저 변화한 것으로 잘못 인식되어 상기 8번 SOE 보우(9)가 먼저 바뀌고 1번 SOE 보드(2)가 나중에 바뀐 것으로 된다. 또한, 상기 CPU 보드(1)는 SOE 보드의 모든 입력을 항상 독출하고 비교하며 처리해야하므로, CPU가 처리할 수 있는 SOE 보드의 수가 제한을 받는 문제점이 있었다.Therefore, even in the actual state, even if the SOE board 2 changes first, in the data state, the SOE board 9 is incorrectly recognized as having changed first, and the SOE bow 9 of the 8 changes first and SOE no. The board 2 is later changed. In addition, since the CPU board 1 must always read, compare and process all inputs of the SOE board, there is a problem that the number of SOE boards that the CPU can process is limited.

본 발명은 상기와 같은 종래 기술의 문제점을 해소하기 위해 발명한 것으로, CPU 보드가 SOE 보드로부터 데이터 독출하는 시간이 ㎳ 단위가 아닌 ㎲ 단위로 이벤트를 처리할 수 있는 시스템을 구성하여, 현장 문제점의 원인분석을 좀더 정확하게 분석함으로써 문제점을 완전히 해소시킨 다음 정상적으로 발전기나 플랜트를 재가동시킬 수 있는 산업 플랜트현장의 이벤트 순차적 분석시스템을 제공하고자 함에 그 목적이 있다. The present invention has been invented to solve the problems of the prior art as described above, by configuring a system that can process events in units of time rather than units of time that the CPU board reads data from the SOE board, field problems The purpose is to provide an event plant sequential analysis system at an industrial plant site that can completely solve problems and then restart generators or plants.

또한, 본 발명의 다른 목적은, 종래에 1㎳ 단위의 시스템을 1㎲ 단위의 시스템을 만드는 것으로 새로운 보드와 프로그램 로직을 통해 SOE 보드를 1㎲ 단위의 이벤트정보를 알 수 있도록 구성하여 현장에서의 문제점을 정확하게 분석할 수 있는 산업 플랜트현장의 이벤트 순차적 분석시스템을 제공하는 데 있다. In addition, another object of the present invention is to make a system of 1㎳ unit in the conventional system of 1㎳ unit by configuring the SOE board to know the event information of 1㎲ unit through the new board and program logic in the field It is to provide an event sequential analysis system of an industrial plant site that can accurately analyze problems.

상기 목적을 달성하기 위한 본 발명은, 개인용 컴퓨터에 프린터와 SOE 랙이 각기 설치되고, 이 SOE 랙은 SOE 데이터를 수집할 수 있도록 전원 입력을 받기 위한 분전반, SOE 메인부에 DC 전원을 공급하는 메인 파워, 현장의 입력을 결선하기 위한 다수의 SOE 현장결선부 및, CPU 보드와 SOE 보드로 구성되어 SOE 데이터를 취득하는 SOE 메인부를 구비하며, 이 SOE 메인부에서 1㎳ 단위로 SOE 데이터를 분석하던 것을 1㎲ 단위로 분석하고, SOE 보드는 CPU 보드에서 전달되는 시간을 이용하여, 입력 이벤트 발생시 시간 정보와 함께 이벤트 발생 내용을 CPU 보드에게 전달함으로써, CPU 보드가 필요한 시점에 시간 정보대로 이벤트를 분류하여 이벤트 발생 순서를 확인하는 것을 특징으로 한다. The present invention for achieving the above object, the printer and the SOE rack is installed in the personal computer, respectively, the SOE rack is a distribution board for receiving a power input to collect the SOE data, the main for supplying DC power to the main SOE It has a number of SOE field connection parts for connecting power and field inputs, and an SOE main part composed of CPU boards and SOE boards for acquiring SOE data. The SOE board analyzes the event according to the time information when the CPU board needs it by transmitting the event occurrence contents along with the time information when the input event occurs to the CPU board by using the time transmitted from the CPU board. It is characterized by checking the event occurrence order.

본 발명의 다른 구체적인 수단은, 전원 입력을 받기 위한 분전반, SOE 메인부에 DC 전원을 공급하는 메인 파워, 현장의 입력을 결선하기 위한 다수의 SOE 현장결선부 및, CPU 보드와 SOE 보드로 이루어져 SOE 데이터를 취득하는 SOE 메인부로 구성되고, SOE 데이터를 수집하는 SOE 랙이 이더넷이나 전용통신을 사용하여 개인용 컴퓨터와 연결되도록 구비하며; 상기 SOE 랙에서의 SOE 보드는 버스인터페이스와 포토커플러 회로 사이에 FPGA 또는 CPLD 가 배치되고, 이 FPGA 또는 CPLD는 이벤트가 발생할 때 이벤트를 검출하여 내부에서 가지고 있는 시간정보와 이벤트를 이벤트 저장메모리에 저장시킴과 함께 CPU 보드에 인터럽트를 걸어주는 것을 특징으로 한다. Another specific means of the present invention comprises a distribution board for receiving a power input, a main power supplying DC power to the SOE main part, a plurality of SOE field connection parts for connecting field inputs, and a CPU board and an SOE board. An SOE main unit for acquiring data, the SOE rack collecting SOE data being connected to a personal computer using Ethernet or dedicated communication; The SOE board in the SOE rack has an FPGA or CPLD disposed between a bus interface and a photocoupler circuit, and the FPGA or CPLD detects an event when an event occurs and stores time information and events in the event storage memory. And interrupts the CPU board.

본 발명의 또 다른 구체적이 수단은, SOE 데이터를 수집하는 SOE 랙이 이더 넷이나 전용통신을 사용하여 개인용 컴퓨터와 연결되고, 상기 SOE 랙에서의 SOE 보드는 버스인터페이스와 포토커플러 회로 사이에 FPGA 또는 CPLD 가 배치되며, 이 FPGA 또는 CPLD는 이벤트 저장메모리, 메인 로직, 인터럽트 발생기, 시간장치 및 현장입력 비교기로 구성됨으로써, 이벤트가 발생할 때 내부의 시간정보와 상기이벤트를 이벤트저장메모리에 저장시킴과 함께 CPU 보드에 인터럽트를 걸어주도록 g하며, 상기 SOE 보드를 주기적으로 독출하기 위해 CPU 보드는 전원이 켜지거나 1 시간마다 전체의 SOE 보드의 이벤트 저장메모리에 시간정보를 기록하며, SOE 보드를 1㎳ 안에 주기적으로 독출해서 SOE 보드에 이벤트가 발생했는지를 플래그를 체크하여 확인한다. 만약 3번 SOE 보드의 플래그를 독출하고 있는 동안 1번 SOE 보드에서 이벤트가 발생하고 그 다음에 7번 SOE 보드에서 이벤트가 발생했을 경우 CPU 보드는 순서대로 7번 SOE 보드를 독출하여 플래그의 상태를 확인한 후 이벤트 정보와 시간을 독출하고 다음엔 1번 SOE 보드의 이벤트와 시간을 독출한다. CPU 는 상기 7번과 1번의 SOE에서 독출한 각각의 이벤트 정보내에 포함된 시간으로 이벤트 발생순서를 정리하여 이더넷 또는 전용 통신으로 개인용 컴퓨터에 전달함으로써, 각 이벤트의 발생시간을 정확히 감지하는 것을 특징으로 한다. In another specific means of the present invention, an SOE rack for collecting SOE data is connected to a personal computer using Ethernet or dedicated communication, and the SOE board in the SOE rack is connected to an FPGA or between a bus interface and a photocoupler circuit. The CPLD is arranged, and this FPGA or CPLD is composed of an event storage memory, a main logic, an interrupt generator, a time device, and a field input comparator to store internal time information and the event in the event storage memory when an event occurs. To interrupt the CPU board, and to read the SOE board periodically, the CPU board records time information in the event storage memory of the entire SOE board every 1 hour when the power is turned on or every hour. Read periodically and check the flag to see if an event has occurred in the SOE board. If an event occurs at SOE board 1 while an event occurs at SOE board 7 while the flag of SOE board 3 is read, the CPU board reads SOE board 7 in order to check the state of the flag. After confirming, read event information and time and next time, read event and time of SOE board 1. The CPU detects the occurrence time of each event accurately by arranging the event occurrence order by the time included in the respective event information read out in the 7th and 1st SOEs and transmitting the event occurrence order to the personal computer through Ethernet or dedicated communication. do.

이하, 본 발명의 바람직한 실시예를 예시도면에 의거하여 상세히 설명한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 종래의 시간을 ㎳ 단위에서 ㎲ 단위의 정확성을 가지는 SOE 보드를 개발하는 한편, 여기에 적합한 소프트웨어를 개발하여 사용하는 것이다. 즉 본 발명은 발전 및 플랜트 현장에 설치하여 발전기 및 플랜트 주제어요소에 문제가 발생할 때 그 문제의 원인을 정확하게 판단할 수 있는 현장 데이터의 수집, 저장 및 d이를 분석을 할 수 있도록 하는 것이다.  The present invention is to develop a SOE board having a conventional time accuracy in the unit of milliseconds, while developing and using software suitable for this. In other words, the present invention is to be installed in the power generation and plant site, so that when a problem occurs in the generator and plant main control elements, it is possible to analyze the collection, storage, and analysis of site data that can accurately determine the cause of the problem.

도 1 은 본 발명의 실시예에 관한 산업 플랜트현장의 이벤트 순차적 분석시스템을 설명하기 위한 전체 구성도이고, 도 2 는 도 1 에 도시된 장치 랙(RACK)에서 SOE 메인부와 SOE 현장결선부와 연결되는 것을 나타낸 상태도이다. 본 발명은 종래의 1㎳ 단위로 SOE 데이터를 분석하는 것을 1㎲ 단위로 분석할 수 있도록 구성되어 있다. SOE 보드는 CPU 보드의 시간을 가지고 있는 상태에서, 이벤트 발생이 SOE 보드에 입력되면 이벤트가 일어난 시간정보를 이벤트와 함께 CPU 보드가 감지함으로써 CPU 보드는 이벤트가 일어난 시간 순서대로 정확히 나열하는 시스템을 제공할 수 있다. 1 is an overall configuration diagram for explaining an event sequential analysis system of an industrial plant site according to an embodiment of the present invention, Figure 2 is a SOE main unit and SOE field connection unit in the equipment rack (RACK) shown in FIG. This is a state diagram showing the connection. The present invention is configured to analyze conventional SOE data in units of 1 ms. When the SOE board has the time of the CPU board, when the event occurrence is input to the SOE board, the CPU board detects the time information of the event along with the event, so that the CPU board provides the system to accurately list the order in which the event occurred. can do.

개인용 컴퓨터(20)에는 프린터(10)가 설치되는 한편, 이더넷(ETHERNET)를 통해 장치 랙(30)의 SOE 메인부(31)가 연결되도록 설치되어 있다. 상기 프린터(10)는 SOE 데이터를 인쇄하여 보관하거나 레포트하는 목적으로 사용하고 있다. 상기 개인용 컴퓨터(20)는 SOE 랙(30)과 이더넷 또는 전용 통신을 사용하여 SOE 데이터의 수집 및 저장 분석용 소프트웨어가 내장되어 있다. 이때 프로그램은 ㎲ 단위의 정보를 볼 수 있도록 구성되어져 있다. While the printer 10 is installed in the personal computer 20, the SOE main unit 31 of the device rack 30 is connected through Ethernet. The printer 10 is used for printing and storing or reporting SOE data. The personal computer 20 has software for collecting and storing SOE data analysis using the SOE rack 30 and Ethernet or dedicated communication. At this time, the program is configured to view the information in ㎲ unit.

상기 장치 랙(30)은 SOE 랙으로 SOE 데이터를 수집하기 위한 장치인 바, 이는 전원 입력을 받기 위한 분전반(34), SOE 메인부(31)에 DC 전원을 공급하는 메인 파워(33), 현장의 입력을 결선하기 위한 다수의 SOE 현장결선부(32) 및 CPU 보드와 SOE 보드로 이루어져 있으며, SOE 데이터를 취득하는 SOE 메인부(31)로 구성되어있 다. 즉, 전면으로는 SOE 메인(31), 메인파워(33) 및 분전반(34)이 배치되고, 후면으로는 다수의 SOE 현장결선부(32)가 배치되게 된다.The device rack 30 is a device for collecting SOE data into the SOE rack, which is a distribution board 34 for receiving a power input, a main power 33 for supplying DC power to the SOE main part 31, and a site It is composed of a plurality of SOE field connection units 32 for connecting the inputs of the, and a CPU board and an SOE board, and the SOE main unit 31 for acquiring SOE data. That is, the SOE main 31, the main power 33 and the distribution panel 34 are arranged in the front, and the plurality of SOE field connection portion 32 is arranged in the rear.

도 2 에 도시된 바와 같이 SOE 메인부(31)에는 CPU 보드와 SOE1 보드 - SOE20 보드가 구성되어 있는 바, 상기 SOE1 보드는 SOE 현장결선부(32)가 연결되어져 있다. 이상과 같이 구성되는 본 발명은 CPU 보드 내부에 자기 시간을 갖고는 모든 SOE 보드를 1㎳ 이내에 보드 1에서 보드 20까지 읽어, 변화된 입력정보와 상기 변화된 입력이 발생한 시각정보 개인용 컴퓨터(20)로 전달한다. 상기 CPU 보드는 1ms 내에서 SOE 보드를 순서대로 독출하고 있으며, 이때 변환 입력은 CPU 가 판단하여 CPU 메모리에 순서대로 저장 한 다음, 이렇게 저장된 정보를 개인용 컴퓨터(20)에 전달하는 역할을 수행한다. As shown in FIG. 2, the SOE main unit 31 includes a CPU board and an SOE1 board-a SOE20 board, and the SOE1 board is connected to an SOE field connection unit 32. The present invention configured as described above reads all SOE boards having a self time inside the CPU board from board 1 to board 20 within 1 ms, and transmits the changed input information and the visual information personal computer 20 where the changed input occurred. do. The CPU board reads the SOE board in order within 1ms, and the conversion input is determined by the CPU and stored in order in the CPU memory, and then transfers the stored information to the personal computer 20.

도 3 은 본 발명의 산업 플랜트현장의 이벤트 순차적 분석시스템을 도시해 놓은 SOE 보드의 구성도로서, 장치 랙의 SOE 보드인 경우, FPGA(50 : Field Programable Gate Array)는 현장 입력을 시간장치(54)를 통해 받아 CPU가 이벤트 저장메모리(55)로부터 독출 할 수 있도록 하는 기능을 수행한다. 상기 CPU 의 성능과 프로그램, 그리고 CPU 보드와 SOE 보드 사이를 연결하는 버스의 성능에 따라 SOE 처리를 하는 보드의 수가 결정될 수 있다. 보통은 SOE 보드 하나에 32 포인트 입력을 받을 수 있으며, 최대 처리 SOE 포인트 수는 256 포인트(SOE 보드 8 장) 또는 512 포인트(SOE 보드 16 장)가 될 수 있다. 3 is a configuration diagram of an SOE board illustrating an event sequential analysis system of an industrial plant site of the present invention. In the case of an SOE board of a device rack, an FPGA (Field Programmable Gate Array) 50 provides a time input for a field input. Receives through) performs a function that allows the CPU to read from the event storage memory (55). The number of boards for SOE processing may be determined according to the performance of the CPU, the program, and the performance of the bus connecting the CPU board and the SOE board. Normally a 32-point input can be received on one SOE board, and the maximum number of processed SOE points can be 256 points (eight SOE boards) or 512 points (16 SOE boards).

상기 FPGA(50)에 연결되는 버스인터페이스(40)는 CPU 보드와 SOE 보드 사이를 연결해주는 버스를 인터페이스하는 회로이고, 상기 FPGA(50) 또는 CPLD(Complex Programable Logic Device)는 이벤트가 발생할 때 이벤트를 검출하여 내부에서 가지고 있는 시간정보와 이벤트를 이벤트저장메모리(55)에 넣어주고 CPU 보드에 인터럽트를 걸어주는 것이다. The bus interface 40 connected to the FPGA 50 is a circuit that interfaces a bus connecting the CPU board and the SOE board, and the FPGA 50 or the CPLD (Complex Programmable Logic Device) generates an event when an event occurs. Detects and inserts internal time information and events into the event storage memory 55 and interrupts the CPU board.

상기 버스인터페이스(40)와 포토커플러 회로(60)사이에 놓여지는 FPGA(50) 또는 CPLD는 이벤트 저장메모리(51), 메인 로직(52), 인터럽트 발생기(53), 시간장치(54) 및 현장입력 비교기(55)로 구성되어져 있다. 따라서, 이벤트 발생시간을 정확하게 알기 위해 보드 내부에 시간장치(54)를 가지고 있다. SOE 보드의 시간 정보를 모두 일치시키기 위해 CPU는 SOE 보드를 일괄적으로 시간을 동기시킨다. The FPGA 50 or CPLD placed between the bus interface 40 and the photocoupler circuit 60 includes an event storage memory 51, a main logic 52, an interrupt generator 53, a time device 54 and a field. The input comparator 55 is comprised. Therefore, the time device 54 is provided inside the board in order to know the event occurrence time accurately. To match all the time information on the SOE board, the CPU synchronizes the SOE board with time.

또한, 상기 FPGA(50) 또는 CPLD(CPU 도 포함)의 현장 입력비교기(55)를 이용하여 현장 입력을 확인한 후 입력이 변할 경우를 비교함으로 시간정보와 접점 위치정보를 이벤트 저장메모리(51)에 저장할 수 있으며 CPU의 부하를 줄이기 위해 인터럽트를 사용하여 이벤트 발생을 알리는 인터럽트 발생기(53)를 가지고 있다. 그러므로 이벤트 발생에 대해 CPU는 플래그만을 보고 판단할 수 있게 된다. In addition, by checking the field input using the field input comparator 55 of the FPGA 50 or the CPLD (including the CPU), the time information and the contact position information are compared to the event storage memory 51 by comparing the case where the input is changed. It can be stored and has an interrupt generator 53 for notifying the occurrence of an event by using an interrupt to reduce the load on the CPU. Therefore, the CPU can determine and judge the event only by the flag.

본 발명은 종래 1㎳ 단위의 기록을 1㎲ 단위까지 기록할 수 있는 SOE 보드와 CPU 프로그램을 구비하고 있다. 필요에 따라서는 ns 단위까지 구성할 수도 있다. The present invention is conventionally provided with a SOE board and a CPU program capable of recording 1 GHz units up to 1 GHz units. If necessary, it may be configured up to ns units.

상기 포토커플러 회로(60)는 현장의 입력과 내부 회로를 전기적으로 분리를 해주는 회로로, 내부 회로보호 및 전압레벨 변환을 해주고 있다. 디지털 입력회로(70)는 24 V 디지털 입력을 필터링과 입력 전압을 상기 포토커플러 회로(60)에 넣어주는 회로인 것이다. 전면 LED(80)은 현장 디지털 입력상태를 LED로 표시해주는 것이다. 버스 및 현장입력용 코넥터(90)는 버스 연결과 현장 입력을 외부와 SOE 보 드에 연결해주는 코넥터이다. The photocoupler circuit 60 is a circuit for electrically separating the input and the internal circuit of the field, and the internal circuit protection and voltage level conversion. The digital input circuit 70 is a circuit for filtering a 24 V digital input and inserting an input voltage into the photocoupler circuit 60. Front LED (80) is to indicate the on-site digital input status by LED. The bus and field input connector 90 is a connector that connects the bus connection and the field input to the outside and the SOE board.

이상과 같이 구성되는 본 발명 산업 플랜트현장의 이벤트 순차적 분석시스템의 동작은 도 1 내지 도 3 에 의거하여 상세히 설명한다. Operation of the event sequential analysis system of the industrial plant site of the present invention configured as described above will be described in detail with reference to Figs.

본 발명의 SOE 보드는 종래 보드와 달리 내부의 CPU 보드의 시간을 참조하는 시간장치(54)를 포함하며, 이 장치는 CPU에서 받은 ㎳ 정보를 내부에 있는 ㎲ 타이머와 조합하여 시간 정보를 갖는다. Unlike the conventional board, the SOE board of the present invention includes a time device 54 that refers to the time of the internal CPU board, and the device has time information by combining the power information received from the CPU with the internal timer.

FPGA(50)의 메인 로직(52)은 현장입력 비교기(55)를 보아서 변환 입력이 있는지를 체크하여 변환입력이 있는 경우 변환입력이 발생한 시간정보를 시간장치(54)로부터 독출하여, 현장 입력변화를 이벤트 저장메모리(51)에 저장하며, CPU 에 인터럽트 발생기(53)로 인터럽트를 걸어 CPU가 입력변환정보를 독출하도록 한다. 또한, 본 발명은 SOE 보드의 입력이 바뀐 상황을 알려주는 플래그를 둠으로써 CPU가 이것을 감지하여 이벤트 데이터를 독출하도록 하는 기능도 포함한다. The main logic 52 of the FPGA 50 checks the field input comparator 55 and checks whether there is a conversion input. When there is a conversion input, the main logic 52 reads out the time information of the conversion input from the time device 54 and changes the field input. Is stored in the event storage memory 51, and interrupts the CPU to the interrupt generator 53 so that the CPU reads the input conversion information. In addition, the present invention also includes a function of allowing the CPU to detect this and read event data by setting a flag indicating a change in input of the SOE board.

CPU 보드는 SOE 보드에서 인터럽트를 받거나 SOE 보드를 주기적으로 독출하여 처리할 수 있는바, 상기 SOE 보드를 주기적으로 독출하는 방법을 먼저 설명한다. The CPU board may receive an interrupt from the SOE board or periodically read and process the SOE board. First, a method of periodically reading the SOE board will be described.

상기 CPU 보드는 전원이 켜질 때 혹은 단위시간마다 SOE 보드의 이벤트 저장메모리(51)에 시간정보를 기록한다. 그리고 SOE 보드를 1㎳ 안에 주기적으로 SOE 보드의 플래그을 독출함으로서 이벤트가 발생했는지 체크한다. 따라서 CPU는 이벤트를 확인하기 위해 SOE 보드의 모든 데이터를 읽어서 비교할 필요가 없다. The CPU board records time information in the event storage memory 51 of the SOE board when the power is turned on or every unit time. Then, the SOE board is periodically read within 1 SO to check whether an event has occurred by reading the flag of the SOE board. Thus, the CPU does not have to read and compare all the data on the SOE board to identify the event.

만약 3번 SOE 보드의 플래그를 독출하고 있는 동안 1번 SOE 보드에서 이벤트 가 발생하고 그 다음에 7번 SOE 보드에서 이벤트가 발생했을 경우 CPU 보드는 순서대로 7번 SOE 보드를 독출하여 플래그를 보고 이벤트 정보와 시간을 독출하며 다음에 1번 SOE 보드의 이벤트와 시간을 독출해오게 된다. If an event occurs in SOE board 1 while an event occurs in SOE board 7 while the flag of SOE board 3 is read, the CPU board reads SOE board 7 in order and sees an event. It reads information and time and next time it reads event and time of SOE board 1.

CPU 내부에서는 각 이벤트 발생정보 내에 포함된 시간으로 이벤트 발생시간을 보고 순서를 정리함으로써 정확한 이벤트 발생순서를 결정할 수 있으며, 이 결과를 이더넷 또는 전용 통신으로 개인용 컴퓨터(20)에 전달시킨다. 이 개인용 컴퓨터(20)는 상기 결과를 모니터 화면상에 보여주거나, 메모리에 저장을 하는 기능을 갖는다. 사용자가 원하는 경우 필요한 시간내의 이벤트를 개인용 컴퓨터(20)에서 확인하거나 프린터(10)를 사용하여 인쇄할 수 있도록 해준다. The CPU can determine the exact event occurrence order by viewing the event occurrence time and arranging the order by the time included in each event occurrence information, and transmits the result to the personal computer 20 by Ethernet or dedicated communication. The personal computer 20 has a function of displaying the result on a monitor screen or storing it in a memory. If desired by the user, the event within the required time can be checked on the personal computer 20 or printed using the printer 10.

또, 다른 방법은 인터럽트에 의한 방법인 바, CPU 보드는 시간 정보를 전원이 켜지거나 단위 시간마다 시간 정보를 SOE 보드에 주고 CPU 보드는 인터럽트만을 기다리면 된다. 만약 SOE 보드에서 이벤트가 감지되면 CPU 는 SOE 보드의 이벤트 데이터를 독출하여 내부에 저장하고, 개인용 컴퓨터(20)로 전달해주면 된다. The other method is an interrupt method. The CPU board needs to supply time information to the SOE board every time the unit is powered on, or the CPU board only needs to wait for an interrupt. If an event is detected in the SOE board, the CPU reads the event data of the SOE board, stores the data internally, and delivers it to the personal computer 20.

만약, 여러 SOE 보드에서 인터럽트가 발생하여도 모든 인터럽트를 받아 정보를 받은 다음, CPU내부에서 이벤트 발생 순서를 발생시간에 따라 정리하여 개인용 컴퓨터(20)로 전달한다. 따라서 본 발명은 CPU의 부하가 적게 되므로 더 많은 SOE 보드를 처리될 수 있으므로, 하나의 CPU가 처리하는 포인트도 증가하게 된다. If an interrupt occurs in several SOE boards, all interrupts are received to receive information, and then the order of event generation in the CPU is arranged according to the occurrence time and transmitted to the personal computer 20. Therefore, the present invention can process more SOE boards because the CPU load is less, so that the points handled by one CPU also increase.

본 발명의 산업 플랜트현장의 이벤트 순차적 분석시스템에 의거하여 설명했지만, 이는 본 발명의 가장 양호한 실시예를 예시적으로 설명한 것이지 본 발명의 특허청구범위를 한정하는 것은 아니다. 본 발명은 이 기술분야의 통상 지식을 가진 자라면 누구나 본 발명의 기술사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.Although described on the basis of the event sequential analysis system of the industrial plant site of the present invention, this is illustrative of the best embodiment of the present invention and not intended to limit the claims of the present invention. It will be apparent to those skilled in the art that various modifications and imitations can be made without departing from the scope of the technical idea of the present invention.

이상 설명한 바와 같이 본 발명에 의하면, 발전소 및 플랜트에 사용하는 모든 시스템을 성능이 좋은 본 발명 시스템으로 바꾸어서 현장의 문제점을 정확하게 분석을 하고, 문제점이 생기지 않도록 사전에 예방할 수 있는 효과가 있다. As described above, according to the present invention, it is possible to accurately analyze the problem in the field by changing all the systems used in the power plant and the plant to the present invention with good performance, and to prevent the problem in advance.

본 발명은 종래에 설치된 시스템을 간편하게 교체할 수 있을 뿐만 아니라 대체가 가능하도록 구성시킬 수 있다. 또한, 본 발명은 종래에 최대 512 점인 SOE 처리포인트를 요구하는 시간에 따라 더 많은 처리가 가능하고, 2048 점까지도 처리가 가능하도록 할 수 있다. The present invention can be configured to be easily replaced as well as replace a conventionally installed system. In addition, according to the present invention, more processing is possible according to a time for which a conventional SOE processing point of up to 512 points is required, and up to 2048 points can be processed.

Claims (11)

개인용 컴퓨터에 프린터와 SOE 랙이 각기 설치되고, 이 SOE 랙은 SOE 데이터를 수집할 수 있도록 전원 입력을 받기 위한 분전반, DC 전원을 공급하는 메인 파워, 현장의 입력을 전달하기 위한 다수의 SOE 현장결선부 및, CPU 보드와 SOE 보드로 이루어진 SOE 메인부를 구비하며, The personal computer has a printer and a SOE rack, each of which has a distribution panel for power input, mains power for DC power, and multiple SOE field connections for field inputs to collect SOE data. And an SOE main part consisting of a CPU board and an SOE board, 상기 SOE 보드는 SOE 보드 자체시간과 CPU 보드의 시간을 참조하여, 이벤트 발생정보와 상기 이벤트 발생시간정보를 CPU가 감지하도록 하며, CPU 보드는 상기 이벤트 발생정보와 이벤트 발생시간정보를 시간순서대로 정리하여 이벤트 발생순서를 정확히 나열하는 것을 특징으로 하는 산업 플랜트현장의 이벤트 순차적 분석시스템.The SOE board refers to the SOE board itself time and the time of the CPU board so that the CPU detects the event occurrence information and the event occurrence time information, and the CPU board organizes the event occurrence information and the event occurrence time information in chronological order. The event sequential analysis system of the industrial plant site, characterized in that to correctly sequence the event occurrence order. 제 1 항에 있어서, The method of claim 1, 상기 개인용 컴퓨터는 SOE 랙과 이더넷 또는 전용 통신을 사용하여 SOE 데이터의 수집 및 저장 분석용 소프트웨어가 내장되어 있고, 프로그램은 ㎲ 단위의 정보를 볼 수 있는 것을 특징으로 하는 산업 플랜트현장의 이벤트 순차적 분석시스템.The personal computer has an SOE rack and software for collecting and storing SOE data using Ethernet or dedicated communication, and the program can view information of several units. The event sequential analysis system of an industrial plant site . 전원 입력을 받기 위한 분전반, DC 전원을 공급하는 메인 파워, 현장의 입력을 결선하기 위한 다수의 SOE 현장결선부 및, CPU 보드와 SOE 보드로 이루어진 SOE 메인부와, SOE 보드의 데이터를 수집하는 개인용 컴퓨터를 구비하며;Distribution board for receiving power input, main power supplying DC power, multiple SOE field connections for wiring inputs in the field, SOE main section consisting of CPU board and SOE board, and personal data collecting SOE board Having a computer; 상기 SOE 보드는 버스인터페이스와 포토커플러 회로 사이에 FPGA 또는 CPLD를 배치하고, 상기 FPGA 또는 CPLD는 이벤트가 발생할 때 이벤트를 검출하여 상기 이벤트가 발생한 시간정보와 이벤트를 이벤트저장메모리에 저장하고 CPU 보드에 인터럽트를 걸어주는 것을 특징으로 하는 산업 플랜트현장의 이벤트 순차적 분석시스템.The SOE board arranges an FPGA or CPLD between a bus interface and a photocoupler circuit, and the FPGA or CPLD detects an event when an event occurs, and stores time information and an event in which the event occurred in an event storage memory and stores it in a CPU board. An event sequential analysis system at an industrial plant, characterized by interrupting. 제 3 항에 있어서, The method of claim 3, wherein 상기 FPGA 또는 CPLD는 이벤트 저장메모리, 메인 로직, 인터럽트 발생기, 시간장치 및 현장입력 비교기로 구성되어 있는 것을 특징으로 하는 산업 플랜트현장의 이벤트 순차적 분석시스템.The FPGA or CPLD event sequential analysis system of the industrial plant site, characterized in that consisting of event storage memory, main logic, interrupt generator, time device and field input comparator. 제 4 항에 있어서,The method of claim 4, wherein 이벤트 발생시간을 정확하게 알기 위해 보드 내부에 시간장치를 가지고 있는 것을 특징으로 하는 산업 플랜트현장의 이벤트 순차적 분석시스템.The event sequential analysis system of the industrial plant site, which has a time device inside the board to accurately know the event occurrence time. 삭제delete 제 3 항에 있어서,The method of claim 3, wherein 상기 SOE 보드의 시간 정보를 모두 일치시키기 위해 CPU는 SOE 보드를 일괄적으로 시간을 동기는 것을 특징으로 하는 산업 플랜트현장의 이벤트 순차적 분석시스템.In order to match all the time information of the SOE board, the CPU synchronizes the time of the SOE board collectively event sequential analysis system of the industrial plant site. 제 3 항 또는 제 4 항에 있어서, The method according to claim 3 or 4, 상기 FPGA 또는 CPLD(CPU 도 포함)의 현장 입력비교기를 사용하여 현장의 입력이 변할 경우를 확인함으로써 시간정보와 접점 위치정보를 이벤트 저장메모리에 저장한 것을 특징으로 하는 산업 플랜트현장의 이벤트 순차적 분석시스템. By using the field input comparator of the FPGA or CPLD (including the CPU), an event sequential analysis system of an industrial plant site, which stores time information and contact position information in an event storage memory by checking when a field input changes. . 제 3 항에 있어서, The method of claim 3, wherein 이벤트 발생을 CPU가 하나의 플래그만을 보고 알 수 있는 것을 특징으로 하는 산업 플랜트현장의 이벤트 순차적 분석시스템.The event sequential analysis system of the industrial plant, characterized in that the event can be seen by the CPU only one flag. SOE 데이터를 수집하는 SOE 랙이 이더넷이나 전용통신을 사용하여 개인용 컴퓨터와 연결되고, 상기 SOE 랙에서의 SOE 보드는 버스인터페이스와 포토커플러 회로사이에 FPGA 또는 CPLD가 놓여지게 되며, 이 FPGA 또는 CPLD는 이벤트 저장메모리, 메인 로직, 인터럽트 발생기, 시간장치 및 현장입력 비교기로 구성되어 이벤트가 발생할 때 이벤트를 검출하여 내부에서 가지고 있는 시간정보와 이벤트를 이벤트저장메모리에 넣어주고 CPU 보드에 인터럽트를 걸어주도록 구비하여; An SOE rack that collects SOE data is connected to a personal computer using Ethernet or dedicated communications, and the SOE board in the SOE rack is placed with an FPGA or CPLD between the bus interface and the photocoupler circuit. It consists of event storage memory, main logic, interrupt generator, time device, and field input comparator to detect an event when an event occurs, to put internal time information and event into the event storage memory, and to interrupt the CPU board. So; 상기 SOE 보드를 주기적으로 독출하기 위해 CPU 보드는 전원이 켜지거나 1 시간마다 전체의 SOE 보드의 이벤트 저장메모리에 시간정보를 기록하고, SOE 보드를 1㎳ 안에 주기적으로 플래그의 상태를 감지하여 SOE 보드에 이벤트가 발생했는지를 확인하여, 각 이벤트의 발생시간을 순서적으로 나열하여 각 이벤트의 정확한 발생 순서를 결정하는 것을 특징으로 하는 산업 플랜트현장의 이벤트 순차적 분석시스템.In order to periodically read the SOE board, the CPU board records time information in the event storage memory of the entire SOE board every time the power is turned on or every hour, and the SOE board periodically detects the state of the flag within 1 ms. The event sequential analysis system of the industrial plant site, characterized in that to determine the exact occurrence order of each event by checking the occurrence of the event in order to list the occurrence time of each event in order. 제 10 항에 있어서, The method of claim 10, 상기 SOE 보드는 CPU 보드는 시간 정보를 참조하여 시간을 결정하고, CPU 보드는 SOE 보드에서 인터럽트가 발생했을 때 SOE 보드에서 시간정보가 포함된 이벤트 데이터를 독출하여 내부에 저장하며, 각 이벤트의 발생시간 순서를 정리하여 정확한 이벤트의 발생순서를 결정하는 것을 특징으로 하는 산업 플랜트현장의 이벤트 순차적 분석시스템.The SOE board determines the time by referring to the time information of the CPU board, and the CPU board reads event data including time information from the SOE board and stores it internally when an interrupt occurs in the SOE board, and generates each event. Event sequential analysis system of the industrial plant, characterized in that to determine the order of occurrence of the correct event by arranging the time sequence.
KR1020060024177A 2006-03-16 2006-03-16 Sequence of event system for plant KR100752594B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060024177A KR100752594B1 (en) 2006-03-16 2006-03-16 Sequence of event system for plant

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060024177A KR100752594B1 (en) 2006-03-16 2006-03-16 Sequence of event system for plant

Publications (1)

Publication Number Publication Date
KR100752594B1 true KR100752594B1 (en) 2007-08-29

Family

ID=38615543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060024177A KR100752594B1 (en) 2006-03-16 2006-03-16 Sequence of event system for plant

Country Status (1)

Country Link
KR (1) KR100752594B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101207944B1 (en) 2011-02-01 2012-12-05 두산중공업 주식회사 Lossless method of sequence of event for plant

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04278698A (en) * 1991-03-06 1992-10-05 Toshiba Corp Plant event recorder
US5491792A (en) 1994-09-23 1996-02-13 Forney International, Inc. Sequence of events system using a redundant analog I/O board system
KR20000051939A (en) * 1999-01-28 2000-08-16 김형벽 Event recorder device of a industry system
JP2003029829A (en) 2001-07-18 2003-01-31 Mitsubishi Electric Corp Plant monitor controller
JP2003058240A (en) 2001-05-31 2003-02-28 Fisher Rosemount Syst Inc Sequence of events detection in process control system
KR20190000920U (en) * 2017-10-11 2019-04-19 (주)현대텍 Hair Curling Iron with Multi-fuctional Part including Plasma Part

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04278698A (en) * 1991-03-06 1992-10-05 Toshiba Corp Plant event recorder
US5491792A (en) 1994-09-23 1996-02-13 Forney International, Inc. Sequence of events system using a redundant analog I/O board system
KR20000051939A (en) * 1999-01-28 2000-08-16 김형벽 Event recorder device of a industry system
JP2003058240A (en) 2001-05-31 2003-02-28 Fisher Rosemount Syst Inc Sequence of events detection in process control system
JP2003029829A (en) 2001-07-18 2003-01-31 Mitsubishi Electric Corp Plant monitor controller
KR20190000920U (en) * 2017-10-11 2019-04-19 (주)현대텍 Hair Curling Iron with Multi-fuctional Part including Plasma Part

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101207944B1 (en) 2011-02-01 2012-12-05 두산중공업 주식회사 Lossless method of sequence of event for plant

Similar Documents

Publication Publication Date Title
EP1480096B1 (en) Field device maintenance tool with enhanced scripts
CN100533315C (en) Safety controller
CN102353865B (en) Automatic testing device and method universally used for multiple bus processor modules
CN112286709B (en) Diagnosis method, diagnosis device and diagnosis equipment for server hardware faults
CN105717406A (en) Automatic data bus wire integrity verification device
CN102087621A (en) Processor device with self-diagnosis function
US6243665B1 (en) Monitoring and control apparatus incorporating run-time fault detection by boundary scan logic testing
CN103163398B (en) Nuclear power station Berea panel reliability detection system and method
CN107491370A (en) A kind of method and device for obtaining hardware fault information
CN111123000A (en) Electronic integrated single machine automatic test system, method and medium
CN112527582A (en) Detection method, detection device, detection equipment and storage medium of server cable
CN108363477A (en) Server power-up state monitors system and method, computer storage and equipment
CN110618909B (en) Fault positioning method, device, equipment and storage medium based on I2C communication
KR101748282B1 (en) Plant diagnosis system and diagnosis method using the same
CN114625234A (en) Server voltage monitoring method, device and system
KR100752594B1 (en) Sequence of event system for plant
CN108399116A (en) A kind of server power-up state monitoring system and method
AU2020200638B2 (en) Apparatus for monitoring surge protection device and method of assembling the same
KR100768126B1 (en) Sequence of event system for plant
CN107766198A (en) Server master board monitoring system
CN209343321U (en) A kind of computer glitch detection device
US20140351661A1 (en) Outputting fault data for a hardware device
CN112881834B (en) Electrical equipment online state detection method and device
CN111143138A (en) PCIe Bus fault positioning method, system, terminal and storage medium
CN116908751B (en) Test board for detecting peripheral interfaces of industrial system, detection system and method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120820

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140821

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170821

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180821

Year of fee payment: 12