KR100747977B1 - 오픈 램프 보호 회로 - Google Patents

Abstract

오픈 램프 보호 회로가 제공된다. 본 발명은 구동전압이 입력되는 드레인과, 접지에 연결되어 있는 소스와, 제1램프 및 제2램프의 로우단에서 출력되는 신호가 입력되는 게이트로 이루어지는 제1 FET, 상기 제1 FET의 드레인에 연결되어 있는 게이트와, 램프를 구동시키기 위한 IC 출력신호가 입력되는 드레인과, 접지에 연결되어 있는 소스로 이루어지는 제2 FET, 한쪽 단자는 제1램프의 로우단에 연결되어 있고, 다른쪽 단자는 접지에 연결되어 있는 제1저항, 한쪽 단자는 제2램프의 로우단에 연결되어 있고, 다른쪽 단자는 접지에 연결되어 있는 제2저항, 캐소드는 상기 제1램프와 제1저항 사이에 연결되어 있는 제1다이오드, 캐소드는 상기 제2램프와 제2저항 사이에 연결되어 있고, 애노드는 상기 제1다이오드의 애노드와 연결되어 있는 제2다이오드, 한쪽 단자에는 구동전압이 입력되고, 다른쪽 단자는 상기 제1다이오드의 애노드와 제2다이오드의 애노드 사이에 연결되어 있는 제3저항을 포함한다. 본 발명에 의하면 다이오드를 이용하여 오픈 램프 보호 회로를 구현함으로써 종래에 비해 제작비용을 절감할 수 있다는 효과가 있다.

램프, CCFL, EEFL, 오픈, 프로텍션, 보호, FET, 다이오드, 저항.

Description

오픈 램프 보호 회로 {Open lamp protection circuit}

도 1은 종래 오픈 램프 보호 회로의 회로도이다.

도 2는 본 발명의 일 실시예에 따른 오픈 램프 보호 회로의 회로도이다.

*도면의 주요 부분에 대한 부호의 설명*

100 제1램프 200 제2램프

300 트랜스포머 Q1 제1 FET

Q2 제2 FET D1 제1다이오드

D2 제2다이오드

본 발명은 오픈 램프 보호 회로에 관한 것이다.

일반적으로 액정표시장치(Liquid Crystal Display, 이하 "LCD"라 함)는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이러한 추세에 따라, LCD는 사무자동화 기기, 오디오/비디오 기기 등에 이용되고 있다. 한편, LCD는 매트릭스 형태로 배열되어진 다수의 제어용 스위치 들에 인가되는 영상신호에 따라 광빔의 투과량이 조절되어 화면에 원하는 화상을 표시하게 된다.

이와 같은 LCD는 자발광 표시장치가 아니기 때문에 백 라이트(Back Light)와 같은 광원이 필요하다. 이러한 LCD는 램프의 형태에 따라 냉음극 형광램프(CCFL: Cold Cathode Fluorescent Lamp)방식, 외부 전극형 형광램프(EEFL: External Electrode Fluorescent Lamp)방식 등으로 분류된다.

종래 이러한 램프를 구동함에 있어서, 램프의 오픈(Open)시에 대비하여 보호(Protection) 하기 위한 보호 회로가 있다. 도 1은 종래 오픈 램프 보호 회로의 회로도이다. 도 1은 두 개의 램프(100, 200)를 구동하는 회로를 보호하기 위한 보호 회로이다.

도 1에서 보는 바와 같이, 종래 보호 회로는 제1램프(100)와 제2램프(200) 중에 어느 하나의 램프라도 오픈되면 보호 회로가 작동하게 된다. 보호 회로의 상세한 동작을 설명하면 다음과 같다.

도 1에서 평상시에는 제1 FET(Q10) 및 제2 FET(Q20)는 항상 온(On) 되어 있는 상태이고, 이에 따라 제3 FET(Q30)은 오프(Off) 된 상태이다. 이때, 제1램프(100)와 제2램프(200) 중에 어느 하나의 램프라도 오픈 되면, 제1 FET(Q10) 또는 제2 FET(Q20)가 오프 상태가 되고, 이에 따라, 제3 FET(Q30)가 턴 온 된다. 따라서, 램프를 구동시키기 위한 IC 출력신호(OPNL)가 접지로 빠지게 되어, 출력을 오프시킨다.

이러한 종래 오픈 램프 보호 회로는 램프가 증가할 때마다 FET의 수가 증가 하는 구조이므로 제작 비용이 적지 않다는 문제점이 있다. 또한, FET를 비롯하여 저항과 커패시터와 같은 부품이 많이 필요한 구조이므로, 부품 실장 공간이 충분하지 않다는 문제점이 있다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 보다 저렴한 비용으로 구현할 수 있고, 부품 실장 공간도 적게 차지하는 오픈 램프 보호 회로를 제공하는데 그 목적이 있다.

이와 같은 목적을 달성하기 위한 본 발명은 구동전압이 입력되는 드레인과, 접지에 연결되어 있는 소스와, 제1램프 및 제2램프의 로우단에서 출력되는 신호가 입력되는 게이트로 이루어지는 제1 FET, 상기 제1 FET의 드레인에 연결되어 있는 게이트와, 램프를 구동시키기 위한 IC 출력신호가 입력되는 드레인과, 접지에 연결되어 있는 소스로 이루어지는 제2 FET, 한쪽 단자는 제1램프의 로우단에 연결되어 있고, 다른쪽 단자는 접지에 연결되어 있는 제1저항, 한쪽 단자는 제2램프의 로우단에 연결되어 있고, 다른쪽 단자는 접지에 연결되어 있는 제2저항, 캐소드는 상기 제1램프와 제1저항 사이에 연결되어 있는 제1다이오드, 캐소드는 상기 제2램프와 제2저항 사이에 연결되어 있고, 애노드는 상기 제1다이오드의 애노드와 연결되어 있는 제2다이오드, 한쪽 단자에는 구동전압이 입력되고, 다른쪽 단자는 상기 제1다 이오드의 애노드와 제2다이오드의 애노드 사이에 연결되어 있는 제3저항을 포함한다.

이하, 첨부된 도면을 참조해서 본 발명의 실시예를 상세히 설명하면 다음과 같다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

도 2는 본 발명의 일 실시예에 따른 오픈 램프 보호 회로의 회로도이다. 도 2에서 제1램프(100) 및 제2램프(200)의 하이(High) 단은 트랜스포머(300)의 출력단에 연결되어 있다.

제1 FET(Q1)는 구동전압(5V)이 입력되는 드레인과, 접지에 연결되어 있는 소스와, 제1램프(100) 및 제2램프(200)의 로우(Low)단에서 출력되는 신호가 입력되는 게이트로 이루어진다.

제2 FET(Q2)는 제1 FET(Q1)의 드레인에 연결되어 있는 게이트와, 램프를 구동시키기 위한 IC 출력신호(OPNL)가 입력되는 드레인과, 접지에 연결되어 있는 소스로 이루어진다.

제1저항(R1)은 한쪽 단자는 제1램프(100)의 로우단에 연결되어 있고, 다른쪽 단자는 접지에 연결되어 있다. 제2저항(R2)은 한쪽 단자는 제2램프(200)의 로우단 에 연결되어 있고, 다른쪽 단자는 접지에 연결되어 있다.

제1다이오드(D1)는 캐소드는 제1램프(100)와 제1저항(R1) 사이에 연결되어 있고, 애노드는 제2다이오드(D2)의 애노드와 연결되어 있다. 제2다이오드(D2)는 캐소드는 제2램프(200)와 제2저항(R2) 사이에 연결되어 있고, 애노드는 제1다이오드(D1)의 애노드와 연결되어 있다.

제3저항(R3)은 한쪽 단자에는 구동전압(5V)이 입력되고, 다른쪽 단자는 제1다이오드(D1)의 애노드와 제2다이오드(D2)의 애노드 사이에 연결되어 있다.

제3다이오드(D3)는 애노드가 제1다이오드(D1)의 애노드와 제2다이오드(D2)의 애노드 사이에 연결되어 있다. 제4저항(R4)은 한쪽 단자는 제3다이오드(D3)의 캐소드에 연결되고, 다른쪽 단자는 제1 FET(Q1)의 게이트에 연결되어 있다. 커패시터(C1)는 한쪽 단자는 제3다이오드(D3)와 제4저항(R4) 사이에 연결되고, 다른쪽 단자는 접지에 연결되어 있다.

제5저항(R5)은 한쪽 단자에는 구동전압(5V)이 입력되고, 다른쪽 단자는 제1 FET(Q1)의 드레인에 연결되어 있다. 제4다이오드(D4)는 애노드에는 IC 출력신호(OPNL)가 입력되고, 캐소드는 제2 FET(Q2)의 드레인에 연결되어 있다.

도 2에서 정상 상태인 경우에 제1 FET(Q1)는 온 상태이고, 제2 FET(Q2)는 오프 상태이다. 이러한 정상 상태에서 제1램프(100) 또는 제2램프(200)가 오픈 되면 제1다이오드(D1) 또는 제2다이오드(D2) 쪽으로 전류가 흐르게 된다. 예를 들어, 제1램프(100)가 오픈되면, 제1다이오드(D1) 쪽으로 전류가 흐르게 되는 것이다. 이렇게 되면, 제1 FET(Q1)가 오프 상태가 되고, 이에 따라 제2 FET(Q2)가 턴 온 된다. 따라서, 램프를 구동시키기 위한 IC 출력신호(OPNL)가 접지로 빠지게 되어, 출력을 오프시킨다.

본 발명에서 도 2의 실시예에서는 2개의 램프가 구비된 실시예이나, 이는 일 실시예에 불과하며, 다수의 램프가 구비될 수 있다. 도 2에서 보호 회로에 연결되는 램프의 갯수가 증가함에 따라 다이오드를 추가적으로 연결하면 본 발명을 구현할 수 있게 된다. 즉, 본 발명을 구현하기 위하여 램프의 증가에 따른 FET 및 그 외의 저항이나 커패시터와 같은 수동소자를 증가시키지 않아도 되므로, 제작비용면에서 큰 절감효과를 얻을 수 있다.

이상 본 발명을 몇 가지 바람직한 실시예를 사용하여 설명하였으나, 이들 실시예는 예시적인 것이며 한정적인 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 다양한 변화와 수정을 가할 수 있음을 이해할 것이다.

이상에서 설명한 바와 같이, 본 발명에 의하면 다이오드를 이용하여 오픈 램프 보호 회로를 구현함으로써 종래에 비해 제작비용을 절감할 수 있다는 효과가 있다.

또한, 종래에 비해 FET, 저항, 커패시터와 같은 부품을 적게 사용하므로, 부품 실장 공간을 적게 차지한다는 효과도 있다.

Claims (3)

1. 구동전압이 입력되는 드레인과, 접지에 연결되어 있는 소스와, 제1램프 및 제2램프의 로우단에서 출력되는 신호가 입력되는 게이트로 이루어지는 제1 FET;

   상기 제1 FET의 드레인에 연결되어 있는 게이트와, 램프를 구동시키기 위한 IC 출력신호가 입력되는 드레인과, 접지에 연결되어 있는 소스로 이루어지는 제2 FET;

   한쪽 단자는 제1램프의 로우단에 연결되어 있고, 다른쪽 단자는 접지에 연결되어 있는 제1저항;

   한쪽 단자는 제2램프의 로우단에 연결되어 있고, 다른쪽 단자는 접지에 연결되어 있는 제2저항;

   캐소드는 상기 제1램프와 제1저항 사이에 연결되어 있는 제1다이오드;

   캐소드는 상기 제2램프와 제2저항 사이에 연결되어 있고, 애노드는 상기 제1다이오드의 애노드와 연결되어 있는 제2다이오드;

   한쪽 단자에는 구동전압이 입력되고, 다른쪽 단자는 상기 제1다이오드의 애노드와 제2다이오드의 애노드 사이에 연결되어 있는 제3저항

   을 포함하는 오픈 램프 보호 회로.
2. 제1항에 있어서,

   애노드가 상기 제1다이오드의 애노드와 제2다이오드의 애노드 사이에 연결되 어 있는 제3다이오드와,

   한쪽 단자는 상기 제3다이오드의 캐소드에 연결되고, 다른쪽 단자는 상기 제1 FET의 게이트에 연결되어 있는 제4저항과,

   한쪽 단자는 상기 제3다이오드와 제4저항 사이에 연결되고, 다른쪽 단자는 접지에 연결되어 있는 커패시터와,

   한쪽 단자에는 구동전압이 입력되고, 다른쪽 단자는 상기 제1 FET의 드레인에 연결되어 있는 제5저항

   을 더 포함하는 것인 오픈 램프 보호 회로.
3. 제1항 또는 제2항에 있어서,

   애노드에는 상기 IC 출력신호가 입력되고, 캐소드는 상기 제2 FET의 드레인에 연결되어 있는 제4다이오드를 더 포함하는 것인 오픈 램프 보호 회로.

Images