KR100747537B1

KR100747537B1 - apparatus and method for receiving signal

Info

Publication number: KR100747537B1
Application number: KR1020050062779A
Authority: KR
Inventors: 김강호
Original assignee: 엘지전자 주식회사
Priority date: 2005-07-12
Filing date: 2005-07-12
Publication date: 2007-08-08
Also published as: KR20070008893A

Abstract

본 발명은 수신 성능을 높이는 신호의 수신기 및 수신 방법에 관한 것이다. The present invention relates to a receiver and a method of receiving a signal for improving reception performance.

본 발명은 전송된 신호를 수신하는 적어도 두개 이상의 안테나, 상기 안테나에서 수신된 신호의 주파수와 위상을 일치시키는 적어도 두개 이상의 동기블록, 상기 동기블록에서 일치된 신호의 이득을 측정하여 이득이 되는 신호만을 출력하도록, 출력 여부를 결정하는 적어도 두개 이상의 임계값 탐지기, 상기 동기블록에서 일치된 신호의 동기 패턴을 탐지하여 각 메모리의 쓰기 신호를 발생시키는 적어도 두개 이상의 메모리 조절기, 상기 동기 블록과 임계값 탐지기와 연결되는 적어도 두개 이상의 출력부, 상기 메모리 조절기에 의해 제어되며 데이터가 저장되는 적어도 두개 이상의 메모리부, 상기 적어도 두개 이상의 메모리부에 저장된 데이터가 합해지는 컴바이너, 상기 컴바이너에서 더해진 신호의 이득을 조절하는 이득 조절기를 포함하는 것을 특징으로 하는 신호 수신기를 제공한다.According to the present invention, at least two antennas for receiving the transmitted signal, at least two sync blocks for matching the frequency and phase of the signal received at the antenna, and only signals that are gained by measuring the gain of the signal matched at the sync block At least two threshold detectors for determining whether to output, at least two memory regulators for detecting a sync pattern of a matched signal in the sync block to generate a write signal of each memory, and the sync block and threshold detector At least two or more outputs to be connected, at least two or more memory units controlled by the memory controller, in which data is stored, a combiner in which data stored in the at least two or more memory units is combined, and a gain of a signal added from the combiner Including a gain adjuster to adjust the It provides a signal receiver characterized by.

따라서, 본 발명에 의하면 잡음 성분은 억제하고 사용 가능한 모든 신호 성분을 이용하여 신호 세기를 높여줌으로써 신호 성분대 잡음비를 높여 수신 성능을 향상시킨 수 있다.Therefore, according to the present invention, by suppressing the noise component and increasing the signal strength by using all available signal components, the reception performance can be improved by increasing the signal component-to-noise ratio.

신호 수신기, 측파대 전송 방식, 주파수 분할 전송 방식 Signal receiver, sideband transmission method, frequency division transmission method

Description

Signal receiver and method for receiving signal

도 1은 본 발명에 따른 신호의 수신기의 구성도1 is a block diagram of a receiver of a signal according to the present invention

도 2는 본 발명에 따른 메모리의 구조도2 is a structural diagram of a memory according to the present invention

도 3은 본 발명에 따른 메모리를 읽고 쓰는 방법도3 is a method of reading and writing a memory according to the present invention.

도 4은 본 발명에 따른 메모리를 읽고 쓰는 순서도4 is a flowchart of reading and writing a memory according to the present invention.

*도면의 주요부분에 대한 부호의 설명** Explanation of symbols for main parts of drawings *

10 : 안테나 20 : 동기 블록10 antenna 20 sync block

30 : 임계값 탐지기 40 : 출력부30: threshold detector 40: output unit

50 : 메모리 조절기 60 : 메모리50: memory regulator 60: memory

70 : 컴바이너 80 : 이득 조절기70: Combiner 80: Gain Adjuster

100 : 제1 수신신호처리부 200 : 제n 수신신호처리부100: first received signal processor 200: n-th received signal processor

본 발명은 수신기 및 수신 방법에 관한 것으로, 보다 상세하게는 레이크 컴바이닝을 이용한 안테나 다이버시티 수신기 및 수신 방법에 관한 것이다.The present invention relates to a receiver and a reception method, and more particularly, to an antenna diversity receiver and a reception method using lake combining.

종래 측파대 전송 방식 또는 주파수 분할 전송 방식등에서는 다중 경로 신호 를 분해할 수 있는 방법이 없기 때문에, 신호의 수신 성능을 높이기 위하여 안테나 다이버시티 방법을 사용하였다.In the conventional sideband transmission scheme or the frequency division transmission scheme, since there is no method for decomposing a multipath signal, the antenna diversity method is used to increase the reception performance of the signal.

안테나 다이버시티 수신기는 수신 성능을 높이기 위하여 안테나로 유입되는 복수개의 신호의 파워를 측정하여 신호의 파워가 센 신호를 이용하는 수신기를 말한다. The antenna diversity receiver refers to a receiver that uses a signal having strong power by measuring power of a plurality of signals flowing into the antenna in order to increase reception performance.

그러나 상술한 안테나 다이버시티 수신기는 수신 성능을 일정 수준 이상으로 향상시키기에는 부족한 면이 있다.However, the above-described antenna diversity receiver is insufficient to improve the reception performance to a certain level or more.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 측파대 전송 방식 또는 주파수 분할 전송 방식에서 수신 성능을 향상 시키는 수신기 및 수신 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a receiver and a reception method for improving reception performance in a sideband transmission method or a frequency division transmission method.

상기 목적을 달성하기 위하여, 본 발명은 전송된 신호를 수신하는 적어도 두개 이상의 안테나, 상기 안테나에서 수신된 신호의 주파수와 위상을 일치시키는 적어도 두개 이상의 동기블록, 상기 동기블록에서 일치된 신호의 이득을 측정하여 이득이 되는 신호만을 출력하도록, 출력 여부를 결정하는 적어도 두개 이상의 임계값 탐지기, 상기 동기블록에서 일치된 신호의 동기 패턴을 탐지하여 각 메모리의 쓰기 신호를 발생시키는 적어도 두개 이상의 메모리 조절기, 상기 동기 블록과 임계값 탐지기와 연결되는 적어도 두개 이상의 출력부, 상기 메모리 조절기에 의해 제어되며 데이터가 저장되는 적어도 두개 이상의 메모리부, 상기 적어도 두개 이상의 메모리부에 저장된 데이터가 합해지는 컴바이너, 상기 컴바이너에서 더해진 신호의 이득을 조절하는 이득 조절기를 포함하는 것을 특징으로 하는 신호 수신기를 제공한다.In order to achieve the above object, the present invention provides at least two antennas for receiving the transmitted signal, at least two sync blocks for matching the frequency and phase of the signal received at the antenna, the gain of the matched signal in the sync block At least two or more threshold detectors for determining whether to output the measured and gained signals, and at least two or more memory controllers for detecting a sync pattern of a matched signal in the sync block and generating a write signal for each memory; At least two output units connected to a sync block and a threshold detector, at least two memory units controlled by the memory controller and storing data, a combiner for adding data stored in the at least two memory units, the combiner To adjust the gain of the added signal It provides a signal receiver comprising a gain regulator.

그리고 측파대 전송 방식 또는 주파수 분할 전송 방식으로 전송된 신호를 적어도 둘 이상의 안테나에서 수신하는 단계, 상기 수신된 신호의 주파수 및 위상을 일치시키는 단계, 상기 신호가 이득이 되는지 여부를 판단하는 단계, 상기 이득이 된다고 판단된 신호가 출력되는 단계, 상기 주파수 및 위상이 일치된 수신 신호로부터 동기 패턴을 탐지하여 메모리의 쓰기 신호를 발생시키는 단계, 상기 출력되는 신호를 메모리에 저장하는 단계, 상기 적어도 둘 이상의 메모리에 저장된 신호를 읽고 모두 합하는 단계, 상기 합해진 신호의 이득을 조절하는 단계를 포함하는 것을 특징으로 하는 신호의 수신 방법을 제공한다.And receiving at least two antennas a signal transmitted in a sideband transmission method or a frequency division transmission method, matching frequencies and phases of the received signal, and determining whether the signal is gained. Outputting a signal determined to be a gain, detecting a sync pattern from the received signal in which the frequency and phase match, generating a write signal of a memory, storing the output signal in a memory, the at least two or more A method of receiving a signal, the method comprising: reading and adding all the signals stored in a memory, and adjusting gains of the summed signals.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention that can specifically realize the above object will be described.

도 1은 본 발명에 따른 신호의 수신기를 나타낸다.1 shows a receiver of a signal according to the invention.

도1을 참조하여 설명하면, 본 발명에 따른 신호의 수신기는 적어도 두개 이상의 수신 신호 처리부, 컴바이너(70), 이득 조절기(80)로 구성된다. 상기 적어도 두개 이상의 수신 신호 처리부 중에서 제1 수신 신호 처리부(100)를 살펴보면, 안테나(10), 동기블록(20), 임계값 탐지기(30), 출력부(40), 메모리 조절기(50), 메모리(60)로 구성된다. Referring to FIG. 1, a receiver of a signal according to the present invention includes at least two received signal processing units, a combiner 70, and a gain adjuster 80. Looking at the first received signal processor 100 of the at least two received signal processor, the antenna 10, the sync block 20, the threshold detector 30, the output unit 40, the memory controller 50, memory It consists of 60.

상기 수신기는 측파대 전송 방식 또는 주파수 분할 전송 방식으로 전송된 신호를 수신할 때, 종래 하나의 안테나로 수신하던 것과 달리, 적어도 두개 이상의 안테나에서 신호를 수신하게 된다. 적어도 두개 이상의 안테나 중에서 하나의 안테나에서 수신된 신호의 처리부(100)를 우선 살펴보도록 한다.When the receiver receives a signal transmitted by the sideband transmission method or the frequency division transmission method, unlike the conventional reception with one antenna, the receiver receives the signal from at least two antennas. First, a processing unit 100 of a signal received from one antenna among at least two antennas will be described.

상기 동기 블록(20)은 수신된 신호의 주파수와 위상을 일치시킨다. 본 발명은 수신 신호가 동기 패턴이 있는 경우를 전제한다.The sync block 20 matches the frequency and phase of the received signal. The present invention presupposes that the received signal has a synchronization pattern.

상기 임계값 탐지기(30)는 동기 블록(20)으로부터 받은 신호로부터 이득을 측정하여 이 신호가 컴바이닝에 도움이 되는지 여부를 판단하여, 도움이 되면 출력부(40)로 보내고, 도움이 되지 않는다고 판단되면 출력부(40)의 출력을 영(0)으로 한다. 신호는 전송되는 과정에서 장애물을 만나 부딪히거나, 진로가 휘는 등 신호의 감지 세기가 약해질 수 있는데, 이 경우 잡음비가 높아져서 명확한 신호를 전달 할 수 없게 되므로, 컴바이너에서 합해지지 않도록 하기 위한 것이다. The threshold detector 30 measures the gain from the signal received from the sync block 20 to determine whether this signal is helpful for combining, and if so, sends it to the output 40 and does not help. If it is determined, the output of the output unit 40 is zero. When the signal is transmitted, the signal strength of the signal may be weakened, such as encountering an obstacle or bending a course. In this case, the noise ratio becomes high and the signal cannot be transmitted clearly, so that the combiner does not add the signal. will be.

상기 출력부(40)는 상기 임계값 탐지기(30)에서 이득이 된다고 판단된 신호는 상기 컴바이너(70)로 출력하고, 상기 임계값 탐지기(30)에서 이득이 되지 않는다고 판단된 신호의 경우 영(0)을 출력값으로 한다.The output unit 40 outputs a signal determined to be gained by the threshold detector 30 to the combiner 70, and in the case of a signal determined to be not gained by the threshold detector 30. Zero (0) is the output value.

상기 메모리 조절기(50)는 상기 동기 블록(20)의 출력으로부터 동기 패턴을 탐지하여 각 메모리의 쓰기 신호를 발생시키는데, 이때 첫번째로 탐지되는 경로의 메모리를 기준 메모리로 설정한다. The memory controller 50 detects a sync pattern from the output of the sync block 20 and generates a write signal of each memory. At this time, the memory of the first detected path is set as the reference memory.

상기 메모리(60)는 상기 출력부(40)에서 출력되는 신호를 저장하는 곳으로, 이때 메모리(60)의 길이는 각 경로들 간에 발생할 수 있는 최대 지연 시간을 고려하여 설정한다. 즉, 메로리의 길이는 최대 지연 시간보다는 길도록 설정되어야 한다. 기준 메모리에 저장된 읽지 않은 신호가 일정 양만큼 차면 항상 읽기 신호를 발생시켜 기준 메모리를 포함한 모든 메모리의 신호를 동시에 읽어가고 번지를 증가시킨다. The memory 60 stores a signal output from the output unit 40. The length of the memory 60 is set in consideration of the maximum delay time that may occur between the paths. That is, the length of memory should be set to be longer than the maximum delay time. When the unread signal stored in the reference memory is filled by a certain amount, a read signal is always generated to read the signals of all memories including the reference memory at the same time and increase the address.

상기 컴바이너(70)는 제 1 신호 처리부(100)의 메모리(60) 및 전체 신호 처리부의 각각의 메모리의 신호를 더하는 것이다. 이때 잡음은 랜덤한 신호이므로 평균값이 '0'이되고 신호 세기는 커져서 전체적으로 신호대 잡음비가 커지게 된다. The combiner 70 adds signals from the memory 60 of the first signal processor 100 and the memory of the entire signal processor. In this case, since the noise is a random signal, the average value becomes '0' and the signal strength increases, resulting in a large signal-to-noise ratio.

상기 이득 조절기(80)는 상기 컴바이너(70)에서 더해진 신호들의 이득을 조정하는 것이다. 이득의 조정은 컴바이닝에서 사용된 경로의 수만큼 나누어 주는 간단한 방법을 사용할 수 있고, 또는 각 경로의 신호 세기를 측정하여 각 신호의 세기에 따라 다른 비율로 나누어 주는 방법을 사용할 수도 있다. The gain adjuster 80 adjusts the gain of the signals added by the combiner 70. The gain can be adjusted by a simple method of dividing the number of paths used in combining, or by measuring the signal strength of each path and dividing it by a different ratio according to the strength of each signal.

상기 이득 조절기에서 조정된 신호는 에러 정정 블록의 입력으로 사용된다. The signal adjusted in the gain adjuster is used as the input of the error correction block.

신호의 수신 방법을 살펴보면, 측파대 전송 방식 또는 주파수 분할 전송 방식으로 전송된 신호를 적어도 둘 이상의 안테나에서 수신하는 단계, 상기 수신된 신호의 주파수 및 위상을 일치시키는 단계, 상기 신호가 이득이 되는지 여부를 판단하는 단계, 상기 이득이 된다고 판단된 신호가 출력되는 단계, 상기 주파수 및 위상이 일치된 수신 신호로부터 동기 패턴을 탐지하여 메모리의 쓰기 신호를 발생시키는 단계, 상기 출력되는 신호를 메모리에 저장하는 단계, 상기 적어도 둘 이상 의 메모리에 저장된 신호를 읽어서 모두 합하는 단계, 상기 합해진 신호의 이득을 조절하는 단계로 구성된다. Looking at the method of receiving a signal, receiving a signal transmitted in a sideband transmission method or a frequency division transmission method at least two antennas, matching the frequency and phase of the received signal, whether the signal is a gain Determining a gain; outputting a signal determined to be a gain; detecting a sync pattern from a received signal having a frequency and phase match, generating a write signal of a memory, and storing the output signal in a memory And reading and adding all the signals stored in the at least two memories, and adjusting the gain of the summed signals.

측파대 전송 방식의 예로는 잔류 측파대 (vestigial sideband : VSB) 방식을 들수 있고, 주파수 분할 전송 방식의 예로는 직교 주파수 분할 다중(orthogonal frequency division multiplexing : OFDM)방식을 들수 있다.An example of a sideband transmission method is a vestigial sideband (VSB) method, and an example of a frequency division transmission method is an orthogonal frequency division multiplexing (OFDM) method.

상기 신호가 이득이 되는지 여부를 판단하는 단계는 신호대 잡음비를 고려하여 판단한다. The step of determining whether the signal is a gain is determined in consideration of the signal-to-noise ratio.

도 2 및 도 3 는 신호를 읽고 쓰는 방법의 일실시예를 나타낸다. 도2를 참조하여 메모리의 구조를 살펴보면, 메모리의 길이는 최대 지연 시간의 2배로 하고, 첫번째로 탐지되는 메모리를 기준 신호로 설정한다.2 and 3 illustrate one embodiment of a method for reading and writing signals. Referring to FIG. 2, the memory structure is set to twice the maximum delay time, and the first detected memory is set as a reference signal.

도3을 참조하여 상기 신호를 메모리에 저장하고 읽어내는 단계의 일실시예를 설명하면, 기준 메모리에 저장된 읽지 않은 신호가 일정 양만큼 차면,즉 메모리 풀(full)이 되면, 항상 읽기 신호를 발생시켜 기준 메모리를 포함한 모든 메모리의 신호를 동시에 읽어가고 번지를 증가시킨다. 이러한 방법으로 메모리에 신호를 쓰고 읽게 된다. Referring to FIG. 3, an embodiment of storing and reading the signal in a memory will be described. When an unread signal stored in a reference memory is filled by a predetermined amount, that is, when the memory becomes full, a read signal is always generated. Reads all the memory signals including the reference memory at the same time and increases the address. In this way, signals are written to and read from memory.

도 4는 메모리 읽고 쓰는 순서도를 나타낸다. 도4를 참조하여 설명하면, 파워 온이 되어 시작되면, 동기 신호를 탐지하고(s41), 상기 동기 신호가 탐지되면 메모리에 쓰고, 쓰기 번지를 1증가시킨다(s42). 상기 메모리의 메모리 풀(full)이 발생하면(s43), 메모리로부터 읽기를 수행하고, 읽기 번지를 1증가시킨다(s44). 4 shows a flow chart of memory reading and writing. Referring to FIG. 4, when the power-on is started, the synchronization signal is detected (s41). When the synchronization signal is detected, the synchronization signal is written to the memory and the write address is increased by one (s42). When a memory full of the memory occurs (s43), a read from the memory is performed, and the read address is increased by 1 (s44).

본 발명은 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있 는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가진 자에 의해 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다.The present invention is not limited to the above-described embodiments, and can be modified by those skilled in the art as can be seen from the appended claims, and such variations are within the scope of the present invention. .

상기에서 설명한 본 발명에 따른 신호의 수신기 및 수신 방법의 효과를 설명하면 다음과 같다. The effects of the receiver and the reception method of the signal according to the present invention described above are as follows.

본 발명에 의하면 잡음 성분은 억제하고 사용 가능한 모든 신호 성분을 이용하여 신호 세기를 높여줌으로써 신호 성분대 잡음비를 높여 수신 성능을 향상시킨 수 있다.According to the present invention, the noise component is suppressed and the signal strength is increased by using all available signal components to increase the signal component-to-noise ratio, thereby improving reception performance.

Claims

At least two antennas for receiving a signal transmitted in a sideband transmission scheme or a frequency division transmission scheme;

At least two sync blocks for matching phase and frequency of a signal received at the antenna;

At least two threshold detectors for determining whether to output the signal by measuring the gain of the matched signal in the sync block and determining whether the signal is a gain signal;

At least two memory controllers for detecting a sync pattern of a matched signal in the sync block and generating a write signal of each memory;

At least two outputs connected to the sync block and a threshold detector;

At least two memory units controlled by the memory controller and storing data;

A combiner for adding data stored in the at least two memory units;

And a gain adjuster for adjusting a gain of the signal added by the combiner.

delete

The method of claim 1,

And the threshold detector measures the gain of the signal matched in the sync block and sets the output of the output to zero if it is determined that the gain is not gained.

The method of claim 1,

And the memory controller sets a memory of a path detected first when the write signal of the memory is generated as a reference memory.

The method of claim 1,

And the length of the memory unit is longer than the maximum delay time that can occur between the respective paths.

The method of claim 1,

And a error correction unit coupled to the gain adjuster.

Receiving at least two antennas a signal transmitted in a sideband transmission scheme or a frequency division transmission scheme;

Matching the frequency and phase of the received signal;

Determining whether the signal is gaining;

Outputting a signal determined to be the gain;

Detecting a sync pattern from the received signal having the same frequency and phase and generating a write signal of a memory;

Storing the output signal in at least two memories;

Reading and summing all the signals stored in the at least two memories;

And adjusting the gain of the summed signal.

The method of claim 7, wherein

And determining the gain of the signal to determine that the gain does not result in zero output.

The method of claim 7, wherein

And setting a memory of a path detected first in the step of generating a write signal of the memory as a reference memory.

The method of claim 9,

And when the unread signal stored in the reference memory is filled by a predetermined amount, generating a read signal to simultaneously read the signals of all memories including the reference memory and increasing the address.