KR100746612B1 - Method for fabricating trench of recess channel in semiconductor device - Google Patents

Method for fabricating trench of recess channel in semiconductor device Download PDF

Info

Publication number
KR100746612B1
KR100746612B1 KR1020050135389A KR20050135389A KR100746612B1 KR 100746612 B1 KR100746612 B1 KR 100746612B1 KR 1020050135389 A KR1020050135389 A KR 1020050135389A KR 20050135389 A KR20050135389 A KR 20050135389A KR 100746612 B1 KR100746612 B1 KR 100746612B1
Authority
KR
South Korea
Prior art keywords
trench
forming
nitride film
film
channel
Prior art date
Application number
KR1020050135389A
Other languages
Korean (ko)
Other versions
KR20070071699A (en
Inventor
이진열
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050135389A priority Critical patent/KR100746612B1/en
Publication of KR20070071699A publication Critical patent/KR20070071699A/en
Application granted granted Critical
Publication of KR100746612B1 publication Critical patent/KR100746612B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location

Abstract

본 발명의 반도체 소자의 리세스 채널용 트렌치 형성방법은, 반도체 기판상에 상기 반도체 기판의 제1 영역을 노출하는 하드마스크막패턴 및 패드산화막패턴을 형성하는 단계; 하드마스크막패턴 및 패드산화막패턴을 마스크로 한 제1 식각공정을 진행하여 제1 트렌치를 형성하는 단계; 하드마스크막패턴을 마스크로 한 제1 식각공정을 진행하여 제1 트렌치를 형성하는 단계; 제1 트렌치 상에 치밀화된 질화막을 형성하는 단계; 치밀화된 질화막을 배리어막으로 한 제2 식각공정으로 제1 트렌치 하단부에 구형의 제2 트렌치를 형성하여, 제1 트렌치 및 제2 트렌치로 이루어지는 벌브 타입의 리세스 채널용 트렌치를 형성하는 단계; 및 치밀화된 질화막을 제거하는 단계를 포함한다.A trench channel trench formation method of a semiconductor device according to the present invention may include forming a hard mask film pattern and a pad oxide film pattern exposing a first region of the semiconductor substrate on a semiconductor substrate; Forming a first trench by performing a first etching process using the hard mask pattern and the pad oxide layer pattern as a mask; Forming a first trench by performing a first etching process using the hard mask layer pattern as a mask; Forming a densified nitride film on the first trench; Forming a bulb-type recess channel trench formed of a first trench and a second trench by forming a spherical second trench at a lower end of the first trench by a second etching process using the densified nitride film as a barrier film; And removing the densified nitride film.

벌브, 트렌치, 질화막 Bulb, Trench, Nitride

Description

반도체 소자의 리세스 채널용 트렌치 형성방법{Method for fabricating trench of recess channel in semiconductor device}Method for fabricating trench of recess channel in semiconductor device

도 1a 내지 도 1e는 종래 기술에 따른 리세스 채널을 가지는 반도체 소자의 형성방법을 설명하기 위해 나타내보인 도면들이다.1A to 1E are views illustrating a method of forming a semiconductor device having a recess channel according to the prior art.

도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 리세스 채널용 트렌치 형성방법을 설명하기 위해 나타내보인 도면들이다.2A to 2G are views illustrating a method for forming a trench for a recess channel in a semiconductor device according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

200 : 반도체 기판 212 : 제1 트렌치200 semiconductor substrate 212 first trench

214 : 치밀화된 질화막 216 : 벌브 타입의 리세스 채널용 트렌치214: densified nitride film 216: bulb type trench channel trench

본 발명은 반도체 소자의 제조방법에 관한 것으로서, 보다 상세하게는 반도체 소자의 리세스 채널용 트렌치 형성방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a trench for a recess channel of a semiconductor device.

최근 집적회로 반도체소자의 집적도가 증가하고 디자인 룰(design rule)이 급격하게 감소함에 따라 트랜지스터의 안정적인 동작을 확보하는데 어려움이 증대되고 있다. 예컨대 게이트의 폭이 감소되어 트랜지스터의 단채널화가 급격하게 진 행되고 있으며, 이에 따라 단채널효과(short channel effect)가 빈번하게 발생하고 있다. 상기 단채널효과로 인하여, 트랜지스터의 소스와 드레인 사이의 펀치스루(punch-through)가 심각하게 발생되고 있으며, 이러한 펀치스루는 소자의 오동작의 주요원인으로 인식되고 있다. 따라서 최근 단채널효과의 극복을 위해서 디자인 룰의 증가 없이 채널의 길이를 보다 더 확보하는 방법들이 다양하게 연구되고 있다. 특히 제한된 게이트선폭에 대해 채널의 길이를 보다 확장시켜 주는 구조로서, 2단계의 식각공정을 이용하여 벌브 타입(bulb type)의 리세스채널을 갖는 반도체소자를 형성하여 채널의 길이를 보다 연장시키려는 시도가 이루어지고 있다. Recently, as the degree of integration of integrated circuit semiconductor devices has increased and design rules have sharply decreased, it is increasingly difficult to secure stable operation of transistors. For example, the shortening of transistors is rapidly progressed due to the decrease in the width of the gate, and thus, short channel effects frequently occur. Due to the short channel effect, punch-through between the source and the drain of the transistor is seriously generated, which is recognized as a major cause of malfunction of the device. Therefore, in order to overcome the short channel effect, various methods for securing channel lengths without increasing design rules have been studied in various ways. In particular, as a structure that extends the channel length for a limited gate line width, an attempt is made to extend the channel length by forming a semiconductor device having a bulb type recess channel using a two-step etching process. Is being done.

도 1a 내지 도 1e는 종래 기술에 따른 리세스 채널을 가지는 반도체 소자의 제조방법을 설명하기 위해 나타내보인 도면들이다.1A to 1E are views illustrating a method of manufacturing a semiconductor device having a recess channel according to the prior art.

먼저 도 1a를 참조하면, 비록 도면에 도시하지는 않았지만, 반도체 기판(100) 위에 패드산화막 및 패드질화막 순차적으로 적층하고, 패드질화막 및 패드산화막을 선택적으로 제거하여 반도체 기판(100)의 소자분리영역을 노출시키는 패드산화막패턴 및 패드질화막패턴을 형성한다. 계속해서 반도체 기판(100)의 노출부분에 대한 식각공정을 수행하여 일정 깊이를 갖는 트렌치를 형성한다. 다음에 트렌치가 매립되도록 전면에 절연막을 형성하고, 평탄화공정을 수행한 후 패드질화막패턴 및 패드산화막패턴을 순차적으로 제거하여 반도체 기판(100)의 소자분리영역을 정의하는 트렌치 소자분리막(102)을 형성한다. Referring first to FIG. 1A, although not shown in the drawing, the pad oxide film and the pad nitride film are sequentially stacked on the semiconductor substrate 100, and the pad nitride film and the pad oxide film are selectively removed to remove the device isolation region of the semiconductor substrate 100. The pad oxide film pattern and the pad nitride film pattern to be exposed are formed. Subsequently, an etching process is performed on the exposed portion of the semiconductor substrate 100 to form a trench having a predetermined depth. Next, an insulating film is formed on the entire surface to fill the trench, and the planarization process is performed to sequentially remove the pad nitride film pattern and the pad oxide film pattern to form the trench isolation film 102 defining the device isolation region of the semiconductor substrate 100. Form.

다음에 도 1b를 참조하면, 반도체 기판(100) 상에 버퍼산화막(104)을 형성하고, 상기 버퍼산화막(104) 위에 하드마스크막(106)으로서 폴리실리콘막을 형성한 다. 계속해서 상기 하드마스크막(106) 위에 감광막을 도포 및 패터닝하여 벌브 타입의 리세스 채널용 트렌치가 형성될 영역을 정의하는 감광막 패턴(108)을 형성한다. Next, referring to FIG. 1B, a buffer oxide film 104 is formed on the semiconductor substrate 100, and a polysilicon film is formed as the hard mask film 106 on the buffer oxide film 104. Subsequently, a photoresist film is coated and patterned on the hard mask film 106 to form a photoresist pattern 108 that defines a region in which a bulb type trench channel trench is to be formed.

다음에 도 1c를 참조하면, 상기 감광막 패턴(108)을 마스크로 하드마스크막(106)을 식각하여 반도체 기판(100)의 소정 영역을 노출시키는 하드마스크막 패턴(110)을 형성하고, 상기 하드마스크막 패턴(110)을 마스크로 한 제1 식각공정을 실시하여 반도체 기판(100) 상에 제1 트렌치(112)를 형성한 후, 하드마스크막 패턴(110)은 제거한다. 여기서 제1 트렌치(112)는 벌브 타입의 리세스 채널용 트렌치의 목(neck)부분에 해당한다.Next, referring to FIG. 1C, the hard mask layer 106 is etched using the photoresist layer pattern 108 as a mask to form a hard mask layer pattern 110 exposing a predetermined region of the semiconductor substrate 100. After the first trench 112 is formed on the semiconductor substrate 100 by performing a first etching process using the mask layer pattern 110 as a mask, the hard mask layer pattern 110 is removed. Herein, the first trench 112 corresponds to a neck portion of the bulb type trench channel trench.

다음에 도 1d를 참조하면, 제1 트렌치(112)를 포함하는 반도체 기판(100) 전면에 배리어막으로서 산화막(114)을 형성한다. 여기서 산화막(114)은 후속 벌브 타입의 리세스 채널용 트렌치를 형성하기 위한 제2 식각공정에서 반도체 기판(100)이 과도식각되는 것을 방지하는 역할을 하며, 고온산화막(HTO; High Temperature Oxidation) 또는 TEOS(Tetra Ethyl Ortho Silicate) 산화막을 이용할 수 있다. Next, referring to FIG. 1D, an oxide film 114 is formed as a barrier film over the entire surface of the semiconductor substrate 100 including the first trenches 112. Here, the oxide film 114 serves to prevent overetching of the semiconductor substrate 100 in a second etching process for forming a trench for trench channels of a subsequent bulb type, and may include high temperature oxide (HTO) or TEOS (Tetra Ethyl Ortho Silicate) oxide film can be used.

다음에 도 1e를 참조하면, 제1 트렌치(112) 상에 산화막(114)을 마스크로 한 제2 식각공정을 진행하여 하단부가 구(bulb)형태로 이루어지는 벌브 타입의 리세스 채널용 트렌치(116)를 형성한다. 그리고 산화막(114)은 제거한다. 이때, 제2 식각공정은 건식식각방법을 이용하여 등방성식각(isotropic etch)으로 진행할 수 있다. 이와 같이 식각공정을 2단계로 나누어 진행하면, 이후 형성되는 게이트의 선폭(CD; Critical Dimension)은 동일하게 유지하면서 리세스 채널용 트렌치의 하단부가 구 (bulb) 형태로 채널이 형성되면서 유효 채널길이가 증가하는 효과를 얻을 수 있다. 다음에 도면에 도시하지는 않았지만, 상기 벌브 타입의 리세스 채널용 트렌치(116)와 중첩하도록 게이트산화막패턴, 게이트전극 및 하드마스크막패턴이 순차적으로 적층된 구조로 이루어진 게이트 스택을 형성한다. Next, referring to FIG. 1E, a bulb type recess channel trench 116 having a lower end portion having a bulb shape by performing a second etching process using the oxide film 114 as a mask on the first trench 112 is performed. ). The oxide film 114 is removed. In this case, the second etching process may be performed by isotropic etching using a dry etching method. In this way, if the etching process is divided into two stages, the effective channel length is formed by forming a channel in the shape of a bulb at the lower end of the recess channel trench while maintaining the same critical dimension (CD) of the gate to be formed later. Can increase the effect. Next, although not shown in the drawings, a gate stack having a structure in which a gate oxide pattern, a gate electrode, and a hard mask layer pattern are sequentially stacked so as to overlap with the bulb type recess channel trench 116 is formed.

한편, 제1 트렌치(112)의 깊이를 깊게 형성할수록 제2 식각공정에서 배리어막 역할을 하는 산화막(114)이 두껍게 증착되면서 제2 식각공정의 등방성식각을 진행할 때 상당한 부담으로 작용한다. 특히, 산화막(114)의 스텝커버리지가 취약할 경우, 제1 트렌치(112)의 상단부 영역(A)에 산화막(114)이 두껍게 쌓이는 오버행(overhang) 현상이 나타나 제2 식각공정에서 구(bulb) 형상의 프로파일(profile)을 형성할 수 없게 된다. On the other hand, as the depth of the first trenches 112 is deeply formed, the oxide layer 114 serving as a barrier layer is deposited thicker in the second etching process, and therefore, it acts as a significant burden when the isotropic etching of the second etching process is performed. In particular, when the step coverage of the oxide film 114 is weak, an overhang phenomenon in which the oxide film 114 is thickly accumulated in the upper region A of the first trench 112 may occur, resulting in a bulb in the second etching process. It is not possible to form a profile of the shape.

본 발명이 이루고자 하는 기술적 과제는, 벌브 타입의 리세스 채널용 트렌치 형성시 산화막의 스텝 커버리지와 트렌치 깊이에 영향을 받는 등방성식각의 어려움을 개선할 수 있는 반도체 소자의 리세스 채널용 트렌치 형성방법을 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a trench channel trench formation method of a semiconductor device which can improve the difficulty of isotropic etching affected by the step coverage and the trench depth of an oxide layer when forming a trench type trench channel trench. To provide.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 리세스 채널용 트렌치 형성방법은, 반도체 기판상에 상기 반도체 기판의 제1 영역을 노출하는 하드마스크막패턴 및 패드산화막패턴을 형성하는 단계; 상기 하드마스크막패턴 및 패드산화막패턴을 마스크로 한 제1 식각공정을 진행하여 제1 트렌치를 형성 하는 단계; 상기 하드마스크막패턴을 마스크로 한 제1 식각공정을 진행하여 제1 트렌치를 형성하는 단계; 상기 제1 트렌치 상에 치밀화된 질화막을 형성하는 단계; 상기 치밀화된 질화막을 배리어막으로 한 제2 식각공정으로 상기 제1 트렌치 하단부에 구형의 제2 트렌치를 형성하여, 상기 제1 트렌치 및 제2 트렌치로 이루어지는 벌브 타입의 리세스 채널용 트렌치를 형성하는 단계; 및 상기 치밀화된 질화막을 제거하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, a method of forming a trench for a recess channel in a semiconductor device according to the present invention includes forming a hard mask film pattern and a pad oxide film pattern exposing a first region of the semiconductor substrate on a semiconductor substrate. ; Forming a first trench by performing a first etching process using the hard mask layer pattern and the pad oxide layer pattern as a mask; Forming a first trench by performing a first etching process using the hard mask pattern as a mask; Forming a densified nitride film on the first trenches; Forming a spherical second trench at a lower end of the first trench by a second etching process using the densified nitride film as a barrier film to form a bulb type trench channel trench formed of the first trench and the second trench; step; And removing the densified nitride film.

본 발명에 있어서, 상기 하드마스크막 패턴은 폴리실리콘으로 이루어질 수 있다.In the present invention, the hard mask film pattern may be made of polysilicon.

상기 제1 트렌치는 600-1200Å의 깊이로 형성할 수 있다.The first trench may be formed to a depth of 600-1200Å.

상기 치밀화된 질화막은, 750-850℃의 온도에서 분위기가스로 암모니아(NH3) 가스를 공급하는 질화공정을 3-5시간동안 진행하여 형성하는 것이 바람직하다.The densified nitride film is preferably formed by performing a nitriding process for supplying ammonia (NH 3 ) gas to the atmosphere gas at a temperature of 750-850 ° C. for 3-5 hours.

상기 치밀화된 질화막을 형성하는 단계는, 상기 제1 트렌치 상에 질화공정을 실시하는 단계; 및 상기 제1 트렌치 상에 질화막을 증착하는 단계를 포함하는 것이 바람직하다.The forming of the densified nitride film may include: performing a nitriding process on the first trenches; And depositing a nitride film on the first trench.

상기 제2 식각공정은 등방성식각을 이용할 수 있고, 상기 구형의 제2 트렌치는, 상기 제1 트렌치 바닥으로부터 400-800Å의 깊이로 형성할 수 있다.The second etching process may use isotropic etching, and the spherical second trench may be formed to a depth of 400-800 mm from the bottom of the first trench.

상기 질화막을 제거하는 단계는, 상기 질화막을 산화시키는 단계; 및 HF 용액을 포함하는 세정용액을 이용하여 상기 질화막을 제거하는 단계를 포함하는 것이 바람직하다.Removing the nitride film may include oxidizing the nitride film; And removing the nitride film by using a cleaning solution including an HF solution.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification.

도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 리세스 채널용 트렌치 형성방법을 설명하기 위하여 나타내 보인 도면들이다.2A to 2G are views illustrating a method of forming a trench for a recess channel in a semiconductor device according to the present invention.

먼저 도 2a를 참조하면, 반도체 기판(200) 상에 상기 반도체 기판(200)의 소자분리영역을 노출시키는 패드산화막(204) 및 패드질화막(미도시함)을 형성한다. 계속해서 반도체 기판(200)의 노출부분에 대한 식각공정을 수행하여 일정 깊이를 갖는 트렌치를 형성한다. 다음에 트렌치가 매립되도록 전면에 절연막을 형성하고, 평탄화공정을 수행한 후 패드질화막을 제거하여 반도체 기판(200)의 소자분리영역을 정의하는 트렌치 소자분리막(202)을 형성한다.First, referring to FIG. 2A, a pad oxide film 204 and a pad nitride film (not shown) are formed on the semiconductor substrate 200 to expose the device isolation region of the semiconductor substrate 200. Subsequently, an etching process is performed on the exposed portion of the semiconductor substrate 200 to form a trench having a predetermined depth. Next, an insulating film is formed on the entire surface to fill the trench, and after the planarization process, the pad nitride film is removed to form the trench isolation film 202 that defines the device isolation region of the semiconductor substrate 200.

다음에 도 2b를 참조하면, 패드산화막(204) 위에 하드마스크막(206)을 형성한다. 계속해서 하드마스크막(206) 위에 감광막을 도포 및 패터닝하여 하드마스크막(206)의 소정영역을 노출시키는 감광막 패턴(208)을 형성한다. 여기서 하드마스크막(206)은 폴리실리콘막으로 600-1000Å의 두께를 갖도록 형성한다. Next, referring to FIG. 2B, a hard mask film 206 is formed over the pad oxide film 204. Subsequently, a photoresist film is applied and patterned on the hard mask film 206 to form a photoresist pattern 208 that exposes a predetermined region of the hard mask film 206. In this case, the hard mask film 206 is formed of a polysilicon film having a thickness of 600-1000 GPa.

다음에 도 2c를 참조하면, 상기 감광막 패턴(208)을 마스크로 하드마스크막(206) 및 패드산화막(204)을 식각하여 반도체 기판(100)의 제1 영역(미도시함)을 노출시키는 하드마스크막 패턴(210) 및 패드산화막패턴(205)을 형성한다. 계속해서 하드마스크막 패턴(210) 및 패드산화막패턴(205)을 마스크로 한 제1 식각공정을 실시하여 반도체 기판(200) 상에 제1 트렌치(212)를 형성한 후, 하드마스크막 패턴(210)은 제거한다. 여기서 제1 트렌치(212)는 벌브(bulb) 타입의 리세스 채널용 트렌치의 목(neck)부분에 해당하며, 600-1200Å의 깊이를 갖도록 형성한다. Next, referring to FIG. 2C, the hard mask layer 206 and the pad oxide layer 204 may be etched using the photoresist pattern 208 as a mask to expose a first region (not shown) of the semiconductor substrate 100. The mask film pattern 210 and the pad oxide film pattern 205 are formed. Subsequently, a first etching process using the hard mask film pattern 210 and the pad oxide film pattern 205 as a mask is performed to form the first trenches 212 on the semiconductor substrate 200, and then the hard mask film pattern ( 210 is removed. Here, the first trenches 212 correspond to neck portions of the bulb channel trenches, and are formed to have a depth of 600-1200 Å.

한편, 종래 기술에서는 제1 트렌치(112)의 깊이를 깊게 형성할수록 이후 진행하는 제2 식각공정에서 배리어막 역할을 하는 산화막(114)이 두껍게 증착되면서 제2 식각공정의 등방성 식각시 부담으로 작용하였다.(도 1참조). 특히, 산화막(114)의 스텝커버리지(step coverage)가 취약할 경우, 제1 트렌치의 상단부 영역(A)에 산화막이 두껍게 쌓이는 오버행(overhang) 현상이 나타나 제2 식각공정에서 구(bulb) 형상의 프로파일(profile)을 형성할 수 없게 되는 문제가 있었다. 이에 따라 본 발명에서는 배리어막 형성물질을 개선하여 최적의 벌브 타입의 리세스 채널용 트렌치 프로파일을 형성하고자 한다. Meanwhile, in the related art, as the depth of the first trench 112 is deeply formed, the oxide layer 114 serving as a barrier layer is deposited thicker in the second etching process, which acts as a burden during isotropic etching of the second etching process. (See Figure 1). In particular, when the step coverage of the oxide film 114 is weak, an overhang phenomenon in which the oxide film is thickly accumulated in the upper region A of the first trench is formed, and thus, a bulb-like shape is formed in the second etching process. There was a problem that a profile could not be formed. Accordingly, in the present invention, the barrier film forming material is improved to form an optimal bulb type trench profile for the recess channel.

이를 위해 도 2d를 참조하면, 제1 트렌치(212)를 포함하는 반도체 기판(200) 전면에 고온의 질화공정을 진행하여 식각배리어막으로서 치밀화된 질화막(214)을 형성한다. 여기서 질화막(214)은 후속 제2 식각공정에서 반도체 기판(200)이 과도하게 식각되는 것을 방지하는 역할을 하며, 30-50Å의 두께로 형성하는 것이 바람직하다.For this purpose, referring to FIG. 2D, a high temperature nitriding process is performed on the entire surface of the semiconductor substrate 200 including the first trenches 212 to form a densified nitride film 214 as an etch barrier film. In this case, the nitride film 214 serves to prevent the semiconductor substrate 200 from being excessively etched in a subsequent second etching process, and preferably, the nitride film 214 is formed to have a thickness of 30 to 50 kPa.

여기서 질화막(214)은 치밀화된 막질 형성을 위해 고온, 예를 들어 750-850℃의 온도에서 분위기 가스로 암모니아(NH3)가스를 공급하는 질화공정을 3-5시간 진 행한다. 이때, 제1 트렌치(212) 상부의 패드산화막패턴(SiO2)(205) 및 제1 트렌치(212) 측면에 인접하는 반도체 기판(200)의 실리콘(Si)성분과 분위기 가스로 공급하는 암모니아(NH3)의 질소(nitrogen)성분이 화학적 반응을 일으키면서 질화막(214)을 형성하며, 고온, 예를 들어 750-850℃의 온도에서 열처리를 진행하면서 더욱 치밀화한다. 이렇게 고온에서 치밀화된 질화막(214)은 종래 기술에서 배리어막을 산화막으로 형성할 경우 발생하는 제1 트렌치의 상단부 영역에 산화막이 두껍게 쌓이는 오버행(overhang) 현상을 방지할 수 있다. 또한, 산화막보다 향상된 식각 선택비를 얻을 수 있다. 이때, 상기 질화막(214)은 암모니아(NH3)가스를 공급하는 질화공정을 진행한 후, 제1 트렌치(212) 상에 화학적기상증착(CVD; Chemical Vapor Deposition)방법을 이용하여 질화막을 증착할 수도 있다.In this case, the nitride film 214 undergoes a nitriding process of supplying ammonia (NH 3 ) gas as an atmospheric gas at a high temperature, for example, 750-850 ° C., for 3-5 hours to form densified film quality. At this time, the pad oxide film pattern (SiO 2 ) 205 on the first trench 212 and the ammonia (Si) component of the semiconductor substrate 200 adjacent to the side surface of the first trench 212 and the ammonia supplied to the atmosphere gas ( Nitrogen component of NH 3 ) forms a nitride film 214 while causing a chemical reaction, and further densifies while performing heat treatment at a high temperature, for example, 750-850 ° C. The nitride film 214 densified at such a high temperature can prevent an overhang phenomenon in which an oxide film is thickly accumulated in the upper region of the first trench that occurs when the barrier film is formed as an oxide film in the related art. In addition, it is possible to obtain an improved etching selectivity than the oxide film. In this case, the nitride film 214 performs a nitriding process for supplying ammonia (NH 3 ) gas, and then deposits a nitride film on the first trenches 212 using a chemical vapor deposition (CVD) method. It may be.

다음에 도 2e를 참조하면, 질화막(214)을 배리어막으로 한 제2 식각공정을 진행하여 제1 트렌치(212) 하단부에 구형의 제2 트렌치(216)를 형성하여, 제1 트렌치(212) 및 구형의 제2 트렌치(216)로 이루어지는 벌브 타입의 리세스 채널용 트렌치(218)를 형성한다. 여기서 구형의 제2 트렌치(216)는 상기 제1 트렌치(212)의 바닥으로부터 400-800Å의 깊이를 갖도록 형성하는 것이 바람직하다. 여기서 제2 식각공정은 모든 방향으로 똑같은 속도로 식각되어 식각 후 곡면을 가지는 등방성 식각(isotropic etch)으로 진행한다. 이때, 질화막(214)은 고온에서 매우 치밀한 상태로 형성되어 지므로 종래의 산화막보다 높은 식각 선택비를 얻을 수 있어 소자에서 요구하는 구(bulb) 형상을 얻기 위한 안정적인 등방성 식각 마진을 개선할 수 있다. 즉, 식각 선택비를 이용하여 구(bulb)의 크기 및 깊이를 조절할 수 있다. 또한 등방성 식각을 진행하는 동안, 질화막(214)이 배리어 역할을 하여 벌브 타입의 리세스 채널용 트렌치(218) 측면이 과도하게 식각됨으로써 발생할 수 있는 반도체 기판(200)의 손상을 방지할 수 있어 소자의 특성이 균일해진다. Next, referring to FIG. 2E, a second etching process using the nitride film 214 as a barrier film is performed to form a spherical second trench 216 at the lower end of the first trench 212, thereby forming the first trench 212. And a bulb type trench channel trench 218 consisting of a spherical second trench 216. The spherical second trench 216 is preferably formed to have a depth of 400-800 mm from the bottom of the first trench 212. Here, the second etching process is etched at the same speed in all directions and proceeds to isotropic etching having a curved surface after etching. In this case, since the nitride film 214 is formed in a very dense state at a high temperature, it is possible to obtain an etching selectivity higher than that of the conventional oxide film, thereby improving stable isotropic etching margin for obtaining a bulb shape required by the device. That is, the size and depth of the bulb can be adjusted by using the etching selectivity. In addition, during the isotropic etching process, the nitride film 214 serves as a barrier to prevent damage to the semiconductor substrate 200 that may be caused by excessive etching of the side surface of the trench channel trench 218 of the bulb type. Becomes uniform.

다음에 도 2f를 참조하면, 벌브 타입의 리세스 채널용 트렌치(218)상에 남아 있는 잔류 질화막(214)을 제거하기 위해 세정공정을 진행한다. 세정공정은 먼저 플라즈마를 이용한 LET(Light Etch Treatment)를 7-15초 동안 실시하여 잔류 질화막(214)을 산화시킨다. 그 다음에 FN 세정공정, 예컨대 HF 용액 또는 BOE(HF+NH4F)용액을 이용한 세정 후에 SC-1(NH4OH:H2O2:H2O)용액을 이용하는 세정공정을 100-150초 동안 진행하여 패드산화막패턴(205) 및 산화된 잔류 질화막(214)을 제거한다. 그리고 도면에 도시하지는 않았지만, 벌브 타입의 리세스 채널용 트렌치(218)를 포함하는 반도체 기판(200) 상에 스크린 산화막을 40-60Å의 두께로 형성한다. 다음에 스크린 산화막을 이온주입마스크로 하여 통상의 웰 이온주입 및 채널이온주입을 수행한 후 스크린 산화막은 제거한다.Next, referring to FIG. 2F, a cleaning process is performed to remove the residual nitride film 214 remaining on the bulb type recess channel trench 218. In the cleaning process, LET (Light Etch Treatment) using plasma is first performed for 7-15 seconds to oxidize the residual nitride film 214. Then a 100-150 FN cleaning step, such as a HF solution or a BOE (HF + NH 4 F) solution followed by a SC-1 (NH 4 OH: H 2 O 2 : H 2 O) solution, was used. After proceeding for a second, the pad oxide film pattern 205 and the oxidized residual nitride film 214 are removed. Although not shown in the figure, a screen oxide film is formed on the semiconductor substrate 200 including the trench type trench channel 218 of the bulb type to a thickness of 40-60 Å. Next, after performing normal well ion implantation and channel ion implantation using the screen oxide film as an ion implantation mask, the screen oxide film is removed.

다음에 도 2g를 참조하면, 벌브 타입의 리세스 채널용 트렌치(218) 상에 게이트 절연막(220)을 포함하는 게이트 스택(228)을 형성한다. 여기서 게이트 스택(228)은 도전막패턴(222), 금속막패턴(224) 및 하드마스크막 패턴(226)을 포함하여 형성할 수 있다. Next, referring to FIG. 2G, a gate stack 228 including a gate insulating layer 220 is formed on the bulb type trench channel trench 218. The gate stack 228 may include a conductive film pattern 222, a metal film pattern 224, and a hard mask film pattern 226.

본 발명은 2 단계로 식각공정을 이용하여 벌브 타입의 리세스 채널용 트렌치 를 형성할 경우, 반도체 기판이 과도하게 식각되는 것을 방지하는 배리어막을 고온에서 치밀화된 질화막으로 형성하여 종래 기술에서 배리어막을 산화막으로 형성시 발생하는 오버행 현상을 방지할 수 있다. 또한, 산화막보다 높은 식각 선택비를 얻을 수 있어 소자에서 요구하는 구(bulb) 형상을 얻기 위한 안정적인 등방성 식각 마진을 개선하여 최적의 벌브 타입의 리세스 채널용 트렌치를 형성할 수 있다.According to the present invention, when forming a trench type trench channel trench using an etching process in two steps, a barrier film that prevents the semiconductor substrate from being excessively etched is formed of a densified nitride film at a high temperature to form an oxide film in the prior art. It is possible to prevent the overhang phenomenon occurring during formation. In addition, since the etching selectivity higher than that of the oxide film can be obtained, an stable isotropic etching margin for obtaining a bulb shape required by the device can be improved to form an optimal bulb type trench channel trench.

지금까지 설명한 바와 같이, 본 발명에 따른 반도체 소자의 리세스 채널용 트렌치 형성방법에 의하면, 벌브 타입의 리세스 채널용 트렌치 형성시 배리어막을 고온에서 치밀화된 질화막으로 형성함으로써 선폭 및 트렌치의 깊이에 따른 영향이 거의 없다. 또한, 식각선택비가 증가하여 안정적인 등방성 식각 마진을 가져와 최적의 벌브 타입의 리세스 채널용 트렌치를 형성할 수 있다.As described above, according to the trench channel trench formation method of the semiconductor device according to the present invention, when the trench type trench channel trench is formed, the barrier film is formed of a densified nitride film at a high temperature, thereby depending on the line width and the depth of the trench. There is little impact. In addition, the etching selectivity is increased to bring a stable isotropic etching margin to form an optimal bulb type recess channel trench.

Claims (8)

반도체 기판의 소정 영역을 선택적으로 노출시키는 하드마스크막패턴 및 패드산화막패턴을 형성하는 단계;Forming a hard mask film pattern and a pad oxide film pattern for selectively exposing a predetermined region of the semiconductor substrate; 상기 하드마스크막패턴 및 패드산화막패턴을 마스크로 제1 식각공정을 진행하여 제1 트렌치를 형성하는 단계;Forming a first trench by performing a first etching process using the hard mask layer pattern and the pad oxide layer pattern as a mask; 상기 제1 트렌치 내측벽에 치밀화된 질화막을 형성하는 단계;Forming a densified nitride film on the inner sidewall of the first trench; 상기 치밀화된 질화막을 배리어막으로 한 제2 식각공정으로 상기 제1 트렌치 하단부에 구형의 제2 트렌치를 형성하여, 상기 제1 트렌치 및 제2 트렌치로 이루어지는 벌브 타입의 리세스 채널용 트렌치를 형성하는 단계; 및Forming a spherical second trench at a lower end of the first trench by a second etching process using the densified nitride film as a barrier film to form a bulb type trench channel trench formed of the first trench and the second trench; step; And 상기 치밀화된 질화막을 제거하는 단계를 포함하는 반도체 소자의 리세스 채널용 트렌치 형성방법.Removing the densified nitride film; and forming a trench for a recess channel in the semiconductor device. 제1항에 있어서,The method of claim 1, 상기 하드마스크막 패턴은 폴리실리콘으로 이루어지는 것을 특징으로 하는 반도체 소자의 리세스 채널용 트렌치 형성방법.And the hard mask layer pattern is made of polysilicon. 제1항에 있어서, The method of claim 1, 상기 제1 트렌치는 600-1200Å의 깊이로 형성하는 것을 특징으로 하는 반도체 소자의 리세스 채널용 트렌치 형성방법.And forming a trench in the recess channel of the semiconductor device. 제1항에 있어서,The method of claim 1, 상기 치밀화된 질화막은, 750-850℃의 온도에서 분위기가스로 암모니아(NH3) 가스를 공급하는 질화공정을 3-5시간동안 진행하여 형성하는 것을 특징으로 하는 반도체 소자의 리세스 채널용 트렌치 형성방법.The densified nitride film is a trench channel trench formation for a semiconductor device, characterized in that formed by performing a nitriding process for supplying ammonia (NH 3 ) gas to the atmosphere gas at a temperature of 750-850 ℃ for 3-5 hours. Way. 제1항에 있어서, 상기 치밀화된 질화막을 형성하는 단계는, The method of claim 1, wherein forming the densified nitride film, 상기 제1 트렌치 상에 질화공정을 실시하는 단계; 및 Performing a nitriding process on the first trenches; And 상기 제1 트렌치 상에 질화막을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 리세스 채널용 트렌치 형성방법.And depositing a nitride film on the first trenches. 제1항에 있어서,The method of claim 1, 상기 제2 식각공정은 등방성식각을 이용하는 것을 특징으로 하는 반도체 소자의 리세스 채널용 트렌치 형성방법.And forming a trench for a recess channel in the semiconductor device, wherein the second etching process uses isotropic etching. 제1항에 있어서,The method of claim 1, 상기 구형의 제2 트렌치는, 상기 제1 트렌치 바닥으로부터 400-800Å의 깊이로 형성하는 것을 특징으로 하는 반도체 소자의 리세스 채널용 트렌치 형성방법.The spherical second trench is formed in a trench for a recess channel of a semiconductor device, characterized in that formed in the depth of 400-800Å from the bottom of the first trench. 제1항에 있어서, 상기 질화막을 제거하는 단계는, The method of claim 1, wherein the removing of the nitride film comprises: 상기 질화막을 산화시키는 단계; 및Oxidizing the nitride film; And HF 용액을 포함하는 세정용액을 이용하여 상기 질화막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 리세스 채널용 트렌치 형성방법.And removing the nitride film by using a cleaning solution containing an HF solution.
KR1020050135389A 2005-12-30 2005-12-30 Method for fabricating trench of recess channel in semiconductor device KR100746612B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050135389A KR100746612B1 (en) 2005-12-30 2005-12-30 Method for fabricating trench of recess channel in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050135389A KR100746612B1 (en) 2005-12-30 2005-12-30 Method for fabricating trench of recess channel in semiconductor device

Publications (2)

Publication Number Publication Date
KR20070071699A KR20070071699A (en) 2007-07-04
KR100746612B1 true KR100746612B1 (en) 2007-08-06

Family

ID=38506805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050135389A KR100746612B1 (en) 2005-12-30 2005-12-30 Method for fabricating trench of recess channel in semiconductor device

Country Status (1)

Country Link
KR (1) KR100746612B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0675269A (en) * 1992-08-25 1994-03-18 Nikon Corp Power output circuit for camera

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0675269A (en) * 1992-08-25 1994-03-18 Nikon Corp Power output circuit for camera

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
미국 특허 제6075269호

Also Published As

Publication number Publication date
KR20070071699A (en) 2007-07-04

Similar Documents

Publication Publication Date Title
KR100621888B1 (en) Method of forming an isolation layer and method of manufacturing the fin type field effect transistor using the same
JP3590636B2 (en) Method of manufacturing a spacing layer in a pattern
TWI251296B (en) Method for fabricating semiconductor device capable of preventing damage by wet cleaning process
KR100772109B1 (en) Method for forming isolation layer of semiconductor device
US7365000B2 (en) Method for fabricating semiconductor device
US6649489B1 (en) Poly etching solution to improve silicon trench for low STI profile
US20080213990A1 (en) Method for forming gate electrode in semiconductor device
JP2008502141A (en) Gate stack and gate stack etching sequence for metal gate integration
US20070013070A1 (en) Semiconductor devices and methods of manufacture thereof
KR20070082921A (en) Method of forming an isolation layer of the fin type field effect transistor and method of manufacturing the fin type field effect transistor using the same
KR100701692B1 (en) Method for forming isolation layer of semiconductor device
US7575997B2 (en) Method for forming contact hole of semiconductor device
US10879111B1 (en) Dielectric plugs
KR100824994B1 (en) Method for forming contact hole in semiconductor device
TW201308418A (en) Semiconductor device and method for fabricating the same
KR100746612B1 (en) Method for fabricating trench of recess channel in semiconductor device
CN112992669B (en) Semiconductor structure and forming method thereof
KR20080074486A (en) Method of forming an isolation layer in semiconductor device
KR100372642B1 (en) Method for manufacturing semiconductor divice using damascene process
KR20060007692A (en) Method for manufacturing storage node contact of semiconductor device
KR100764452B1 (en) Semiconductor device and method of manufacturing the semiconductor device
KR100361572B1 (en) a manufacturing method of a contact structure of a semiconductor device
KR100801739B1 (en) Method for fabricating trench isolation in semiconductor device
KR100636678B1 (en) Method of fabricating semiconductor device having recess channel
KR100876874B1 (en) Device Separating Method of Semiconductor Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee