KR100742969B1 - A fabrication method for a photo mask - Google Patents

A fabrication method for a photo mask Download PDF

Info

Publication number
KR100742969B1
KR100742969B1 KR1020060068699A KR20060068699A KR100742969B1 KR 100742969 B1 KR100742969 B1 KR 100742969B1 KR 1020060068699 A KR1020060068699 A KR 1020060068699A KR 20060068699 A KR20060068699 A KR 20060068699A KR 100742969 B1 KR100742969 B1 KR 100742969B1
Authority
KR
South Korea
Prior art keywords
pattern
design pattern
design
oversized
cell
Prior art date
Application number
KR1020060068699A
Other languages
Korean (ko)
Inventor
이준석
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060068699A priority Critical patent/KR100742969B1/en
Application granted granted Critical
Publication of KR100742969B1 publication Critical patent/KR100742969B1/en

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/708Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/7085Detection arrangement, e.g. detectors of apparatus alignment possibly mounted on wafers, exposure dose, photo-cleaning flux, stray light, thermal load

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

A photomask manufacturing method is provided to effectively correct a pattern distortion phenomenon by using an effect of OPC for repeated patterns of a cell transistor. A design pattern is recognized, and then the design pattern is oversized(S110). Light intensity is measured by using the oversized design pattern to detect a vulnerable point of a reference level or below(S120). The oversized design pattern is returned to an original design pattern by under sizing the pattern(S130). The design pattern is corrected by an effect of OPC(Optical Proximity Correction)(S140), and then a mask pattern is formed in the design pattern corrected by the OPC(S150).

Description

포토마스크 제조 방법{a fabrication method for a photo mask}Photomask manufacturing method {a fabrication method for a photo mask}

도 1은 종래의 반도체 마스크의 메모리 셀, 즉 SRAM 셀 부분을 도시한 평면도.1 is a plan view showing a memory cell, that is, an SRAM cell portion of a conventional semiconductor mask;

도 2는 종래 패턴 연결 불량의 정량적 분석을 위해 OPC 시뮬레이션 프로그램을 적용하여 제 1, 2 단위 셀에 대하여 마스크 도면상의 해상 한계를 확인하는 3개의 광학 이미지 컨투어(contour)들을 동시에 중첩시킨 도면.FIG. 2 is a diagram of overlapping three optical image contours simultaneously confirming a resolution limit on a mask drawing for a first and second unit cells by applying an OPC simulation program for quantitative analysis of a conventional pattern connection failure. FIG.

도 3은 도 2의 셀 패턴들을 A, d, B영역에서 시뮬레이션 하여 얻은 광 강도에 따른 컨투어(Contour) 이미지를 나타낸 도면.3 is a view illustrating a contour image according to light intensity obtained by simulating cell patterns of FIG. 2 in areas A, d, and B; FIG.

도 4는 본 발명에 따른 포토마스크 제작 공정을 보여주는 순서도.Figure 4 is a flow chart showing a photomask manufacturing process according to the present invention.

도 5a는 본 발명에 따른 포토마스크 제작 공정에서 SRAM 셀의 제 1 단위셀과 제 2단위셀을 도시한 도면.FIG. 5A illustrates a first unit cell and a second unit cell of an SRAM cell in a photomask fabrication process according to the present invention. FIG.

도 5b는 상기 제 1 단위셀과 제 2 단위셀을 오버사이징하여 도시한 도면.5B is a diagram illustrating oversizing the first unit cell and the second unit cell.

도 5c는 도 5b에서 오버사이징된 제 1 단위셀과 제 2 단위셀의 광강도에 따른 컨투어 이미지.5C is a contour image according to light intensities of the first and second unit cells oversized in FIG. 5B.

도 5d는 도 5c의 컨투어 이미지를 통하여 패턴 브리지 발생 영역을 검출된 것을 보여주는 도면.FIG. 5D shows that the pattern bridge generation region is detected through the contour image of FIG. 5C. FIG.

<도면의 주요부분에 대한 부호 설명><Description of Signs of Major Parts of Drawings>

211 : 제 1 단위 셀 213 : 제 2 단위 셀211: first unit cell 213: second unit cell

211a : 제 1 오버사이징 단위셀 213a : 제 2 오버사이징 단위셀211a: first oversizing unit cell 213a: second oversizing unit cell

본 발명은 반도체용 포토마스크의 제조방법에 관한 것으로서, 더욱 상세하게는 반도체용 셀 트랜지스터의 반복적인 패턴에 대해 광 근접효과에 의한 패턴 왜곡 현상을 효과적으로 보상하고, 정확한 선폭 제조를 할 수 있는 포토 마스크 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor photomask, and more particularly, a photo mask capable of effectively compensating for a pattern distortion phenomenon due to an optical proximity effect on a repetitive pattern of a semiconductor cell transistor and making accurate line width manufacturing. It relates to a manufacturing method.

포토마스크의 패턴 형성 기술은 반도체 기판에 형성 되는 실제 패턴의 정확도에 밀접한 영향을 준다. 특히, 반도체 패턴의 집적도가 매우 높을 경우 광학 근접 보상(OPC: Optical Proximity Correction) 패턴을 삽입할 공간이 부족하게 되고 리소그래피 본래 노광 의도와 달리 패턴 간의 선폭 브리지(Bridge)가 발생하고 반도체 소자특성에 많은 나쁜 영향을 주게 된다.The patterning technique of the photomask has a close influence on the accuracy of the actual pattern formed on the semiconductor substrate. In particular, when the degree of integration of the semiconductor pattern is very high, there is insufficient space for inserting an optical proximity correction (OPC) pattern, and a line width bridge between patterns occurs unlike the lithography original exposure intention, It is bad.

반도체 포토 리소그래피(Lithography) 기술은 포토마스크의 설계를 정교하게 해줌으로써 포토마스크로부터 투광되어 나오는 빛의 양을 적절히 조절할 수 있다. 포토마스크의 설계를 정교하게 하기 위하여 광학 근접 보상(OPC) 기술이라든가 위상반전마스크(Phase Shifting Mask) 기술이 등장하였고, 마스크에 그려진 패턴의 형상에 의한 빛의 왜곡 현상을 최소화시킬 수 있는 여러 방법들이 모색되었다. 특 히 최근에는 원자외선파장(248 nm or 194 nm의 파장)의 빛에 감광력이 뛰어난 화학증폭형 레지스트의 개발로 더욱 해상도를 증가시킬 수 있는 실질적인 기술들이 등장하였으며, 패턴과 분리된 형태로 광근접효과를 제어하는 보조패턴(일종의 더미패턴(dummy Pattern)) 형성 기술도 해상도 개선에 많은 기여를 하고 있다.Semiconductor photolithography technology can precisely control the amount of light emitted from the photomask by elaborating the design of the photomask. In order to elaborate the design of the photomask, an optical proximity compensation (OPC) technique or a phase shifting mask technique has been introduced, and various methods for minimizing light distortion caused by the shape of the pattern drawn on the mask have been introduced. Sought. In particular, the development of a chemically amplified resist having excellent photosensitivity to light having an ultraviolet light (wavelength of 248 nm or 194 nm) has introduced practical technologies that can further increase the resolution. Auxiliary pattern formation technique (also known as a dummy pattern) that controls the proximity effect also contributes to the improvement of the resolution.

일반적으로, 포토마스크는 투광성 기판 위에 크롬(Cr)과 같은 차광 물질에 의한 차광 패턴들이 형성된 것이다. In general, the photomask is formed of light blocking patterns by a light blocking material such as chromium (Cr) on the light transmissive substrate.

또한, 포토마스크에서는 메모리 셀(Memory Cell) 영역과 논리소자(Logic Device) 영역이 하나의 칩을 이루는데, 메모리 셀은 패턴의 형태가 규칙적이고 길이가 상대적으로 짧게 형성되며, 논리소자는 패턴의 형태가 불규칙하며 길이가 상대적으로 길게 형성된다.In the photomask, a memory cell region and a logic device region form one chip. The memory cell has a regular pattern and a relatively short length. Its shape is irregular and its length is relatively long.

도 1은 종래의 반도체 마스크의 메모리 셀, 즉 SRAM 셀 부분을 도시한 평면도이다. 1 is a plan view showing a memory cell, that is, an SRAM cell portion of a conventional semiconductor mask.

도 1에 도시된 바와 같이, SRAM 셀은 셀 패턴(111, 113)이 규칙적인 형태를 이루며, 각 셀 패턴(111,113)의 상부 및 하부는 0.18㎛의 최소 선폭을 갖는 NMOS 셀과 PMOS 셀로 이루어져 있다.As shown in FIG. 1, the SRAM cells have regular patterns of cell patterns 111 and 113, and upper and lower portions of each cell pattern 111 and 113 are formed of NMOS cells and PMOS cells having a minimum line width of 0.18 μm. .

이때, 인접한 단위 SRAM 셀을 제 1 단위 셀(111), 제 2 단위 셀(113)이라고 하자.In this case, the adjacent unit SRAM cells are referred to as a first unit cell 111 and a second unit cell 113.

상기 제 1 단위 셀(111)과 제 2 단위 셀(113)의 최인접 거리는 d이고, 상기 제 1, 2 단위 셀(111, 113)의 거리가 가까우면 가까울수록 광근접효과에 따른 패턴 불량이 발생하기가 쉽다.The closest distance between the first unit cell 111 and the second unit cell 113 is d, and the closer the distance between the first and second unit cells 111 and 113 is, the poorer the pattern due to the optical proximity effect is. Easy to occur

도 2는 패턴 연결 불량의 정량적 분석을 위해 OPC 시뮬레이션 프로그램을 적용하여 제 1, 2 단위 셀에 대하여 마스크 도면상의 해상 한계를 확인하는 3개의 광학 이미지 컨투어(contour)(120a, 120b, 120c)들을 동시에 중첩시킨 도면이다.FIG. 2 simultaneously shows three optical image contours 120a, 120b, and 120c for applying a OPC simulation program for quantitative analysis of pattern linkage defects to identify resolution limits on mask plots for first and second unit cells. This is an overlapping drawing.

도 3은 도 2의 셀 패턴들을 A, d, B영역에서 시뮬레이션 하여 얻은 광 강도에 따른 컨투어(120) 이미지를 나타낸 도면이다.3 is a diagram illustrating a contour 120 image according to light intensity obtained by simulating the cell patterns of FIG. 2 in areas A, d, and B. Referring to FIG.

도 3에서 X축은 거리(nm)를 나타내고, Y축은 규격화(Normalized)된 광강도를 나타낸다. In FIG. 3, the X axis represents a distance (nm) and the Y axis represents a normalized light intensity.

이때, 기준 광강도 레벨이 0.4 정도이고, 컨투어 이미지(120)의 광강도 피크치가 기준 광강도보다 에너지가 불충분하거나 초점심도가 나빠지게 되면, 제 1 단위셀(111)과 제 2 단위 셀(113) 간이 서로 붙는 브리지(Bridge) 현상(T)이 발생하게 된다.In this case, when the reference light intensity level is about 0.4 and the light intensity peak value of the contour image 120 is insufficient energy or the depth of focus becomes worse than the reference light intensity, the first unit cell 111 and the second unit cell 113 ) Bridge phenomenon (T) that is attached to each other is generated.

특히, SRAM 셀의 집적도 및 단차가 논리(logic)소자에 비하여 상대적으로 높아, SRAM 셀의 선폭 바이어스(Bias)가 상대적으로 증가하고, 이는 SRAM 셀의 셀 선폭의 상대적 감소를 가져오는 원인으로 작용한다. In particular, the density and the step of the SRAM cell are relatively higher than that of the logic device, so that the line width bias of the SRAM cell is relatively increased, which causes the relative decrease of the cell line width of the SRAM cell. .

본 발명은 인접 패턴간의 패턴 브리지 발생등을 미리 예측하여 설계 변경시 설계의 정확도를 높이고, 단위 셀의 패턴 브리지를 예방하고 셀 선폭을 균일하게 유지시켜 줄 수 있는 포토마스크의 제조방법을 제공하는 것을 목적으로 한다.The present invention provides a method of manufacturing a photomask that predicts the occurrence of pattern bridges between adjacent patterns in advance to increase design accuracy when changing a design, prevents pattern bridges of unit cells, and maintains cell line width uniformly. The purpose.

상기한 목적을 달성하기 위하여 본 발명에 따른 포토마스크 제조 방법은, 설 계 패턴을 인식하는 단계와; 상기 설계 패턴을 오버사이징하는 단계와; 상기 오버사이징된 설계 패턴으로 광강도를 측정하여 기준 레벨 이하의 취약 지점을 검출하는 단계와; 상기 오버사이징된 설계 패턴을 언더사이징하여 원 설계 패턴으로 복귀시키는 단계와; 상기 설계 패턴을 OPC보상하는 단계와; 상기 OPC보상된 설계 패턴으로 마스크 패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.In order to achieve the above object, a photomask manufacturing method according to the present invention includes the steps of recognizing a design pattern; Oversizing the design pattern; Detecting a weak point below a reference level by measuring light intensity with the oversized design pattern; Undersizing the oversized design pattern to return to the original design pattern; OPC compensating the design pattern; And forming a mask pattern with the OPC-compensated design pattern.

상기 설계 패턴은 SRAM 셀 패턴인 것을 특징으로 한다.The design pattern is characterized in that the SRAM cell pattern.

상기 설계 패턴의 오버사이징 범위는 원 설계 패턴의 10% 내지 40%에서 선택되어 확대되는 것을 특징으로 한다.The oversizing range of the design pattern is selected from 10% to 40% of the original design pattern and is enlarged.

상기 설계 패턴 사이의 이격 범위는 원 설계 패턴 사이의 이격거리의 20% 내지 60%에서 선택되어 확보되는 것을 특징으로 한다.The separation range between the design patterns is selected and secured from 20% to 60% of the separation distance between the original design pattern.

상기 설계 패턴에서 취약지점이 제거되도록 설계를 변경하는 단계를 더 수행하는 것을 특징으로 한다.The method may further include changing a design to remove a weak point from the design pattern.

이하, 첨부한 도면을 참조로 하여 본 발명에 따른 포토마스크의 제조 방법에 대해서 구체적으로 설명한다.Hereinafter, a method of manufacturing a photomask according to the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명에 따른 포토마스크 제작 공정을 보여주는 순서도이다.4 is a flowchart showing a photomask fabrication process according to the present invention.

도 5a는 본 발명에 따른 포토마스크 제작 공정에서 SRAM 셀의 제 1 단위셀과 제 2단위셀을 도시한 도면이고, 도 5b는 상기 제 1 단위셀과 제 2 단위셀을 오버사이징하여 도시한 도면이고, 도 5c는 도 5b에서 오버사이징된 제 1 단위셀과 제 2 단위셀의 광강도에 따른 컨투어 이미지이고, 도 5d는 도 5c의 컨투어 이미지를 통하여 패턴 브리지 발생 영역을 검출된 것을 보여주는 도면이다.FIG. 5A illustrates a first unit cell and a second unit cell of an SRAM cell in a photomask fabrication process according to the present invention, and FIG. 5B illustrates an oversizing of the first unit cell and the second unit cell. 5C is a contour image according to light intensities of the first unit cell and the second unit cell oversized in FIG. 5B, and FIG. 5D is a view showing that the pattern bridge generation region is detected through the contour image of FIG. 5C. .

먼저, 설계 DB를 입력받아 제 1, 2 단위 셀(211, 213) 패턴을 인식하고, 상기 제 1, 2 단위 셀(211, 213)을 오버사이징하여 가상의 제 1, 2 오버사이징 단위셀(211a, 211b)을 구성하는 단계를 수행한다(S100, S110).First, a design DB is input to recognize first and second unit cells 211 and 213 patterns, and the first and second unit cells 211 and 213 are oversized to form virtual first and second oversizing unit cells ( Steps 211a and 211b are performed (S100 and S110).

상기 제 1, 2 단위 셀(211, 213)의 최인접 거리가 d라고 하면 상기 제 1, 2 단위셀 오버사이징 시에는 상기 제 1, 2 오버사이징 단위셀(211a, 211b)의 최인접 거리는 dm이며, d보다 dm의 크기가 작다.When the closest distances of the first and second unit cells 211 and 213 are d, the closest distances of the first and second oversizing unit cells 211a and 211b are dm when the first and second unit cells are oversized. Dm is smaller than d.

예를 들어, 상기 제 1, 2 단위 셀(211, 213)의 크기의 약 20%를 오버사이징할 수 있으며, 오버사이징률은 상기 패턴의 크기와 패턴 브리지 발생 여부에 따라 다양하게 실시할 수 있다.For example, about 20% of the sizes of the first and second unit cells 211 and 213 may be oversized, and the oversizing ratio may be variously performed depending on the size of the pattern and whether or not a pattern bridge occurs. .

상기 제1, 2 단위 셀(211, 213)의 오버사이징 범위는 원 설계 패턴의 10% 내지 40%로 확대하는 것을 특징으로 한다.The oversizing range of the first and second unit cells 211 and 213 may be extended to 10% to 40% of the original design pattern.

이와같이, 제 1, 2 단위셀(211, 213)에서 패턴 브리지가 발생할 수 있는 취약 지점을 예측하기 위하여 OPC 보상 전에 SRAM 셀의 셀 선폭을 늘려 주는 사이징(Sizing) 작업을 할 필요가 있다.As such, in order to predict a weak point where the pattern bridge may occur in the first and second unit cells 211 and 213, it is necessary to perform a sizing operation to increase the cell line width of the SRAM cell before OPC compensation.

이후, 도 5c 및 도 5d에 도시된 바와 같이, 상기 오버사이징된 제 1, 2 오버사이징 단위셀(211a, 213a)에 대하여 A, d, B영역 마스크 도면상의 해상 한계를 확인하는 광학 이미지 컨투어(contour)(400)들을 그래프로 도시한다.Subsequently, as shown in FIGS. 5C and 5D, the optical image contour for checking the resolution limits on the A, d, and B area mask drawings for the oversized first and second oversizing unit cells 211a and 213a is shown. contours 400 are shown graphically.

이 그래프에서 X축은 거리(nm)를 나타내고, Y축은 규격화(Normalized)된 광강도를 나타낸다. In this graph, the X axis represents distance (nm) and the Y axis represents normalized light intensity.

이때, 상기 영역 A를 포함하는 제 1 단위셀(211)은 광 차단 영역이고, 상기 영역 B를 포함하는 제 2 단위셀(213)도 광 차단 영역이며, 상기 제 1 단위셀(211)과 제 2 단위셀(213) 사이의 거리 d는 광이 투과되는 부분이다.In this case, the first unit cell 211 including the region A is a light blocking region, and the second unit cell 213 including the region B is also a light blocking region, and the first unit cell 211 and the first unit cell 211 are formed. The distance d between the two unit cells 213 is a portion through which light is transmitted.

그런데, 양호한 패턴의 제 1, 2 단위셀(211, 213)을 형성할 수 있는 기준 광강도 레벨이 0.4 정도라고 하면, 상기 컨투어 이미지의 광강도 피크치가 기준 광강도보다 에너지가 불충분하거나 초점심도가 나빠져 광강도 레벨의 피크치가 0.35정도가 되면 이후 패턴 형성시에 상기 제 1 단위셀(211)과 제 2 단위 셀(213) 간이 서로 붙는 브리지(Bridge) 현상이 발생하게 된다.However, when the reference light intensity level for forming the first and second unit cells 211 and 213 having a good pattern is about 0.4, the light intensity peak value of the contour image is insufficient energy or the depth of focus is higher than the reference light intensity. When the peak value of the light intensity level is reduced to about 0.35, a bridge phenomenon occurs in which the first unit cell 211 and the second unit cell 213 adhere to each other during pattern formation.

따라서, 상기 오버사이징된 제 1, 2 오버사이징 단위셀(211a, 213a)로 광학 이미지 컨투어를 실시하여 광학 컨투어 이미지가 상기 기준 레벨보다 낮게 측정될 경우 이를 잠재적인 취약 지점으로 인식할 수 있다(S120).Therefore, when the optical contour image is measured below the reference level by performing an optical image contour with the oversized first and second oversizing unit cells 211a and 213a, it may be recognized as a potential weak point (S120). ).

특히, SRAM 셀의 집적도 및 단차가 논리(logic)소자에 비하여 상대적으로 높아, SRAM 셀의 선폭 바이어스(Bias)가 상대적으로 증가하고, 이는 SRAM 셀의 셀 선폭의 상대적 감소를 가져오는데, 일반적인 OPC 보상 후 마스크를 제작하여 패턴 형성시에 패턴 브리지가 발생하기가 쉬우나, 오버사이징된 셀 패턴을 이용하여 상대적으로 취약한 지점을 디텍트(detect)하여 추후 이 부분을 설계 변경하거나 수정할 수 있으며 불량 발생시에도 용이하게 불량 위치를 검출해 낼 수 있게 된다.In particular, the density and step height of SRAM cells are relatively higher than that of logic devices, and the line width bias of SRAM cells is relatively increased, resulting in a relative decrease in cell line width of SRAM cells. It is easy to generate a pattern bridge when forming a pattern by making a mask afterwards, but it is possible to design change or modify this part later by detecting a weak point by using an oversized cell pattern. It is possible to detect a defective position quickly.

상기 제 1, 2 단위셀에서 불량 발생 취약 지점(X)을 디텍트한 이후, 상기 제 1, 2 단위셀 패턴을 원상태로 복귀하기 위하여 패턴 언더사이징 단계를 수행한다(S130).After detecting the weak point of failure generation (X) in the first and second unit cells, a pattern undersizing step is performed to return the first and second unit cell patterns to their original state (S130).

그리고, 상기 패턴 언더사이징 후 OPC 보상을 하여 마스크를 제작한다(S140, S150).After the pattern undersizing, OPC compensation is performed to fabricate a mask (S140 and S150).

여기서, 상기 취약 지점(X)을 보정하기 위하여 설계를 변경하는 단계를 더 수행할 수도 있다.Here, the step of modifying the design may be further performed to correct the weak point (X).

상기와 같이 패턴 오버사이징을 통하여 패턴 브리지/핀치(bridge/pinch) 등의 불량 발생 취약 지점(X)을 디텍트함으로써 설계 오류를 쉽게 찾아낼 수 있고 광강도 증폭 효과도 얻을 수 있다.As described above, a design error can be easily detected by detecting a defect-prone point X such as a pattern bridge / pinch through pattern oversizing, and a light intensity amplification effect can be obtained.

이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 마스크 제조 방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.As mentioned above, the present invention has been described in detail through specific examples, which are intended to describe the present invention in detail, and the method for manufacturing a mask according to the present invention is not limited thereto, and it is common in the art within the technical spirit of the present invention. It is obvious that modifications and improvements are possible by the knowledgeable.

이상에서 설명한 바와 같은 본 발명의 마스크 제조 방법에 따르면, 패턴의 오버사이징을 통하여 근접 패턴간의 불량 발생 취약 지점을 디텍트함으로써 설계 오류를 쉽게 찾아내어 설계 수정시 정확도를 높일 수 있고, 패턴 브릿지 또는 핀치와 같은 불량 발생시에도 불량 발생 위치를 쉽게 찾아낼 수 있는 효과가 있다.According to the mask manufacturing method of the present invention as described above, by detecting the weak point of defect occurrence between the adjacent patterns through the oversizing of the pattern, it is easy to find the design error to increase the accuracy when modifying the design, pattern bridge or pinch Even when such a defect occurs, there is an effect that can easily find the location of the failure.

Claims (5)

설계 패턴을 인식하는 단계와;Recognizing a design pattern; 상기 설계 패턴을 오버사이징하는 단계와;Oversizing the design pattern; 상기 오버사이징된 설계 패턴으로 광강도를 측정하여 기준 레벨 이하의 취약 지점을 검출하는 단계와;Detecting a weak point below a reference level by measuring light intensity with the oversized design pattern; 상기 오버사이징된 설계 패턴을 언더사이징하여 원 설계 패턴으로 복귀시키는 단계와;Undersizing the oversized design pattern to return to the original design pattern; 상기 설계 패턴을 OPC보상하는 단계와;OPC compensating the design pattern; 상기 OPC보상된 설계 패턴으로 마스크 패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 포토마스크 제조 방법.And forming a mask pattern with the OPC-compensated design pattern. 제 1항에 있어서, The method of claim 1, 상기 설계 패턴은 SRAM 셀 패턴인 것을 특징으로 하는 포토마스크 제조 방법.And the design pattern is an SRAM cell pattern. 제 1항에 있어서, The method of claim 1, 상기 설계 패턴의 오버사이징 범위는 원 설계 패턴의 10% 내지 40%에서 선택되어 확대되는 것을 특징으로 하는 포토마스크 제조 방법.The oversizing range of the design pattern is selected from 10% to 40% of the original design pattern to enlarge the photomask manufacturing method. 제 1항에 있어서,The method of claim 1, 상기 설계 패턴 사이의 이격 범위는 원 설계 패턴 사이의 이격거리의 20% 내지 60%에서 선택되어 확보되는 것을 특징으로 하는 포토마스크 제조 방법.The separation range between the design pattern is selected from 20% to 60% of the separation distance between the circular design pattern is secured to be secured. 제 1항에 있어서,The method of claim 1, 상기 설계 패턴에서 취약지점이 제거되도록 설계를 변경하는 단계를 더 수행하는 것을 특징으로 하는 포토마스크 제조 방법.And changing the design so that the weak point is removed from the design pattern.
KR1020060068699A 2006-07-21 2006-07-21 A fabrication method for a photo mask KR100742969B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060068699A KR100742969B1 (en) 2006-07-21 2006-07-21 A fabrication method for a photo mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060068699A KR100742969B1 (en) 2006-07-21 2006-07-21 A fabrication method for a photo mask

Publications (1)

Publication Number Publication Date
KR100742969B1 true KR100742969B1 (en) 2007-07-25

Family

ID=38499600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060068699A KR100742969B1 (en) 2006-07-21 2006-07-21 A fabrication method for a photo mask

Country Status (1)

Country Link
KR (1) KR100742969B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101096191B1 (en) 2010-01-04 2011-12-22 주식회사 하이닉스반도체 Method for forming contact hole
US10325058B2 (en) 2016-05-12 2019-06-18 Samsung Electronics Co., Ltd. Method for verifying a layout designed for a semiconductor integrated circuit and a computer system for performing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980043615A (en) * 1996-12-04 1998-09-05 김영환 How to make photo mask
JP2005099851A (en) 1994-09-16 2005-04-14 Renesas Technology Corp Pattern forming method and method for manufacturing integrated circuit
KR20050055881A (en) * 2003-12-09 2005-06-14 동부아남반도체 주식회사 Method for confirming process margin and design rule by using intensity
KR20050069351A (en) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 Method for manufacturing photo mask

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005099851A (en) 1994-09-16 2005-04-14 Renesas Technology Corp Pattern forming method and method for manufacturing integrated circuit
KR19980043615A (en) * 1996-12-04 1998-09-05 김영환 How to make photo mask
KR20050055881A (en) * 2003-12-09 2005-06-14 동부아남반도체 주식회사 Method for confirming process margin and design rule by using intensity
KR20050069351A (en) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 Method for manufacturing photo mask

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101096191B1 (en) 2010-01-04 2011-12-22 주식회사 하이닉스반도체 Method for forming contact hole
US10325058B2 (en) 2016-05-12 2019-06-18 Samsung Electronics Co., Ltd. Method for verifying a layout designed for a semiconductor integrated circuit and a computer system for performing the same

Similar Documents

Publication Publication Date Title
CN101002141B (en) Computer-implemented methods for generating input for a simulation program or generating a simulated image of a reticle
JP5334956B2 (en) System and method for performing mask verification using an individual mask error model
US7303842B2 (en) Systems and methods for modifying a reticle&#39;s optical properties
KR101757743B1 (en) Flare correction method and method for fabricating EUV(Extreme Ultra Violet) mask
US7297453B2 (en) Systems and methods for mitigating variances on a patterned wafer using a prediction model
CN105425532A (en) Light source mask collaborative optimization method
US8120767B2 (en) Mask making decision for manufacturing (DFM) on mask quality control
KR102170578B1 (en) Optical proximity correction and photomasks
US11789370B2 (en) Optical proximity correction and photomasks
KR100674964B1 (en) Method and systematic apparatus for correcting photomask
KR101068321B1 (en) Method for detecting weak point
US7930654B2 (en) System and method of correcting errors in SEM-measurements
US7300725B2 (en) Method for determining and correcting reticle variations
KR100742969B1 (en) A fabrication method for a photo mask
US11294294B2 (en) Alignment mark positioning in a lithographic process
KR20110001134A (en) Method for processing optical proximity correction
KR20090037188A (en) Correction method of critical dimension variation caused by flare phenomenon by using optical proximity correction
US8124300B1 (en) Method of lithographic mask correction using localized transmission adjustment
Zeng et al. How to improve intra-field CDU of contact hole patterns in both XY directions with CDC technology
KR100698074B1 (en) Method for manufacturing of model using the optical proximity correction
Lu et al. Improving model-based optical proximity correction accuracy using improved process data generation
KR20090002802A (en) Method for manufacturing semiconductor device
KR20100122650A (en) Method for controlling weak point of layout in manufactruring semiconductor device
KR20040080277A (en) Method For Correcting The Pattern Of Semiconductor Device
KR20070003044A (en) Method for manufacturing photo-mask in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee