KR100741932B1 - 씨모스 이미지 센서의 제조 방법 - Google Patents

씨모스 이미지 센서의 제조 방법 Download PDF

Info

Publication number
KR100741932B1
KR100741932B1 KR1020060072043A KR20060072043A KR100741932B1 KR 100741932 B1 KR100741932 B1 KR 100741932B1 KR 1020060072043 A KR1020060072043 A KR 1020060072043A KR 20060072043 A KR20060072043 A KR 20060072043A KR 100741932 B1 KR100741932 B1 KR 100741932B1
Authority
KR
South Korea
Prior art keywords
metal pad
silicon nitride
image sensor
cmos image
film
Prior art date
Application number
KR1020060072043A
Other languages
English (en)
Inventor
김영실
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060072043A priority Critical patent/KR100741932B1/ko
Application granted granted Critical
Publication of KR100741932B1 publication Critical patent/KR100741932B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

씨모스 이미지 센서의 제조 방법이 개시된다. 본 방법은, 포토다이오드 및 MOS 트랜지스터가 미리 형성된 반도체 기판 위에 외부회로와의 접속을 위한 금속 패드 및 상기 금속 패드의 상면을 노출시키는 패드오픈부를 포함하는 페시베이션막을 형성하는 제1 단계와, 상기 페시베이션막 및 상기 노출된 금속 패드 위에 실리콘 질화막을 형성하는 제2 단계와, 상기 실리콘 질화막 위에 칼라필터 어레이, 제1 평탄화막 및 마이크로렌즈를 형성하는 제3 단계와, CF4, O2 및 N2를 포함하는 반응가스를 이용한 화학건식식각(Chemcial Dry Etch)으로 상기 금속 패드 위의 상기 실리콘 질화막의 일부를 선택적으로 제거하는 제4 단계와, O2 및 N2를 포함하는 반응가스를 이용하여 상기 금속 패드의 상면을 플라즈마 처리하여 불소를 제거하는 제5 단계를 포함하는 것을 특징으로 한다.
CMOS, 이미지 센서, 금속 패드

Description

씨모스 이미지 센서의 제조 방법{METHOD FOR MANUFACTURING A CMOS IMAGE SENSOR}
도 1a는 일반적인 4Tr 구조의 씨모스 이미지 센서의 단위 화소의 회로도이고, 도 1b는 종래의 씨모스 이미지 센서의 단면을 나타낸 단면도이다.
도 2a 내지 도 2b는 본 발명에 따른 씨모스 이미지 센서의 제조 방법을 설명하는 단면도들이다.
도 3a는 화학건식식각시 산소의 유량에 대한 실리콘 질화막 및 마이크로렌즈의 식각률 변화를 나타낸 그래프이고, 도 3b는 산소의 유량에 대한 실리콘 질화막의 식각 균일도 변화를 나타낸 그래프이다.
도 4a 및 도 4b는 플라즈마 처리 전후에 오픈된 금속 패드(22a) 상면에서 원소 분석을 행한 결과를 나타낸 그래프들로서, 도 4a는 플라즈마 처리 후의 원소 분석 결과이고, 도 4b는 플라즈마 처리 전의 원소 분석 결과이다.
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 자세하게는, 씨모스 이미지 센서의 제조 방법에 관한 것이다.
일반적으로, 이미지 센서는 광학 영상(optical image)를 전기 신호로 변환시키는 반도체 소자로서, 크게 전하 결합 소자(CCD: Charge Coupled Device)와 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서로 분류될 수 있다. 여기서, 씨모스 이미지 센서는, 주변회로인 제어 회로(Control Circuit) 및 신호 처리 회로(Signal Processing Circuit)를 동시에 집적할 수 있는 CMOS 기술을 이용하여 화소수 만큼의 MOS 트랜지스터를 만들고 이를 통해 출력(Output)을 검출하는 스위칭 방식을 채용한다.
한편, 칼라 이미지를 구현하기 위한 이미지 센서는 외부로부터 빛을 받아 광전하를 생성 및 축적하는 광감지부분 상부에 칼라 필터 어레이를 포함한다. 칼라 필터 어레이(CFA; Color Filter Array)는 적색(Red) 필터, 녹색(Green) 필터 및 청색(Blue) 필터의 3종의 필터로 이루어지거나, 혹은 옐로우(Yellow), 마젠타(Magenta) 및 시안(Cyan)의 3가지 필터로 이루어질 수 있다.
또한, 이미지 센서는 빛을 감지하는 광감지부와 감지된 빛을 전기적 신호로 처리 및 데이터화하는 로직회로부로 구성되는데, 광감도를 높이기 위해서 전체 소자 면적에서 광감지부가 차지하는 면적('흡수 면적'이라고도 함)의 비율(Fill Factor)을 향상시키기 위한 연구가 진행되고 있다. 근본적으로 로직회로부를 제거할 수는 없으므로 흡수 면적은 제한될 수밖에 없는데, 대신에 광감지부 이외의 영역으로 입사하는 빛의 경로를 바꿔서 광감지부로 모아주는 소위 집광 기술이 개발되었고, 그에 따라 칼라 필터 상부에 마이크로렌즈(Microlens)를 형성하고 있다.
일반적으로 CMOS 이미지 센서는 1개의 포토다이오드(Photo Diode) 및 복수의 MOS 트랜지스터로 구성된 단위 화소(Unit Pixel)로 구성된다. 도 1a에 도시한 4Tr 구조의 단위 화소의 회로도를 참조하면, 빛을 받아 광전하를 생성하는 포토다이오드(100)와, 포토다이오드(100)에서 모아진 광전하를 플로팅 확산영역(102)으로 운송하기 위한 트랜스퍼 트랜지스터(101)와, 원하는 값으로 플로팅 확산영역의 전위를 세팅하고 전하를 배출하여 플로팅 확산영역(102)을 리셋시키기 위한 리셋 트랜지스터(103)와, 소스 팔로워 버퍼증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(104)와, 스위칭(Switching) 역할을 수행하는 셀렉트 트랜지스터(105)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(106)가 형성되어 있다.
도1b는 4Tr 구조의 단위화소와 칼라필터 및 마이크로렌즈들을 포함하여 구성된 시모스 이미지센서의 단면을 도시한 단면도이다. 도1b를 참조하면, 종래의 통상적인 시모스 이미지센서에는, 기판(10) 상에 형성된 소자분리막(Filed Oxide; Fox; 11)과, 기판 내의 일정영역에 형성된 p형 웰 및 n형 웰과, 기판 상에 형성되며 스페이서(13)를 구비한 게이트 전극(12)과, 포토다이오드를 포함하는 단위화소(14)와, n형 이온주입영역(15)과, p형 이온주입영역(16)과, 상기 게이트 전극을 포함하는 기판 상에 형성된 층간절연막(17)과, 층간절연막(17) 상에 형성된 제1 금속배선(18)과, 제1 금속배선(18)을 덮는 층간 절연막(19)과, 층간 절연막(19) 상에 형성된 제2 금속배선(20)과, 제2 금속배선(20)을 덮는 층간 절연막(21)과, 층간 절연막(21) 상에 형성된 제3 금속배선(22)과, 제3 금속배선(22)을 덮으며 소자보호를 위한 페시베이션막(23)과, 페시베이션막(23) 상의 단위화소 영역에 형성된 칼라필 터(24)와, 칼라필터로 인한 단차를 보상하는 평탄화막(25)과, 평탄화막(25) 상에 형성된 마이크로렌즈(26)를 포함하여 구성되어 있다.
상술한 종래의 씨모스 이미지 센서에서, 제3 금속배선, 특히 패드오픈부(PO)에서의 알루미늄 금속 패드(22a) 이후의 공정은, 페시베이션막(23)의 일부를 제거하여 패드(22a)를 노출시킨 후, 칼라필터 어레이(24), 평탄화막(25) 및 마이크로렌즈(26)를 형성하기 위한 공정으로 진행된다. 일반적으로, 칼라필터 어레이(24), 평탄화막(25) 및 마이크로렌즈(26)는 포토레지스트 등과 같은 재료를 사용하며 다단계의 사진 공정을 통해 형성된다. 따라서, 알루미늄 패드(22a)가 노출된 상태에서 사진 공정에서의 현상액에 의한 패드의 오염 또는 손상이 발생할 개연성이 높아지게 된다. 더구나, 칼라필터 어레이(24) 또는 마이크로렌즈(26)에 불량이 발생할 경우 다시 리워크(Rework)하게 되는데, 그 공정의 재현성이 낮아서 리워크가 빈번하게 수행되므로, 수차례의 사진 공정으로 인한 패드(22a)의 오염 또는 손상이 더욱 심해지게 된다.
본 발명은 상술한 문제를 해결하기 위하여 창안된 것으로서, 외부회로와 접속되는 오픈된 금속 패드가 칼라필터 어레이 및 마이크로렌즈의 형성을 위한 사진 공정 중에 오염 및 손상되는 것을 효과적으로 방지할 수 있는 씨모스 이미지 센서의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 씨모스 이미지 센서의 제조 방법은, 포토다이오드 및 MOS 트 랜지스터가 미리 형성된 반도체 기판 위에 외부회로와의 접속을 위한 금속 패드 및 상기 금속 패드의 상면을 노출시키는 패드오픈부를 포함하는 페시베이션막을 형성하는 제1 단계와, 상기 페시베이션막 및 상기 노출된 금속 패드 위에 실리콘 질화막을 형성하는 제2 단계와, 상기 실리콘 질화막 위에 칼라필터 어레이, 제1 평탄화막 및 마이크로렌즈를 형성하는 제3 단계와, CF4, O2 및 N2를 포함하는 반응가스를 이용한 화학건식식각(Chemcial Dry Etch)으로 상기 금속 패드 위의 상기 실리콘 질화막의 일부를 선택적으로 제거하는 제4 단계와, O2 및 N2를 포함하는 반응가스를 이용하여 상기 금속 패드의 상면을 플라즈마 처리하여 불소를 제거하는 제5 단계를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 씨모스 이미지 센서의 제조 방법의 바람직한 실시예를 자세히 설명한다.
먼저, 도 2a 내지 도 2d를 참조하면, 씨모스 이미지 센서의 화소를 구성하는 회로 소자들 즉 포토다이오드, 복수의 MOS 트랜지시터, 다수의 회소 소자들을 전기적으로 연결하는 금속 배선 및 다수의 회로 소자들을 전기적으로 절연하는 층간 절연막이 형성된 실리콘 반도체 기판(미도시)의 최상층 층간 절연막에 외부 회로와의 접속을 위한 금속 패드(22a)를 형성한다. 그리고, 금속 패드(22a)를 보호하는 페시베이션막(23)을 형성한다. 페시베이션막(23)에는 금속 패드(22a)의 일부가 외부로 노출될 수 있도록 개구된 패드오픈부(PO)가 형성된다. 여기서, 금속 패드(22a)는 알루미늄을 이용하여 형성될 수 있고, 페시베이션막(23)은 실리콘 산화막 및 실 리콘 질화막의 이중막으로 형성될 수 있다.
그 후, 도 2b에서 보듯이, 페시베이션막(23) 및 노출된 금속 패드(22a)의 상면에 실리콘 질화막(23a)을 소정의 두께로 형성한다. 바람직하게는, 실리콘 질화막(23a)은 화학기상증착법(Chemical Vapor Deposition; CVD), 예컨대 PE-CVD(Plasma Enhanced CVD)법을 이용하여 200 ~ 600Å의 두께로 증착된다.
다음으로, 실리콘 질화막(23a) 상부에 칼라필터 어레이(24), 제1 평탄화막(25) 및 마이크로렌즈(26)를 차례로 형성한다. 여기서, 칼라필터 어레이(24), 제1 평탄화막(25) 및 마이크로렌즈(26)의 형성은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 알려진 공정 기술을 이용할 수 있으므로, 이에 대한 자세한 설명은 생략하기로 한다. 다만, 칼라필터 어레이(24)를 형성하기 전에, 실리콘 질화막(23a) 위에 제2 평탄화막(미도시)을 추가로 형성할 수 있다. 여기서, 제2 평탄화막은 제1 평탄화막(25)과 같이 유기물질, 예컨대 폴리이미드 등의 레진 재료를 사용하여 형성될 수 있다. 제2 평탄화막은 칼라필터 어레이(24)의 접착을 용이하게 하기 위한 것이며, 그 두께는 가급적 얇은 것이 좋고, 약 1000Å의 두께로 코팅되는 것이 바람직하다. 제2 평탄화막은 제1 평탄화막(25)과 동일 재질로 형성되며, 제1 평탄화막(25)의 패터닝 공정 중에 같이 패터닝하는 것이 바람직한데, 이는 마이크로렌즈(26)의 형성 후에 평탄화막을 패터닝하면 식각 공정 동안에 마이크로렌즈가 손상될 수 있기 때문이다.
한편, 칼라필터 어레이(24), 평탄화막(25) 및 마이크로렌즈(26)는 여러번의 사진 공정을 통해 형성되는데, 그 동안 패드오픈부(PO) 영역의 금속 패드(22a)는 실리콘 질화막(23a)에 의해 보호되므로, 사진 공정 동안 금속 패드(22a)에 손상이나 오염이 발생하지 않는다.
다음으로, 마이크로렌즈(26)의 형성 공정까지 모두 마친 후에, 도 2d에서 보듯이, 패드오픈부(PO) 영역에서 금속 패드(22a)를 보호하고 있는 실리콘 질화막(23a)의 일부를 식각 공정을 통해 제거한다. 이때, 금속 패드(22a)에 이온 충격이 발생하지 않도록 화학건식식각(Chemical Dry Etch)을 이용한다. 여기서, 화학건식식각의 반응가스로는 CF4, O2 및 N2를 이용한다. 특히, 실리콘 질화막(23a)의 제거를 위한 화학건식식각에서 마이크로렌즈(26)가 손상되지 않는 공정 조건을 사용해야 하며, 또한 식각 균일도가 우수해야 한다.
도 3a는 산소의 유량에 대한 실리콘 질화막(SiN) 및 마이크로렌즈(ML)의 식각률 변화를 나타내고, 도 3b는 산소의 유량에 대한 실리콘 질화막의 식각 균일도 변화를 나타낸다. 도 3a 및 도 3b는, 화학건식식각의 다른 공정 조건을 일정하게 유지한 상태(즉, 쳄버 파워 700W, 압력 70Pa, 400sccm의 CH4 및 80sccm의 N2)에서 산소 유량을 변화시키면서 물성의 변화를 측정한 결과이다.
도 3a를 참조하면, 마이크로렌즈를 구성하는 포토레지스트 레진의 경우 산소의 유량이 증가할수록 식각률이 증가하고, 실리콘 질화막은 산소의 유량이 증가할수록 식각률이 낮아짐을 볼 수 있다. 따라서, 화학건식식각에서 산소의 유량을 작게 사용하는 것이 마이크로렌즈의 손상없이 실리콘 질화막을 선택적으로 식각하는 데에 유리함을 알 수 있다. 그러나, 도 3b를 참조하면, 실리콘 질화막의 식각 균 일도는 320sccm에서 가장 우수한 식각 균일도를 가짐을 알 수 있고, 산소의 유량이 작아지거나 커짐에 따라 식각 균일도가 증가함으로 알 수 있다. 여기서, 식각 균일도는, 최대 식각률을 Rmax라 하고, 최소 식각률을 Rmin이라 할 때, [(Rmax - Rmin)/(Rmax + Rmin) × 100]로 정의되는데, 균일도 값이 작을수록 식각이 고르게 진행됨을 나타낸다. 실제 공정에 적용하기 위해서는, 식각 균일도가 4이하인 것이 바람직하다.
도 3a 및 도 3b를 참조하면, 화학건식식각에 사용할 산소 유량은 마이크로렌즈를 손상하지 않으면서도 실리콘 질화막에 대한 식각률 및 균일도가 우수한 범위인 270 ~ 370 sccm 내에서 사용되는 것이 바람직하고, 더욱 바람직하게는 320 sccm의 산소 유량을 사용한다.
상술한 범위의 산소 유량을 이용한 화학건식식각에 의해 패드오픈부(PO)에 형성된 실리콘 질화막(23a)의 일부를 제거한 후에, O2 및 N2를 포함하는 반응가스를 이용하여 금속 패드(22a)의 상면을 플라즈마 처리한다. 실리콘 질화막(23a)을 식각하기 위해서는 CF4 가스를 사용해야 하는데, 이때 식각에 의해 노출된 금속 패드(22a)의 상면에 불소 성분의 잔류물이 잔존할 수 있다.
도 4a 및 도 4b는 플라즈마 처리 전후에 금속 패드(22a) 상면에서 원소 분석을 행한 결과를 나타낸다. 도 4b는 플라즈마 처리 전의 원소 분석 결과인데, 여기서 불소(F) 성분이 상당한 피크(Peak)를 가짐을 알 수 있다. 따라서, 금속 패드(22a) 상면이 불소 잔류물에 의해 오염될 수 있다. 또한 금속 패드를 구성하는 알루미늄의 성분 곡선과 산소의 성분 곡선이 약 10Å에서 교차되는 것을 볼 때, 패드 표면에 알루미늄 산화막의 두께가 얇아서 패드 보호막으로서의 효과가 미미함을 알 수 있다. 아울러, 탄소(C) 성분이 검출되는 것으로 미루어, CF 계열의 잔류물이 존재할 것으로 추측된다.
반면에, O2 및 N2 플라즈마 처리를 행한 후의 원소 분석 결과인 도 4a를 참조하면, 불소(F) 성분이 대단히 미미하며, 또한 알루미늄과 산소의 성분 곡선이 약 55Å 정도의 깊이에서 교차되는 것으로 볼 때, 패드 표면에 알루미늄 산화막이 상당이 두껍게 형성되어 있어서 패드 보호 효과가 우수함을 알 수 있다. 본 발명에서 행한 플라즈마 처리의 효과는, 380 ~ 580 sccm의 O2 및 10 ~ 200 sccm의 N2를 사용할 때 얻어질 수 있으며, 특히 480 sccm의 O2 및 80 sccm의 N2를 사용할 때 그 효과가 더욱 우수하다. 본 발명에 따른 플라즈마 처리는 CF4 가스를 사용하지 않으므로, CF 계열의 불소 잔류물이 전혀 발생하지 않으며, 플라즈마 처리시 마이크로렌즈의 손상이 전혀 발생하지 않는다. 또한, 실리콘 질화막(23a)의 식각 공정과 유사한 반응가스를 사용하므로 식각 쳄버 내에서 인시츄로 플라즈마 처리를 행할 수 있어서 공정 시간이 단축될 수 있다.
본 발명에 따르면, 칼라필터 어레이 및 마이크로렌즈의 형성을 위한 사진 공정 중에 외부회로와 접속되는 오픈된 금속 패드가 오염 및 손상되는 것을 실리콘 질화막을 이용하여 효과적으로 방지할 수 있으며, 실리콘 질화막을 제거하여 금속 패드를 오픈할 때 화학건식식각을 이용하므로 금속 패드 및 마이크로렌즈에 미치는 이온 충격이 전혀 없다. 아울러, 실리콘 질화막의 선택적 제거 후에는 산소 및 질소 플라즈마를 이용하여 금속 패드를 표면처리함으로써, 금속 패드의 오염원으로 작용하는 불소 잔류물을 효과적으로 제거할 수 있을 뿐만 아니라, 금속 패드의 표면에 형성되는 산화막의 두께를 충분히 유지할 수 있으므로, 후속 공정에서의 금속 패드의 손상 및 오염 또한 방지될 수 있다.
지금까지 본 발명의 바람직한 실시예에 대해 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다. 그러므로 여기서 설명한 본 발명의 실시예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 상술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함되는 것으로 해석되어야 한다.

Claims (6)

  1. 포토다이오드 및 MOS 트랜지스터가 미리 형성된 반도체 기판 위에 외부회로와의 접속을 위한 금속 패드 및 상기 금속 패드의 상면을 노출시키는 패드오픈부를 포함하는 페시베이션막을 형성하는 제1 단계와,
    상기 페시베이션막 및 상기 노출된 금속 패드 위에 실리콘 질화막을 형성하는 제2 단계와,
    상기 실리콘 질화막 위에 칼라필터 어레이, 제1 평탄화막 및 마이크로렌즈를 형성하는 제3 단계와,
    CF4, O2 및 N2를 포함하는 반응가스를 이용한 화학건식식각(Chemcial Dry Etch)으로 상기 금속 패드 위의 상기 실리콘 질화막의 일부를 선택적으로 제거하는 제4 단계와,
    O2 및 N2를 포함하는 반응가스를 이용하여 상기 금속 패드의 상면을 플라즈마 처리하여 불소를 제거하는 제5 단계를 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
  2. 제1항에서,
    상기 제4 단계에서 사용하는 상기 반응가스들 중에서 산소(O2) 가스의 유량 은 270 ~ 370 sccm인 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
  3. 제1항에서,
    상기 제5 단계에서 사용하는 상기 반응가스는 380 ~ 580 sccm의 O2 및 10 ~ 200 sccm의 N2를 사용하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
  4. 제2항에서,
    상기 제4 단계에서 사용하는 상기 반응가스들 중에서 산소(O2) 가스의 유량은 320 sccm인 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
  5. 제3항에서,
    상기 제5 단계에서 사용하는 상기 반응가스는 480 sccm의 O2 및 80 sccm의 N2를 사용하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
  6. 제1항에서,
    상기 제2 단계 이후 및 상기 제3 단계 이전에, 상기 실리콘 질화막 위에 제2 평탄화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
KR1020060072043A 2006-07-31 2006-07-31 씨모스 이미지 센서의 제조 방법 KR100741932B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060072043A KR100741932B1 (ko) 2006-07-31 2006-07-31 씨모스 이미지 센서의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060072043A KR100741932B1 (ko) 2006-07-31 2006-07-31 씨모스 이미지 센서의 제조 방법

Publications (1)

Publication Number Publication Date
KR100741932B1 true KR100741932B1 (ko) 2007-07-23

Family

ID=38499360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060072043A KR100741932B1 (ko) 2006-07-31 2006-07-31 씨모스 이미지 센서의 제조 방법

Country Status (1)

Country Link
KR (1) KR100741932B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI413244B (zh) * 2008-07-04 2013-10-21 United Microelectronics Corp 影像感測器及其製造方法
CN112349742A (zh) * 2020-11-24 2021-02-09 武汉新芯集成电路制造有限公司 背照式图像传感器及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030028516A (ko) * 2003-02-27 2003-04-08 김영선 진보된 이미지 센서 칩과 이를 사용한 패캐지 제조
KR20040060554A (ko) * 2002-12-30 2004-07-06 동부전자 주식회사 Ｃｍｏｓ 이미지 센서 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040060554A (ko) * 2002-12-30 2004-07-06 동부전자 주식회사 Ｃｍｏｓ 이미지 센서 및 그 제조 방법
KR20030028516A (ko) * 2003-02-27 2003-04-08 김영선 진보된 이미지 센서 칩과 이를 사용한 패캐지 제조

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI413244B (zh) * 2008-07-04 2013-10-21 United Microelectronics Corp 影像感測器及其製造方法
CN112349742A (zh) * 2020-11-24 2021-02-09 武汉新芯集成电路制造有限公司 背照式图像传感器及其制造方法

Similar Documents

Publication Publication Date Title
JP5306436B2 (ja) Ｃｍｏｓイメージセンサの製造方法
US7498190B2 (en) Method for fabricating a CMOS image sensor
US7268009B2 (en) Method for fabricating a CMOS image sensor
CN109037251B (zh) 固态成像装置及其制造方法
US20100320554A1 (en) Method of manufacturing solid state imaging device, and solid state imaging device
KR20080054044A (ko) 이미지 센서 및 그 제조방법
JP2007088459A (ja) イメージセンサの形成方法及びそれによって形成されたイメージセンサ
US7462520B2 (en) Methods of fabricating an image sensor
US8084289B2 (en) Method of fabricating image sensor and reworking method thereof
KR100720527B1 (ko) 시모스 이미지 센서 및 그 제조 방법
KR100741932B1 (ko) 씨모스 이미지 센서의 제조 방법
US7879640B2 (en) CMOS image sensor and method for fabricating the same
KR100871552B1 (ko) 이미지 센서의 제조방법
KR100788381B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
KR100606902B1 (ko) 씨모스 이미지 센서의 제조 방법
KR100840646B1 (ko) 시모스 이미지 센서의 제조 방법
US20100167459A1 (en) Method for fabricating cmos image sensor
KR100660323B1 (ko) 시모스 이미지 센서의 제조방법
KR100815937B1 (ko) 이미지 센서 및 그 제조방법
KR100720513B1 (ko) 씨모스 이미지 센서의 제조방법
KR100806786B1 (ko) 이미지 센서 및 그 제조방법
KR100660332B1 (ko) 이미지 센서의 제조방법
KR100720479B1 (ko) 씨모스 이미지 센서의 제조방법
JP2009105146A (ja) 固体撮像装置及びその製造方法
JP2008166773A (ja) イメージセンサの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee