KR100738215B1 - The Plasma Display Panel Method of Manufacturing thereof - Google Patents

The Plasma Display Panel Method of Manufacturing thereof Download PDF

Info

Publication number
KR100738215B1
KR100738215B1 KR1020050033307A KR20050033307A KR100738215B1 KR 100738215 B1 KR100738215 B1 KR 100738215B1 KR 1020050033307 A KR1020050033307 A KR 1020050033307A KR 20050033307 A KR20050033307 A KR 20050033307A KR 100738215 B1 KR100738215 B1 KR 100738215B1
Authority
KR
South Korea
Prior art keywords
address electrode
plasma display
electrode
address
panel
Prior art date
Application number
KR1020050033307A
Other languages
Korean (ko)
Other versions
KR20060111021A (en
Inventor
민병국
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050033307A priority Critical patent/KR100738215B1/en
Publication of KR20060111021A publication Critical patent/KR20060111021A/en
Application granted granted Critical
Publication of KR100738215B1 publication Critical patent/KR100738215B1/en

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L11/00—Machines for cleaning floors, carpets, furniture, walls, or wall coverings
    • A47L11/40—Parts or details of machines not provided for in groups A47L11/02 - A47L11/38, or not restricted to one of these groups, e.g. handles, arrangements of switches, skirts, buffers, levers
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L11/00—Machines for cleaning floors, carpets, furniture, walls, or wall coverings
    • A47L11/40—Parts or details of machines not provided for in groups A47L11/02 - A47L11/38, or not restricted to one of these groups, e.g. handles, arrangements of switches, skirts, buffers, levers
    • A47L11/4075—Handles; levers
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L11/00—Machines for cleaning floors, carpets, furniture, walls, or wall coverings
    • A47L11/40—Parts or details of machines not provided for in groups A47L11/02 - A47L11/38, or not restricted to one of these groups, e.g. handles, arrangements of switches, skirts, buffers, levers
    • A47L11/408—Means for supplying cleaning or surface treating agents
    • A47L11/4086—Arrangements for steam generation

Landscapes

  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널 및 그의 제조방법에 관한 것으로, 더욱 자세하게는 플라즈마 디스플레이 패널중 후면 패널의 제조공정을 개선한 플라즈마 디스플레이 패널 및 그의 제조방법에 관한 것이다.The present invention relates to a plasma display panel and a method for manufacturing the same, and more particularly, to a plasma display panel and a method for manufacturing the same improved the manufacturing process of the back panel of the plasma display panel.

이러한 본 발명의 플라즈마 디스플레이 패널은 스캔전극과 서스테인 전극을 구비한 전면 패널과 전면 패널과 대향되게 형성된 후면 패널은, 후면 글라스 상부에 형성된 제 1 어드레스전극 및 복수개의 격벽과 제 1어드레스전극 상부에 제 1 어드레스전극과 교차되도록 복수개의 격벽간의 좌, 우길이방향으로 소정의 두께와 소정의 폭으로 형성된 하나 이상의 제 2 어드레스전극을 더 포함하는 것을 특징으로 한다.The plasma display panel of the present invention includes a front panel having scan electrodes and sustain electrodes and a rear panel formed to face the front panel, wherein the first address electrode formed on the rear glass and the plurality of partition walls and the first address electrode are formed on the rear panel. And at least one second address electrode formed to have a predetermined thickness and a predetermined width in a left and right length direction between the plurality of partition walls so as to intersect the one address electrode.

또한, 본 발명의 플라즈마 디스플레이 패널은 스캔전극과 서스테인 전극을 구비한 전면 패널과 전면 패널과 대향되게 형성된 후면 패널은, 후면 글라스 상부에 형성된 제 1 어드레스전극 및 복수개의 격벽과 제 1어드레스전극을 덮도록 형성된 제 1 하부유전체층과 제 1하부유전체층 상부에 제 1 어드레스전극과 교차되도록 복수개의 격벽간의 좌, 우길이방향으로 소정의 두께와 소정의 폭으로 형성된 하나 이상의 제 2 어드레스전극을 더 포함하는 것을 특징으로 한다.In addition, in the plasma display panel of the present invention, a front panel including a scan electrode and a sustain electrode and a rear panel formed to face the front panel cover a first address electrode, a plurality of partition walls, and a first address electrode formed on the rear glass. And at least one second address electrode formed on the first lower dielectric layer and the first lower dielectric layer formed to have a predetermined thickness and a predetermined width in a left and right length direction between the plurality of partition walls so as to intersect the first address electrode. It features.

또한, 본 발명의 플라즈마 디스플레이 패널의 제조방법은 (a) 후면 글라스 상부에 제 1 어드레스전극을 형성하는 단계 및 (b) 제 1 어드레스전극 상부에 제 2 어드레스전극을 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the method of manufacturing a plasma display panel of the present invention includes the steps of (a) forming a first address electrode on the rear glass and (b) forming a second address electrode on the first address electrode. It is done.

또한, 본 발명의 플라즈마 디스플레이 패널의 제조방법은 (a) 후면 글라스 상부에 제 1 어드레스전극을 형성하는 단계 (b) 제 1 어드레스전극을 덮도록 제 1 하부유전체층을 형성하는 단계 및 (c) 제 1 하부유전체층 상부에 제 2 어드레스전극을 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the method of manufacturing a plasma display panel of the present invention includes (a) forming a first address electrode on the rear glass, (b) forming a first lower dielectric layer to cover the first address electrode, and (c) And forming a second address electrode on the first lower dielectric layer.

플라즈마 디스플레이 패널, 제 1 어드레스전극, 제 2 어드레스전극, 제 1 하부유전체층, 제 2 하부유전체층 Plasma display panel, first address electrode, second address electrode, first lower dielectric layer, second lower dielectric layer

Description

플라즈마 디스플레이 패널 및 그의 제조방법{The Plasma Display Panel Method of Manufacturing thereof}Plasma Display Panel and its manufacturing method

도 1은 종래의 플라즈마 디스플레이 패널의 구조를 개략적으로 나타낸 사시도.1 is a perspective view schematically showing the structure of a conventional plasma display panel.

도 2는 종래의 플라즈마 디스플레이 패널의 제조방법을 순차적으로 나타낸 순서도.2 is a flowchart sequentially illustrating a method of manufacturing a conventional plasma display panel.

도 3은 종래의 플라즈마 디스플레이 패널의 후면 패널 제조 공정을 순차적으로 나타낸 공정도.3 is a process diagram sequentially illustrating a rear panel manufacturing process of a conventional plasma display panel;

도 4는 종래 플라즈마 디스플레이 패널의 후면 패널을 나타낸 도.4 illustrates a rear panel of a conventional plasma display panel.

도 5는 본 발명에 따른 제 1실시예로써, 플라즈마 디스플레이 패널의 제조방법을 순차적으로 나타낸 순서도.5 is a flowchart sequentially illustrating a method of manufacturing a plasma display panel as a first embodiment according to the present invention.

도 6은 도 5에 도시한 플라즈마 디스플레이 패널의 후면 패널 제조 공정을 순차적으로 나타낸 공정도.FIG. 6 is a process diagram sequentially illustrating a rear panel manufacturing process of the plasma display panel shown in FIG. 5; FIG.

도 7a 및 도 7b는 도 6에 도시한 플라즈마 디스플레이 후면 패널의 제 1 어드레스전극 및 제 2 어드레스전극을 순차적으로 나타낸 공정도.7A and 7B are process diagrams sequentially showing a first address electrode and a second address electrode of the plasma display rear panel shown in FIG.

도 8은 도 7a 및 도 7b에 도시한 플라즈마 디스플레이 후면 패널의 제 1 어드레스전극 및 제 2 어드레스전극의 형상을 나타낸 사시도.FIG. 8 is a perspective view showing the shapes of the first address electrode and the second address electrode of the plasma display rear panel shown in FIGS. 7A and 7B;

도 9a 내지 도 9c는 도 8에 도시한 플라즈마 디스플레이 패널의 후면 패널을 나타낸 도.9A to 9C are diagrams illustrating a rear panel of the plasma display panel shown in FIG.

도 10은 본 발명에 따른 제 2실시예로써, 플라즈마 디스플레이 패널의 제조방법을 순차적으로 나타낸 순서도.10 is a flowchart sequentially illustrating a method of manufacturing a plasma display panel as a second embodiment according to the present invention.

도 11a 및 도 11b는 도 10에 도시한 플라즈마 디스플레이 패널의 후면 패널 제조 공정을 순차적으로 나타낸 공정도.11A and 11B are flowcharts sequentially showing a rear panel manufacturing process of the plasma display panel shown in FIG.

도 12a 및 도 12b는 도 11에 도시한 플라즈마 디스플레이 후면 패널의 제 1 어드레스전극 및 제 2 어드레스전극을 순차적으로 나타낸 공정도.12A and 12B are process diagrams sequentially showing a first address electrode and a second address electrode of the plasma display rear panel shown in FIG.

도 13은 도 12a 및 도 12b에 도시한 플라즈마 디스플레이 후면 패널의 제 1어드레스전극 및 제 2 어드레스전극의 형상을 나타낸 사시도.FIG. 13 is a perspective view showing the shapes of the first address electrode and the second address electrode of the plasma display rear panel shown in FIGS. 12A and 12B;

도 14a 내지 도 14c는 도 13에 도시한 플라즈마 디스플레이 패널의 후면 패널을 나타낸 도.14A to 14C are diagrams illustrating a rear panel of the plasma display panel shown in FIG.

본 발명은 플라즈마 디스플레이 패널 및 그의 제조방법에 관한 것으로, 더욱 자세하게는 플라즈마 디스플레이 패널중 후면 패널의 제조공정을 개선한 플라즈마 디스플레이 패널 및 그의 제조방법에 관한 것이다.The present invention relates to a plasma display panel and a method for manufacturing the same, and more particularly, to a plasma display panel and a method for manufacturing the same improved the manufacturing process of the back panel of the plasma display panel.

일반적으로 플라즈마 디스플레이 패널은 전면기판과 후면기판 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.In general, a plasma display panel is a partition wall formed between a front substrate and a rear substrate to form a unit cell, and each cell includes neon (Ne), helium (He), or a mixture of neon and helium (Ne + He) and An inert gas containing the same main discharge gas and a small amount of xenon is filled. When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image. Such a plasma display panel has a spotlight as a next generation display device because of its thin and light configuration.

도 1은 종래의 플라즈마 디스플레이 패널의 구조를 개략적으로 나타낸 사시도이다. 도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면 글라스(101)에 스캔 전극(102)과 서스테인 전극(103)이 쌍을 이뤄 형성된 복수의 유지전극쌍이 배열된 전면기판(100) 및 배면을 이루는 후면 글라스(111) 상에 전술한 복수의 유지전극쌍과 교차되도록 복수의 어드레스 전극(113)이 배열된 후면기판(110)이 일정거리를 사이에 두고 평행하게 결합된다.1 is a perspective view schematically showing the structure of a conventional plasma display panel. As shown in FIG. 1, a plasma display panel includes a front substrate in which a plurality of sustain electrode pairs formed by pairing a scan electrode 102 and a sustain electrode 103 are formed on a front glass 101, which is a display surface on which an image is displayed. The rear substrate 110 having the plurality of address electrodes 113 arranged to intersect the plurality of sustain electrode pairs on the back glass 111 forming the back surface 100 and the rear surface is coupled in parallel with a predetermined distance therebetween. .

전면 패널(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(102) 및 서스테인 전극(103), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(102) 및 서스테인 전극(103)이 쌍을 이뤄 포함된다. 여기서 버스전극을 이루는 은(Ag)과 같은 금속재질은 방전에 의한 광은 투과하지 못하고, 외부 광에 대해서는 반사를 하는 것으로 알려져 있어 콘트라스트를 나쁘게 하는 문제가 있다. 이러한 문제를 해결하기 위해 상기 투명전극(a)과 버스전극(b)사이에 콘트라스트를 향상시키기 위한 블랙층(미도시)이 형성된다. 스캔 전극(102) 및 서스테인 전극(103)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체층(104)에 의해 덮혀지 고, 상부 유전체층(104) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.The front panel 100 is made of a scan electrode 102 and a sustain electrode 103, that is, a transparent electrode (a) formed of a transparent ITO material and a metal material to mutually discharge and maintain light emission of the cells in one discharge cell. The scan electrode 102 and the sustain electrode 103 provided as the bus electrode b are included in pairs. Here, a metal material such as silver (Ag) constituting the bus electrode is not known to transmit light due to discharge, and reflects external light, thereby causing a problem of poor contrast. In order to solve this problem, a black layer (not shown) is formed between the transparent electrode a and the bus electrode b to improve contrast. Scan electrode 102 and sustain electrode 103 are covered by one or more upper dielectric layers 104 that limit discharge current and insulate between electrode pairs, and facilitate discharge conditions on top of upper dielectric layer 104. For this purpose, a protective layer 105 on which magnesium oxide (MgO) is deposited is formed.

후면 패널(110)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(113)이 격벽(112)에 대해 평행하게 배치된다. 후면 패널(110)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(114)가 도포된다. 어드레스 전극(113)과 형광체(114) 사이에는 어드레스 전극(113)을 보호하기 위한 하부 유전체층(115)이 형성된다.The rear panel 110 is arranged such that a plurality of discharge spaces, that is, barrier ribs 112 of a stripe type (or well type) for forming discharge cells are maintained in parallel. In addition, a plurality of address electrodes 113 which perform address discharge to generate vacuum ultraviolet rays are arranged in parallel with the partition wall 112. On the upper side of the rear panel 110, R, G, and B phosphors 114 which emit visible light for image display during address discharge are coated. A lower dielectric layer 115 is formed between the address electrode 113 and the phosphor 114 to protect the address electrode 113.

이와같이, 전면 패널 제조 과정과 후면 패널 제조 과정을 거친후, 전술한 전면 패널과 후면 패널을 합착시키기 위한 실링공정을 통하여 플라즈마 디스플레이 패널의 제품이 완성된다. 여기서, 전면 패널과 후면 패널이 제조되는 과정을 더욱 자세하게 살펴보면 다음 도 2와 같다.As such, after the front panel manufacturing process and the rear panel manufacturing process, the product of the plasma display panel is completed through the sealing process for bonding the front panel and the rear panel. Here, the process of manufacturing the front panel and the rear panel will be described in more detail with reference to FIG. 2.

도 2는 종래의 플라즈마 디스플레이 패널의 제조방법을 순차적으로 나타낸 순서도이다.2 is a flowchart sequentially illustrating a method of manufacturing a conventional plasma display panel.

도 2에 도시된 바와 같이, 종래의 플라즈마 디스플레이 패널의 제조방법은 도 2의 좌측에 나열된 전면 패널 제조 과정과, 우측에 나열된 후면 패널 제조 과정 및 하측에 나열된 실링 과정등을 포함한 조립 과정을 포함한다.As shown in FIG. 2, a conventional method of manufacturing a plasma display panel includes an assembly process including a front panel manufacturing process listed on the left side of FIG. 2, a rear panel manufacturing process listed on the right side, and a sealing process listed below. .

먼저, 도 2의 좌측에 나열된 전면 패널 제조 과정을 설명하면 다음과 같다.First, a front panel manufacturing process listed on the left side of FIG. 2 will be described.

전면 패널은 먼저, 전면 글라스를 준비한 후(201), 전면 글라스 상부에 복수 의 유지전극쌍이 형성된다(202). 이 후, 유지전극쌍 상부에 상부 유전체층이 형성되고(203), 상부 유전체층에 유지전극쌍을 보호하기 위한 MgO 물질로 이루어진 보호막이 형성된다(204).In the front panel, first, a front glass is prepared (201), and a plurality of sustain electrode pairs are formed on the front glass (202). Thereafter, an upper dielectric layer is formed over the sustain electrode pair (203), and a protective film made of MgO material for protecting the sustain electrode pair is formed over the upper dielectric layer (204).

한편, 후면 패널은 도 2의 우측에 나열된 후면 패널 제조 과정을 살펴보면 다음과 같다.On the other hand, the rear panel looks at the rear panel manufacturing process listed on the right side of Figure 2 as follows.

후면 패널은 전면 패널과 마찬가지로 후면 글라스를 준비하고(211), 전면 패널에 형성된 유지전극쌍과 교차하여 대향되도록 복수의 어드레스전극이 후면 글라스에 형성된다(212). 이 후, 어드레스 전극을 덮도록 하부 유전체층이 형성되고(213), 하부 유전체층 상측면에 격벽이 형성되며(214), 격벽간의 방전공간에 형광층이 형성된다(215).Like the front panel, the rear panel prepares the rear glass (211), and a plurality of address electrodes are formed on the rear glass so as to face and cross the sustain electrode pair formed on the front panel (212). Thereafter, a lower dielectric layer is formed to cover the address electrode (213), a partition is formed on the upper side of the lower dielectric layer (214), and a fluorescent layer is formed in the discharge space between the partitions (215).

이와같이 제조된 전면 패널과 후면 패널은 서로 합착되어(220) 플라즈마 디스플레이 패널(230)을 형성한다.The front panel and the rear panel manufactured as described above are bonded to each other 220 to form the plasma display panel 230.

여기서, 전술한 종래의 플라즈마 디스플레이 패널의 제조방법에 있어서, 후면 패널의 제조공정을 더욱 자세하게 살펴보면 다음 도 3과 같다.Here, in the above-described method of manufacturing a plasma display panel, the manufacturing process of the rear panel will be described in more detail with reference to FIG. 3.

도 3은 종래의 플라즈마 디스플레이 패널의 후면 패널 제조공정을 순차적으로 나타낸 공정도이다. 도 3에 도시된 바와 같이, 후면 패널의 구조는 다음과 같은 공정에 의해 형성된다.3 is a process diagram sequentially illustrating a rear panel manufacturing process of a conventional plasma display panel. As shown in Fig. 3, the structure of the rear panel is formed by the following process.

먼저, (a) 단계에서는 투명한 후면 글라스(320)를 준비하고, (b) 단계에서는 후면 글라스 기판 상부(320)에 일정한 폭과 높이를 갖는 어드레스 전극(322)을 형성하며, (c) 단계에서는 어드레스 전극(322)을 덮도록 하부 유전체층(313b)을 형성 한다.First, in step (a), a transparent rear glass 320 is prepared, and in step (b), an address electrode 322 having a predetermined width and height is formed on the upper surface of the rear glass substrate 320, and in step (c) The lower dielectric layer 313b is formed to cover the address electrode 322.

이후, (d) 단계에서는 하부 유전체층(313b) 상부에 격벽재(321′)층을 형성하며, (e) 단계에서는 격벽재(321) 상부에 포토레지스트(330)를 도포한다.Subsequently, in step (d), a barrier rib 321 'layer is formed on the lower dielectric layer 313b, and in step (e), the barrier rib 321 is formed. The photoresist 330 is coated on the top.

이후, (f) 단계에서는 소정의 패턴이 형성된 포토 마스크(332)를 포토레지스트(330) 상부에 올려놓고, 광을 조사하여 포토레지스트(330)를 경화시킨다. 이러한 공정을 노광공정이라한다.Subsequently, in step (f), the photo mask 332 having a predetermined pattern is formed on the photoresist 330, and irradiated with light to cure the photoresist 330. This process is called an exposure process.

이후, (g) 현상공정을 통하여 경화되지 않은 포토레지스트(330)를 세척한 후, (h) 단계에서 식각을 한다.Thereafter, (g) the uncured photoresist 330 is washed through the developing process, and then etched in step (h).

이후, (i) 단계에서는 포토레지스트(330)를 제거하고 건조를 한 후, 소성함으로써 인접한 셀간의 크로스톡(Crosstalk)현상을 방지하기 위한 격벽(321)이 형성된다.Subsequently, in step (i), the barrier rib 321 is formed to prevent crosstalk between adjacent cells by removing and drying the photoresist 330 and firing the same.

이후, (j) 단계에서는 격벽(321) 사이에 형광체층(323)을 도포하여, 소성을 하면 후면 글라스 기판(320)이 형성된다.Subsequently, in step (j), when the phosphor layer 323 is applied between the partition walls 321 and fired, the back glass substrate 320 is formed.

이와같이 형성된 종래 플라즈마 디스플레이 패널의 후면 패널을 더욱 자세하게 살펴보면 다음 도 4와 같다.Looking at the rear panel of the conventional plasma display panel formed as described above in more detail as shown in FIG.

도 4는 종래 플라즈마 디스플레이 패널의 후면 패널을 나타낸 도이다. 먼저, 종래 플라즈마 디스플레이 패널은 복수개의 스캔전극과 서스테인전극이 구비된 전면 패널과 전술한 전면 패널과 대향되게 형성된 복수개의 어드레스 전극을 포함하는 후면 패널을 구비한다. 여기서, 전술한 후면 패널을 더욱 자세하게 살펴보면 다음 도 4와 같다.4 is a diagram illustrating a rear panel of a conventional plasma display panel. First, a conventional plasma display panel includes a front panel including a plurality of scan electrodes and a sustain electrode, and a rear panel including a plurality of address electrodes formed to face the front panel. Here, the above-described rear panel will be described in more detail with reference to FIG. 4.

도 4에 도시된 바와 같이, 종래 플라즈마 디스플레이 패널중 후면 패널은 후면 글라스(420) 상부에 복수개의 어드레스 전극(422)이 형성되고, 전술한 복수개의 어드레스 전극(422)을 덮도록 하부 유전체층(413b)이 형성된다.As shown in FIG. 4, in the rear panel of the conventional plasma display panel, a plurality of address electrodes 422 are formed on the rear glass 420, and the lower dielectric layer 413b covers the plurality of address electrodes 422 described above. ) Is formed.

또한, 전술한 하부 유전체층(413b) 상측면에 방전셀을 구획하기 위한 복수개의 격벽(421)이 소정 간격으로 이격되어 형성되고, 전술한 복수개의 격벽(421)간의 발광공간에 형광체를 발광하기 위한 형광체층(423)이 도포된다.In addition, a plurality of barrier ribs 421 for partitioning discharge cells are formed on the upper surface of the lower dielectric layer 413b at predetermined intervals, and the phosphors emit light in the light emitting spaces between the barrier ribs 421. Phosphor layer 423 is applied.

그러나, 전술한 바와 같은 종래 플라즈마 디스플레이 후면 패널은 격벽간의 발광공간에 도포되는 형광체의 도포면적은 한계가 있어 플라즈마 디스플레이 패널의 발광휘도를 상승시키는 데에는 한계가 따르게 된다.However, in the conventional plasma display rear panel as described above, the application area of the phosphor to be applied to the light emitting space between the partition walls is limited, so that there is a limit in increasing the luminous luminance of the plasma display panel.

더욱이, 종래 플라즈마 디스플레이 전면 패널에 구비된 복수개의 스캔 전극의 방전에 관여하는 방전공간의 유효일측면과 후면 패널에 구비된 어드레스 전극의 방전에 관여하는 방전공간의 유효일측면간의 거리가 멀게 형성되므로 어드레스 방전시 어드레스 성능이 떨어져 지터특성이 저하되고, 결국에는 플라즈마 디스플레이 패널의 방전효율을 상승시키는데에는 한계가 따르게 된다.In addition, since the distance between the effective one side of the discharge space involved in the discharge of the plurality of scan electrodes provided in the conventional plasma display front panel and the effective one side of the discharge space involved in the discharge of the address electrode provided in the rear panel is formed a long distance The jitter characteristic is degraded due to poor time address performance, and eventually, there is a limit in increasing the discharge efficiency of the plasma display panel.

전술한 문제점을 해결하기 위하여 본 발명의 플라즈마 디스플레이 패널 및 그의 제조방법은 플라즈마 디스플레이 패널 중 후면 패널의 구조를 개선한 플라즈마 디스플레이 패널 및 그의 제조방법에 관한 것이다.In order to solve the above problems, the present invention relates to a plasma display panel and a method for manufacturing the same.

상술한 기술적 과제를 해결하기 위한 본 발명의 플라즈마 디스플레이 패널은 스캔전극과 서스테인 전극을 구비한 전면 패널과 전면 패널과 대향되게 형성된 후면 패널은, 후면 글라스 상부에 형성된 제 1 어드레스전극 및 복수개의 격벽과 제 1 어드레스전극 상부에 상기 제 1 어드레스전극과 교차되도록 상기 복수개의 격벽간의 좌, 우길이방향으로 소정의 두께와 소정의 폭으로 형성된 하나 이상의 제 2 어드레스전극을 더 포함하는 것을 특징으로 한다.In order to solve the above technical problem, the plasma display panel includes a front panel including a scan electrode and a sustain electrode, and a rear panel facing the front panel, the first address electrode formed on the rear glass and the plurality of partition walls; And at least one second address electrode formed on the first address electrode to have a predetermined thickness and a predetermined width in a left and right length direction between the plurality of partition walls so as to intersect the first address electrode.

또한, 제 2 어드레스전극의 소정의 두께는 상기 제 1 어드레스전극의 소정의 두께보다 더 두껍게 형성되는 것을 특징으로 한다.In addition, the predetermined thickness of the second address electrode may be thicker than the predetermined thickness of the first address electrode.

또한, 제 2 어드레스전극의 소정의 두께는 상기 제 1 어드레스전극의 소정의 두께보다 5㎛ 이상 30㎛ 이하로 더 두꺼운 것을 특징으로 한다.In addition, the predetermined thickness of the second address electrode is characterized in that the thickness is more than 5㎛ 30㎛ less than the predetermined thickness of the first address electrode.

또한, 제 2 어드레스전극은 스캔전극과 서스테인전극중 스캔전극과 가깝게 대향되는 제 1 어드레스전극의 일측면에 형성되는 것을 특징으로 한다.In addition, the second address electrode may be formed on one side of the first address electrode which is close to the scan electrode among the scan electrode and the sustain electrode.

또한, 제 2 어드레스전극은 스캔전극과 서스테인전극 각각에 가깝게 대향되는 제 1 어드레스전극의 일측면에 형성되는 것을 특징으로 한다.In addition, the second address electrode may be formed on one side of the first address electrode which is opposite to each of the scan electrode and the sustain electrode.

또한, 본 발명의 플라즈마 디스플레이 패널은 스캔전극과 서스테인 전극을 구비한 전면 패널과 전면 패널과 대향되게 형성된 후면 패널은, 후면 글라스 상부에 형성된 제 1 어드레스전극 및 복수개의 격벽과 제 1어드레스전극을 덮도록 형성된 제 1 하부유전체층과 제 1하부유전체층 상부에 제 1 어드레스전극과 교차되도록 복수개의 격벽간의 좌, 우길이방향으로 소정의 두께와 소정의 폭으로 형성된 하나 이상의 제 2 어드레스전극을 더 포함하는 것을 특징으로 한다.In addition, in the plasma display panel of the present invention, a front panel including a scan electrode and a sustain electrode and a rear panel formed to face the front panel cover a first address electrode, a plurality of partition walls, and a first address electrode formed on the rear glass. And at least one second address electrode formed on the first lower dielectric layer and the first lower dielectric layer formed to have a predetermined thickness and a predetermined width in a left and right length direction between the plurality of partition walls so as to intersect the first address electrode. It features.

또한, 제 2 어드레스전극의 소정의 두께는 제 1 어드레스전극의 소정의 두께 보다 더 두껍게 형성되는 것을 특징으로 한다.In addition, the predetermined thickness of the second address electrode may be thicker than the predetermined thickness of the first address electrode.

또한, 제 2 어드레스전극의 소정의 두께는 제 1 어드레스전극의 소정의 두께보다 5㎛ 이상 30㎛ 이하로 더 두꺼운 것을 특징으로 한다.In addition, the predetermined thickness of the second address electrode is characterized in that the thickness is more than 5㎛ 30㎛ less than the predetermined thickness of the first address electrode.

또한, 제 2 어드레스전극은 스캔전극과 서스테인전극중 스캔전극과 가깝게 대향되는 후면 글라스상의 일측면에 형성되는 것을 특징으로 한다.In addition, the second address electrode may be formed on one side of the rear glass facing the scan electrode of the scan electrode and the sustain electrode.

또한, 제 2 어드레스전극은 스캔전극과 서스테인전극 각각에 가깝게 대향되는 후면 글라스상의 일측면에 형성되는 것을 특징으로 한다.In addition, the second address electrode may be formed on one side of the rear glass facing the scan electrode and the sustain electrode.

또한, 본 발명의 플라즈마 디스플레이 패널의 제조방법은 (a) 후면 글라스 상부에 제 1 어드레스전극을 형성하는 단계 및 (b) 제 1 어드레스전극 상부에 제 2 어드레스전극을 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the method of manufacturing a plasma display panel of the present invention includes the steps of (a) forming a first address electrode on the rear glass and (b) forming a second address electrode on the first address electrode. It is done.

또한, 본 발명의 플라즈마 디스플레이 패널의 제조방법은 (a) 후면 글라스 상부에 제 1 어드레스전극을 형성하는 단계 (b) 제 1 어드레스전극을 덮도록 제 1 하부유전체층을 형성하는 단계 및 (c) 제 1 하부유전체층 상부에 제 2 어드레스전극을 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the method of manufacturing a plasma display panel of the present invention includes (a) forming a first address electrode on the rear glass, (b) forming a first lower dielectric layer to cover the first address electrode, and (c) And forming a second address electrode on the first lower dielectric layer.

이하에서는 첨부된 도면을 참고로 하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

<제 1실시예><First Embodiment>

도 5는 본 발명에 따른 제 1실시예로써, 플라즈마 디스플레이 패널의 제조방법을 순차적으로 나타낸 순서도이다. 먼저, 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법은 도 2에 도시한 것과 마찬가지로 전면 패널 제조 과정과, 후면 패널 제조 과정 및 실링 과정등을 포함한 조립과정을 포함한다. 다만, 본 발명에 따른 플라즈마 디스플레이 후면 패널의 제조공정은 후면 글라스 상부에 제 1 어드레스전극이 형성되고 전술한 제 1 어드레스전극 상부에 소정의 두께와 소정의 폭을 지닌 제 2 어드레스전극이 형성된다. 이러한, 본 발명에 따른 플라즈마 디스플레이 패널의 제조 공정을 살펴보면 다음 도 5와 같다.FIG. 5 is a flowchart sequentially illustrating a method of manufacturing a plasma display panel as a first embodiment according to the present invention. First, a method of manufacturing a plasma display panel according to the present invention includes an assembly process including a front panel manufacturing process, a rear panel manufacturing process, a sealing process, and the like as shown in FIG. 2. However, in the manufacturing process of the plasma display rear panel according to the present invention, a first address electrode is formed on the rear glass and a second address electrode having a predetermined thickness and a predetermined width is formed on the first address electrode. The manufacturing process of the plasma display panel according to the present invention will be described with reference to FIG. 5.

도 5에 도시된 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법은 도 5의 좌측에 나열된 전면 패널 제조 과정과, 우측에 나열된 후면 패널 제조 과정 및 하측에 나열된 실링 과정등을 포함한 조립 과정을 포함한다.As shown in FIG. 5, a method of manufacturing a plasma display panel according to the present invention includes an assembly process including a front panel manufacturing process listed on the left side of FIG. 5, a rear panel manufacturing process listed on the right side, and a sealing process listed below. Include.

먼저, 도 5의 좌측에 나열된 전면 패널 제조 과정을 설명하면 다음과 같다.First, the front panel manufacturing process listed on the left side of FIG. 5 will be described.

전면 패널은 먼저, 전면 글라스를 준비한 후(501), 전면 글라스 상부에 복수의 유지전극쌍이 형성된다(502). 이 후, 유지전극쌍 상부에 상부 유전체층이 형성되고(503), 상부 유전체층에 유지전극쌍을 보호하기 위한 MgO 물질로 이루어진 보호막이 형성된다(504).The front panel first prepares the front glass (501), and then a plurality of sustain electrode pairs are formed on the front glass (502). Thereafter, an upper dielectric layer is formed over the sustain electrode pair (503), and a protective film made of MgO material for protecting the sustain electrode pair is formed over the upper dielectric layer (504).

한편, 후면 패널은 도 5의 우측에 나열된 후면 패널 제조 과정을 살펴보면 다음과 같다.On the other hand, the rear panel looks at the rear panel manufacturing process listed on the right side of FIG.

후면 패널은 전면 패널과 마찬가지로 후면 글라스를 준비하고(511), 전면 패널에 형성된 유지전극쌍과 교차하여 대향되도록 복수의 제 1 어드레스전극이 후면 글라스에 형성된다(512). 이 후, 복수의 제 1 어드레스전극 상부에 소정의 두께와 소정의 폭을 지닌 복수의 제 2 어드레스전극이 형성되고(513), 전술한 복수의 제 1 어드레스전극 및 제 2 어드레스전극을 덮도록 제 1 하부유전체층이 형성된다(514). 이 후, 전술한 제 1 하부유전체층 상측면에 방전셀을 구획하도록 하는 복수개의 격벽이 형성된다(515). 마지막으로, 전술한 복수개의 격벽사이의 발광공간에 형광체의 발광을 위한 R, G, B 형광체층이 도포된다(516).Like the front panel, the rear panel prepares a rear glass (511), and a plurality of first address electrodes are formed on the rear glass so as to face and cross the sustain electrode pair formed on the front panel (512). Thereafter, a plurality of second address electrodes having a predetermined thickness and a predetermined width are formed on the plurality of first address electrodes (513), and the plurality of first address electrodes and the second address electrodes are covered to cover the aforementioned first address electrodes. A lower dielectric layer is formed (514). Thereafter, a plurality of partition walls are formed on the upper surface of the first lower dielectric layer to partition the discharge cells (515). Lastly, R, G, and B phosphor layers for emitting light of the phosphor are coated in the light emitting spaces between the plurality of partition walls described above (516).

이와같이 제조된 전면 패널과 후면 패널은 서로 합착되어(520) 플라즈마 디스플레이 패널(530)을 형성한다.The front panel and the rear panel manufactured as described above are bonded to each other (520) to form the plasma display panel 530.

여기서, 전술한 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법에 있어서, 후면 패널의 제조공정을 더욱 자세하게 살펴보면 다음 도 6과 같다.Here, in the above-described method of manufacturing a plasma display panel, the manufacturing process of the rear panel will be described in more detail with reference to FIG. 6.

도 6은 도 5에 도시한 플라즈마 디스플레이 패널의 후면 패널 제조 공정을 순차적으로 나타낸 공정도이다. 도 6에 도시된 바와 같이, 본 발명에 따른 후면 패널의 구조는 다음과 같은 공정에 의해 형성된다.FIG. 6 is a flowchart sequentially illustrating a rear panel manufacturing process of the plasma display panel illustrated in FIG. 5. As shown in Figure 6, the structure of the rear panel according to the present invention is formed by the following process.

먼저, (a) 단계에서는 투명한 후면 글라스(620)를 준비하고, (b) 단계에서는 후면 글라스 기판(620) 상부에 일정한 폭과 높이를 갖는 제 1 어드레스전극(622a)을 형성하며, (c) 단계에서는 전술한 제 1 어드레스전극(622a) 상부에 제 1 어드레스전극(622a)과 교차되도록 복수개의 격벽간의 좌, 우길이방향으로 소정의 두께와 소정의 폭으로 형성된 하나 이상의 제 2 어드레스전극(622b)을 형성한다.First, in step (a), a transparent rear glass 620 is prepared, and in step (b), a first address electrode 622a having a predetermined width and height is formed on the rear glass substrate 620, and (c) In the step, at least one second address electrode 622b formed in a predetermined thickness and a predetermined width in a left and right length direction between a plurality of partition walls so as to intersect the first address electrode 622a on the first address electrode 622a described above. ).

이후, (d) 단계에서는 제 1 어드레스전극(622a) 및 제 2 어드레스전극(622b)을 덮도록 제 1 하부유전체층(613b1)을 형성한다.Subsequently, in step (d), the first lower dielectric layer 613b 1 is formed to cover the first address electrode 622a and the second address electrode 622b.

이후, (e) 단계에서는 제 1 하부유전체층(613b1) 상부에 격벽재(621′)층을 형성하며, (f) 단계에서는 격벽재(621′) 상부에 포토레지스트(630)를 도포한다.Subsequently, in step (e), a barrier material 621 'layer is formed on the first lower dielectric layer 613b 1 , and in step (f), the barrier material 621' is formed. The photoresist 630 is coated on the top.

이후, (g) 단계에서는 소정의 패턴이 형성된 포토 마스크(632)를 포토레지스트(630) 상부에 올려놓고, 광을 조사하여 포토레지스트(630)를 경화시킨다. 이러한 공정을 노광공정이라한다.Subsequently, in step (g), the photo mask 632 having a predetermined pattern is formed on the photoresist 630 and irradiated with light to cure the photoresist 630. This process is called an exposure process.

이후, (h) 현상공정을 통하여 경화되지 않은 포토레지스트(630)를 세척한 후, (i) 단계에서 식각을 한다.Thereafter, (h) the photoresist 630 which is not cured through the developing process is washed, and then etched in step (i).

이후, (j) 단계에서는 포토레지스트(630)를 제거하고 건조를 한 후, 소성함으로써 인접한 셀간의 크로스톡(Crosstalk)현상을 방지하기 위한 격벽(621)이 형성된다.Subsequently, in step (j), the barrier rib 621 is formed to prevent crosstalk between adjacent cells by removing the photoresist 630, drying, and baking.

이후, (k) 단계에서는 격벽(621) 사이에 형광체층(623)을 도포하여, 소성을 하면 후면 글라스 기판(620)이 형성된다.Subsequently, in step (k), when the phosphor layer 623 is coated between the partition walls 621 and fired, the back glass substrate 620 is formed.

이와같이 형성된 종래 플라즈마 디스플레이 패널의 후면 패널의 제 1 어드레스전극 및 제 2 어드레스전극이 형성되는 과정을 더욱 자세하게 살펴보면 다음 도 7a 및 도 7b와 같다.A process of forming the first address electrode and the second address electrode of the rear panel of the conventional plasma display panel formed as described above will be described in more detail with reference to FIGS. 7A and 7B.

도 7a 및 도 7b는 도 6에 도시한 플라즈마 디스플레이 후면 패널의 제 1 어드레스전극 및 제 2 어드레스전극을 순차적으로 나타낸 공정도이다.7A and 7B are process diagrams sequentially showing a first address electrode and a second address electrode of the plasma display rear panel shown in FIG.

먼저, (a) 단계에서는 투명한 후면 글라스(720)를 준비하고, (b) 단계에서는 후면 글라스 기판(720) 상부에 제 1 어드레스전극재(722a′)층을 형성한다.First, in step (a), a transparent back glass 720 is prepared, and in step (b), a first address electrode material 722a 'layer is formed on the back glass substrate 720.

이후, (c) 단계에서는 제 1 어드레스전극을 형성하기 위하여 제 1 어드레스전극재(722a′) 상부에 제 1 포토레지스트(730a)를 도포하고, (d) 단계에서는 소정의 패턴이 형성된 제 1 포토마스크(732a)를 제 1 포토레지스트(730a) 상부에 올려 놓고, 광을 조사하여 제 1 포토레지스트(730a)를 경화시킨다. 이러한 공정을 노광공정이라한다.Subsequently, in step (c), the first photoresist 730a is coated on the first address electrode material 722a 'to form the first address electrode, and in step (d), the first photo with a predetermined pattern is formed. The mask 732a is placed on the first photoresist 730a and irradiated with light to cure the first photoresist 730a. This process is called an exposure process.

이후, (e) 현상공정을 통하여 경화되지 않은 제 1 포토레지스트(730a)를 세척한 후, 건조 및 소성공정을 거침으로써 (f) 단계에서, 제 1 어드레스전극(722a)이 형성된다.Subsequently, the first address electrode 722a is formed in step (f) by (e) washing the uncured first photoresist 730a through the developing process and then drying and firing.

이후, (g) 단계에서 제 2 어드레스전극을 형성하기 위하여 제 2 어드레스전극재(722b′)층을 형성하고, (h) 단계에서 제 2 어드레스전극을 형성하기 위하여 제 2 어드레스전극재(722b′) 상부에 제 2 포토레지스트(730b)를 도포한다.Then, in step (g), a second address electrode material 722b 'layer is formed to form a second address electrode, and in step (h), a second address electrode material 722b' is formed to form a second address electrode. ) A second photoresist 730b is applied on the upper portion.

이후, (i) 단계에서는 소정의 패턴이 형성된 제 2 포토마스크(732b)를 제 2 포토레지스트(730b) 상부에 올려놓고, 광을 조사하여 제 2 포토레지스트(730b)를 경화시킨다. 이러한 공정을 노광공정이라한다.Subsequently, in step (i), a second photomask 732b having a predetermined pattern is placed on the second photoresist 730b and irradiated with light to cure the second photoresist 730b. This process is called an exposure process.

이후, (j) 현상공정을 통하여 경화되지 않은 제 2 포토레지스트(730b)를 세척한 후, 건조 및 소성공정을 거침으로써 (k) 단계에서, 소정의 두께와 소정의 폭을 지닌 제 2 어드레스전극(722b)이 형성된다.Thereafter, (j) the second photoresist 730b, which is not cured through the developing process, is washed and then dried and calcined, and then, in step (k), the second address electrode having a predetermined thickness and a predetermined width. 722b is formed.

여기서, 전술한 플라즈마 디스플레이 후면 패널의 어드레스전극의 형상을 더욱 자세하게 살펴보면 다음 도 8과 같다.Herein, the shape of the address electrode of the above-described plasma display rear panel will be described in more detail with reference to FIG. 8.

도 8은 도 7a 및 도 7b에 도시한 플라즈마 디스플레이 후면 패널의 어드레스전극의 형상을 나타낸 사시도이다. 먼저, 본 발명에 따른 플라즈마 디스플레이 후면 패널은 후면 글라스(820) 상부에 제 1 어드레스전극(822a)이 형성되고, 전술한 제 1 어드레스전극(822a) 상부에 제 1 어드레스전극(822a)과 교차되도록 복수개의 격벽(821)간의 좌, 우길이방향으로 소정의 두께와 소정의 폭으로 형성된 하나 이상의 제 2 어드레스전극(822b)을 더 포함한다.8 is a perspective view showing the shape of the address electrode of the plasma display rear panel shown in FIGS. 7A and 7B. First, in the plasma display rear panel according to the present invention, a first address electrode 822a is formed on the rear glass 820 and intersects the first address electrode 822a on the first address electrode 822a. One or more second address electrodes 822b are formed to have a predetermined thickness and a predetermined width in the left and right length directions between the plurality of partition walls 821.

여기서, 제 2 어드레스전극(822b)의 소정의 두께(t1)는 제 1 어드레스전극(822a)의 소정의 두께(t2)보다 더 두껍게 형성되는 것이 바람직하다. 더욱 바람직하게는 제 2 어드레스전극(822b)의 소정의 두께(t1)는 제 1 어드레스전극(822a)의 소정의 두께(t2)보다 5㎛ 이상 30㎛ 이하로 더 두껍게 형성된다.Here, the predetermined thickness t 1 of the second address electrode 822b is preferably formed thicker than the predetermined thickness t 2 of the first address electrode 822a. More preferably, the predetermined thickness t 1 of the second address electrode 822b is formed to be 5 µm or more and 30 µm or less thicker than the predetermined thickness t 2 of the first address electrode 822a.

이렇게 형성된 본 발명에 따른 플라즈마 디스플레이 후면 패널의 제 1 어드레스전극 및 제 2 어드레스전극은 격벽간의 발광공간에 도포되는 형광체의 도포면적을 넓힐수가 있어 플라즈마 방전시 플라즈마 디스플레이 패널의 발광휘도를 상승시킬 수가 있게 된다.The first address electrode and the second address electrode of the plasma display rear panel according to the present invention can increase the coating area of the phosphor applied to the light emitting space between the partition walls so as to increase the luminous luminance of the plasma display panel during plasma discharge. do.

또한, 전술한 후면 패널의 제 1 어드레스전극 상부에 형성된 제 2 어드레스전극의 방전에 관여하는 방전공간의 유효일측면은 전술한 제 1 어드레스전극의 상부위치에 따라 전면 패널에 구비된 복수개의 스캔 전극 및 서스테인 전극의 방전에 관여하는 방전공간의 유효일측면간의 거리가 가깝게 형성되므로, 어드레스 방전시 어드레스 성능이 개선되어 지터특성은 향상되고, 이에따라 플라즈마 디스플레이 패널의 방전효율은 상승하게 된다.In addition, the effective one side of the discharge space involved in the discharge of the second address electrode formed on the first address electrode of the above-described rear panel is a plurality of scan electrodes provided on the front panel according to the upper position of the first address electrode; Since the distance between the effective one side of the discharge space involved in the discharge of the sustain electrode is formed to be close, the address performance during the address discharge is improved, the jitter characteristic is improved, and accordingly the discharge efficiency of the plasma display panel is increased.

이러한, 제 1 어드레스전극(822a) 및 하나 이상의 제 2 어드레스전극(822b)을 포함하는 본 발명에 따른 플라즈마 디스플레이 후면 패널의 여러가지 실시예를 살펴보면 다음 도 9a 내지 도 9c와 같다.Various exemplary embodiments of the plasma display rear panel including the first address electrode 822a and one or more second address electrodes 822b will be described with reference to FIGS. 9A to 9C.

도 9a 내지 도 9c는 도 8에 도시한 플라즈마 디스플레이 패널의 후면 패널을 나타낸 도이다. 먼저, 본 발명에 따른 플라즈마 디스플레이 패널은 복수개의 스캔전극과 서스테인전극이 구비된 전면 패널과 전술한 전면 패널과 대향되게 형성된 복수개의 어드레스 전극을 포함하는 후면 패널을 구비한다. 여기서, 본 발명에 따른 플라즈마 디스플레이 후면 패널의 제 1 어드레스전극 및 제 2 어드레스전극은 격벽간의 발광공간에 도포되는 형광체의 도포면적을 넓히게 된다. 또한, 전술한 후면 패널의 제 1 어드레스전극 상부에 형성된 제 2 어드레스전극은 제 1 어드레스전극의 상부위치에 따라 어드레스 방전시 어드레스 성능을 개선시켜 지터특성을 향상기키게 된다. 이러한, 본 발명에 따른 플라즈마 디스플레이 후면 패널의 구조를 살펴보면 다음 도 9a 내지 도 9c와 같다.9A to 9C are diagrams illustrating a rear panel of the plasma display panel shown in FIG. 8. First, the plasma display panel according to the present invention includes a front panel including a plurality of scan electrodes and a sustain electrode, and a rear panel including a plurality of address electrodes formed to face the front panel. Here, the first address electrode and the second address electrode of the plasma display rear panel according to the present invention widen the application area of the phosphor to be applied to the light emitting space between the partition walls. In addition, the second address electrode formed on the first address electrode of the rear panel described above improves the jitter characteristic by improving address performance during address discharge according to the upper position of the first address electrode. The structure of the plasma display rear panel according to the present invention will be described with reference to FIGS. 9A to 9C.

먼저, 도 9a에 도시된 바와 같이 본 발명에 따른 플라즈마 디스플레이 후면 패널은 후면 글라스(920) 상부에 복수개의 제 1 어드레스전극(922a)이 형성되고, 전술한 복수개의 제 1 어드레스전극(922a) 상부에 제 1 어드레스전극(922a)과 교차되도록 복수개의 격벽(921)간의 좌, 우길이방향으로 소정의 두께와 소정의 폭으로 형성된 하나 이상의 제 2 어드레스전극(922b)이 형성된다.First, as shown in FIG. 9A, a plurality of first address electrodes 922a is formed on the rear glass 920 and a plurality of first address electrodes 922a is formed on the rear panel of the plasma display according to the present invention. One or more second address electrodes 922b are formed to have a predetermined thickness and a predetermined width in the left and right length directions between the plurality of partition walls 921 so as to intersect the first address electrodes 922a.

또한, 전술한 제 1 어드레스전극(922a) 및 제 2 어드레스전극(922b)을 덮도록 제 1 하부유전체층(913b1)이 형성되고, 전술한 제 1 하부유전체층(913b1) 상측면에 방전셀을 구획하기 위한 복수개의 격벽(921)이 소정 간격으로 이격되어 형성된다. 여기에, 복수개의 격벽(921)간의 발광공간에 형광체를 발광하기 위한 형광체층 (923)이 도포된다.In addition, a first lower dielectric layer 913b 1 is formed to cover the first address electrode 922a and the second address electrode 922b, and discharge cells are formed on the upper surface of the first lower dielectric layer 913b 1 . A plurality of partitions 921 for partitioning are formed spaced apart at predetermined intervals. Here, a phosphor layer 923 for emitting phosphors is applied to a light emitting space between the plurality of partition walls 921.

이와같이 형성된 본 발명에 따른 플라즈마 디스플레이 후면 패널의 제 1 어드레스전극(922a) 및 제 2 어드레스전극(922b)은 격벽간의 발광공간에 도포되는 형광체의 도포면적을 넓힐수가 있어 플라즈마 방전시 플라즈마 디스플레이 패널의 발광휘도를 상승시킬 수가 있게 된다.The first address electrode 922a and the second address electrode 922b of the rear panel of the plasma display according to the present invention formed as described above can increase the coating area of the phosphor applied to the light emitting space between the partition walls, thereby emitting light of the plasma display panel during plasma discharge. It is possible to increase the luminance.

또한, 전술한 후면 패널의 제 1 어드레스전극(922a) 상부에 형성된 제 2 어드레스전극(922b)의 방전에 관여하는 방전공간의 유효일측면은 전술한 제 1 어드레스전극(922a)의 상부위치에 따라 전면 패널에 구비된 복수개의 스캔 전극 및 서스테인 전극의 방전에 관여하는 방전공간의 유효일측면간의 거리가 가깝게 형성되므로, 어드레스 방전시 어드레스 성능이 개선되어 지터특성은 향상되고, 이에따라 플라즈마 디스플레이 패널의 방전효율은 상승하게 된다.In addition, an effective one side of the discharge space that is involved in the discharge of the second address electrode 922b formed on the first address electrode 922a of the rear panel described above may be disposed in front of the first address electrode 922a according to the upper position of the first address electrode 922a. Since the distance between the effective one side of the discharge space involved in the discharge of the plurality of scan electrodes and the sustain electrode provided in the panel is formed close, the address performance is improved during address discharge, thereby improving the jitter characteristics, and thus the discharge efficiency of the plasma display panel Will rise.

한편, 전술한 후면 패널의 제 2 어드레스전극은 제 1 어드레스전극의 상부위치에 따라 플라즈마 방전시 플라즈마 디스플레이 패널의 발광휘도를 상승시킴과 동시에 지터특성을 향상시켜 플라즈마 디스플레이 패널의 방전효율을 더욱 상승시키기 위한 다른 일예인 본 발명에 따른 후면 패널의 구조를 살펴보면 다음 도 9b와 같다.On the other hand, the second address electrode of the above-described rear panel increases the emission luminance of the plasma display panel during plasma discharge according to the upper position of the first address electrode and at the same time improves the jitter characteristic to further increase the discharge efficiency of the plasma display panel. Looking at the structure of the rear panel according to another embodiment of the present invention for as shown in Figure 9b.

도 9b는 본 발명에 따른 다른 일예인 플라즈마 디스플레이 후면 패널의 구조를 나타낸 도이다. 먼저, 본 발명에 따른 플라즈마 디스플레이 후면 패널의 구조는 도 9a에 도시한 것과 마찬가지로 형성된다. 다만, 후면 패널의 제 1 어드레스전극(922a) 상부에 형성된 제 2 어드레스전극(922b)은 제 1 어드레스전극(922a)의 상부 위치에 따라 전면 패널에 구비된 스캔전극과 서스테인전극중 스캔전극과 가깝게 대향되는 제 1 어드레스전극(922a)의 일측면에 형성된다.9B illustrates a structure of a plasma display rear panel according to another embodiment of the present invention. First, the structure of the plasma display rear panel according to the present invention is formed as shown in FIG. 9A. However, the second address electrode 922b formed on the first address electrode 922a of the rear panel is closer to the scan electrode of the scan electrode and the sustain electrode provided on the front panel according to the upper position of the first address electrode 922a. It is formed on one side of the opposing first address electrode 922a.

이와같이 형성된 본 발명에 따른 플라즈마 디스플레이 후면 패널의 제 1 어드레스전극(922a) 및 제 2 어드레스전극(922b)은 도 9a에 도시한 것과 마찬가지로 격벽간의 발광공간에 도포되는 형광체의 도포면적을 넓힐수가 있어 플라즈마 방전시 플라즈마 디스플레이 패널의 발광휘도를 상승시킬 수가 있게 된다.The first address electrode 922a and the second address electrode 922b of the rear panel of the plasma display according to the present invention formed as described above can increase the coating area of the phosphor to be applied to the light emitting space between the partition walls as shown in FIG. 9A. It is possible to increase the light emission luminance of the plasma display panel during discharge.

더욱이, 전술한 후면 패널의 제 1 어드레스전극(922a) 상부에 형성된 제 2 어드레스전극(922b)의 방전에 관여하는 방전공간의 유효일측면은 전술한 제 1 어드레스전극(922a)의 상부위치에 따라 전면 패널에 구비된 스캔전극과 서스테인전극중 스캔전극과 가깝게 대향되는 위치에 형성되므로, 도 9a에 도시한 플라즈마 디스플레이 후면 패널보다 어드레스 방전시 어드레스 성능이 더욱 개선되어 지터특성은 더욱 향상되고, 이에따라 플라즈마 디스플레이 패널의 방전효율은 더욱 상승하게 된다.Furthermore, an effective one side of the discharge space that is involved in the discharge of the second address electrode 922b formed on the first address electrode 922a of the rear panel described above may be formed according to the upper position of the first address electrode 922a. Since the scan electrodes and the sustain electrodes provided on the panel are disposed at positions opposite to the scan electrodes, the address performance is further improved during address discharge than the plasma display rear panel shown in FIG. 9A, and thus the jitter characteristic is further improved. The discharge efficiency of the panel is further increased.

한편, 전술한 후면 패널의 제 2 어드레스전극을 제 1 어드레스전극의 상부위치에 따라 하나 이상으로 형성시켜, 플라즈마 방전시 플라즈마 디스플레이 패널의 발광휘도를 더욱 상승시킴과 동시에 지터특성을 더욱 향상시켜 플라즈마 디스플레이 패널의 방전효율을 더욱 상승시키기 위한 또 다른 일예인 본 발명에 따른 후면 패널의 구조를 살펴보면 다음 도 9c와 같다.On the other hand, by forming at least one second address electrode of the above-described rear panel according to the upper position of the first address electrode, thereby further increasing the luminous luminance of the plasma display panel during plasma discharge and at the same time further improve the jitter characteristics plasma display Looking at the structure of the rear panel according to another embodiment of the present invention to further increase the discharge efficiency of the panel as shown in Figure 9c.

도 9c는 본 발명에 따른 또 다른 일예인 플라즈마 디스플레이 후면 패널의 구조를 나타낸 도이다. 먼저, 본 발명에 따른 플라즈마 디스플레이 후면 패널의 구 조는 도 9a 및 도 9b에 도시한 것과 마찬가지로 형성된다. 다만, 후면 패널의 제 1 어드레스전극(922a) 상부에 형성된 하나 이상의 제 2 어드레스전극(922b)은 제 1 어드레스전극(922a)의 상부위치에 따라 전면 패널에 구비된 스캔전극과 서스테인전극 각각에 가깝게 대향되는 제 1 어드레스전극(922a)의 일측면에 형성된다.9C is a diagram illustrating a structure of a plasma display rear panel according to another embodiment of the present invention. First, the structure of the plasma display rear panel according to the present invention is formed as shown in Figs. 9A and 9B. However, at least one second address electrode 922b formed on the first address electrode 922a of the rear panel may be close to each of the scan electrode and the sustain electrode provided on the front panel according to the upper position of the first address electrode 922a. It is formed on one side of the opposing first address electrode 922a.

이와같이 형성된 본 발명에 따른 플라즈마 디스플레이 후면 패널의 제 1 어드레스전극(922a) 및 제 2 어드레스전극(922b)은 도 9a 및 도 9b에 도시한 플라즈마 디스플레이 후면 패널보다 격벽간의 발광공간에 도포되는 형광체의 도포면적을 더욱 넓힐수가 있어 플라즈마 방전시 플라즈마 디스플레이 패널의 발광휘도를 더욱 상승시킬 수가 있게 된다.The first address electrode 922a and the second address electrode 922b of the plasma display rear panel according to the present invention formed as described above are coated with a phosphor that is applied to the light emitting space between partition walls than the plasma display rear panel shown in FIGS. 9A and 9B. Since the area can be further increased, the luminance of light emitted from the plasma display panel can be further increased during plasma discharge.

더욱이, 전술한 후면 패널의 제 1 어드레스전극(922a) 상부에 형성된 제 2 어드레스전극(922b)의 방전에 관여하는 방전공간의 유효일측면은 전술한 제 1 어드레스전극(922a)의 상부위치에 따라 전면 패널에 구비된 스캔전극과 서스테인전극 각각에 가깝게 대향되는 위치에 형성되므로, 도 9a 및 도 9b에 도시한 플라즈마 디스플레이 후면 패널보다 어드레스 방전시 어드레스 성능이 더욱 개선되어 지터특성은 더욱 향상되고, 이에따라 플라즈마 디스플레이 패널의 방전효율은 더욱 상승하게 된다.Furthermore, an effective one side of the discharge space that is involved in the discharge of the second address electrode 922b formed on the first address electrode 922a of the rear panel described above may be formed according to the upper position of the first address electrode 922a. Since it is formed at a position opposite to each of the scan electrode and the sustain electrode provided in the panel, the address performance during address discharge is further improved than the plasma display rear panel shown in FIGS. 9A and 9B, and thus the jitter characteristic is further improved. The discharge efficiency of the display panel is further increased.

한편, 전술한 후면 패널의 구조를 개선하여 플라즈마 방전시 플라즈마 디스플레이 패널의 발광휘도를 상승시킴과 동시에 방전효율을 더욱 상승시키기 위한 다른 일예인 본 발명에 따른 플라즈마 디스플레이 후면 패널의 구조를 살펴보면 다음 도 10과 같다.Meanwhile, the structure of the rear panel of the plasma display according to the present invention, which is another example for improving the structure of the rear panel and increasing the emission luminance of the plasma display panel during plasma discharge and at the same time further increasing the discharge efficiency, will be described below. Same as

<제 2실시예>Second Embodiment

도 10은 본 발명에 따른 제 2실시예로써, 플라즈마 디스플레이 패널의 제조방법을 순차적으로 나타낸 순서도이다. 먼저, 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법은 도 5에 도시한 것과 마찬가지로 전면 패널 제조 과정과, 후면 패널 제조 과정 및 실링 과정등을 포함한 조립과정을 포함한다. 다만, 본 발명에 따른 플라즈마 디스플레이 후면 패널의 제조공정은 후면 글라스 상부에 제 1 어드레스전극이 형성되고 전술한 제 1 어드레스전극을 덮도록 제 1 하부유전체층이 형성되며, 전술한 제 1 하부유전체층의 상측면에 소정의 두께와 소정의 폭을 지닌 제 2 어드레스전극이 형성된다. 이러한, 본 발명에 따른 플라즈마 디스플레이 패널의 제조 공정을 살펴보면 다음 도 10과 같다.10 is a flowchart sequentially illustrating a method of manufacturing a plasma display panel as a second embodiment according to the present invention. First, the manufacturing method of the plasma display panel according to the present invention includes an assembly process including a front panel manufacturing process, a rear panel manufacturing process, a sealing process, and the like as shown in FIG. 5. However, in the manufacturing process of the plasma display rear panel according to the present invention, the first lower electrode layer is formed on the rear glass to cover the first address electrode, and the first lower dielectric layer is formed on the upper surface of the first lower dielectric layer. A second address electrode having a predetermined thickness and a predetermined width is formed on the side surface. Such a manufacturing process of the plasma display panel according to the present invention will be described with reference to FIG. 10.

도 10에 도시된 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법은 도 10의 좌측에 나열된 전면 패널 제조 과정과, 우측에 나열된 후면 패널 제조 과정 및 하측에 나열된 실링 과정등을 포함한 조립 과정을 포함한다.As shown in FIG. 10, a method of manufacturing a plasma display panel according to the present invention includes an assembly process including a front panel manufacturing process listed on the left side of FIG. 10, a rear panel manufacturing process listed on the right side, and a sealing process listed below. Include.

먼저, 도 10의 좌측에 나열된 전면 패널 제조 과정을 설명하면 다음과 같다.First, the manufacturing process of the front panel listed on the left side of FIG. 10 is as follows.

전면 패널은 먼저, 전면 글라스를 준비한 후(1001), 전면 글라스 상부에 복수의 유지전극쌍이 형성된다(1002). 이 후, 유지전극쌍 상부에 상부 유전체층이 형성되고(1003), 상부 유전체층에 유지전극쌍을 보호하기 위한 MgO 물질로 이루어진 보호막이 형성된다(1004).The front panel first prepares the front glass (1001), and then a plurality of sustain electrode pairs are formed on the front glass (1002). Thereafter, an upper dielectric layer is formed over the sustain electrode pair (1003), and a protective film made of MgO material for protecting the sustain electrode pair is formed over the upper dielectric layer (1004).

한편, 후면 패널은 도 5의 우측에 나열된 후면 패널 제조 과정을 살펴보면 다음과 같다.On the other hand, the rear panel looks at the rear panel manufacturing process listed on the right side of FIG.

후면 패널은 전면 패널과 마찬가지로 후면 글라스를 준비하고(1011), 전면 패널에 형성된 유지전극쌍과 교차하여 대향되도록 복수의 제 1 어드레스전극이 후면 글라스에 형성된다(1012). 이 후, 복수의 제 1 어드레스전극 상부를 덮도록 제 1 하부유전체층이 형성되고(1013), 전술한 제 1 하부유전체층 상측면에 소정의 두께와 소정의 폭을 지닌 복수의 제 2 어드레스전극이 형성된다(1014).Like the front panel, the rear panel prepares a rear glass (1011), and a plurality of first address electrodes are formed on the rear glass so as to face and cross the sustain electrode pair formed on the front panel (1012). Thereafter, a first lower dielectric layer is formed to cover the plurality of first address electrodes 1010, and a plurality of second address electrodes having a predetermined thickness and a predetermined width are formed on the upper surface of the first lower dielectric layer described above. 1014.

이 후, 전술한 제 2 어드레스전극을 덮도록 제 2 하부유전체층이 형성되고(1015), 전술한 제 2 하부유전체층 상측면에 방전셀을 구획하도록 하는 복수개의 격벽이 형성된다(1016). 마지막으로, 전술한 복수개의 격벽사이의 발광공간에 형광체의 발광을 위한 R, G, B 형광체층이 도포된다(1017).Thereafter, a second lower dielectric layer is formed to cover the above-mentioned second address electrode (1015), and a plurality of barrier ribs are formed on the upper surface of the second lower dielectric layer to partition the discharge cells (1016). Finally, R, G, and B phosphor layers for emitting light of the phosphor are applied to the light emitting spaces between the plurality of partition walls (1017).

이와같이 제조된 전면 패널과 후면 패널은 서로 합착되어(1020) 플라즈마 디스플레이 패널(1030)을 형성한다.The front panel and the rear panel manufactured as described above are bonded to each other (1020) to form a plasma display panel 1030.

여기서, 전술한 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법에 있어서, 후면 패널의 제조공정을 더욱 자세하게 살펴보면 다음 도 11과 같다.Here, in the above-described method of manufacturing a plasma display panel, the manufacturing process of the rear panel will be described in more detail with reference to FIG. 11.

도 11a 및 도 11b는 도 10에 도시한 플라즈마 디스플레이 패널의 후면 패널 제조 공정을 순차적으로 나타낸 공정도이다. 도 11a 및 도 11b에 도시된 바와 같이, 본 발명에 따른 후면 패널의 구조는 다음과 같은 공정에 의해 형성된다.11A and 11B are process diagrams sequentially illustrating a rear panel manufacturing process of the plasma display panel shown in FIG. 10. As shown in Figs. 11A and 11B, the structure of the back panel according to the present invention is formed by the following process.

먼저, (a) 단계에서는 투명한 후면 글라스(1120)를 준비하고, (b) 단계에는 후면 글라스 기판(1120) 상부에 일정한 폭과 높이를 갖는 제 1 어드레스전극(1122a)을 형성하며, (c) 단계에서는 전술한 제 1 어드레스전극(1122a)을 덮도록 제 1 하부유전체층(1113b1)을 형성한다.First, in step (a), a transparent rear glass 1120 is prepared, and in step (b), a first address electrode 1122a having a predetermined width and height is formed on the rear glass substrate 1120, and (c) In the step, the first lower dielectric layer 1113b 1 is formed to cover the first address electrode 1122a.

이후, (d) 단계에서는 전술한 제 1 하부유전체층(1113b1) 상측면에 제 1 어드레스전극(1122a)과 교차되도록 복수개의 격벽간의 좌, 우길이방향으로 소정의 두께와 소정의 폭으로 형성된 하나 이상의 제 2 어드레스전극(1122b)을 형성한다.Subsequently, in the step (d), the first lower dielectric layer 1113b 1 has a predetermined thickness and a predetermined width in the left and right length directions between the plurality of partition walls so as to intersect the first address electrode 1122a. The above second address electrode 1122b is formed.

이후, (e) 단계에서는 전술한 제 2 어드레스전극(1122b)을 덮도록 제 2 하부유전체층(1113b2)을 형성한다.Thereafter, in step (e), the second lower dielectric layer 1113b 2 is formed to cover the second address electrode 1122b.

이후, 본 발명에 따른 플라즈마 디스플레이 후면 패널이 순차적으로 형성되는 과정은 도 6에 도시한 것과 마찬가지로 형성되므로 이하 생략하기로 한다.Since the process of sequentially forming the plasma display rear panel according to the present invention is formed in the same manner as shown in Figure 6 will be omitted below.

이와같이 형성된 본 발명에 따른 플라즈마 디스플레이 패널의 후면 패널의 제 1 어드레스전극 및 제 2 어드레스전극이 형성되는 과정을 더욱 자세하게 살펴보면 다음 도 12a 및 도 12b와 같다.A process of forming the first address electrode and the second address electrode of the rear panel of the plasma display panel according to the present invention formed as described above will be described in detail with reference to FIGS. 12A and 12B.

도 12a 및 도 12b는 도 11에 도시한 플라즈마 디스플레이 후면 패널의 제 1 어드레스전극 및 제 2 어드레스전극을 순차적으로 나타낸 공정도이다.12A and 12B are process diagrams sequentially showing a first address electrode and a second address electrode of the plasma display rear panel shown in FIG.

도 12a 및 도 12b에 도시된 바와 같이, 먼저 (a) 단계에서는 투명한 후면 글라스(1220)를 준비하고, (b) 단계에서는 후면 글라스 기판(1220) 상부에 제 1 어드레스전극재(1222a′)층을 형성한다.As shown in FIGS. 12A and 12B, first, in step (a), a transparent back glass 1220 is prepared, and in step (b), a first address electrode material 1222a 'is formed on the back glass substrate 1220. To form.

이후, (c) 단계에서는 제 1 어드레스전극을 형성하기 위하여 제 1 어드레스전극재(1222a′) 상부에 제 1 포토레지스트(1230a)를 도포하고, (d) 단계에서는 소정의 패턴이 형성된 제 1 포토마스크(1232a)를 제 1 포토레지스트(1230a) 상부에 올려놓고, 광을 조사하여 제 1 포토레지스트(1230a)를 경화시킨다. 이러한 공정을 노광공정이라한다.Subsequently, in step (c), the first photoresist 1230a is coated on the first address electrode material 1222a 'to form the first address electrode, and in step (d), the first photo having a predetermined pattern is formed. The mask 1232a is placed on the first photoresist 1230a and irradiated with light to cure the first photoresist 1230a. This process is called an exposure process.

이후, (e) 현상공정을 통하여 경화되지 않은 제 1 포토레지스트(1230a)를 세척한 후, 건조 및 소성공정을 거침으로써 (f) 단계에서, 제 1 어드레스전극(1222a)이 형성된다.Thereafter, the first addressed electrode 1222a is formed in step (f) by washing the first photoresist 1230a that has not been cured through the developing process and then drying and firing.

이후, (g) 단계에서 제 1 어드레스전극(1222a)을 덮도록 제 1 하부유전체층(1213b1)을 형성하고, (h) 단계에서 제 2 어드레스전극을 형성하기 위하여 제 2 어드레스전극재(1222b′)층을 형성한다.Thereafter, the first lower dielectric layer 1213b 1 is formed to cover the first address electrode 1222a in step (g), and the second address electrode material 1222b 'is formed to form the second address electrode in step (h). Form a layer.

이후, (i) 단계에서 제 2 어드레스전극을 형성하기 위하여 제 2 어드레스전극재(1222b′) 상부에 제 2 포토레지스트(1230b)를 도포한다.Thereafter, in step (i), the second photoresist 1230b is coated on the second address electrode material 1222b 'to form the second address electrode.

이후, (j) 단계에서는 소정의 패턴이 형성된 제 2 포토마스크(1232b)를 제 2 포토레지스트(1230b) 상부에 올려놓고, 광을 조사하여 제 2 포토레지스트(1230b)를 경화시킨다. 이러한 공정을 노광공정이라한다.Subsequently, in step (j), the second photomask 1232b having a predetermined pattern is placed on the second photoresist 1230b and irradiated with light to cure the second photoresist 1230b. This process is called an exposure process.

이후, (k) 현상공정을 통하여 경화되지 않은 제 2 포토레지스트(1230b)를 세척한 후, 건조 및 소성공정을 거침으로써 (l) 단계에서, 소정의 두께와 소정의 폭을 지닌 제 2 어드레스전극(1222b)이 형성된다.Thereafter, (k) the second photoresist 1230b, which is not cured through the developing process, is washed, followed by drying and firing, and in step (l), a second address electrode having a predetermined thickness and a predetermined width. 1222b is formed.

여기서, 전술한 플라즈마 디스플레이 후면 패널의 어드레스전극의 형상을 더욱 자세하게 살펴보면 다음 도 13과 같다.Herein, the shape of the address electrode of the above-described plasma display rear panel will be described in more detail with reference to FIG. 13.

도 13은 도 12a 및 도 12b에 도시한 플라즈마 디스플레이 후면 패널의 제 1 어드레스전극 및 제 2 어드레스전극의 형상을 나타낸 사시도이다. 먼저, 본 발명에 따른 플라즈마 디스플레이 후면 패널은 후면 글라스(1320) 상부에 제 1 어드레스전극(1322a)이 형성되고, 전술한 제 1 어드레스전극(1322a)을 덮도록 제 1 하부유전체층(1313b1)이 형성된다. 또한, 전술한 제 1 하부유전체층(1313b1) 상측면에 제 1 어드레스전극(1322a)과 교차되도록 복수개의 격벽(1321)간의 좌, 우길이방향으로 소정의 두께와 소정의 폭으로 형성된 하나 이상의 제 2 어드레스전극(1322b)을 더 포함한다.FIG. 13 is a perspective view illustrating shapes of a first address electrode and a second address electrode of the plasma display rear panel shown in FIGS. 12A and 12B. First, in the plasma display rear panel according to the present invention, the first address electrode 1322a is formed on the rear glass 1320, and the first lower dielectric layer 1313b 1 is formed to cover the first address electrode 1322a described above. Is formed. In addition, at least one agent having a predetermined thickness and a predetermined width in a left and right length direction between the plurality of partitions 1321 so as to intersect the first address electrode 1322a on the upper surface of the first lower dielectric layer 1313b 1 described above. It further includes a second address electrode 1322b.

여기서, 제 2 어드레스전극(1322b)의 소정의 두께(t1)는 제 1 어드레스전극(1322a)의 소정의 두께(t2)보다 더 두껍게 형성되는 것이 바람직하다. 더욱 바람직하게는 제 2 어드레스전극(1322b)의 소정의 두께(t1)는 제 1 어드레스전극(1322a)의 소정의 두께(t2)보다 5㎛ 이상 30㎛ 이하로 더 두껍게 형성된다.Here, the predetermined thickness t 1 of the second address electrode 1322b is preferably formed thicker than the predetermined thickness t 2 of the first address electrode 1322a. More preferably, the predetermined thickness t 1 of the second address electrode 1322b is formed to be 5 µm or more and 30 µm or less thicker than the predetermined thickness t 2 of the first address electrode 1322a.

이렇게 형성된 본 발명에 따른 플라즈마 디스플레이 후면 패널의 제 1 어드레스전극 및 제 2 어드레스전극은 격벽간의 발광공간에 도포되는 형광체의 도포면적을 넓힐수가 있어 플라즈마 방전시 플라즈마 디스플레이 패널의 발광휘도를 상승시킬 수가 있게 된다.The first address electrode and the second address electrode of the plasma display rear panel according to the present invention can increase the coating area of the phosphor applied to the light emitting space between the partition walls so as to increase the luminous luminance of the plasma display panel during plasma discharge. do.

또한, 전술한 후면 패널의 제 1 어드레스전극 상부에 형성된 제 2 어드레스전극의 방전에 관여하는 방전공간의 유효일측면은 전술한 제 1 어드레스전극의 상부위치에 따라 전면 패널에 구비된 복수개의 스캔 전극 및 서스테인 전극의 방전에 관여하는 방전공간의 유효일측면간의 거리가 가깝게 형성되므로, 도 8에 도시된 플라즈마 디스플레이 후면 패널보다 어드레스 방전시 어드레스 성능이 개선되어 지터특성은 향상되고, 이에따라 플라즈마 디스플레이 패널의 방전효율은 상승하게 된다.In addition, the effective one side of the discharge space involved in the discharge of the second address electrode formed on the first address electrode of the above-described rear panel is a plurality of scan electrodes provided on the front panel according to the upper position of the first address electrode; Since the distance between the effective one side of the discharge space involved in the discharge of the sustain electrode is formed to be close, the address performance is improved during address discharge than the plasma display rear panel shown in FIG. 8, thereby improving the jitter characteristics, and thus the discharge efficiency of the plasma display panel. Will rise.

이러한, 제 1 어드레스전극(1322a) 및 하나 이상의 제 2 어드레스전극(1322b)을 포함하는 본 발명에 따른 플라즈마 디스플레이 후면 패널의 여러가지 실시예를 살펴보면 다음 도 14a 내지 도 14c와 같다.The various embodiments of the plasma display rear panel including the first address electrode 1322a and the one or more second address electrodes 1322b are as follows with reference to FIGS. 14A to 14C.

도 14a 내지 도 14c는 도 13에 도시한 플라즈마 디스플레이 패널의 후면 패널을 나타낸 도이다. 먼저, 본 발명에 따른 플라즈마 디스플레이 패널은 복수개의 스캔전극과 서스테인전극이 구비된 전면 패널과 전술한 전면 패널과 대향되게 형성된 복수개의 어드레스 전극을 포함하는 후면 패널을 구비한다. 여기서, 본 발명에 따른 플라즈마 디스플레이 후면 패널의 제 1 어드레스전극 및 제 2 어드레스전극은 도 9a 내지 도 9c에 도시한 것과 마찬가지로 격벽간의 발광공간에 도포되는 형광체의 도포면적을 넓히게 된다. 또한, 전술한 후면 패널의 제 1 하부유전체층 상측면에 형성된 제 2 어드레스전극은 도 9a 내지 도 9c에 도시한 것보다 제 1 어드레스전극의 상부위치에 따라 어드레스 방전시 어드레스 성능을 더욱 개선시켜 지터특성을 더욱 향상시키게 된다. 이러한, 본 발명에 따른 플라즈마 디스플레이 후면 패널의 구조를 살펴보면 다음 도 14a 내지 도 14c와 같다.14A to 14C are diagrams illustrating a rear panel of the plasma display panel shown in FIG. 13. First, the plasma display panel according to the present invention includes a front panel including a plurality of scan electrodes and a sustain electrode, and a rear panel including a plurality of address electrodes formed to face the front panel. Here, the first address electrode and the second address electrode of the plasma display rear panel according to the present invention widen the coating area of the phosphor applied to the light emitting space between the partition walls as shown in FIGS. 9A to 9C. In addition, the second address electrode formed on the upper surface of the first lower dielectric layer of the rear panel described above further improves the address performance during address discharge according to the upper position of the first address electrode than shown in FIGS. 9A to 9C, thereby providing jitter characteristics. Will be further improved. The structure of the plasma display rear panel according to the present invention will be described with reference to FIGS. 14A to 14C.

먼저, 도 14a에 도시된 바와 같이 본 발명에 따른 플라즈마 디스플레이 후면 패널은 후면 글라스(1420) 상부에 복수개의 제 1 어드레스전극(1422a)이 형성되고, 전술한 복수개의 제 1 어드레스전극(1422a)을 덮도록 제 1 하부유전체층(1413b1)이 형성된다. 또한, 전술한 제 1 하부유전체층(1413b1) 상측면에 제 1 어드레스전극(1422a)과 교차되도록 복수개의 격벽(1421)간의 좌, 우길이방향으로 소정의 두께와 소정의 폭으로 형성된 하나 이상의 제 2 어드레스전극(1422b)이 형성된다.First, as illustrated in FIG. 14A, a plurality of first address electrodes 1422a are formed on the rear glass 1420 and a plurality of first address electrodes 1422a are formed on the rear panel 1420 of the present invention. The first lower dielectric layer 1413b 1 is formed to cover. In addition, at least one agent having a predetermined thickness and a predetermined width in the left and right length directions between the plurality of partition walls 1421 so as to intersect the first address electrode 1422a on the upper surface of the first lower dielectric layer 1431b 1 described above. 2 address electrodes 1422b are formed.

또한, 전술한 제 2 어드레스전극(1422b)을 덮도록 제 2 하부유전체층(1413b2)이 형성되고, 전술한 제 2 하부유전체층(1413b2) 상측면에 방전셀을 구획하기 위한 복수개의 격벽(1421)이 소정 간격으로 이격되어 형성된다. 여기에, 복수개의 격벽(1421)간의 발광공간에 형광체를 발광하기 위한 형광체층(1423)이 도포된다.In addition, a second lower dielectric layer 1431b 2 is formed to cover the above-described second address electrode 1422b, and a plurality of partitions 1421 for partitioning discharge cells on the upper surface of the second lower dielectric layer 1431b 2 described above. Are spaced apart at predetermined intervals. Here, a phosphor layer 1423 for emitting phosphor in the light emitting space between the plurality of partition walls 1421 is applied.

이와같이 형성된 본 발명에 따른 플라즈마 디스플레이 후면 패널의 제 1 어드레스전극(1422a) 및 제 2 어드레스전극(1422b)은 도 9a에 도시한 것과 마찬가지로 격벽간의 발광공간에 도포되는 형광체의 도포면적을 넓힐수가 있어 플라즈마 방전시 플라즈마 디스플레이 패널의 발광휘도를 상승시킬 수가 있게 된다.The first address electrode 1422a and the second address electrode 1422b of the rear panel of the plasma display according to the present invention as described above can increase the coating area of the phosphor applied to the light emitting space between the partition walls as shown in FIG. 9A. It is possible to increase the light emission luminance of the plasma display panel during discharge.

또한, 전술한 후면 패널의 제 1 하부유전체층(1413b1) 상부에 형성된 제 2 어드레스전극(1422b)의 방전에 관여하는 방전공간의 유효일측면은 전술한 제 1 어드레스전극(1422a)의 상부위치에 따라 전면 패널에 구비된 복수개의 스캔 전극 및 서스테인 전극의 방전에 관여하는 방전공간의 유효일측면간의 거리가 가깝게 형성되므로, 도 9a에 도시한 것보다 어드레스 방전시 어드레스 성능이 개선되어 지터특성은 향상되고, 이에따라 플라즈마 디스플레이 패널의 방전효율은 상승하게 된다.In addition, an effective side surface of the discharge space that is involved in the discharge of the second address electrode 1422b formed on the first lower dielectric layer 1423b 1 of the rear panel described above may depend on the upper position of the first address electrode 1422a described above. Since the distance between the effective one side of the discharge space involved in the discharge of the plurality of scan electrodes and the sustain electrode provided on the front panel is formed close, the address performance is improved during address discharge than shown in Fig. 9a, the jitter characteristic is improved, Accordingly, the discharge efficiency of the plasma display panel increases.

한편, 전술한 후면 패널의 제 2 어드레스전극은 제 1 어드레스전극의 상부위치에 따라 플라즈마 방전시 플라즈마 디스플레이 패널의 발광휘도를 상승시킴과 동시에 지터특성을 향상시켜 플라즈마 디스플레이 패널의 방전효율을 더욱 상승시키기 위한 다른 일예인 본 발명에 따른 후면 패널의 구조를 살펴보면 다음 도 9b와 같다.On the other hand, the second address electrode of the above-described rear panel increases the emission luminance of the plasma display panel during plasma discharge according to the upper position of the first address electrode and at the same time improves the jitter characteristic to further increase the discharge efficiency of the plasma display panel. Looking at the structure of the rear panel according to another embodiment of the present invention for as shown in Figure 9b.

도 14b는 본 발명에 따른 다른 일예인 플라즈마 디스플레이 후면 패널의 구조를 나타낸 도이다. 먼저, 본 발명에 따른 플라즈마 디스플레이 후면 패널의 구조는 도 14a에 도시한 것과 마찬가지로 형성된다. 다만, 후면 패널의 제 1 하부유전체층(1413b1)의 상측면에 형성된 제 2 어드레스전극(1422b)은 제 1 어드레스전극(1422a)의 상부위치에 따라 전면 패널에 구비된 스캔전극과 서스테인전극중 스캔전극과 가깝게 대향되는 제 1 어드레스전극(1422a)의 일측면에 형성된다.14B illustrates a structure of a plasma display rear panel according to another embodiment of the present invention. First, the structure of the plasma display rear panel according to the present invention is formed as shown in FIG. 14A. However, the second address electrode 1422b formed on the upper side of the first lower dielectric layer 1413b 1 of the rear panel is scanned among the scan electrode and the sustain electrode provided on the front panel according to the upper position of the first address electrode 1422a. It is formed on one side of the first address electrode (1422a) that is close to the electrode.

이와같이 형성된 본 발명에 따른 플라즈마 디스플레이 후면 패널의 제 1 어드레스전극(1422a) 및 제 2 어드레스전극(1422b)은 도 14a에 도시한 것과 마찬가지로 격벽간의 발광공간에 도포되는 형광체의 도포면적을 넓힐수가 있어 플라즈마 방전시 플라즈마 디스플레이 패널의 발광휘도를 상승시킬 수가 있게 된다.The first address electrode 1422a and the second address electrode 1422b of the plasma display rear panel according to the present invention as described above can increase the coating area of the phosphor applied to the light emitting space between the partition walls as shown in FIG. 14A. It is possible to increase the light emission luminance of the plasma display panel during discharge.

더욱이, 전술한 후면 패널의 제 1 하부유전체층(1413b1) 상부에 형성된 제 2 어드레스전극(1422b)의 방전에 관여하는 방전공간의 유효일측면은 전술한 제 1 어드레스전극(1422a)의 상부위치에 따라 전면 패널에 구비된 스캔전극과 서스테인전극중 스캔전극과 가깝게 대향되는 위치에 형성되므로, 도 14a에 도시한 플라즈마 디스플레이 후면 패널보다 어드레스 방전시 어드레스 성능이 더욱 개선되어 지터특성은 더욱 향상되고, 이에따라 플라즈마 디스플레이 패널의 방전효율은 더욱 상승하게 된다.Furthermore, the effective one side of the discharge space involved in the discharge of the second address electrode 1422b formed on the first lower dielectric layer 1413b 1 of the rear panel described above is in accordance with the upper position of the first address electrode 1422a described above. Since the scan electrodes and the sustain electrodes provided on the front panel are formed to face each other near the scan electrodes, the address performance is further improved during address discharge than the plasma display rear panel shown in FIG. 14A, and thus the jitter characteristic is further improved. The discharge efficiency of the display panel is further increased.

한편, 전술한 후면 패널의 제 2 어드레스전극을 제 1 어드레스전극의 상부위치에 따라 하나 이상으로 형성시켜, 플라즈마 방전시 플라즈마 디스플레이 패널의 발광휘도를 더욱 상승시킴과 동시에 지터특성을 더욱 향상시켜 플라즈마 디스플레이 패널의 방전효율을 더욱 상승시키기 위한 또 다른 일예인 본 발명에 따른 후면 패널의 구조를 살펴보면 다음 도 14c와 같다.On the other hand, by forming at least one second address electrode of the above-described rear panel according to the upper position of the first address electrode, thereby further increasing the luminous luminance of the plasma display panel during plasma discharge and at the same time further improve the jitter characteristics plasma display Looking at the structure of the rear panel according to another embodiment of the present invention to further increase the discharge efficiency of the panel as shown in FIG.

도 14c는 본 발명에 따른 또 다른 일예인 플라즈마 디스플레이 후면 패널의 구조를 나타낸 도이다. 먼저, 본 발명에 따른 플라즈마 디스플레이 후면 패널의 구조는 도 14a 및 도 14b에 도시한 것과 마찬가지로 형성된다. 다만, 후면 패널의 제 1 어드레스전극(1422a) 상부에 형성된 하나 이상의 제 2 어드레스전극(1422b)은 제 1 어드레스전극(1422a)의 상부위치에 따라 전면 패널에 구비된 스캔전극과 서스테인전극 각각에 가깝게 대향되는 제 1 하부유전체층(1413b1)의 일측면에 형성된다.14C is a diagram illustrating the structure of a plasma display rear panel according to another embodiment of the present invention. First, the structure of the plasma display rear panel according to the present invention is formed as shown in Figs. 14A and 14B. However, at least one second address electrode 1422b formed on the first address electrode 1422a of the rear panel may be closer to each of the scan electrode and the sustain electrode provided on the front panel according to the upper position of the first address electrode 1422a. It is formed on one side of the opposing first lower dielectric layer (1413b 1 ).

이와같이 형성된 본 발명에 따른 플라즈마 디스플레이 후면 패널의 제 1 어드레스전극(1422a) 및 제 2 어드레스전극(1422b)은 도 14a 및 도 14b에 도시한 플라즈마 디스플레이 후면 패널보다 격벽간의 발광공간에 도포되는 형광체의 도포면적을 더욱 넓힐수가 있어 플라즈마 방전시 플라즈마 디스플레이 패널의 발광휘도를 더욱 상승시킬 수가 있게 된다.The first address electrode 1422a and the second address electrode 1422b of the plasma display rear panel according to the present invention formed as described above are coated with a phosphor that is applied to the light emitting space between the partition walls than the plasma display rear panel shown in FIGS. 14A and 14B. Since the area can be further increased, the luminance of light emitted from the plasma display panel can be further increased during plasma discharge.

더욱이, 전술한 후면 패널의 제 1 하부유전체층(1413b1) 상부에 형성된 제 2 어드레스전극(1422b)의 방전에 관여하는 방전공간의 유효일측면은 전술한 제 1 어드레스전극(1422a)의 상부위치에 따라 전면 패널에 구비된 스캔전극과 서스테인전극 각각에 가깝게 대향되는 위치에 형성되므로, 도 14a 및 도 14b에 도시한 플라즈마 디스플레이 후면 패널보다 어드레스 방전시 어드레스 성능이 더욱 개선되어 지터특성은 더욱 향상되고, 이에따라 플라즈마 디스플레이 패널의 방전효율은 더욱 상승하게 된다.Furthermore, the effective one side of the discharge space involved in the discharge of the second address electrode 1422b formed on the first lower dielectric layer 1413b 1 of the rear panel described above is in accordance with the upper position of the first address electrode 1422a described above. Since it is formed at a position opposite to each of the scan electrode and the sustain electrode provided in the front panel, the address performance is further improved during address discharge than the plasma display rear panel shown in FIGS. 14A and 14B, and thus the jitter characteristic is further improved. The discharge efficiency of the plasma display panel is further increased.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Those skilled in the art to which the present invention pertains will understand that the present invention can be implemented in other specific forms without changing the technical spirit or essential features. Therefore, the above-described embodiments are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the detailed description, and the meaning and scope of the claims and All changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

상술한 바와 같이, 본 발명은 플라즈마 디스플레이 패널중 후면 패널의 구조를 개선하여 플라즈마 방전시 플라즈마 디스플레이 패널의 발광휘도 및 방전효율을 상승시키는 효과가 있다.As described above, the present invention has the effect of improving the structure of the rear panel of the plasma display panel to increase the luminous brightness and discharge efficiency of the plasma display panel during plasma discharge.

Claims (12)

스캔전극과 서스테인 전극;Scan electrodes and sustain electrodes; 후면 글라스 상부에 위치한 제 1 어드레스 전극; 및A first address electrode on the rear glass; And 상기 제 1 어드레스전극 상부에 상기 제 1 어드레스전극과 교차하는 제 2 어드레스전극을 포함하며,A second address electrode intersecting the first address electrode on the first address electrode; 상기 제 2 어드레스전극은 상기 스캔 전극과 상기 서스테인 전극 중 상기 스캔전극과 가깝게 위치하는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the second address electrode is positioned close to the scan electrode of the scan electrode and the sustain electrode. 제 1항에 있어서,The method of claim 1, 상기 제 2 어드레스전극의 두께는 상기 제 1 어드레스전극의 두께보다 더 두껍게 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the thickness of the second address electrode is thicker than the thickness of the first address electrode. 제 2항에 있어서,The method of claim 2, 상기 제 2 어드레스전극의 두께는 상기 제 1 어드레스전극의 두께보다 5㎛ 이상 30㎛ 이하로 더 두꺼운 것을 특징으로 하는 플라즈마 디스플레이 패널.And the thickness of the second address electrode is greater than 5 µm and less than or equal to 30 µm. 삭제delete 제 1항에 있어서,The method of claim 1, 상기 스캔전극과 상기 서스테인전극 중 상기 서스테인 전극과 가깝게 위치하는 또다른 제2 어드레스 전극을 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널.And another second address electrode positioned close to the sustain electrode among the scan electrode and the sustain electrode. 스캔전극과 서스테인 전극;Scan electrodes and sustain electrodes; 후면 글라스 상부에 위치한 제 1 어드레스전극;A first address electrode on the rear glass; 상기 제 1어드레스전극을 덮는 제 1 하부유전체층;A first lower dielectric layer covering the first address electrode; 상기 제 1하부유전체층 상부에 상기 제 1 어드레스전극과 교차하도록 위치하는 하나 이상의 제 2 어드레스전극At least one second address electrode positioned on the first lower dielectric layer to intersect the first address electrode; 을 포함하는 플라즈마 디스플레이 패널.Plasma display panel comprising a. 제 6항에 있어서,The method of claim 6, 상기 제 2 어드레스전극의 두께는 상기 제 1 어드레스전극의 두께보다 더 두껍게 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the thickness of the second address electrode is thicker than the thickness of the first address electrode. 제 7항에 있어서,The method of claim 7, wherein 상기 제 2 어드레스전극의 두께는 상기 제 1 어드레스전극의 두께보다 5㎛ 이상 30㎛ 이하로 더 두꺼운 것을 특징으로 하는 플라즈마 디스플레이 패널.And the thickness of the second address electrode is greater than 5 µm and less than or equal to 30 µm. 제 6항에 있어서,The method of claim 6, 상기 제 2 어드레스전극은 상기 스캔전극과 서스테인전극중 상기 스캔전극과 가깝게 대향되는 상기 제 1 어드레스전극의 일측면에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the second address electrode is formed on one side of the first address electrode which is opposite to the scan electrode among the scan electrode and the sustain electrode. 제 6항에 있어서,The method of claim 6, 상기 제 2 어드레스전극은 상기 스캔전극과 서스테인전극 각각에 가깝게 대향되는 상기 제 1 어드레스전극의 일측면에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the second address electrode is formed on one side of the first address electrode which is opposite to each of the scan electrode and the sustain electrode. 스캔 전극 및 서스테인 전극을 포함하는 플라즈마 디스플레이 패널을 제조하는 방법에 있어서,In the method of manufacturing a plasma display panel comprising a scan electrode and a sustain electrode, (a) 후면 글라스 상부에 제 1 어드레스전극을 형성하는 단계 및(a) forming a first address electrode on the rear glass; and (b) 상기 제 1 어드레스전극 상부에 제 2 어드레스전극을 형성하는 단계를 포함하며,(b) forming a second address electrode on the first address electrode, 상기 제 2 어드레스전극은 상기 스캔 전극과 상기 서스테인 전극 중 상기 스캔전극과 가깝게 위치하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.And the second address electrode is positioned close to the scan electrode of the scan electrode and the sustain electrode. 상기 제 6항의 플라즈마 디스플레이 패널을 제조하는 방법에 있어서,In the method of manufacturing the plasma display panel of claim 6, (a) 후면 글라스 상부에 제 1 어드레스전극을 형성하는 단계;(a) forming a first address electrode on the rear glass; (b) 상기 제 1 어드레스전극을 덮도록 제 1 하부유전체층을 형성하는 단계 및(b) forming a first lower dielectric layer to cover the first address electrode; (c) 상기 제 1 하부유전체층 상부에 제 2 어드레스전극을 형성하는 단계를 포함하는 플라즈마 디스플레이 패널의 제조방법.(c) forming a second address electrode on the first lower dielectric layer.
KR1020050033307A 2005-04-21 2005-04-21 The Plasma Display Panel Method of Manufacturing thereof KR100738215B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050033307A KR100738215B1 (en) 2005-04-21 2005-04-21 The Plasma Display Panel Method of Manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050033307A KR100738215B1 (en) 2005-04-21 2005-04-21 The Plasma Display Panel Method of Manufacturing thereof

Publications (2)

Publication Number Publication Date
KR20060111021A KR20060111021A (en) 2006-10-26
KR100738215B1 true KR100738215B1 (en) 2007-07-12

Family

ID=37619896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050033307A KR100738215B1 (en) 2005-04-21 2005-04-21 The Plasma Display Panel Method of Manufacturing thereof

Country Status (1)

Country Link
KR (1) KR100738215B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040100055A (en) * 2003-05-21 2004-12-02 삼성에스디아이 주식회사 AC type plasma display panel and method of forming address electrode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040100055A (en) * 2003-05-21 2004-12-02 삼성에스디아이 주식회사 AC type plasma display panel and method of forming address electrode

Also Published As

Publication number Publication date
KR20060111021A (en) 2006-10-26

Similar Documents

Publication Publication Date Title
JP4685093B2 (en) Plasma display panel
WO2003065399A1 (en) Plasma display device
KR100738215B1 (en) The Plasma Display Panel Method of Manufacturing thereof
KR100795798B1 (en) Plasma display panel and the fabrication method therof
KR101117702B1 (en) Plasma Display Paneland Method of Manufacturing the Same
KR100592251B1 (en) Top plate manufacturing method of plasma display panel
KR100681186B1 (en) Plasma Display Panel
KR100589333B1 (en) Plasma display panel
KR100625536B1 (en) Plasma Display Panel
KR100603280B1 (en) Plasma display panel and mask, a manufacturing method of barriers utilizing the mask
KR100681185B1 (en) Plasma Display Panel
KR100692836B1 (en) Plasma Display Panel and Method of Manufacturing thereof
KR100615188B1 (en) Plasma display panel
KR100705816B1 (en) Plasma Display Panel and Manufacturing Method Thereof
KR20060131566A (en) Plasma display panel
KR100747319B1 (en) Plasma Display Panel
KR100705287B1 (en) The Plasma Display Panel and Method of Manufacturing thereof
KR100705278B1 (en) The Plasma Display Panel and Method of Manufacturing thereof
KR100747218B1 (en) Plasma Display Panel
KR20060104525A (en) Method of manufacturing plasma display panel
JP2001273854A (en) Plasma display panel
KR100726658B1 (en) Plasma Display Panel
KR100852691B1 (en) Plasma display panel and manufacturing method of the same
KR100726642B1 (en) Plasma Display Panel and Method of Manufacturing thereof
WO2008032355A1 (en) Plasma display panel and method of forming phosphor layer thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee