KR100737820B1 - Method of forming p-type compound semiconductor layer - Google Patents

Method of forming p-type compound semiconductor layer Download PDF

Info

Publication number
KR100737820B1
KR100737820B1 KR1020060044734A KR20060044734A KR100737820B1 KR 100737820 B1 KR100737820 B1 KR 100737820B1 KR 1020060044734 A KR1020060044734 A KR 1020060044734A KR 20060044734 A KR20060044734 A KR 20060044734A KR 100737820 B1 KR100737820 B1 KR 100737820B1
Authority
KR
South Korea
Prior art keywords
compound semiconductor
source gas
semiconductor layer
temperature
type
Prior art date
Application number
KR1020060044734A
Other languages
Korean (ko)
Inventor
남기범
최주원
김화목
이상준
김경훈
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020060044734A priority Critical patent/KR100737820B1/en
Application granted granted Critical
Publication of KR100737820B1 publication Critical patent/KR100737820B1/en

Links

Images

Abstract

A method for forming a P-type compound semiconductor layer is provided to properly interrupt combination of P-type impurity and hydrogen, so that it is no necessary to carry out an additional annealing process. A substrate loaded in a process chamber is raised by a first temperature(S101), and a source gas of group-III elements, a source gas of P-type impurity, and a source gas of nitrogen containing hydrogen are added in the process chamber to grow a P-type compound semiconductor layer(S103). After growth of the P-type compound semiconductor layer is completed, supply of the source gas of group-III elements and the source gas of P-type impurity is stopped(S105), and the substrate is cooled by a second temperature. Then, supply of the source gas of nitrogen is stopped(S109). The substrate is cooled by room temperature(S113).

Description

P형 화합물 반도체 층 형성방법{METHOD OF FORMING P-TYPE COMPOUND SEMICONDUCTOR LAYER}P-type compound semiconductor layer formation method {METHOD OF FORMING P-TYPE COMPOUND SEMICONDUCTOR LAYER}

도 1은 종래의 (Al, Ga, In)N계 화합물 반도체의 개략적 종단면도이다.1 is a schematic longitudinal cross-sectional view of a conventional (Al, Ga, In) N-based compound semiconductor.

도 2는 종래의 (Al, Ga, In)N계 화합물 반도체의 P층 제조방법을 설명하는 순서도이다.FIG. 2 is a flowchart for explaining a P layer manufacturing method of a conventional (Al, Ga, In) N compound semiconductor.

도 3은 본 발명의 바람직한 실시예에 따른 P형 화합물 반도체 층 형성방법을 설명하기 위한 흐름도이다. 3 is a flowchart illustrating a method of forming a P-type compound semiconductor layer according to a preferred embodiment of the present invention.

도 4는 본 발명의 바람직한 실시예에 따른 P형 화합물 반도체 층 형성방법을 개략적으로 설명하기 위한 그래프이다. 4 is a graph schematically illustrating a method of forming a P-type compound semiconductor layer according to a preferred embodiment of the present invention.

도 5는 본 발명의 바람직한 실시예에 따라 제조된 P형 화합물 반도체 층을 구비하는 (Al, Ga, In)N계 화합물 반도체의 개략적 종 단면도이다.5 is a schematic longitudinal cross-sectional view of a (Al, Ga, In) N-based compound semiconductor having a P-type compound semiconductor layer prepared according to a preferred embodiment of the present invention.

도 6a 및 6b는 본 발명의 바람직한 실시예에 따른 P형 화합물 반도체층 형성방법에 따른 효과를 설명하기 위한 도면이다.6A and 6B are views for explaining effects of the method of forming a P-type compound semiconductor layer according to a preferred embodiment of the present invention.

본 발명은 P형 화합물 반도체 층 형성방법에 관한 것으로서, 더욱 상세하게 는 반도체 제조 공정을 단순화할 수 있는 P형 불순물을 포함하는 (Al,Ga,In)N계 화합물 반도체층(P층)의 형성방법에 관한 것이다.The present invention relates to a method for forming a P-type compound semiconductor layer, and more particularly, to form a (Al, Ga, In) N-based compound semiconductor layer (P layer) containing a P-type impurity that can simplify the semiconductor manufacturing process. It is about a method.

(Al, Ga, In)N계 화합물 반도체는 예를 들어, 발광소자(Light Emitting Diode; LED) 또는 레이저소자(Laser Diode; LD)와 같은 화합물 반도체 소자에 응용된다. 도 1은 종래의 (Al,Ga,In)N계 화합물 반도체 소자를 개략적으로 나타낸 종단면도이다.The (Al, Ga, In) N-based compound semiconductors are applied to compound semiconductor devices such as, for example, light emitting diodes (LEDs) or laser diodes (LDs). 1 is a longitudinal sectional view schematically showing a conventional (Al, Ga, In) N-based compound semiconductor device.

도 1을 참조하면, 기판(11)상에 N형 불순물을 포함하는 (Al,Ga,In)N계 화합물 반도체층(N층, 13), 활성층(15) 및 P형 불순물을 포함하는 (Al,Ga,In)N계 화합물 반도체층(P층, 17)이 순차적으로 형성된다. Referring to FIG. 1, an (Al, Ga, In) N compound semiconductor layer (N layer, 13) containing an N-type impurity on the substrate 11 (N layer, 13), an active layer 15 and an (Al) containing a P-type impurity , Ga, In) N compound semiconductor layer (P layer, 17) is formed sequentially.

이러한 종래의 (Al, Ga, In)N계 화합물 반도체층은 금속유기화학기상증착법(Metaorganic Chemical Vapor Deposition: MOCVD) 등의 공정을 통해 성장된다. The conventional (Al, Ga, In) N-based compound semiconductor layer is grown through a process such as metalorganic chemical vapor deposition (MOCVD).

금속유기화학기상증착법에 따르면 (Al, Ga, In)N계 화합물 반도체층은, Al, Ga, 또는 In와 같은 III 족 원소의 소오스 가스, 수소와 질소를 함유한 암모니아(NH3) 가스가 반응챔버 내에 유입되고, 900~1200℃에서 상기 기판(11)상에 N층(13), 활성층(15) 및 P층(17)이 순차적으로 성장된다. 그리고, 마그네슘(Mg) 도핑 등으로 P층(17)이 형성되면 III 족 원소의 소오스 가스의 유입이 중단되고 암모니아의 유입은 유지되면서 반응챔버의 온도가 강하되어 기판(11)이 냉각된다. According to the metal organic chemical vapor deposition method, in the (Al, Ga, In) N compound semiconductor layer, a source gas of a group III element such as Al, Ga, or In, ammonia (NH3) gas containing hydrogen and nitrogen is a reaction chamber. N layer 13, active layer 15, and P layer 17 are sequentially grown on the substrate 11 at 900-1200 ° C. When the P layer 17 is formed by doping with magnesium (Mg), the inflow of the source gas of the group III element is stopped and the inflow of ammonia is maintained while the temperature of the reaction chamber is lowered to cool the substrate 11.

한편, 종래의 (Al,Ga,In)N계 화합물 반도체 소자(10)에서는 통상적으로, P층(17)에 예를 들어 마그네슘(Mg) 도핑 등으로 전도성을 확보한다. 그런데, 마그네슘(Mg)과 같은 P형 불순물은 상기한 바와 같은 반응챔버의 온도 강하 과정 중에 암 모니아에 함유된 수소(H)와 쉽게 결합하게 되며, 이에 따라 P형 불순물의 자유정공을 제공하는 전자수용체(acceptor)로서의 기능이 저하되어 P형 화합물 반도체층의 저항값이 커지는 문제점이 있다. On the other hand, in the conventional (Al, Ga, In) N-based compound semiconductor device 10, conductivity is usually secured to the P layer 17 by, for example, magnesium (Mg) doping. However, P-type impurities such as magnesium (Mg) are easily combined with hydrogen (H) contained in ammonia during the temperature drop process of the reaction chamber as described above, thereby providing free holes of P-type impurities. There is a problem that the function as an electron acceptor is reduced and the resistance value of the P-type compound semiconductor layer is increased.

따라서, (Al,Ga,In)N계 화합물 반도체의 P층 제조 공정에서는, P형 불순물과 수소의 결합을 떼어놓기 위해 별도의 어닐링 공정이 수행된다.Therefore, in the P-layer manufacturing process of the (Al, Ga, In) N-based compound semiconductor, a separate annealing process is performed to separate the bond between the P-type impurity and hydrogen.

도 2는 종래의 (Al,Ga,In)N계 화합물 반도체의 P층 제조방법을 설명하기 위한 순서도이다.2 is a flowchart for explaining a P layer manufacturing method of a conventional (Al, Ga, In) N-based compound semiconductor.

도 2를 참조하면, 반응챔버 내에서 기판의 온도를 900~1200℃로 상승시키고, P형 불순물, III 족 원소 및 암모니아를 공급하여 기판상에 화합물 반도체의 P층을 성장시킨다(S1). 상기 P층이 성장되면 P형 불순물과 III 족 원소의 소오스 가스의 공급을 중단하되 질소의 소오스 가스는 지속적으로 공급하며 반응챔버의 온도를 강하하여 기판을 상온으로 냉각시킨다(S2). 기판이 상온으로 냉각되면, 상기 P층이 성장된 기판을 반응챔버에서 인출하고(S3), 인출된 기판에 성장된 P층의 저항값을 낮추기 위해 어닐링 공정을 수행한다(S4). 미국 특허 US5,306,662호를 참조하면, P형 불순물, III 족 원소 및 암모니아들로 화합물 반도체의 P층을 성장시킨 후, 400℃ 이상의 온도에서 상기 P층의 어닐링 공정을 수행한다. 그 결과, P층에 존재하는 P형 불순물에 결합된 수소가 제거되어, 저항값이 낮은 P형 (Al,Ga,In)N계 화합물 반도체가 제조된다.Referring to FIG. 2, the temperature of the substrate is raised to 900 to 1200 ° C. in the reaction chamber, and the P layer of the compound semiconductor is grown on the substrate by supplying P-type impurities, group III elements, and ammonia (S1). When the P layer is grown, supply of source gas of P-type impurities and group III elements is stopped, but source gas of nitrogen is continuously supplied, and the temperature of the reaction chamber is lowered to cool the substrate to room temperature (S2). When the substrate is cooled to room temperature, the substrate on which the P layer is grown is withdrawn from the reaction chamber (S3), and an annealing process is performed to lower the resistance value of the P layer grown on the extracted substrate (S4). Referring to US Pat. No. 5,306,662, a P layer of a compound semiconductor is grown with P-type impurities, group III elements and ammonia, and then annealing of the P layer is performed at a temperature of 400 ° C. or higher. As a result, hydrogen bonded to the P-type impurity present in the P layer is removed, thereby producing a P-type (Al, Ga, In) N-based compound semiconductor having a low resistance value.

이와 같이 종래의 (Al,Ga,In)N계 화합물 반도체 소자에서는, P층의 저항값을 낮추기 위해 적어도 한 번의 어닐링 공정을 추가하여 수행하여야 한다. 그러나, 이 와 같이 추가적인 어닐링 공정은 화합물 반도체 소자의 제조 공정을 복잡하고 번거롭게 하는 문제가 있다. As described above, in the conventional (Al, Ga, In) N compound semiconductor device, at least one annealing process should be added to lower the resistance value of the P layer. However, this additional annealing process has a problem of complicated and cumbersome manufacturing process of the compound semiconductor device.

또한, 어닐링 공정의 추가에 따라 제품 제조에 소요되는 시간이 늘어나며, 특히 어닐링 공정을 위한 고가의 장비를 구입하여야 하고 장비설치를 위한 공간을 필요로 하는 등 제조설비를 위한 투자비용을 증가시켜, 제품의 단가를 상승시키는 요인이 된다.In addition, the time required for manufacturing the product increases with the addition of the annealing process, and in particular, the investment cost for the manufacturing equipment is increased by purchasing expensive equipment for the annealing process and requiring space for equipment installation. It is a factor that raises the unit price of.

본 발명이 이루고자 하는 기술적 과제는, P형 화합물 반도체 층의 형성시 P형 불순물과 수소의 결합을 차단하는 P형 화합물 반도체 층의 형성방법을 제공하는 데 있다.An object of the present invention is to provide a method for forming a P-type compound semiconductor layer that blocks the bonding of P-type impurities and hydrogen when the P-type compound semiconductor layer is formed.

본 발명이 이루고자 하는 다른 기술적 과제는, P형 화합물 반도체 층의 형성시 P형 불순물과 수소의 결합을 차단하여 별도의 어닐링 공정이 필요없는 P형 화합물 반도체 층 형성방법을 제공하는 데 있다.Another object of the present invention is to provide a method for forming a P-type compound semiconductor layer that does not require an annealing process by blocking the bonding of P-type impurities and hydrogen when forming the P-type compound semiconductor layer.

상기 기술적 과제들을 달성하기 위하여, 본 발명은 P형 화합물 반도체층 형성방법을 개시한다. 본 발명의 일 태양에 따른 P형 화합물 반도체 층의 형성방법은, 반응챔버 내에 로딩된 기판을 제1 온도로 상승시키는 것을 포함한다. 이어서, 상기 반응챔버 내에 III 족 원소의 소오스 가스, P형 불순물의 소오스 가스, 및 수소를 함유하는 질소의 소오스 가스를 공급하여 P형 화합물 반도체 층을 성장시킨다. 또한, 상기 P형 화합물 반도체층의 성장이 완료된 후, 상기 III 족 원소의 소 오스 가스 및 상기 P형 불순물의 소오스 가스들의 공급을 중단하고, 상기 기판의 온도를 제2 온도로 냉각시킨다. In order to achieve the above technical problem, the present invention discloses a method for forming a P-type compound semiconductor layer. A method of forming a P-type compound semiconductor layer according to an aspect of the present invention includes raising a substrate loaded in a reaction chamber to a first temperature. Subsequently, a source gas of a group III element, a source gas of a P-type impurity, and a source gas of nitrogen containing hydrogen are supplied into the reaction chamber to grow a P-type compound semiconductor layer. In addition, after the growth of the P-type compound semiconductor layer is completed, supply of the source gas of the group III element and the source gas of the P-type impurity is stopped, and the temperature of the substrate is cooled to the second temperature.

그리고, 상기 제2 온도에서 상기 수소를 함유하는 질소의 소오스 가스의 공급을 중단하고, 질소 가스를 투입시켜 상기 기판 온도를 상온으로 냉각시킨다. 따라서, 제2 온도로 냉각된 상태에서 수소를 함유하는 질소의 소오스 가스의 공급을 중단함으로써 이후 기판 온도를 상온으로 냉각시키는 과정에서 P형 화합물 반도체 층에 포함된 P형 불순물에 수소가 결합하는 것을 방지할 수 있다. Then, the supply of the source gas of nitrogen containing hydrogen is stopped at the second temperature, and nitrogen gas is added to cool the substrate temperature to room temperature. Therefore, the hydrogen is not bonded to the P-type impurity contained in the P-type compound semiconductor layer in the process of cooling the substrate temperature to room temperature by stopping supply of the source gas of nitrogen containing hydrogen in the state cooled to the second temperature. You can prevent it.

여기서, 상기 수소를 함유하는 질소의 소오스 가스는 암모니아일 수 있다. Here, the source gas of nitrogen containing hydrogen may be ammonia.

또한, 상기 제2 온도는 400 내지 850℃일 수 있다. In addition, the second temperature may be 400 to 850 ° C.

그리고, 상기 P형 불순물은 마그네슘(Mg)일 수 있다. The P-type impurity may be magnesium (Mg).

한편, 본 발명의 일 태양에 따른 P형 화합물 반도체층 형성방법은, 상기 제2 온도에서 상기 수소를 함유하는 질소의 소오스 가스의 공급을 중단한 후 상기 반응챔버 내에 잔류하는 수소를 함유하는 질소의 소오스 가스를 배출하는 것을 더 포함할 수 있다. On the other hand, the method for forming a P-type compound semiconductor layer according to an aspect of the present invention, the hydrogen containing nitrogen remaining in the reaction chamber after the supply of the source gas of nitrogen containing hydrogen at the second temperature is stopped The method may further include exhausting the source gas.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, with reference to the accompanying drawings will be described embodiments of the present invention; The following embodiments are provided as examples to sufficiently convey the spirit of the present invention to those skilled in the art. Accordingly, the invention is not limited to the embodiments described below and may be embodied in other forms. In the drawings, widths, lengths, thicknesses, and the like of components may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 3은 본 발명의 바람직한 실시예에 따른 P형 반도체의 제조방법을 설명하기 위한 흐름도이고, 도 4는 본 발명의 바람직한 실시예에 따른 P형 반도체의 제조방법을 설명하기 위한 그래프이다. 3 is a flowchart illustrating a method of manufacturing a P-type semiconductor according to a preferred embodiment of the present invention, and FIG. 4 is a graph illustrating a method of manufacturing a P-type semiconductor according to a preferred embodiment of the present invention.

본 발명의 바람직한 실시예에 따르면, III 족 원소의 질화물 반도체를 제조하기 위해 반응챔버 내에 기판을 로딩하고, 기판의 온도를 III 족 원소의 질화물 반도체 층을 성장시키기 위한 온도(T1)로 상승시킨다(S101). III 족 원소의 질화물 반도체 층을 성장시키기 위해 기판의 온도(T1)는 예를 들면 1050℃로 가열된다. According to a preferred embodiment of the present invention, a substrate is loaded into a reaction chamber to produce a nitride semiconductor of group III element, and the temperature of the substrate is raised to a temperature T 1 for growing a nitride semiconductor layer of group III element. (S101). The temperature T 1 of the substrate is heated to 1050 ° C., for example, to grow a nitride semiconductor layer of group III element.

기판으로는 절연성 재질의 사파이어(Sapphire)나 실리콘 카바이드(SiC) 등이 사용되나 전도성 또는 반도체 기판도 사용가능하다. 또한, 이러한 이종 기판과 III 족 원소의 질화물 반도체 층 사이의 격자 부정합을 완화하기 위해 기판 위에 버퍼층이 형성되며, 생성된 버퍼층 위에 N형 불순물이 도핑된 III 족 원소의 질화물 반도체 층, 즉 N형 반도체 층과 활성층이 순차로 형성된다. 이러한 버퍼층은 AlN, InGaN, GaN, 또는 AlGaN 등으로 형성될 수 있다. 그리고, N형 반도체 층은 불순물의 도핑 없이 형성할 수도 있지만, Si, Ge, Se, S, 또는 Te등의 불순물을 도핑하여 형성하는 것이 바람직하다. As the substrate, sapphire or silicon carbide (SiC) made of an insulating material may be used, but a conductive or semiconductor substrate may also be used. In addition, a buffer layer is formed on the substrate to mitigate lattice mismatch between the dissimilar substrate and the nitride semiconductor layer of the group III element, and the nitride semiconductor layer of the group III element doped with N-type impurities on the resulting buffer layer, that is, the N-type semiconductor. The layer and the active layer are formed sequentially. The buffer layer may be formed of AlN, InGaN, GaN, AlGaN, or the like. The N-type semiconductor layer may be formed without doping impurities, but is preferably formed by doping with impurities such as Si, Ge, Se, S, or Te.

활성층은, 단일양자우물(SQW, Single Quantum Well) 또는 다중양자우물(MQW, Multi Quntum Well) 구조로 형성하는 것이 바람직하다. The active layer is preferably formed in a single quantum well (SQW, Single Quantum Well) or multi-quantum well (MQW, Multi Quntum Well) structure.

이어서, 반응챔버내로 III 족 원소의 소오스 가스와 P형 불순물의 소오스 가스 및 암모니아 등 수소를 함유하는 질소의 소오스 가스를 공급하여 P형 화합물 반 도체층을 성장시킨다(S103). III 족 원소의 소오스 가스로는 예를 들어 트리메틸갈륨(Tri-Methyl Gallium: TMG), 질소(N)의 소오스 가스는 예를 들어 암모니아와 같은 수소를 함유하는 가스가 사용되며, 캐리어 가스(H2 또는 N2)와 함께 공급된다. 또한, P형 불순물의 소오스 가스로는, Mg을 불순물로 사용하는 경우 예를 들어 Cp2Mg가 사용된다. P형 불순물로는 Mg 외에도 Be, Sr, Ba, Zn 등이 사용가능하다. 한편, 여기서는 N형 반도체 층 위에 활성층을 형성하고, 활성층 위에 P형 화합물 반도체층을 성장시키는 것으로 기재하였으나 그 순서는 변경될 수 있다. Subsequently, a source gas of a group III element, a source gas of a P-type impurity, and a source gas of nitrogen containing hydrogen such as ammonia is supplied into the reaction chamber to grow a P-type compound semiconductor layer (S103). As a source gas of Group III element, for example, Tri-Methyl Gallium (TGM) and a source gas of nitrogen (N) are used, for example, a gas containing hydrogen such as ammonia, and a carrier gas (H 2 or Supplied with N 2 ). As the source gas of the P-type impurity, for example, Cp 2 Mg is used when Mg is used as the impurity. As the P-type impurity, Be, Sr, Ba, Zn, etc. may be used in addition to Mg. Meanwhile, although the active layer is formed on the N-type semiconductor layer and the P-type compound semiconductor layer is grown on the active layer, the order may be changed.

P형 화합물 반도체층의 성장이 완료되면, III 족 원소의 소오스 가스와 P형 불순물의 소오스 가스의 공급을 중단한다(S105). 그리고, P형 화합물 반도체층이 성장된 기판을 기설정된 온도(T2)로 냉각시킨다(S107). 여기서, III 족 원소의 소오스 가스와 P형 불순물 소오스 가스의 공급 중단 단계는, P형 화합물 반도체층의 냉각 단계가 시작된 후에 수행되거나 냉각 단계의 시작과 동시에 수행될 수도 있다. When the growth of the P-type compound semiconductor layer is completed, the supply of the source gas of the group III element and the source gas of the P-type impurity is stopped (S105). The substrate on which the P-type compound semiconductor layer is grown is cooled to a predetermined temperature (T 2 ) (S107). Here, the step of stopping supply of the source gas of the group III element and the P-type impurity source gas may be performed after the cooling step of the P-type compound semiconductor layer is started, or may be performed simultaneously with the start of the cooling step.

한편, 가스 공급 중단 단계에서는 수소를 함유하는 질소의 소오스 가스의 공급은 중단되지 않으므로, P형 화합물 반도체층이 냉각되는 온도(T2)는 본 발명에서는 P형 화합물 반도체층의 P형 불순물과 수소의 결합이 이루어지지 않는 고온으로 설정되며, 이에 따라 P형 화합물 반도체층의 냉각 단계가 수행되는 동안 P형 불순물과 질소의 소오스 가스에 함유된 수소의 결합이 방지되므로, 형성된 P형 화합물 반도체층에서 수소를 제거하기 위한 별도의 어닐링 공정을 수행할 필요가 없게 된 다. 여기서, P형 화합물 반도체층의 냉각 온도(T2)는, 예를 들면 400 내지 850℃의 온도 범위에서 설정된다. 400℃ 이하의 온도에서는 수소와 마그네슘의 결합이 발생할 수 있으므로 400℃ 이하에서 암모니아 등의 수소를 함유하는 질소의 소오스 가스를 중단하는 것은 바람직하지 않다.On the other hand, since the supply of source gas of nitrogen containing hydrogen is not stopped in the gas supply stop step, the temperature T 2 at which the P-type compound semiconductor layer is cooled is P-type impurities and hydrogen in the P-type compound semiconductor layer in the present invention. In the P-type compound semiconductor layer formed is a high temperature is not set, so that the bonding of P-type impurities and hydrogen contained in the source gas of nitrogen is prevented during the cooling step of the P-type compound semiconductor layer There is no need to perform a separate annealing process to remove hydrogen. Here, the cooling temperature T 2 of the P-type compound semiconductor layer is set in a temperature range of 400 to 850 ° C, for example. It is not preferable to stop the source gas of nitrogen containing hydrogen, such as ammonia, at 400 degrees C or less, since the coupling | bonding of hydrogen and magnesium may occur at the temperature below 400 degrees C.

P형 화합물 반도체층이 성장된 기판의 온도가 기설정된 온도(T2)로 냉각되면, 수소를 함유하는 질소 소오스 가스의 공급을 중단한다(S109). When the temperature of the substrate on which the P-type compound semiconductor layer is grown is cooled to a predetermined temperature (T 2 ), the supply of nitrogen source gas containing hydrogen is stopped (S109).

그리고, 반응챔버 내에 잔류하는 질소의 소오스 가스를 외부로 배출한다(S111). 도 4를 참조하면, 질소 소오스 가스의 배출 단계는 소정의 시간 간격(P2 에서 P3) 동안 수행되며 이러한 시간 간격(P2 에서 P3) 동안 기판의 온도(T2)는 동일하게 유지된다. 이는, 기판의 온도를 적어도 반응챔버 내에 잔존하는 질소 소오스 가스에 함유된 수소와 P형 화합물 반도체층의 P형 불순물 간의 결합 반응을 차단할 수 있는 온도 이상으로 유지하기 위함이며, 반드시 동일한 온도로 유지하여야 하는 것은 아니다. Then, the source gas of nitrogen remaining in the reaction chamber is discharged to the outside (S111). Referring to FIG. 4, the step of discharging the nitrogen source gas is performed for a predetermined time interval P 2 to P 3 , and the temperature T 2 of the substrate remains the same during this time interval P 2 to P 3 . . This is to maintain the temperature of the substrate at a temperature that can at least prevent the coupling reaction between hydrogen contained in the nitrogen source gas remaining in the reaction chamber and the P-type impurities of the P-type compound semiconductor layer, and must be maintained at the same temperature. It is not.

수소를 함유하는 질소 소오스 가스의 공급이 중단되고 반응챔버 내에 잔존하는 수소를 함유하는 질소 소오스 가스가 외부로 배출되면(P3 시점), 기판의 온도를 반응챔버 내에서 인출할 수 있을 정도까지, 예를 들어 상온으로 냉각시킨다(S113). To the extent it can be taken out within When stop the supply of the nitrogen source gas containing hydrogen and nitrogen source gas containing hydrogen remaining in the reaction chamber is discharged to the outside (P 3 point), and the reaction temperature of the substrate chambers, For example, it is cooled to room temperature (S113).

여기서, 기판의 냉각은 가열을 중단하고 그대로 방치하여 자연대류 방식으로 수행되도록 하거나, 반응챔버를 공냉 또는 수냉 방식으로 냉각하여 기판의 온도를 냉각하는 방식으로 수행될 수 있다. 예를 들면, 반응챔버 내에 잔존하는 가스를 완전히 방출시키고, P형 불순물과 결합하지 않는 성분의 냉각가스 예를 들면 질소(N2) 가스를 주입하여 기판을 냉각시킬 수 있다.Here, the cooling of the substrate may be performed by stopping the heating and leaving it as it is to be performed by natural convection, or by cooling the reaction chamber by air or water cooling to cool the temperature of the substrate. For example, the gas remaining in the reaction chamber is completely discharged, and a cooling gas, for example, nitrogen (N 2 ) gas of a component that does not bind with P-type impurities may be injected to cool the substrate.

도 5는 본 발명의 바람직한 실시예에 따라 제조된 P형 반도체를 구비하는 (Al, Ga, In)N계 화합물 반도체의 개략적 종 단면도이다.5 is a schematic longitudinal cross-sectional view of a (Al, Ga, In) N-based compound semiconductor having a P-type semiconductor manufactured according to a preferred embodiment of the present invention.

본 실시예에 따른 (Al,Ga,In)N계 화합물 반도체(200)에서는, 기판(210)위에 N층(230), 활성층(250) 및 P층(270)이 형성되어 있다. 기판(210)은, 도전성 또는 반도전성의 금속, Si, SiC, 또는 GaN 등으로 형성될 수 있으며, 그 자체로 N형 전극으로서의 기능을 수행할 수 있다. 기판(210)은 또한 사파이어 또는 스피넬로 형성될 수 있다. N층(230)과 기판(210) 사이에는 전술한 바와 같이 버퍼층(미도시)을 형성할 수 있다.In the (Al, Ga, In) N compound semiconductor 200 according to the present embodiment, the N layer 230, the active layer 250, and the P layer 270 are formed on the substrate 210. The substrate 210 may be formed of a conductive or semiconductive metal, Si, SiC, GaN, or the like, and may itself function as an N-type electrode. Substrate 210 may also be formed of sapphire or spinel. As described above, a buffer layer (not shown) may be formed between the N layer 230 and the substrate 210.

본 실시예에 있어서, P형 화합물 반도체층인 P층(270)은 도 3을 참조하여 전술한 바와 같이, 어닐링 공정 없이 형성된다. 이를 위해, 반응챔버 내에서 P층(270)의 성장이 완료되면, III 족 원소의 소오스 가스와 P형 불순물의 소오스 가스 공급을 중단하고, P형 화합물 반도체층이 성장된 기판을 기설정된 온도(T2)로 냉각시킨 후 질소 소오스 가스의 공급을 중단한다. 여기서, P형 화합물 반도체층의 냉각 온도(T2)는, 예를 들면 400 내지 850℃의 온도 범위에서 설정된다. 이어서, 반응챔버 내에 잔존하는 질소 소오스 가스가 외부로 방출되면, 기판의 온도를 반응챔버 내에서 인출할 수 있을 정도로 냉각시켜 P형 화합물 반도체층(270)이 형성된다. 이와 같이 형성된 P형 화합물 반도체층은 수소와 결합되지 않은 P형 불순물을 포함하며, 이에 따라 수소를 제거하기 위한 별도의 어닐링 공정을 수행할 필요가 없다. In this embodiment, the P layer 270, which is a P-type compound semiconductor layer, is formed without an annealing process as described above with reference to FIG. To this end, when the growth of the P layer 270 is completed in the reaction chamber, the supply of the source gas of the group III element and the source gas of the P-type impurity is stopped, and the substrate on which the P-type compound semiconductor layer is grown has a predetermined temperature ( After cooling to T 2 ), the supply of nitrogen source gas is stopped. Here, the cooling temperature T 2 of the P-type compound semiconductor layer is set in a temperature range of 400 to 850 ° C, for example. Subsequently, when the nitrogen source gas remaining in the reaction chamber is released to the outside, the P-type compound semiconductor layer 270 is formed by cooling the substrate temperature to the extent that it can be drawn out in the reaction chamber. The P-type compound semiconductor layer formed as described above includes P-type impurities not bonded to hydrogen, and thus, there is no need to perform a separate annealing process for removing hydrogen.

한편, 도 5에는 기판(210)이 N층(230)에 인접하게 배치된 실시예에 대해서 설명하였지만, 본 발명은 이에 국한되지 아니하고, 기판이 P층에 인접하게 배치된 구성에도 적용가능하다. 이러한 구성에서도, 상술한 및 도시한 실시예와 마찬가지의 동일 기능 및 효과가 제공된다.Meanwhile, although the embodiment in which the substrate 210 is disposed adjacent to the N layer 230 has been described with reference to FIG. 5, the present invention is not limited thereto, and the present invention is applicable to a configuration in which the substrate is disposed adjacent to the P layer. Even in such a configuration, the same functions and effects as in the above-described and illustrated embodiments are provided.

그리고, 본 발명과 관련하여 전 부분에서 설명되고 있는 (Al,Ga,In)N계 화합물 반도체는, AlxInyGa1 -x- yN(0≤x, y, x+y≤1)를 포함하는 것임은 물론이며, 이러한 화합물 반도체는 예를 들어, 발광소자(LED, Light Emitting Diode), 레이저소자(LD, Laser Diode), 이종접합 바이폴라 트랜지스터, 전계효과 트랜지스터, 또는 광감지기(photodetector) 이외에 다양한 분야에 적용가능하다.And, which it is described in the former part (Al, Ga, In) N-based compound semiconductor, Al x In y Ga 1 -x- y N (0≤x, y, x + y≤1) in accordance with the present invention; Of course, the compound semiconductor may include, for example, a light emitting diode (LED), a laser diode (LD), a heterojunction bipolar transistor, a field effect transistor, or a photodetector. In addition, it is applicable to various fields.

도 6a 및 6b는 본 발명의 바람직한 실시예에 따른 P형 화합물 반도체층 형성방법의 효과를 설명하기 위한 도면으로서, 원자 현미경(Atomic Force Microscope: AFM) 이미지를 나타낸다.6A and 6B are views for explaining the effect of the method of forming a P-type compound semiconductor layer according to a preferred embodiment of the present invention, and show an atomic force microscope (AFM) image.

P형 반도체층을 형성한 후 암모니아 가스 공급을 바로 중단하게 되면 급격한 냉각으로 인해 Ga이 증발하고 이에 따라 P형 반도체층 표면이 손상된다. 도 6a는 이와 같은 Ga 증발에 따른 발광 다이오드 웨이퍼의 표면 손상을 나타낸다.If the supply of ammonia gas is stopped immediately after the formation of the P-type semiconductor layer, Ga evaporates due to rapid cooling, thereby damaging the surface of the P-type semiconductor layer. 6A illustrates surface damage of a light emitting diode wafer due to such Ga evaporation.

그러나, 본 발명의 바람직한 실시예에 따른 P형 반도체층 형성 방법에 따르면 P형 반도체층을 형성한 후 기판을 기설정된 온도(T2)로 냉각시킨 후 수소를 함유 하는 질소 소오스 가스의 공급을 중단하고 소정의 시간간격 동안 상기 온도(T2)를 유지하기 때문에 기판의 급격한 냉각이 방지되고 결정체의 손상을 방지할 수 있다. However, according to the method of forming a P-type semiconductor layer according to the preferred embodiment of the present invention, after the P-type semiconductor layer is formed, the substrate is cooled to a predetermined temperature (T 2 ) and then the supply of nitrogen source gas containing hydrogen is stopped. In addition, since the temperature T 2 is maintained for a predetermined time interval, rapid cooling of the substrate can be prevented and damage to crystals can be prevented.

도 6b는 본 발명에 따른 P형 반도체층 형성 방법에 따라 형성된 발광 다이오드 웨이퍼의 표면을 촬상한 원자 현미경 이미지로서 도 6a의 웨이퍼 표면과는 달리 웨이퍼 표면의 손상이 없음을 알 수 있다. FIG. 6B is an atomic microscope image of the surface of a light emitting diode wafer formed by the method of forming a P-type semiconductor layer according to the present invention, and unlike the wafer surface of FIG. 6A, it can be seen that there is no damage to the wafer surface.

본 발명의 실시예들에 따르면, P형 화합물 반도체층의 형성시 P형 불순물과 수소의 결합을 적절하게 차단할 수 있어 별도의 어닐링 공정을 수행할 필요가 없으며, 어닐링 공정 없이도 저항값이 낮은 P형 화합물 반도체를 제조할 수 있는 P형 반도체 제조방법을 제공할 수 있다.According to the exemplary embodiments of the present invention, the formation of the P-type compound semiconductor layer may appropriately block the bonding of the P-type impurity and hydrogen, and thus, there is no need to perform a separate annealing process, and P-type having low resistance even without the annealing process. It is possible to provide a P-type semiconductor manufacturing method capable of manufacturing a compound semiconductor.

본 발명에서는 이와 같이 종래의 P형 반도체 제조방법에서 수행되는 어닐링 공정을 생략할 수 있어 화합물 반도체 소자의 제조 공정을 단순화하고, 제조에 소요되는 시간을 단축할 수 있다.In the present invention, the annealing process performed in the conventional P-type semiconductor manufacturing method can be omitted, thereby simplifying the manufacturing process of the compound semiconductor device and reducing the time required for manufacturing.

또한, P형 반도체층을 형성한 후 기판을 기설정된 온도로 냉각시킨 후 수소를 함유하는 질소 소오스 가스의 공급을 중단하고 소정의 시간 동안 상기 온도를 유지함으로써 결정체의 손상을 방지할 수 있다.In addition, after the P-type semiconductor layer is formed, the substrate is cooled to a predetermined temperature, and then the supply of hydrogen-containing nitrogen source gas is stopped and the temperature is maintained for a predetermined time to prevent damage to the crystals.

Claims (5)

반응챔버 내에 로딩된 기판을 제1 온도로 상승시키는 단계; Raising the substrate loaded in the reaction chamber to a first temperature; 상기 반응챔버 내에 III 족 원소의 소오스 가스, P형 불순물의 소오스 가스, 및 수소를 함유하는 질소의 소오스 가스를 공급하여 P형 화합물 반도체층을 성장시키는 단계;Growing a P-type compound semiconductor layer by supplying a source gas of group III element, a source gas of P-type impurity, and a source gas of nitrogen containing hydrogen into the reaction chamber; 상기 P형 화합물 반도체층의 성장이 완료된 후, 상기 III 족 원소의 소오스 가스 및 상기 P형 불순물의 소오스 가스들의 공급을 중단하고, 상기 기판의 온도를 제2 온도로 냉각시키는 단계; After the growth of the P-type compound semiconductor layer is completed, stopping supply of the source gas of the group III element and the source gas of the P-type impurity, and cooling the temperature of the substrate to a second temperature; 상기 제2 온도에서 상기 수소를 함유하는 질소의 소오스 가스의 공급을 중단하는 단계; 및Stopping supply of the source gas of nitrogen containing hydrogen at the second temperature; And 상기 기판 온도를 상온으로 냉각시키는 단계;를 포함하는 P형 화합물 반도체층 형성방법. Cooling the substrate temperature to room temperature; forming a P-type compound semiconductor layer. 청구항 1에 있어서, 상기 수소를 함유하는 질소의 소오스 가스는 암모니아인 P형 화합물 반도체층 형성방법. The method for forming a P-type compound semiconductor layer according to claim 1, wherein the source gas of nitrogen containing hydrogen is ammonia. 청구항 1에 있어서, 상기 제2 온도는 400 내지 850℃인 P형 화합물 반도체층 형성방법.The method of claim 1, wherein the second temperature is 400 to 850 ° C. 청구항 1에 있어서, 상기 P형 불순물은 마그네슘(Mg)인 P형 화합물 반도체층 형성방법.The method of claim 1, wherein the P-type impurity is magnesium (Mg). 청구항 1에 있어서, 상기 제2 온도에서 상기 수소를 함유하는 질소의 소오스 가스의 공급을 중단한 후 상기 반응챔버 내에 잔류하는 수소를 함유하는 질소의 소오스 가스를 배출하는 단계;를 더 포함하는 P형 화합물 반도체층 형성방법.The method of claim 1, further comprising discharging the source gas of nitrogen containing hydrogen remaining in the reaction chamber after stopping supply of the source gas of nitrogen containing hydrogen at the second temperature. Compound semiconductor layer formation method.
KR1020060044734A 2006-05-18 2006-05-18 Method of forming p-type compound semiconductor layer KR100737820B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060044734A KR100737820B1 (en) 2006-05-18 2006-05-18 Method of forming p-type compound semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060044734A KR100737820B1 (en) 2006-05-18 2006-05-18 Method of forming p-type compound semiconductor layer

Publications (1)

Publication Number Publication Date
KR100737820B1 true KR100737820B1 (en) 2007-07-10

Family

ID=38503885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060044734A KR100737820B1 (en) 2006-05-18 2006-05-18 Method of forming p-type compound semiconductor layer

Country Status (1)

Country Link
KR (1) KR100737820B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040043047A (en) * 2002-11-15 2004-05-22 삼성전기주식회사 Method for manufacturing light emitting device comprising compound semiconductor of GaN group

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040043047A (en) * 2002-11-15 2004-05-22 삼성전기주식회사 Method for manufacturing light emitting device comprising compound semiconductor of GaN group

Similar Documents

Publication Publication Date Title
WO2007083647A1 (en) Nitride semiconductor light-emitting device
US20110177678A1 (en) Method for manufacturing nitride semiconductor device
JP3243111B2 (en) Compound semiconductor device
JP3603598B2 (en) Method for manufacturing group 3-5 compound semiconductor
JP2004134750A (en) Manufacturing method of p-type group iii nitride compound semiconductor
JP3773713B2 (en) Method for forming quantum box
JP3497790B2 (en) Method for manufacturing p-type gallium nitride based semiconductor and light emitting device using p-type gallium nitride based semiconductor
JP2007027248A (en) Forming method of p-type group iii nitride semiconductor layer, and light emitting element
US6225195B1 (en) Method for manufacturing group III-V compound semiconductor
JP5947183B2 (en) Method for forming p-type compound semiconductor layer
JP4284944B2 (en) Method for manufacturing gallium nitride based semiconductor laser device
JP2003178987A (en) Method of manufacturing nitride system compound semiconductor, nitride system compound semiconductor wafer and nitride system compound semiconductor device
KR100737820B1 (en) Method of forming p-type compound semiconductor layer
KR100757801B1 (en) Method of forming p-type compound semiconductor layer
EP1772909B1 (en) (AI,Ga,In)N-Based compound semiconductor and method of fabricating the same
JP4609917B2 (en) Method for producing aluminum gallium nitride layer, method for producing group III nitride semiconductor light emitting device, and group III nitride semiconductor light emitting device
JP2007149779A (en) Method of manufacturing gallium nitride-based compound semiconductor laminate
Lee et al. Fabrication of high-output-power AlGaN/GaN-Based UV-light-emitting diode using a Ga droplet layer
KR100707798B1 (en) Method of forming p-type compound semiconductor layer
JP4285337B2 (en) Method for producing gallium nitride compound semiconductor wafer
US8470626B2 (en) Method of fabricating light emitting diode
JP3505167B2 (en) Method of manufacturing gallium nitride based compound semiconductor light emitting device
JP2000311865A (en) Compound semiconductor element and manufacture thereof
JP3557875B2 (en) GaN-based semiconductor device and method of manufacturing the same
JP2022120989A (en) Manufacturing method of semiconductor element structure

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130612

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140703

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160525

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170613

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 12