KR100735144B1 - 발진기의 스펙트럼 분석 및 성능평가를 위한 지그 시스템 - Google Patents

발진기의 스펙트럼 분석 및 성능평가를 위한 지그 시스템 Download PDF

Info

Publication number
KR100735144B1
KR100735144B1 KR1020050128799A KR20050128799A KR100735144B1 KR 100735144 B1 KR100735144 B1 KR 100735144B1 KR 1020050128799 A KR1020050128799 A KR 1020050128799A KR 20050128799 A KR20050128799 A KR 20050128799A KR 100735144 B1 KR100735144 B1 KR 100735144B1
Authority
KR
South Korea
Prior art keywords
oscillator
chip
resistor
pin
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050128799A
Other languages
English (en)
Other versions
KR20070067473A (ko
Inventor
윤달환
배동주
김영미
Original Assignee
학교법인 청석학원
윤달환
김영미
배동주
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 청석학원, 윤달환, 김영미, 배동주 filed Critical 학교법인 청석학원
Priority to KR1020050128799A priority Critical patent/KR100735144B1/ko
Publication of KR20070067473A publication Critical patent/KR20070067473A/ko
Application granted granted Critical
Publication of KR100735144B1 publication Critical patent/KR100735144B1/ko
Assigned to (주)성한, 동흥산업주식회사 reassignment (주)성한 권리의 전부이전등록 Assignors: 김영미, 배동주, 윤달환, 학교법인 청석학원
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/16—Spectrum analysis; Fourier analysis
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/16—Spectrum analysis; Fourier analysis
    • G01R23/20—Measurement of non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/0054—Attenuators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

본 발명은 발진기의 정확한 스펙트럼 분석 및 성능평가를 위한 지그 시스템을 제공하기 위한 것으로서, 본 발명에 따르면, 발진기의 성능 측정 시 발진기(VCO 또는 VCXO)의 양 출력단자의 전송선로 지연상수와 출력 임피던스에 대한 균형을 맞추지 않으면 측정시 파형의 대칭성 문제가 발생할 수 있으므로 전송선로의 길이와 선폭을 동일하게 해야 하는 문제를 해결하기 위하여, RF 전송개념을 도입한 지그(jig) 시스템을 제공하여 발진기 출력의 반사파를 상쇄시킴으로써, 발진기의 정확한 스펙트럼 분석 및 성능평가를 가능하게 한다.

Description

발진기의 스펙트럼 분석 및 성능평가를 위한 지그 시스템{A jig system for the spectrum analysis and the performance evaluation of the oscillator}
도 1은 VCXO의 발진제어회로의 구성을 나타내는 도면이다.
도 2는 VCXO의 성능을 측정하기 위한 구성을 나타내는 도면이다.
도 3은 본 발명에 따른 지그(jig) 회로를 나타내는 도면이다.
도 4 는 본 발명에 따른 지그 시스템을 이용하여 구성된 발진기 신뢰성 시험 보드의 실제 구현 모습을 나타낸 도면이다.
최근의 정보통신 시스템은 소형화, 경량화 및 저전력화를 지향하고 있고, 이에 따라 더 안정적인 시스템 품질을 위한 고주파수대의 소형 발진기 개발이 요구되고 있다.
일반적으로, 발진기에 사용되는 수정 진동자는 원하는 주파수에 맞추어 얇게 가공한 후, 전압을 인가하기 위한 전극을 구축하고, 외부 회로와 연결하기 위해 외부 패키지(package)를 사용하거나 집적회로에 적용된다.
진동자의 수정에 교류전압을 인가하면 진동이 발생하고, 이때 진동 형태는 수정이 절삭되는 방식에 따라 영향을 받게 된다. 수정의 진동은 고조파와 비고조파 신호를 발생시키며, 이때의 주파수 또는 진동율은 수정의 절삭 크기 및 공진의 형태에 의해서 결정된다. 이러한 수정진동자의 주파수는 다음의 [식 1]과 같이 결정된다.
[식 1]
Figure 112005075779059-pat00001
여기서 K는 수정진동자의 두께상수로 AT-cut일 경우 1670 kHz/mm이고 BT-cut일 경우 2560 kHz/mm의 값을 갖는다. N은 발진방식(1, 3, 5, 7, ...)에 따른 기계적인 진동의 체배를 나타낸다. AT-cut은 Z-Y로 면이 형성되어 있고 Y축을 길이 방향, Z축을 폭으로 형성하여 설계된다. 이때 Y축 변수를 고정으로 하고 주파수에 따라 Z축의 변수를 조정하여 설계한다. 이러한 발진기 수정편은 외부 충격으로부터 보호하기 위해 진동부와 보호부로 나누어 제작되는데, 보호부는 전극을 구성하며, 전극반경이 클수록 주파수 편차 특성이 불안정하게 된다.
도 1은 2˚56'00" ±30"의 각도와 반경이 0.8Φ인 경우의 역메사(mesa)형 수정 발진자를 사용하여 제작된 VCXO 소자의 구동용 회로를 나타낸다. 상기 VCXO는 칩 크기가 1.55 ×1.475 mm이고, 출력주파수는 120 MHz이며 출력전류는 60 mA인 정격을 가진다.
발진기에 사용되는 패키지 인터페이스는 PECL(Positive Emitter-Coupled Logic), LVDS(Low-Voltage Differential Signals)와 CML(Current Mode Logic) 등이 있다. 도 1의 구형 HFF 수정(high fundamental frequency crystal)을 사용하는 PECL(positive emitter coupled logic) 전압제어 발진회로는 기본 모드의 발진을 통하여 안정적인 고주파수를 발진시키며, 높은 주파수의 신호처리를 위한 고부가가치 전자통신 제품에 응용되고 있다.
발진기 출력파형의 주파수 스펙트럼과 진폭의 고찰은 푸리에 급수(Fourier series)로 전개하여 직류와 교류성분을 다음의 [식 2]와 같이 표현할 수 있다.
[식 2]
Figure 112007017402803-pat00037

Figure 112007017402803-pat00038

Figure 112007017402803-pat00039
삭제
삭제
여기서 n이 홀수(1, 3, 5, ...)일 때, 식 (2)는 An = 0이고, 다음의 [식 3]과 같이 쓸 수 있다.
[식 3]
Figure 112007017402803-pat00040
[식 3]의 교류성분은 고조파 차수에 따라 신호레벨이 작아진다. 그러나 신호상승과 하강시간이 서로 다른 기함수파의 경우는, 홀수뿐만 아니라 짝수 고조파도 발생한다. 따라서 신호의 상승시간과 하강시간을 각각 반주기의 푸리에 급 수로 전개하면, 보다 복잡한 형태의 고조파 성분들의 합으로 표현되게 된다.
일반적으로 낮은 주파수에서는 능동소자 내부의 출력으로부터 입력으로 귀환되는 신호의 양이 적기 때문에, 발진조건을 만족하기 위해 외부에 귀환회로를 추가하여, 증폭된 신호 크기와 귀환된 신호의 위상관계를 해석하는 정귀환 증폭기의 형태를 주로 설계한다. 그러나 주파수가 점점 상승할수록 능동소자 내부의 귀환량이 점점 상승하므로, 외부에 별도의 귀환회로를 추가하지 않아도 원하는 주파수에서 발진조건을 만족할 수 있게 된다. 따라서, 루프이득과 위상의 개념보다는 임피던스의 관계로 해석하는 것이 더욱 유용하다. 또한, 고조파의 전송손실을 줄이는 또 다른 방법은 PCB 기판 자체가 저손실 특성을 가지는 재질을 사용하거나, 전송선로 특성 임피던스를 시스템에 맞게 최적화하는 것이다.
일반적으로, 초고속 데이터 전송에서는 전송선로 및 소자들의 적절한 정합이 이루어지지 않으면, 저속 데이터 전송과는 달리 지터(Jitter), 위상잡음, 반사 및 부호간 간섭과 같은 문제들이 발생하게 된다. 따라서 고속 데이터 전송시스템 및 고주파를 사용하는 시스템에서 주파수 안정도와 낮은 지터, 우수한 위상잡음을 갖는 것은 매우 중요하다.
더욱이 지터 특성이 나쁜 소자를 사용하게 되면, 타이밍 오차에 의한 데이터 손실이 발생할 수 있고, 또 PLL(Phase Locked Loop)을 사용하는 시스템에는 위상잡음이 증가하는 등 좋지 않은 결과들이 발생할 수 있다. 만일 이러한 소자가 디스플레이의 기준신호원으로 사용되면 선명한 영상을 얻지 못하고 흐릿한 영상을 얻 게 된다.
또한, 지그(jig) 회로를 이용한 발진기의 정확한 스펙트럼 및 성능 특성 분석은 발진기의 가격뿐만 아니라 경쟁력평가에 중요한 요소가 된다. 도 1을 참조하여, 상기한 바와 같은 구성을 가지는 VCXO의 출력은 상보적인(complementary) 형태로서, 양 출력단자의 전송선로 지연상수와 출력 임피던스에 대한 균형을 맞추어주지 않으면 두 출력 파형의 제로 교차(zero cross)점이 달라지는 현상이 발생하여 측정시 파형의 대칭성 문제가 발생할 수 있으므로, 전송선로의 길이와 폭을 동일하게 해야 한다. 이러한 VCXO의 출력신호는 직류성분을 포함한 다양한 고조파들로서, 진폭 감쇄 및 손실은 파형의 변형과 더불어 시정수의 변화를 발생시킨다.
따라서 본 발명은, 상기한 바와 같은 문제점을 해결하기 위하여, 발진기와 계측기 사이의 전송선로에 연결하여 반사파를 감쇄시킴으로써 발진기의 정확한 스펙트럼 분석 및 성능평가를 가능하게 하는 지그(jig) 시스템을 제공하는 것을 그 목적으로 한다.
상기한 목적을 달성하기 위해, 본 발명에 따르면, 발진기와 계측기 사이의 전송선로에 연결하여 발진기의 성능측정에 사용되는 지그(jig) 시스템에 있어서, 발진기 패키지 칩(chip)과, 상기 칩의 제 1 핀과 접지 사이에 연결되는 제 1 커패시터와, 상기 칩의 제 4 핀과 접지 사이에 연결되는 제 1 저항과, 상기 제 1 커패시터와 상기 제 1 저항 사이에 연결되는 제 2 저항과, 상기 제 1 저항과 상기 칩의 제 2 핀 사이에 연결되는 제 1 스위치와, 상기 칩의 제 2 핀과 접지 사이에 연결되 는 제 2 스위치와, 상기 칩의 제 4 핀과 접지 사이에 연결되는 제 2, 제 3 및 제 4 커패시터와, 상기 칩의 제 4 핀과 상기 제 1 저항 사이에 연결되는 제 1 전원과, 상기 칩의 제 5 핀과 제 1 출력단 사이에 직렬로 연결된 제 3 및 제 4 저항과, 상기 제 3 및 제 4 저항의 사이와 접지 사이에 연결되는 제 5 저항과, 상기 칩의 제 6 핀과 제 2 출력단 사이에 직렬로 연결된 제 6 및 제 7 저항과, 상기 제 6 및 제 7 저항의 사이와 접지 사이에 연결되는 제 8 저항과, 상기 제 3 저항과 상기 제 6 저항 사이에 직렬로 연결된 제 9 및 제 10 저항과, 상기 제 9 및 제 10 저항 사이와 제 2 전원 사이에 연결되는 인덕터와, 상기 제 2 전원과 접지 사이에 연결되는 제 5 및 제 6 커패시터를 포함하고, 상기 칩의 제 3 핀이 접지에 연결되도록 구성된 것을 특징으로 하는 발진기의 정확한 스펙트럼 분석 및 성능평가가 가능한 지그(jig) 시스템이 제공된다.
또한 , 본 발명에 따르면, 상기 발진기와 상기 계측기 사이의 전송선로에 연결되며, 신호레벨을 조정하는 임피던스 정합용으로 사용되고, 접속 시스템의 임피던스 변동에 의해 발생하는 반사파를 억압하여 진행파의 왜곡을 줄이는 회로구간 격리용으로 사용되는 정합 감쇄기(matched attenuator)를 더 포함하고, 상기 정합 감쇄기는 상기 제 1 출력단 및 제 2 출력단에 연결되도록 구성된 것을 특징으로 하는 지그 시스템이 제공된다.
또한, 본 발명에 따르면, 한번에 복수의 측정대상에 대하여 측정 가능하도록 상기 지그 시스템을 다수 개 연결하여 이루어진 신뢰성 시험보드로 구성된 것을 특징으로 하는 지그 시스템이 제공된다.
이하, 도면을 참조하여 본 발명에 따른 지그 시스템의 상세한 내용에 대하여 설명한다.
도 2는 발진기의 성능평가에 사용되는 회로 구성의 기본구조를 나타내고 있다. 일반적으로 발진기의 성능측정은 도 2에 나타낸 바와 같이 발진기(20)에 계측기(21)를 전송선로(22)를 통하여 연결하여 행해진다. 이때 발진기(VCXO)의 출력단 임피던스(Zo)는 전송선로 임피던스(Zs)와 임피던스 정합관계를 나타내는 입력 반사계수(Γin) 관계가 성립하고, 전송선로 임피던스(Zs)와 계측기 입력임피던스(Zl) 또는 측정단자(probe)의 입력 임피던스와 정합관계를 나타내는 출력 반사계수(Γo)가 중요한 요소가 된다. 따라서 이러한 임피던스 관계를 정확히 맞추지 못하게 되면, 임피던스 부정합으로 인해 진행파의 반사가 발생하여 출력단에 전송되는 신호 레벨에 손실이 생기고, 파형의 왜곡 및 파형 시정수의 악화가 초래되어 시스템 잡음으로 작용하게 된다.
입출력 반사계수는 다음의 [식 4]와 같이 표현되며, 임피던스 부정합으로 인한 손실은 데시벨(dB)로 나타낸다.
[식 4]
Figure 112005075779059-pat00006
Figure 112005075779059-pat00007
여기서, 입출력 임피던스와 전송선로 임피던스는 동축케이블과 계측기의 입출력 임피던스와의 정합성 때문에 50Ω으로 설정하여 사용한다. 만일, 75Ω일 경우는 특성임피던스가 75Ω인 RF 동축케이블을 사용해야 하고, PCB 기판상의 전송선로 임피던스를 75Ω이 되도록 선로 폭을 설계해야 한다.
도 3은 본 발명에 따른 발진기의 정확한 스펙트럼분석과 성능을 평가하기 위한 측정용 지그(jig) 시스템의 회로도를 나타낸 것이다. 도 3에 나타낸 바와 같은 본 발명에 따른 지그 시스템은, 도 2의 발진기(20)와 계측기(21) 사이의 전송선로(22) 상에(도 2의 부호(110)과 (111) 사이) 연결되어, 반사파에 의한 영향을 감소시켜 전송파 만에 의한 정확한 측정이 가능하도록 한다.
도 3에 나타낸 바와 같은 본 발명에 따른 지그 시스템 회로에 있어서, 본 실시예에서는 발진기 패키지 칩(1)으로서 PECL(Positive Emitter-Coupled Logic)을 사용하였고, 각 소자의 값은 R1 = 50㏀, R2 = 10㏀, R3, R4, R6, R7 = 20Ω, R5, R8 = 35Ω, R9, R10 = 50Ω이며, C1 = 0.1㎌, C2 = 10㎌, C3 = 0.1㎌, C4, C5 = 1000㎊, C6 = 0.1㎌ 이고, L1 = 220nH인 소자를 각각 사용하였으며, Vcc1 = 3.3V, Vcc2 = 2V이다.
상기한 바와 같은 구성의 지그 회로를 도 2에 나타낸 바와 같이 발진기(20)와 계측기(21) 사이에(부호(100)와 부호(110) 사이) 연결하면, 발진기로부터 발생되는 반사파가 상기 지그 회로에 의해 상쇄되고, 따라서 반사파의 영향을 감쇄시켜 정확한 성능측정을 할 수 있다.
또한, 본 발명에 따른 지그 시스템은 임피던스 개선용 정합 감쇄기(matched attenuator)의 장착 유무에 따라 2가지로 분류하여 설계할 수 있다.
정합 감쇄기는, 토폴로지(topology)에 따라 π형, T형, 브리지-T형 및 L형 등이 있으나, 여기서는 주로 많이 사용되는 3가지 유형을 설명한다. 우선, π형 감쇄기 토폴로지의 각 소자의 설계값은 다음과 같다.
[식 5]
Figure 112005075779059-pat00008
[식 6]
Figure 112005075779059-pat00009
[식 7]
Figure 112005075779059-pat00010
여기서 Zin은 요구하는 입력저항, Zout은 출력저항, L은 허용 전달손실(dB)이다. 따라서 감쇄기 삽입에 의한 최소 손실은 다음과 같이 쓸 수 있다.
[식 8]
Figure 112005075779059-pat00011
다음으로 T형 감쇄기 토폴로지의 각 소자의 값은 다음과 같다.
[식 9]
Figure 112005075779059-pat00012
[식 10]
Figure 112005075779059-pat00013
[식 11]
Figure 112005075779059-pat00014
이때 T형 감쇄기 삽입에 의한 최소 손실은 [식 8]과 동일하다.
또한, 브리지-T형 토폴로지에서, 저항 R은 동일한 Zo값을 가진다.
[식 12]
Figure 112005075779059-pat00015
[식 13]
Figure 112005075779059-pat00016
여기서 L은 요구하는 감쇄기 손실(dB)이고, Zo는 선로임피던스를 나타낸다.
전송선로 종단에 부착하는 정합 감쇄기는 신호레벨을 조정하고 접속되는 시스템의 입력 임피던스가 전송선로 임피던스와 일치하지 않을 경우 임피던스 정합용으로 사용되고, 접속시스템의 임피던스 변동(pulling)에 의해 발생하는 반사파를 억제하여 진행파의 왜곡을 감소하는 회로구간 격리용으로도 사용된다.
이러한 정합 감쇄기 특성은 사용 주파수 대역에 걸친 평탄도와 정재파비(voltage standing wave ratio : VSWR) 및 전력크기로 결정된다. VSWR의 감소효과에 대한 식과 VSWR과 반사계수(Γ)와의 관계식은 다음과 같다.
[식 14]
Figure 112005075779059-pat00017
[식 15]
Figure 112005075779059-pat00018
또한, 직렬성분 C1, L1 및 R1과 병렬성분 Co를 가정하여 저항성분 Re(f)와 리액턴스 성분 Xe(f)가 직렬로 연결된 수정 발진기 등가회로를 구성할 수 있으며, 주파수함수로 Re(f)와 Xe(f)에 대한 수식을 구하면 다음과 같다.
[식 16]
Figure 112005075779059-pat00019
[식 17]
Figure 112005075779059-pat00020
여기서,
Figure 112007017402803-pat00041
,
Figure 112007017402803-pat00042
이다.
상기 [식 16] 및 [식 17]을 이용하여 R1을 고려함으로써 임계주파수를 구할 수 있다. 먼저, 저항 R1을 무시했을 경우, 수정 임피던스의 허수 부분이 0이 되는 주파수로 직렬 공진 주파수(fs)와 병렬 공진 주파수(fp)를 다음과 같이 얻을 수 있다.
[식 18]
Figure 112005075779059-pat00022
[식 19]
Figure 112005075779059-pat00023
다음의 경우는, 저항 R1을 고려한 주파수로써 어드미턴스 성분 중 서셉턴스가 0이 되어 임피던스가 실수인 저항 성분만으로 이루어지는 경우로서, 공진조건인 허수부를 0으로 둔 경우이다. 두 가지의 주파수 중 낮은 주파수를 공진 주파수(fr)라 하고, 그보다 높은 주파수를 반공진 주파수(fa)라 한다.
[식 20]
Figure 112007017402803-pat00024
[식 21]
Figure 112007017402803-pat00043
여기서,
Figure 112007017402803-pat00044
이고,
Figure 112007017402803-pat00045
이다. 식에서
Figure 112007017402803-pat00028
는
Figure 112007017402803-pat00029
보다
Figure 112007017402803-pat00030
만큼 주파수 차이가 나고,
Figure 112007017402803-pat00031
및
Figure 112007017402803-pat00032
에서는
Figure 112007017402803-pat00033
에 반비례하므로, 그 값이 대단히 작다.
또한, 도 3에 나타낸 바와 같은 회로구성을 사용하여, 본 발명에 따른 지그 회로를 다수 개 연결함으로써, 한 번의 측정으로 복수의 발진기에 대한 성능측정을 할 수 있도록 하는 시험 보드를 구성할 수 있다. 상기 시험 보드의 설계도 전송선로 종단에 임피던스 풀링(pulling) 개선용 정합 감쇄기(Matched Attenuator)의 장착 유무에 따라 T형 정합 감쇄기가 장착된 상태와, 전송선로만 형성된 상태의 2가지로 제작할 수 있다.
도 4 는 상기와 같이 하여 제작된 시험 보드의 실제 모습을 나타낸 것이다. 도 4에서, 부호(41)로 나타낸 좌측 부분은 T형 정합 감쇄기가 장착된 상태이고, 부호(42)로 나타낸 우측 부분은 전송선로만 형성된 형태이다. 도 4의 실시예에서는 발진기(PECL VCXO) 단자 패드(PAD)와 시험 지그 단자간 접속은 자체의 고주파 인덕턴스를 갖는 핀(PIN)을 사용하지 않고 18GHz 대역까지 주파수 특성이 우수하고 접촉저항이 매우 작은 금속선(Gold-wire)이 수직으로 배열된 고주파용 접촉 PAD를 사용하였다.
전송선로 종단에 부착된 정합 감쇄기는, 상기 설명한 바와 같이, 신호레벨을 조정하고 접속되는 시스템의 입력 임피던스가 전송선로 임피던스와 일치하지 않을 경우 임피던스 정합용으로 사용되고, 접속시스템의 임피던스 변동(pulling)에 의해 발생하는 반사파를 억제하여 진행파의 왜곡을 감소하는 회로구간 격리용으로 사용되며, 그 특성은 사용주파수 대역에 걸친 평탄도와 입출력 VSWR, 전력취급한도로 판단한다. 정합 감쇄기의 삽입에 의한 VSWR(voltage standing wave ratio)의 감소효과에 대한 식과 VSWR과 반사계수와의 관계식은 상기한 [식 14] 및 [식 15]에 나타낸 바와 같으며, VSWR의 감소는 신호의 반사를 감소시킨다.
이상, 상기한 실시예에 따라 본 발명을 설명하였으나, 본 발명은 상기한 실 시예에만 한정되는 것은 아니며, 본 발명의 취지를 벗어나지 않는 범위 내에서 설계상의 필요에 따라 당업자에 의해 다양한 변경 및 수정, 조합 등이 가능한 것은 당연한 일이다.
상기한 바와 같이, 본 발명의 지그(jig) 시스템을 사용하면, 발진기 출력의 반사파를 상쇄함으로써 더욱 정확한 분석결과를 얻을 수 있다.
따라서 본 발명의 구성에 따르면, 발진기의 신뢰성 및 결함 여부를 판단하기 위해 정확한 발진기의 스펙트럼 분석 및 성능평가를 할 수 있는 지그(jig) 시스템을 제공할 수 있다.

Claims (3)

  1. 발진기와 계측기 사이의 전송선로에 연결하여 발진기의 성능측정에 사용되는 지그(jig) 시스템에 있어서,
    상기 지그 시스템은,
    발진기 패키지 칩(chip)과,
    상기 칩의 제 1 핀과 접지 사이에 연결되는 제 1 커패시터와,
    상기 칩의 제 4 핀과 접지 사이에 연결되는 제 1 저항과,
    상기 제 1 커패시터와 상기 제 1 저항 사이에 연결되는 제 2 저항과,
    상기 제 1 저항과 상기 칩의 제 2 핀 사이에 연결되는 제 1 스위치와,
    상기 칩의 제 2 핀과 접지 사이에 연결되는 제 2 스위치와,
    상기 칩의 제 4 핀과 접지 사이에 연결되는 제 2, 제 3 및 제 4 커패시터와,
    상기 칩의 제 4 핀과 상기 제 1 저항 사이에 연결되는 제 1 전원과,
    상기 칩의 제 5 핀과 제 1 출력단 사이에 직렬로 연결된 제 3 및 제 4 저항과,
    상기 제 3 및 제 4 저항의 사이와 접지 사이에 연결되는 제 5 저항과,
    상기 칩의 제 6 핀과 제 2 출력단 사이에 직렬로 연결된 제 6 및 제 7 저항과,
    상기 제 6 및 제 7 저항의 사이와 접지 사이에 연결되는 제 8 저항과,
    상기 제 3 저항과 상기 제 6 저항 사이에 직렬로 연결된 제 9 및 제 10 저항 과,
    상기 제 9 및 제 10 저항 사이와 제 2 전원 사이에 연결되는 인덕터와,
    상기 제 2 전원과 접지 사이에 연결되는 제 5 및 제 6 커패시터를 포함하고,
    상기 칩의 제 3 핀이 접지에 연결되도록 구성되어 상기 발진기의 반사파를 감쇄시키도록 구성된 것을 특징으로 하는 지그 시스템.
  2. 제 1항에 있어서,
    상기 발진기와 상기 계측기 사이의 전송선로에 연결되며, 신호레벨을 조정하는 임피던스 정합용으로 사용되고, 접속 시스템의 임피던스 변동에 의해 발생하는 반사파를 억압하여 진행파의 왜곡을 줄이는 회로구간 격리용으로 사용되는 정합 감쇄기(matched attenuator)를 더 포함하고,
    상기 정합 감쇄기는 상기 제 1 출력단 및 제 2 출력단에 연결되도록 구성된 것을 특징으로 하는 지그 시스템.
  3. 제 1항 또는 제 2항에 있어서,
    한번에 복수의 측정대상에 대하여 측정 가능하도록 상기 지그 시스템 회로를 다수 개 연결하여 이루어지는 신뢰성 시험보드로 구성된 것을 특징으로 하는 지그 시스템.
KR1020050128799A 2005-12-23 2005-12-23 발진기의 스펙트럼 분석 및 성능평가를 위한 지그 시스템 Expired - Fee Related KR100735144B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050128799A KR100735144B1 (ko) 2005-12-23 2005-12-23 발진기의 스펙트럼 분석 및 성능평가를 위한 지그 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050128799A KR100735144B1 (ko) 2005-12-23 2005-12-23 발진기의 스펙트럼 분석 및 성능평가를 위한 지그 시스템

Publications (2)

Publication Number Publication Date
KR20070067473A KR20070067473A (ko) 2007-06-28
KR100735144B1 true KR100735144B1 (ko) 2007-07-03

Family

ID=38366135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050128799A Expired - Fee Related KR100735144B1 (ko) 2005-12-23 2005-12-23 발진기의 스펙트럼 분석 및 성능평가를 위한 지그 시스템

Country Status (1)

Country Link
KR (1) KR100735144B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09113563A (ja) * 1995-10-23 1997-05-02 Nippon Soken Inc 発振器の負荷安定度測定方法及び測定装置
KR19990008469U (ko) * 1997-08-05 1999-03-05 이형도 전자부품 측정용 지그장치
KR100191431B1 (ko) * 1995-12-15 1999-06-15 김영환 제3차 고조파항의 영향을 줄인 스펙트럼 분석 장치및방법
JPH11271368A (ja) * 1998-03-25 1999-10-08 Miyota Kk 水晶振動子の周波数測定方法
JP2001124809A (ja) * 1999-10-26 2001-05-11 Advantest Corp 負荷容量付き水晶振動子の測定方法
KR20040067768A (ko) * 2003-01-21 2004-07-30 리노공업주식회사 초고주파 디바이스 검사용 접촉장치와 그를 이용한 검사용인쇄회로 기판 및 검사용 인쇄회로기판 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09113563A (ja) * 1995-10-23 1997-05-02 Nippon Soken Inc 発振器の負荷安定度測定方法及び測定装置
KR100191431B1 (ko) * 1995-12-15 1999-06-15 김영환 제3차 고조파항의 영향을 줄인 스펙트럼 분석 장치및방법
KR19990008469U (ko) * 1997-08-05 1999-03-05 이형도 전자부품 측정용 지그장치
JPH11271368A (ja) * 1998-03-25 1999-10-08 Miyota Kk 水晶振動子の周波数測定方法
JP2001124809A (ja) * 1999-10-26 2001-05-11 Advantest Corp 負荷容量付き水晶振動子の測定方法
KR20040067768A (ko) * 2003-01-21 2004-07-30 리노공업주식회사 초고주파 디바이스 검사용 접촉장치와 그를 이용한 검사용인쇄회로 기판 및 검사용 인쇄회로기판 제조방법

Also Published As

Publication number Publication date
KR20070067473A (ko) 2007-06-28

Similar Documents

Publication Publication Date Title
CN100382384C (zh) 带定向耦合器的低通滤波器和蜂窝电话
US7042132B2 (en) Transducer structure that operates with acoustic waves
FI93503C (fi) Radiotaajuussuodatin
US10158342B1 (en) Multiplexer, transmission device, and reception device
US20070164830A1 (en) Harmonic oscillator using transmission line resonator
JP3181475B2 (ja) 弾性表面波装置
JP2002330056A (ja) 弾性表面波装置、通信装置
JP3927475B2 (ja) 高周波発振器
AU2016260916B2 (en) Oscillator with reduced acceleration sensitivity
US6690177B2 (en) Frequency selective improvement of the directivity of a return loss bridge
US4313097A (en) Image frequency reflection mode filter for use in a high-frequency receiver
KR20070067473A (ko) 발진기의 스펙트럼 분석 및 성능평가를 위한 지그 시스템
JP2005026829A (ja) 電圧制御型発振器、クロック変換器及び電子機器
EP1777808A1 (en) High frequency Colpitts oscillation circuit
US7414496B2 (en) Filter structure and method for the design of a filter
Xue et al. SAW duplexer with high isolation based on rejection resonator and cross coupled capacitor
RU2401490C1 (ru) Микрополосковый широкополосный полосно-пропускающий фильтр
KR102418151B1 (ko) 송신 안테나 모듈, 비접촉 송신 모듈, 이것을 구비한 비접촉 통신 시스템 및 비접촉 통신 방법
JP2021034959A (ja) フィルタモジュール
JP2021019217A (ja) ４相電力分配器及び電子機器
RU2696207C1 (ru) Перестраиваемый генератор со связанными микрополосковыми линиями
JP2845439B2 (ja) 内部クロック信号線用ドライバ回路を有する集積回路
JP3261353B2 (ja) 弾性表面波装置の特性改良方法
JP2000121680A (ja) 共振周波数測定装置
JP2002111304A (ja) スリット装荷型フイルタ

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20130627

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

P14-X000 Amendment of ip right document requested

St.27 status event code: A-5-5-P10-P14-nap-X000

P16-X000 Ip right document amended

St.27 status event code: A-5-5-P10-P16-nap-X000

Q16-X000 A copy of ip right certificate issued

St.27 status event code: A-4-4-Q10-Q16-nap-X000

P14-X000 Amendment of ip right document requested

St.27 status event code: A-5-5-P10-P14-nap-X000

FPAY Annual fee payment

Payment date: 20140625

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20150529

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20160627

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

FPAY Annual fee payment

Payment date: 20190626

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20200628

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20200628

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000