KR100734615B1 - N-type Semiconductor ingot and manufacturing method thereof - Google Patents
N-type Semiconductor ingot and manufacturing method thereof Download PDFInfo
- Publication number
- KR100734615B1 KR100734615B1 KR1020050126467A KR20050126467A KR100734615B1 KR 100734615 B1 KR100734615 B1 KR 100734615B1 KR 1020050126467 A KR1020050126467 A KR 1020050126467A KR 20050126467 A KR20050126467 A KR 20050126467A KR 100734615 B1 KR100734615 B1 KR 100734615B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor
- ingot
- type semiconductor
- type
- nitrogen
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
본 발명은 N-형 반도체 잉곳 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 단결정의 잉곳에 있어서 불순물의 포획(gettering) 능력이 향상된 N-형 반도체 잉곳 및 그 제조 방법에 관한 것이다. The present invention relates to an N-type semiconductor ingot and a method for manufacturing the same, and more particularly, to an N-type semiconductor ingot and a method for manufacturing the same, which have improved gettering capability of impurities in a semiconductor single crystal ingot.
본 발명의 일 실시예에 따른 N-형 반도체 잉곳은 반도체 단결정으로 구성된 반도체 잉곳과 상기 반도체 잉곳에 첨가된 N-형 불순물 원소 및 질소 원소를 포함한다.An N-type semiconductor ingot according to an embodiment of the present invention includes a semiconductor ingot composed of a semiconductor single crystal and an N-type impurity element and nitrogen element added to the semiconductor ingot.
N-형 반도체 단결정 잉곳의 제조에 있어서 N-형 도핑 원소인 안티몬 외에 추가로 질소 원소를 첨가하여 반도체 단결정의 전기적 특성의 변화 없이 내부 게터링(Intrinsic Gettering) 능력을 향상시키는 효과를 기대할 수 있다.In the production of the N-type semiconductor single crystal ingot, in addition to the antimony, which is an N-type doping element, nitrogen may be added to improve the internal gettering ability without changing the electrical properties of the semiconductor single crystal.
N-형 반도체, 잉곳, 불순물, 질소, 벌크 미세 결함(BMD) N-type Semiconductor, Ingot, Impurities, Nitrogen, Bulk Micro Defects (BMD)
Description
도 1은 종래 기술에 따른 웨이퍼의 열처리 후 표면을 식각한 후 촬영한 단면 사진이고,1 is a cross-sectional photograph taken after etching the surface after the heat treatment of the wafer according to the prior art,
도 2는 본 발명의 일 실시예에 따른 웨이퍼의 열처리 후 표면을 식각한 후 촬영한 단면 사진이다.2 is a cross-sectional photograph taken after etching the surface after the heat treatment of the wafer according to an embodiment of the present invention.
도 3은 질소 첨가에 따른 고화율의 변화를 설명하기 위한 그래프이다.3 is a graph for explaining the change in the solidification rate according to the addition of nitrogen.
본 발명은 N-형 반도체 잉곳 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 N/N+ 에피텍셜 웨이퍼의 기판으로 사용되는 N+ 반도체 잉곳에 있어서 불순물의 포획능력(Gettering)이 향상된 N+ 반도체 잉곳 및 그 제조 방법에 관한 것이다. The present invention relates to an N-type semiconductor ingot and a method of manufacturing the same, and more particularly, an N + semiconductor ingot having improved gettering in an N + semiconductor ingot used as a substrate of an N / N + epitaxial wafer and its It relates to a manufacturing method.
최근 정보기술(information technology, IT) 산업 등의 발달에 의해 이러한 정보기술 산업의 핵심 기술에 해당하는 반도체 기술에 대한 연구가 활발하게 진행되고 있다. 이러한 반도체는 컴퓨터, 가전제품, 휴대폰, 액정표시장치 등의 다양한 분야에 적용될 수 있어, 반도체에 대한 연구의 중요성이 점차 증대되고 있다. Recently, due to the development of the information technology (IT) industry and the like, research on the semiconductor technology corresponding to the core technology of the information technology industry has been actively conducted. Such semiconductors can be applied to various fields such as computers, home appliances, mobile phones, liquid crystal displays, and the like, and thus, the importance of research on semiconductors is increasing.
반도체를 제조하기 위해서는 웨이퍼를 제조하고 이러한 웨이퍼에 소정의 이온을 주입하고 회로 패턴을 형성하는 등을 단계를 거쳐야 한다. In order to manufacture a semiconductor, a process of manufacturing a wafer, injecting predetermined ions into the wafer, forming a circuit pattern, and the like must be performed.
웨이퍼를 제조하기 위해서는 먼저 실리콘으로 대표 되는 반도체 단결정을 잉곳(ingot) 형태로 성장시킨 후 절단하는 등의 단계를 거쳐야 한다. 반도체 단결정 잉곳(이하 '잉곳'이라 한다)의 제조를 위해서는 초크랄스키(Czochralski, CZ) 법 또는 플로팅 존(floating zone, FZ) 법이 적용될 수 있다. 플로팅 존 법은 대구경 잉곳의 제조가 어렵고 공정 비용이 매우 비싼 문제가 있는 바, 초크랄스키 법으로 잉곳을 제조하는 것이 일반적이다. In order to manufacture a wafer, first, a semiconductor single crystal represented by silicon must be grown in an ingot form and then cut. The Czochralski (CZ) method or the floating zone (FZ) method may be applied to manufacture a semiconductor single crystal ingot (hereinafter referred to as an ingot). The floating zone method is difficult to manufacture large diameter ingots and has a very expensive process cost. Therefore, ingots are generally manufactured by the Czochralski method.
초크랄스키 법은 석영 도가니에서 실리콘 등 재료 물질을 용융시켜 그 융액을 만든 후, 시드(seed) 단결정을 상기 융액 내에 담근 다음 소정의 속도로 회전시키면서 인상시켜 단결정을 성장시키는 방법이다. 잉곳으로부터 제조되는 웨이퍼의 전기적 특성을 조절하기 위하여, 잉곳의 제조 단계에서 융액에 소정 양의 불순물(dopant)을 의도적으로 첨가하는 것이 일반적이다.The Czochralski method is a method in which a single crystal is grown by melting a material such as silicon in a quartz crucible to form a melt thereof, and then immersing a seed single crystal in the melt, and then pulling it while rotating at a predetermined speed. In order to control the electrical properties of wafers made from ingots, it is common to intentionally add a certain amount of dopant to the melt in the manufacturing steps of the ingot.
불순물의 첨가는 실리콘 등 4가 반도체 물질에 있어서 N-형 반도체의 자유전자 생성을 위해 인(P), 비소(As) 등 5가 원소를 첨가할 수 있고, 또는 P형 반도체의 정공의 생성을 위해 붕소(B)로 대표되는 3가 원소를 첨가할 수 있다.The addition of impurities may add pentavalent elements such as phosphorus (P) and arsenic (As) to form free electrons of the N-type semiconductor in a tetravalent semiconductor material such as silicon, or to generate holes in the P-type semiconductor For example, a trivalent element represented by boron (B) can be added.
또한, 잉곳의 벌크 미세 결함(Bulk Micro Defect) 생성을 촉진시키기 위해 상기의 3, 5가 원소 이외의 다른 첨가 물질을 동시에 첨가하기도 한다. 그 대표적인 예가 산소 원소이며, 그 용이성이 쵸크랄스키법(CZ법)의 장점이다.In addition, in order to promote the formation of bulk micro defects of the ingot, other additives other than the above trivalent and pentavalent elements may be added simultaneously. A typical example thereof is an oxygen element, and its ease is an advantage of the Czochralski method (CZ method).
잉곳의 BMD 결함은 고순도의 반도체 제작 공정에서 발생하는 불순물을 웨 이퍼 내부에서 포획 혹은 포집하여 불순물이 반도체의 활성 영역까지 확산하는 것을 방지 내지 억제하는 것으로 이를 내부 게터링(Internal 혹은 Intrinsic Gettering)이라고 하며 반도체 잉곳 성장에 있어서 중요한 요소 중의 하나이다. Ingot BMD defects prevent or prevent impurities from diffusing into the active region of the semiconductor by trapping or trapping impurities generated in the semiconductor manufacturing process of high purity. This is called internal gettering. It is one of the important factors in semiconductor ingot growth.
종래 기술에서는 N/N+ 에피택셜 웨이퍼, 즉 N-형 불순물이 고농도로 도핑된 반도체 기판(즉, N+ 반도체 기판) 위에 N-형 불순물이 저농도로 도핑된 에피택셜 웨이퍼가 성장된 N/N+ 에피택셜 웨이퍼의 기판의 제작용도 등으로 사용되는 N-형 반도체의 잉곳 성장에 있어서 벌크 미세 결함을 인위적으로 발생시키기 위해 탄소 원소를 첨가하는 방법을 제시하고 있다. 미국 공개특허 번호 6491752B1의 기재 내용에 따르면 N/N+ 에피택셜 웨이퍼의 내부 게터링 능력을 향상시키기 위해서 N-형으로 도핑된 액상 실리콘에 탄소 원소를 첨가하는 방법이 제시되고 있다.In the prior art, N / N + epitaxial wafers, i.e., N / N + epitaxial, in which epitaxial wafers with low concentration of N-type impurities are grown on a semiconductor substrate doped with high concentration of N-type impurities (that is, N + semiconductor substrate). A method of adding a carbon element to artificially generate bulk fine defects in ingot growth of an N-type semiconductor used for manufacturing a wafer substrate and the like is proposed. According to the description of US Patent No. 6491752B1, a method of adding carbon element to N-type doped liquid silicon is proposed to improve the internal gettering capability of the N / N + epitaxial wafer.
그러나 탄소를 첨가하는 경우 내부 게터링 능력을 향상시키는 효과 이외에도 실리콘 반도체 결정의 전기적 특성, 즉 비저항(resistivity) 등을 변화시키는 부작용도 발생시킨다. 또한, 이러한 내부 게터링의 효과를 나타내는 물리적 반응 원리에 대해서도 아직 연구가 미흡한 실정이다.However, in addition to improving the internal gettering ability, the addition of carbon also causes side effects that change the electrical properties, ie, resistivity, of the silicon semiconductor crystals. In addition, the research on the physical reaction principle that shows the effect of such internal gettering is still insufficient.
따라서 반도체 결정의 전기적 특성에 큰 변화를 일으키지 않으면서도 내부 게터링 능력을 향상시킬 수 있는 새로운 방법이 요구된다. 또한, 이를 위해 내부 게터링의 물리적 반응 메커니즘(mechanism)에 대한 연구도 필요하다.Therefore, there is a need for a new method that can improve internal gettering capability without causing significant changes in the electrical properties of semiconductor crystals. In addition, research on the physical reaction mechanism of internal gettering is necessary.
본 발명은 상술한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 N/N+ 에피택셜(epitaxial) 웨이퍼의 기판의 제작 용도로 주로 사용되는 N-형 반도 체 단결정 잉곳에 있어서 내부 게터링(Intrinsic Gettering) 능력을 향상된 반도체 잉곳을 제공하고 그에 대한 물리적 반응 원리에 대해서도 규명하고자 하는 것이다.The present invention is to solve the problems described above, the purpose of the internal gettering (Intrinsic Gettering) in the N-type semiconductor single crystal ingot mainly used for the production of substrates of N / N + epitaxial wafer The aim is to provide improved semiconductor ingots and their physical reaction principles.
본 발명의 다른 목적은 N/N+ 에피택셜(epitaxial) 웨이퍼의 기판 용도로 주로 사용되는 N-형 반도체 단결정 잉곳의 벌크 미세 결함(Bulk Micro Defect) 생성을 촉진시키는 제조방법을 제시함으로써 N/N+ 에피택셜(epitaxial) 웨이퍼의 주요 품질항목인 진성 게터링(Intrinsic Gettering) 능력을 증진시키고자 하는 것이다.Another object of the present invention is to provide an N / N + epi by presenting a manufacturing method for promoting the generation of bulk micro defects in N-type semiconductor single crystal ingots, which are mainly used for substrate applications of N / N + epitaxial wafers. The goal is to enhance the ability of intrinsic gettering, a key quality factor for epitaxial wafers.
상술한 기술적 과제를 달성하기 위해, 본 발명의 일 실시예에 따른 N-형 반도체 잉곳은 반도체 단결정으로 구성된 반도체 잉곳과 상기 반도체 잉곳에 첨가된 N-형 불순물 원소 및 질소 원소를 포함한다.In order to achieve the above technical problem, an N-type semiconductor ingot according to an embodiment of the present invention includes a semiconductor ingot composed of a semiconductor single crystal and an N-type impurity element and nitrogen element added to the semiconductor ingot.
상기 반도체 단결정은 실리콘 단결정이 대표적이고, 상기 N-형 불순물 원소는 안티몬(Sb)으로 할 수 있다.The semiconductor single crystal is typically a silicon single crystal, and the N-type impurity element may be antimony (Sb).
상기 질소 원소의 첨가 농도는 1.0E13 ~ 5.0E14 atoms/cm3 으로 하는 것이 바람직하다.It is preferable that the addition density | concentration of the said nitrogen element shall be 1.0E13-5.0E14 atoms / cm <3>.
상기 N-형 반도체 잉곳은 N/N+ 에피택셜 웨이퍼의 기판 용도로 사용하는 것이 바람직하다.The N-type semiconductor ingot is preferably used for the substrate of the N / N + epitaxial wafer.
상술한 기술적 과제를 달성하기 위한 본 발명의 다른 일 실시예에 따른 N-형 반도체 잉곳의 성장 방법은 초크랄스키(Czochralski) 법에 의한 N-형 반도체 잉곳의 성장 방법에 있어서, 반도체의 융액을 형성하는 단계, N-형 불순물 원소를 첨가하는 단계, 및 질소 원소를 첨가하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of growing an N-type semiconductor ingot, wherein the melt of a semiconductor is formed in the method of growing an N-type semiconductor ingot by the Czochralski method. Forming, adding an N-type impurity element, and adding a nitrogen element.
상기 반도체의 융액은 실리콘 융액이 대표적이고, 상기 N-형 불순물 원소로는 안티몬(Sb) 원소를 첨가하는 것으로 할 수 있다.The melt of the semiconductor is typically silicon melt, and antimony (Sb) element may be added as the N-type impurity element.
상기 질소 원소의 첨가 농도는 1.0E13 ~ 5.0E14 atoms/cm3 으로 하는 것이 바람직하다.It is preferable that the addition density | concentration of the said nitrogen element shall be 1.0E13-5.0E14 atoms / cm <3>.
상기 질소 원소의 첨가하는 단계는 반도체 융액을 형성하는 단계에서 질화막이 형성된 반도체 웨이퍼를 투입하여 함께 용융하는 것으로 할 수 있고, 상기 첨가 되는 질소 원소의 농도는 반도체 융액의 형성 과정에서 투입되는 질화막이 형성된 반도체 웨이퍼의 수에 의해 조절하는 것으로 할 수 있다.The adding of the nitrogen element may be performed by injecting a semiconductor wafer having a nitride film formed therein in the step of forming a semiconductor melt and melting the same, and the concentration of the added nitrogen element may include forming a nitride film introduced during the formation of the semiconductor melt. It can be adjusted by the number of semiconductor wafers.
이하, 첨부한 도면을 참고로 하여 본 발명에 따른 바람직한 일 실시예를 상세히 설명하게 설명하면 다음과 같다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.
도 1은 종래 기술에 따른 웨이퍼의 열처리 후 표면을 식각한 후 촬영한 단면 사진이다. 여기서 본 실험의 열처리 조건은 720℃에서 1000분 동안 질소 및 산소 분위기에서 어닐(anneal) 한 후, 다시 1140℃에서 120분 간 질소 분위기에서 어닐(anneal) 하는 방식을 취하였다.1 is a cross-sectional photograph taken after etching the surface after the heat treatment of the wafer according to the prior art. Herein, the heat treatment conditions of the present experiment were annealed in nitrogen and oxygen atmosphere at 720 ° C. for 1000 minutes, and then annealed in nitrogen atmosphere at 1140 ° C. for 120 minutes.
기존의 N/N+ 에피택셜 웨이퍼의 기판으로 사용되는 N-형 반도체 단결정 웨이퍼는 동일한 산소 농도를 갖고 있는 P/P+ 에피택셜 웨이퍼용 반도체 기판과 비교할 때, 벌크 미세 결함의 밀도가 낮으며, 결함 개개의 모양은 크고 방향성이 있는 벌크 미세 결함 형태를 나타내고 있다. N-type semiconductor single crystal wafers, which are used as substrates of conventional N / N + epitaxial wafers, have lower density of bulk fine defects and individual defects compared to semiconductor substrates for P / P + epitaxial wafers having the same oxygen concentration. The shape of has shown the form of a large and directional bulk fine defect.
이것은 열처리 공정에서 침입(Interstitial) 불순물의 역할을 하는 산소[Oi] 의 외부 확산 (out-diffusion) 경향이 매우 강하여 핵형성(Nucleation) 및 성장 (Growth) 역할을 수행할 산소 원소의 농도가 낮아짐으로써 벌크 미세 결함의 밀도와 이들이 차지하는 전체 크기가 작아지게 된다. This is because the out-diffusion tendency of oxygen [Oi], which serves as an interstitial impurity in the heat treatment process, is very low, and the concentration of oxygen element to perform nucleation and growth is lowered. The density of bulk microscopic defects and the overall size they occupy will be smaller.
이는 N-형 반도체 물질과 P-형 반도체 물질을 동일 열처리하였을 경우에 산화되는 정도는 N-형 반도체 물질의 경우가 P-형 반도체 물질에서보다 크다. 이로부터 N-형 반도체 물질이 열처리 공정으로 침입형 불순물 역할을 하는 산소[Oi]가 더 많이 바깥쪽으로 확산되었음을 알 수 있다. This is because the degree of oxidation when the N-type semiconductor material and the P-type semiconductor material are subjected to the same heat treatment is larger than that of the P-type semiconductor material. From this, it can be seen that more oxygen [Oi], which serves as an invasive impurity, is diffused outward by the N-type semiconductor material in the heat treatment process.
또한, 안티몬(Sb)을 N-형 반도체 물질 형성을 위한 불순물(dopant)로 사용하는 경우에는 자유 표면에서의 휘발성이 매우 강하여 성장 계면으로 전달되는 산소 원소의 양이 감소하게 된다. 또한, 편석 과정에서 계면 온도의 감소로 인해 결정에 혼입되는 공결함(vacancy)의 양이 감소하게 되므로 산소가 침입형 불순물이 될 확률이 더 감소하게 된다.In addition, when antimony (Sb) is used as a dopant for forming an N-type semiconductor material, volatility at the free surface is very strong, thereby reducing the amount of oxygen element transferred to the growth interface. In addition, the decrease in the interfacial temperature during segregation reduces the amount of vacancy incorporated into the crystal, thereby further reducing the probability of oxygen becoming invasive impurities.
이러한 문제를 해결하기 위해서 본 발명에서는 열처리 공정 중에 외부로 확산되는 산소 원소를 제어하기 위해서 벌크 내에 산소 원소가 포획(trap)될 수 있는 결함 장소(site)를 제공한다. 또한, 벌크 미세 결함형성에 필요한 공결함(Vacancy)의 농도를 증가시켜서 벌크 미세 결함의 핵생성을 촉진하는 방법도 유용하게 고려할 수 있다.In order to solve this problem, the present invention provides a defect site in which oxygen elements can be trapped in the bulk in order to control the oxygen elements diffused to the outside during the heat treatment process. In addition, a method of promoting nucleation of the bulk fine defects by increasing the concentration of voids required for forming the bulk fine defects may be usefully considered.
일반적인 N-형 불순물 원소나 N/N+ 에피택셜 웨이퍼의 기판 반도체의 불순물로 주로 사용되는 안티몬(Sb)와 함께 도핑 물질로 첨가된 질소 원소는 벌크 내의 침입형 불순물 역할을 하는 산소[Oi]를 포획하는 역할을 하게 되며, 이에 따라, 열 처리 공정 중에 산소 원소가 바깥으로 확산되는 것을 막아주게 되므로, 벌크 미세 결함으로 성장할 수 있는 핵의 수를 증가시킬 수 있는 산소 원소를 제공한다. 아울러 질소 원소의 첨가는 벌크 미세 결함형성에 필요한 공결함(Vacancy)의 농도를 증가시키는 역할도 하게 된다. Nitrogen element added as a doping material together with antimony (Sb), which is mainly used as an impurity in general N-type impurity elements or substrate semiconductors of N / N + epitaxial wafers, traps oxygen [Oi] that acts as an invasive impurity in the bulk As a result, the oxygen element is prevented from being diffused outward during the heat treatment process, thereby providing an oxygen element capable of increasing the number of nuclei that can grow into bulk fine defects. In addition, the addition of nitrogen element also serves to increase the concentration of vacancies (Vacancy) required for the formation of bulk microdefects.
도 2는 본 발명의 일 실시예에 따른 웨이퍼의 열처리 후 표면을 식각한 후 촬영한 단면 사진이다.2 is a cross-sectional photograph taken after etching the surface after the heat treatment of the wafer according to an embodiment of the present invention.
도 2 에서 보는 바와 같이 안티몬(Sb)이 도핑된 N-형 실리콘 단결정이 질소첨가에 의해서 벌크 미세 결함의 밀도가 크게 증가하였고, 반면에 벌크 미세 결함의 크기는 매우 작아진 것을 알 수 있다. 다시 말해, 벌크 미세 결함 전체가 차지하는 체적은 큰 변화가 없거나 오히려 작아지더라도, 벌크 미세 결함 전체가 차지하는 표면적은 늘어나는 효과를 보이게 된다. As shown in FIG. 2, N-type silicon single crystal doped with antimony (Sb) greatly increased the density of bulk microdefects due to nitrogen, whereas the size of bulk microdefects was very small. In other words, even if the volume occupied by the entire bulk microdefect does not change or becomes small, the surface area occupied by the entire bulk microdefect is increased.
이렇게 형성된 벌크 미세 결함은 소자의 후속 제조 공정에서 중금속과 같이 소자 특성에 치명적인 악영향을 미칠 수 있는 불순물을 내부 게터링(Intrinsic Gettering) 할 수 있는 반응 표면을 증가시킴으로써 내부 게터링의 효율성을 향상시킬 수 있는 것이다.The bulk microdefects thus formed can improve the efficiency of internal gettering by increasing the reaction surface which can internally getter impurity, which may adversely affect device characteristics such as heavy metals, in the subsequent manufacturing process of the device. It is.
도 3은 질소 첨가에 따른 고화율의 변화를 설명하기 위한 그래프이다.3 is a graph for explaining the change in the solidification rate according to the addition of nitrogen.
본 발명의 일 실시예에 따른 반도체 단결정 잉곳에 있어서 첨가된 질소 원소의 농도는 도 3에서 보는 바와 같다. The concentration of nitrogen element added in the semiconductor single crystal ingot according to the embodiment of the present invention is as shown in FIG. 3.
질소 원소가 도핑된 실리콘 단결정을 얻기 위한 방법으로는 질소 가스, 액체 질소 화합물을 잉곳 성장 장치에 혼합하는 방법과, 질화규소 분말을 이용하는 방법 과, 질화규소가 피복된 실리콘 웨이퍼를 이용하는 방법 등이 있다. 이들 중 질소 가스를 이용한 방법은 질소 가스가 실리콘 융액으로 주입되는 양을 측정하기가 힘들어 질소 도핑량의 제어가 용이하지 않은 문제점이 있다.As a method for obtaining a silicon single crystal doped with nitrogen element, a method of mixing nitrogen gas and a liquid nitrogen compound into an ingot growth apparatus, a method using silicon nitride powder, a method using a silicon nitride coated silicon wafer, and the like. Among them, the method using nitrogen gas is difficult to measure the amount of nitrogen gas is injected into the silicon melt, there is a problem that the control of the nitrogen doping amount is not easy.
또한, 질화규소 분말을 이용하는 방법은 질화규소 분말의 입자 크기에 따라 용해 정도는 가변적이다. 즉, 일반적으로 많이 사용되는 마이크로미터 크기의 질화규소 분말을 융액에 첨가하면 입자량이 크기 때문에 융액 내로 충분히 용해되지 않는 문제점이 있다.In addition, in the method using silicon nitride powder, the degree of dissolution varies depending on the particle size of the silicon nitride powder. That is, when the silicon nitride powder having a micrometer size, which is generally used, is added to the melt, there is a problem in that the amount of particles is not large enough to dissolve into the melt.
본 발명의 일 실시예에서 질소 원소의 첨가하는 방법은 쵸크랄스키 법에 의한 단결정 성장에 있어서 반도체 융액을 형성하는 단계에서 질화막(예를 들어 실리콘 반도체 융액을 형성하는 경우에 있어서는 Si3N4 막)이 형성된 반도체 웨이퍼를 투입하여 함께 용융하는 것으로 할 수 있다.In one embodiment of the present invention, the method of adding nitrogen element includes a nitride film (e.g., a Si 3 N 4 film in the case of forming a silicon semiconductor melt) in the step of forming a semiconductor melt in single crystal growth by Czochralski method. ) Can be melted together.
여기서, 상기 첨가 되는 질소 원소의 농도는 반도체 융액의 형성 과정에서 투입되는 질화막이 형성된 반도체 웨이퍼의 수를 조절하여 비교적 정확하게 조절 할 수 있다. 도 2에 제시된 사진은 질소의 농도를 2.0E14 atoms/cm3으로 하여 진행 된 것으로 질소의 첨가 농도는 1.0E13 ~ 5.0E14 atoms/cm3 으로 하는 것이 바람직하다.Here, the concentration of the added nitrogen element can be controlled relatively accurately by controlling the number of semiconductor wafers on which the nitride film to be added during the formation of the semiconductor melt is formed. In the photograph shown in FIG. 2, the concentration of nitrogen is 2.0E14 atoms / cm 3, and the concentration of nitrogen is preferably 1.0E13 to 5.0E14 atoms / cm 3.
본 발명은 상기에 기재된 바에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다. The present invention is not limited to the above description, but may be modified and practiced in various ways within the scope of the claims, the detailed description of the invention, and the accompanying drawings, and it is obvious that the present invention also falls within the scope of the present invention.
상술한 바와 같이 본 발명에 의하면, N-형 반도체 단결정 잉곳의 제조에 있어서 N-형 도핑 원소인 안티몬 외에 추가로 질소 원소를 첨가하여 반도체 단결정의 전기적 특성의 변화 없이 내부 게터링(Intrinsic Gettering) 능력을 향상시키는 효과를 기대할 수 있다. As described above, according to the present invention, in the preparation of an N-type semiconductor single crystal ingot, in addition to the antimony, an N-type doping element, nitrogen is added to the internal gettering ability without changing the electrical properties of the semiconductor single crystal. You can expect the effect to improve.
이에 따라, N/N+ 에피택셜 웨이퍼의 기판 등으로 사용되는 N-형 반도체 기판의 제조에 사용되는 N-형 반도체 단결정 잉곳에 있어서 품질 향상과 수율 증가를 기대할 수 있다.Accordingly, quality improvement and yield increase can be expected in N-type semiconductor single crystal ingots used in the manufacture of N-type semiconductor substrates used as substrates for N / N + epitaxial wafers and the like.
본 발명의 일 실시예에 따라 제작된 N-형 반도체 단결정 잉곳을 이용하여 제작된 N/N+ 에피택셜 웨이퍼의 기판은 중금속 등의 불순물의 영향을 억제하여 우수한 전기적 특성을 기대할 수 있다.A substrate of an N / N + epitaxial wafer manufactured using an N-type semiconductor single crystal ingot manufactured according to an embodiment of the present invention can expect excellent electrical characteristics by suppressing the influence of impurities such as heavy metals.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050126467A KR100734615B1 (en) | 2005-12-20 | 2005-12-20 | N-type Semiconductor ingot and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050126467A KR100734615B1 (en) | 2005-12-20 | 2005-12-20 | N-type Semiconductor ingot and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070065729A KR20070065729A (en) | 2007-06-25 |
| KR100734615B1 true KR100734615B1 (en) | 2007-07-02 |
Family
ID=38364973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050126467A KR100734615B1 (en) | 2005-12-20 | 2005-12-20 | N-type Semiconductor ingot and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100734615B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR870001650A (en) * | 1985-07-22 | 1987-03-17 | 원본 미기재 | Continuously tensioned single crystal silicon ingot |
| KR20010068377A (en) * | 2000-01-05 | 2001-07-23 | 박종섭 | Manufacturing method for a epitaxial silicon wafer |
| KR20020033952A (en) * | 2000-10-31 | 2002-05-08 | 윤종용 | Semiconductor epitaxial wafer having controlled defect distribution and method of manufacturing the same |
| KR20040037031A (en) * | 2001-06-22 | 2004-05-04 | 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 | Process for producing silicon on insulator structure having intrinsic gettering by ion implantation |
-
2005
- 2005-12-20 KR KR1020050126467A patent/KR100734615B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR870001650A (en) * | 1985-07-22 | 1987-03-17 | 원본 미기재 | Continuously tensioned single crystal silicon ingot |
| KR20010068377A (en) * | 2000-01-05 | 2001-07-23 | 박종섭 | Manufacturing method for a epitaxial silicon wafer |
| KR20020033952A (en) * | 2000-10-31 | 2002-05-08 | 윤종용 | Semiconductor epitaxial wafer having controlled defect distribution and method of manufacturing the same |
| KR20040037031A (en) * | 2001-06-22 | 2004-05-04 | 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 | Process for producing silicon on insulator structure having intrinsic gettering by ion implantation |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070065729A (en) | 2007-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4463957B2 (en) | Silicon wafer manufacturing method and silicon wafer | |
| KR100847112B1 (en) | Single crystal silicon wafer for insulated gate bipolar transistors and process for producing the same | |
| CN104781918B (en) | Manufacturing method, the manufacturing method of semiconductor epitaxial wafer and solid-state imager of semiconductor epitaxial wafer | |
| JP4670224B2 (en) | Silicon wafer manufacturing method | |
| KR101446846B1 (en) | Silicon single crystal substrate and method of manufacturing the same | |
| KR20010101189A (en) | Silicon single-crystal wafer for epitaxial wafer, epitaxial wafer, methods for producing them, and evaluating method | |
| JP2003124219A (en) | Silicon wafer and epitaxial silicon wafer | |
| KR20090095493A (en) | Method of manufacturing silicon substrate | |
| JP4529416B2 (en) | Manufacturing method of silicon single crystal wafer and silicon single crystal wafer | |
| US20040065250A1 (en) | Epitaxial silicon wafer | |
| KR101001981B1 (en) | Silicon Wafer for Epitaxial Growth, Epitaxial Wafer, and Its Manufacturing Method | |
| JP2011054821A (en) | Method of producing epitaxial wafer and epitaxial wafer | |
| CN113882016A (en) | Method for manufacturing nitrogen-doped P-type monocrystalline silicon | |
| KR100760736B1 (en) | Manufacturing process for silicon epitaxial wafer | |
| US6544899B2 (en) | Process for manufacturing silicon epitaxial wafer | |
| KR100734615B1 (en) | N-type Semiconductor ingot and manufacturing method thereof | |
| CN111733455B (en) | Monocrystalline silicon wafer containing germanium and nitrogen impurities, method for preparing same and integrated circuit comprising same | |
| KR20220029585A (en) | Carbon-doped silicon single crystal wafer and manufacturing method thereof | |
| KR100977631B1 (en) | Silicon single crystal having high resistivity, producing method and wafer thereof | |
| CN112176414A (en) | Carbon-doped monocrystalline silicon wafer and method for producing same | |
| JP4126879B2 (en) | Epitaxial wafer manufacturing method | |
| JP2019505472A (en) | FZ silicon and method for preparing FZ silicon | |
| KR20090060499A (en) | Method of fabricating high resistivity silicon wafer using heat treatment | |
| CN108511317B (en) | Method for manufacturing epitaxial wafer and epitaxial wafer | |
| KR20040054015A (en) | A silicon wafer and a method for increasing resistivity of silicon wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130327 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160401 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170328 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180319 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190325 Year of fee payment: 13 |