KR100733216B1 - Preparing method of semiconductor device comprising process for mask pattern of ion implantation - Google Patents

Preparing method of semiconductor device comprising process for mask pattern of ion implantation Download PDF

Info

Publication number
KR100733216B1
KR100733216B1 KR1020050055741A KR20050055741A KR100733216B1 KR 100733216 B1 KR100733216 B1 KR 100733216B1 KR 1020050055741 A KR1020050055741 A KR 1020050055741A KR 20050055741 A KR20050055741 A KR 20050055741A KR 100733216 B1 KR100733216 B1 KR 100733216B1
Authority
KR
South Korea
Prior art keywords
ion implantation
organic layer
semiconductor device
photoresist
etching
Prior art date
Application number
KR1020050055741A
Other languages
Korean (ko)
Other versions
KR20060136175A (en
KR20070000205A (en
Inventor
배상만
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050055741A priority Critical patent/KR100733216B1/en
Publication of KR20060136175A publication Critical patent/KR20060136175A/en
Publication of KR20070000205A publication Critical patent/KR20070000205A/en
Application granted granted Critical
Publication of KR100733216B1 publication Critical patent/KR100733216B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 신규한 이온 주입용 마스크 패턴 제조방법을 포함하는 반도체 소자 제조방법에 관한 것으로, 아스펙트 비가 높은 게이트 라인에 리소그라피 공정을 수행하여 포토레지스트 패턴을 형성하고, 형성된 포토레지스트 패턴 전면에 포토레지스트 물질과 식각 선택비 차이가 큰 물질을 증착하고 이를 이용하여 이온 주입 예정 부위의 포토레지스트 물질을 제거함으로써, 아스펙트 비가 높은 게이트 라인에 이온 주입 공정을 수행할 때 효과적으로 이온 주입을 차단할 수 있는 마스크 패턴을 형성할 수 있다.The present invention relates to a method for manufacturing a semiconductor device including a novel method for manufacturing a mask pattern for ion implantation, to form a photoresist pattern by performing a lithography process on a gate line having a high aspect ratio, and forming a photoresist on the entire surface of the formed photoresist pattern. By depositing a material with a large difference in etching selectivity from the material and using it to remove the photoresist material at an ion implantation site, a mask pattern that can effectively block ion implantation when performing an ion implantation process in a gate line having a high aspect ratio Can be formed.

Description

이온 주입용 마스크 패턴 제조방법을 포함하는 반도체 소자 제조방법{Preparing method of semiconductor device comprising process for mask pattern of ion implantation}Preparing method of semiconductor device comprising process for mask pattern of ion implantation

도 1a 내지 도 1e는 종래의 이온 주입 공정을 나타낸 단면도이다.1A to 1E are cross-sectional views illustrating a conventional ion implantation process.

도 2a 내지 도 2g는 본 발명의 이온 주입 공정을 나타낸 단면도이다.2A to 2G are cross-sectional views showing the ion implantation process of the present invention.

< 도면의 주요 부분에 대한 간단한 설명 ><Brief description of the main parts of the drawing>

10, 100: 반도체 기판 12, 112: 게이트 라인10, 100: semiconductor substrate 12, 112: gate line

14, 114: 포토레지스트 막 16: 보이드14, 114: photoresist film 16: void

18, 118: 포토레지스트 패턴 19, 119: 잔류 포토레지스트 스컴18, 118: photoresist pattern 19, 119: residual photoresist scum

20, 144: 이온 주입용 마스크 패턴20, 144: mask pattern for ion implantation

22, 122: 이온 주입 예정 부위 24, 124: 이온 주입 영역22, 122: ion implantation planned region 24, 124: ion implantation region

30, 130: 이온 주입 132: 전면 식각30, 130: ion implantation 132: front etching

134: O2 플라즈마를 이용한 식각 140: 유기물 층 또는 비유기물 층134: etch using O 2 plasma 140: organic or inorganic layer

142: 잔류 유기물 층 또는 비유기물 층142: residual organic layer or inorganic layer

본 발명은 신규한 이온 주입용 마스크 패턴 제조방법을 포함하는 반도체 소자 제조방법에 관한 것으로, 보다 상세하게는 아스펙트 비(aspect ratio)가 높은 게이트 라인에 리소그라피 공정을 수행하여 포토레지스트 패턴을 형성하고, 형성된 포토레지스트 패턴 전면에 포토레지스트 물질과 식각 선택비 차이가 큰 유기 물질 또는 비유기 물질을 증착하고 이를 이용하여 이온 주입 예정 부위의 포토레지스트 물질을 제거함으로써, 아스펙트 비가 높은 게이트 라인에 이온 주입 공정을 수행할 때 효과적으로 이온 주입을 차단할 수 있는 마스크 패턴 형성방법을 포함하는 반도체 소자 제조방법을 제공한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device including a novel method for manufacturing a mask pattern for ion implantation, and more particularly, to form a photoresist pattern by performing a lithography process on a gate line having a high aspect ratio. By depositing an organic material or an organic material having a large difference in etch selectivity from the photoresist material on the entire surface of the formed photoresist pattern, and removing the photoresist material at an ion implantation scheduled region, ion implantation is performed in the gate line having a high aspect ratio. It provides a method of manufacturing a semiconductor device including a mask pattern forming method that can effectively block the ion implantation when performing the process.

현재, 반도체 장치의 제조 기술의 발달과 메모리 소자의 응용 분야가 확장됨에 따라, 반도체 소자가 고집적화 되어도 소자의 전기적 특성이 저하되지 않는 대용량 메모리 소자를 제조하기 위한 기술 개발이 절실히 요구되고 있다. At present, as the development of semiconductor device manufacturing technology and the application of memory devices have been expanded, there is an urgent need to develop a technology for manufacturing a large capacity memory device in which the electrical characteristics of the device are not degraded even if the semiconductor devices are highly integrated.

이에 따라, 포토리소그라피 공정, 셀 구조, 배선 형성 물질 및 절연막 형성 물질의 물성 한계 등을 개선하여 안정한 공정 조건을 얻기 위한 연구가 다각적으로 이루어지고 있다.Accordingly, various studies have been conducted to obtain stable process conditions by improving photolithography processes, cell structures, wiring forming materials, and physical property limits of insulating film forming materials.

한편, 전기적 특성을 가지는 소자를 제조하기 위해서는 이온 주입 공정이 필수적으로 수행되어야 하는데, 이때 이온 주입 공정이 안정적인 조건으로 수행되는 것이 반도체 소자의 최종 수율 향상과 밀접한 관계를 갖는다.On the other hand, in order to manufacture the device having the electrical characteristics, the ion implantation process must be performed essentially, in which the ion implantation process is performed in a stable condition is closely related to the final yield improvement of the semiconductor device.

상기 이온 주입 공정은 ISO 트렌치가 구비된 기판 상부에 게이트를 패터닝하고, 이온 주입 공정용 마스크를 형성한 다음, 상기 마스크를 이용하여 이온 주입 공정을 수행하는 단계로 진행된다.The ion implantation process is performed by patterning a gate on the substrate having the ISO trench, forming a mask for the ion implantation process, and then performing an ion implantation process using the mask.

고단차의 토폴로지가 있는 웨이퍼에서의 패터닝은 매우 어려운데, 일례로 게이트 라인 사이의 깊이가 깊은 경우, 이온 주입 공정을 수행할 때 게이트 라인 사이의 바닥 부분에 있는 포토레지스트를 제거하기가 매우 곤란하다. 이온 주입 공정의 목적은 반도체 게이트와 게이트 사이의 깊은 부위인 비트 라인 콘택홀 지역만 이온을 주입하여 반도체 소자 특성을 향상시키는 것인데, 이때 다른 단차 지역이나 셀 밖의 지역은 포토레지스트를 도포하여 이온 주입이 차단되게 하는 마스크 공정을 수행한다.Patterning on wafers with high step topologies is very difficult, for example when the depth between gate lines is deep, it is very difficult to remove photoresist at the bottom between gate lines when performing an ion implantation process. The purpose of the ion implantation process is to improve the characteristics of semiconductor devices by implanting ions only in the bit line contact hole region, which is a deep region between the semiconductor gate and the gate. A mask process is performed to block.

실제로 이온 주입 공정의 마스크 디자인 룰 사이즈는 게이트 피치의 약 두배 정도로 평판에서는 쉽게 패터닝 가능하지만, 깊이가 깊은 경우의 이온 주입용 마스크 공정은 게이트 라인 사이의 깊은 지역까지 포토레지스트 물질에 빛을 충분히 전달시키지 못하므로 스컴(scum) 등이 생성되어 이온 주입이 방해된다.In practice, the mask design rule size of the ion implantation process can be easily patterned on a flat plate at roughly twice the gate pitch, but the deep implant ion implantation process does not deliver sufficient light to the photoresist material to the deeper areas between the gate lines. Because of this, scum and the like are generated, which impedes ion implantation.

전술한 바와 같은 종래의 이온 주입 공정 방법은 도 1a 내지 도 1e에 도시한 바와 같다.Conventional ion implantation process method as described above is as shown in Figures 1a to 1e.

도 1a를 참조하면, 소자분리막(미도시)이 구비된 반도체 기판(10) 상부에 게이트 라인(12)을 형성한다.Referring to FIG. 1A, a gate line 12 is formed on a semiconductor substrate 10 provided with an isolation layer (not shown).

상기 도 1a의 게이트 라인(12)을 포함하는 전면에 도 1b에서 도시한 바와 같은 포토레지스트 막(14)을 형성한다.A photoresist film 14 as shown in FIG. 1B is formed on the entire surface including the gate line 12 of FIG. 1A.

그리고 상기 도 1b의 포토레지스트 막(14)에 포토리소그라피 공정을 수행하여, 도 1c에 도시한 바와 같은 포토레지스트 패턴(18)을 형성한다.Then, a photolithography process is performed on the photoresist film 14 of FIG. 1B to form a photoresist pattern 18 as shown in FIG. 1C.

상기 포토레지스트 패턴(18)은 게이트 라인 사이가 매립된 매립부와, 매립되지 않은 개구부가 교대로 존재하도록 형성한다.The photoresist pattern 18 is formed such that the buried portion between the gate lines and the unfilled opening are alternately present.

이때, 상기 아스펙트 비가 높은 게이트 라인 간의 깊은 깊이로 인해 게이트 라인 하부까지 빛에 충분히 노출되지 못하기 때문에, 도 1c에 도시한 바와 같이 개구부 상부에 포토레지스트 물질이 잔류하여 스컴(19)을 형성하므로 후속 이온 주입 공정을 안정하게 수행하는 것이 어렵다.At this time, since the depth of the gate line is not sufficiently exposed to the light due to the deep depth between the gate lines having a high aspect ratio, as shown in FIG. 1C, the photoresist material remains on the opening to form the scum 19. It is difficult to stably perform the subsequent ion implantation process.

이에 따라 상기 포토레지스트 패턴(18)과 개구부 상부에 잔류하는 스컴(19)에 대한 디스컴(descum) 공정을 수행하여, 도 1d에 도시하는 바와 같이 잔류하는 스컴(19)을 제거한다.Accordingly, a descum process is performed on the photoresist pattern 18 and the scum 19 remaining on the upper portion of the opening to remove the scum 19 as shown in FIG. 1D.

상기 도 1d의 포토레지스트 패턴을 이온 주입 공정용 마스크(20)로 이용하여 상기 형성된 이온 주입 예정 부위(22)에 대한 이온 주입 공정(30)을 수행하여 도 1e에 도시한 바와 같이 이온 주입 영역(24)을 형성한 다음, 상기 포토레지스트 패턴(20)을 제거하여 게이트 라인을 하나씩 건너 이온 주입 영역(24)이 형성된 반도체 기판(10)을 형성한다.By using the photoresist pattern of FIG. 1D as the mask 20 for the ion implantation process, an ion implantation process 30 is performed on the formed ion implantation site 22 to form an ion implantation region (as shown in FIG. 1E). 24 is formed, and then the photoresist pattern 20 is removed to form the semiconductor substrate 10 on which the ion implantation regions 24 are formed.

하지만, 종래 반도체 소자의 고집적화로 인하여 패턴 선폭(critical dimension; CD)이 감소됨에 따라 패턴의 아스펙트 비가 증가하였기 때문에, 상기 포토레지스트 패턴(20)을 후속 이온 주입 공정 시에 마스크로 이용할 수 있을 만큼 바람직한 형태로 형성하는 것이 매우 어렵다.However, since the aspect ratio of the pattern is increased due to the decrease in the critical dimension (CD) due to the high integration of the semiconductor device, the photoresist pattern 20 can be used as a mask in a subsequent ion implantation process. It is very difficult to form in the preferred form.

즉, 상기 아스펙트 비가 높은 게이트 라인 전면에 대하여 포토레지스트 물질을 매립하는 경우, 포토레지스트 물질이 가지는 점도에 의하여 게이트 라인의 하부 까지 포토레지스트막을 균일하게 매립하는 것이 매우 어렵기 때문에, 도 1b에서 형성된 포토레지스트 막(14) 내부에 보이드(void)(16)가 발생한다. 또한, 상기 디스컴 공정을 수행함에 따라 이온 주입용 마스크로 사용되는 포토레지스트의 두께는 더욱 감소된다.That is, when the photoresist material is embedded over the entire gate line having a high aspect ratio, it is very difficult to evenly fill the photoresist film to the lower portion of the gate line due to the viscosity of the photoresist material. A void 16 is generated inside the photoresist film 14. In addition, the thickness of the photoresist used as the mask for ion implantation is further reduced as the decom process is performed.

이와 같이 내부에 보이드가 형성된 포토레지스트막은 후속 이온 주입 공정 시에 이온 가스로부터 반도체 기판을 보호할 수 있을 만큼 충분한 두께를 가질 수 없기 때문에, 안정한 후속 이온 주입 공정을 수행할 수 없다.Since the photoresist film having voids formed therein cannot have a thickness sufficient to protect the semiconductor substrate from the ion gas during the subsequent ion implantation process, a stable subsequent ion implantation process cannot be performed.

이러한 문제점은 최근과 같이 높은 렌즈 개구수(NA: numerical aperture)를 갖는 노광장치를 사용하여 아스펙트 비가 높은 초미세 패턴을 형성하는 경우에 더욱 심화되므로, 반도체 소자의 전기적 특성을 낮춰 최종 반도체 소자의 제조 수율을 감소시킨다.This problem is further exacerbated when an ultrafine pattern having a high aspect ratio is formed by using an exposure apparatus having a high numerical aperture (NA) as in recent years, thereby reducing the electrical characteristics of the semiconductor device. Reduce production yield.

본 발명의 목적은 아스펙트 비가 높은 게이트 라인에 이온 주입 공정을 수행할 때 효과적으로 이온 주입을 차단할 수 있는 마스크 패턴 형성방법을 포함하는 반도체 소자 제조방법을 제공하는 것이다.An object of the present invention is to provide a method of manufacturing a semiconductor device including a mask pattern forming method that can effectively block the ion implantation when performing the ion implantation process on the gate line having a high aspect ratio.

상기와 같은 목적을 달성하기 위하여 본 발명에서는 아스펙트 비가 높은 게이트 라인에 포토리소그라피 공정을 수행하여 포토레지스트 패턴을 형성하고, 형성된 포토레지스트 패턴 전면에 포토레지스트 물질과 식각 선택비 차이가 큰 물질을 증착하고 이를 이용하여 이온 주입 예정 부위의 포토레지스트 물질을 제거하는 이 온 주입용 마스크 패턴 형성방법을 포함하는 반도체 소자 제조방법을 제공한다.In order to achieve the above object, in the present invention, a photoresist pattern is formed by performing a photolithography process on a gate line having a high aspect ratio, and depositing a material having a large difference in etching selectivity from a photoresist material on the entire surface of the formed photoresist pattern. And it provides a method for manufacturing a semiconductor device comprising a method for forming a mask pattern for ion implantation to remove the photoresist material of the region to be ion implanted using the same.

본 발명의 반도체 소자 제조방법은 하기와 같은 단계를 포함한다:The semiconductor device manufacturing method of the present invention includes the following steps:

(a) 소자분리막이 구비된 반도체 기판 상부에 게이트 라인을 형성하는 단계;(a) forming a gate line on the semiconductor substrate including the device isolation layer;

(b) 상기 구조물 전면에 포토레지스트 막을 형성하는 단계;(b) forming a photoresist film on the entire surface of the structure;

(c) 상기 포토레지스트막에 대한 포토리소그라피 공정을 수행하여 게이트 라인 사이가 매립된 매립부와 개구부가 교대로 존재하는 포토레지스트 패턴을 형성하는 단계;(c) performing a photolithography process on the photoresist film to form a photoresist pattern in which buried portions and openings alternately interposed between gate lines;

(d) 상기 구조물 전면에 유기물 층 또는 비유기물 층을 형성하는 단계;(d) forming an organic layer or an inorganic layer on the front of the structure;

(e) 상기 포토레지스트 패턴이 노출될 때까지 상기 유기물 층 또는 비유기물 층을 전면 식각하는 단계;(e) etching the organic layer or the organic layer over the entire surface until the photoresist pattern is exposed;

(f) 상기 유기물 층 또는 비유기물 층을 식각 마스크로 이용하여 상기 매립부의 포토레지스트 패턴을 식각하는 단계;(f) etching the buried photoresist pattern using the organic layer or the inorganic layer as an etching mask;

(g) 상기 유기물 층 또는 비유기물 층을 이온 주입용 마스크로 사용하여 상기 매립부 저부의 반도체 기판에 이온 주입 공정을 수행하는 단계; 및 (g) performing an ion implantation process on the semiconductor substrate at the bottom of the buried portion using the organic layer or the inorganic layer as an ion implantation mask; And

(h) 상기 유기물 층 또는 비유기물 층을 제거하는 단계.(h) removing the organic or inorganic layer.

상기 본 발명의 공정은 상기 게이트 라인의 선폭이 70nm 이하이고, 게이트 라인의 높이가 4000Å 이상인 경우에 적용하는 것이 효과적이다.The process of the present invention is effective to apply when the line width of the gate line is 70 nm or less, the height of the gate line is 4000 kHz or more.

상기 (c) 단계 이후 및 (d) 단계 전에 150∼400℃ 온도로 열처리하여 잔류 포토레지스트 물질을 베이크 하는 단계를 더 포함할 수 있다.After the step (c) and before the step (d) may further comprise the step of baking the residual photoresist material by heat treatment at a temperature of 150 ~ 400 ℃.

상기 유기물 층 또는 비유기물 층을 구성하는 물질은 포토레지스트 물질과 식각 선택비 차이가 큰 물질이면 무엇이든 사용할 수 있으며, 예를 들어 비정질 탄소(amorphous carbon), SOG(Spin on Glass) 또는 PE(Plasma Enhanced)-옥사이드 등을 사용할 수 있다.The material constituting the organic layer or the organic layer may be any material having a large difference in etching selectivity from the photoresist material. For example, amorphous carbon, spin on glass (SOG), or PE (Plasma) Enhanced) -oxide and the like can be used.

이러한 식각 선택비 차이는 특별히 수치로서 한정되지는 않지만, 포토레지스트 물질 : 유기물 또는 비유기물층을 구성하는 물질의 식각 선택비가 최소한 1:1.5 이상 되는 것이 바람직하다. 예를 들어 비정질 탄소에 SiON 또는 나이트라이드 물질 등을 포함하여 사용한다면 포토레지스트 물질에 대하여 약 1:10 이상의 식각 선택비 차이가 나며, 기타 SOG와 같은 비유기 물질을 사용하는 경우에는 약 1:50 이상의 식각 선택비 차이가 난다.The etching selectivity difference is not particularly limited as a numerical value, but it is preferable that the etching selectivity of the photoresist material: material constituting the organic or inorganic layer is at least 1: 1.5 or more. For example, if the amorphous carbon contains SiON or nitride material, the etching selectivity difference is about 1:10 or more with respect to the photoresist material, and when using other organic materials such as SOG, about 1:50. The difference in etching selectivity is different.

또한, 상기 (d) 단계의 유기물 층 또는 비유기물 층은 (c) 단계의 포토레지스트 패턴 최상단으로부터 100∼1500Å 두께로 형성되는 것이 바람직하고, 상기 (e) 단계의 전면 식각은 잔류된 유기물 층 또는 비유기물 층이 1000∼3000Å 두께가 되도록 수행되는 것이 바람직하다.In addition, the organic layer or the inorganic layer of step (d) is preferably formed to a thickness of 100 ~ 15001 from the top of the photoresist pattern of step (c), the front surface etching of the step (e) is the remaining organic layer or Preferably, the inorganic layer is carried out to be 1000-3000 mm thick.

한편, 상기 (f) 단계는 통상의 식각 공정을 이용하면 수행할 수 있는데, 예를 들어 O2 플라즈마를 이용한 식각 공정을 이용할 수 있다.On the other hand, step (f) may be performed using a conventional etching process, for example, an etching process using an O 2 plasma may be used.

또한, 상기 (h) 단계의 단계 또한 통상의 스트립(strip) 공정으로 수행될 수 있다.In addition, the step (h) may also be performed by a conventional strip process.

전술한 바와 같은 본 발명의 이온 주입 공정 방법은 도 2a 내지 도 2g에 도시한 바와 같다.The ion implantation process method of the present invention as described above is as shown in Figures 2a to 2g.

우선, 소자분리막(미도시)이 구비된 반도체 기판(110) 상부에 게이트 라인(112)을 형성하고, 그 전면에 포토레지스트 막(114)을 형성한다 (도 2a 참조).First, a gate line 112 is formed on a semiconductor substrate 110 provided with an isolation layer (not shown), and a photoresist film 114 is formed on the entire surface thereof (see FIG. 2A).

그리고 상기 포토레지스트 막(114)에 대한 포토리소그라피 공정을 수행하여, 도 2b에 도시한 바와 같은 포토레지스트 패턴(118)을 형성한다.Then, a photolithography process is performed on the photoresist film 114 to form a photoresist pattern 118 as shown in FIG. 2B.

상기 포토레지스트 패턴(118)은 게이트 라인 사이가 매립된 매립부와, 매립되지 않은 개구부가 교대로 존재하도록 형성한다.The photoresist pattern 118 is formed such that the buried portion between the gate lines and the unfilled opening are alternately present.

이때, 상기 아스펙트 비가 높은 게이트 라인 간의 깊은 깊이로 인해 게이트 라인 하부까지 빛에 충분히 노출되지 못하기 때문에, 도 2b에 도시한 바와 같이 개구부 상부에 포토레지스트 물질이 잔류하여 스컴(119)이 형성된다.At this time, since the depth of the gate line is not sufficiently exposed to the light due to the deep depth between the gate lines having a high aspect ratio, as shown in FIG. 2B, a photoresist material remains on the upper portion of the opening to form a scum 119. .

본 발명에서는 이와 같이 잔류 포토레지스트 물질의 스컴(119)이 존재하는 상태에서 포토레지스트 패턴(118) 전면에 포토레지스트 물질과 식각 선택비 차이가 큰 유기물 층 또는 비유기물 층(140)을 형성하고, 이를 전면 식각(132) 한다 (도 2c 참조).In the present invention, in the state in which the scum 119 of the residual photoresist material is present, an organic layer or an inorganic layer 140 having a large difference in etching selectivity from the photoresist material is formed on the entire surface of the photoresist pattern 118. This is front etched 132 (see FIG. 2C).

상기 전면 식각(132)은 포토레지스트 패턴(118)이 노출될 때까지 수행되는데, 이때 잔류된 유기물 층 또는 비유기물 층(142)의 두께가 1000∼3000Å 정도가 되는 것이 바람직하다 (도 2d 참조).The front surface etching 132 is performed until the photoresist pattern 118 is exposed. In this case, the remaining organic layer or the inorganic layer 142 may have a thickness of about 1000 to 3000 kPa (see FIG. 2D). .

다음에, 도 2d에 도시된 바와 같이, 잔류 포토레지스트 물질인 스컴(119) 상부에 형성된 유기물 층 또는 비유기물 층(142)을 식각 마스크로 이용하여 O2 플라즈마를 이용한 식각(134) 공정을 수행함으로써 포토레지즈트 패턴(118)을 제거하여 도 2e에 도시된 바와 같이 이온 주입 공정을 위한 마스크 패턴(144)을 형성한다.Next, as shown in FIG. 2D, an etching process 134 using O 2 plasma is performed using the organic layer or the inorganic layer 142 formed on the scum 119, which is a residual photoresist material, as an etching mask. As a result, the photoresist pattern 118 is removed to form a mask pattern 144 for an ion implantation process as shown in FIG. 2E.

상기 마스크 패턴(144)을 이온 주입 공정용 마스크로 이용하여 상기 형성된 이온 주입 예정 부위(122)에 대한 이온 주입 공정(130)을 수행하여 도 2f에 도시한 바와 같이 이온 주입 영역(124)을 형성한 다음, 도 2g에 도시한 바와 같이 상기 마스크 패턴(144)을 제거하여 게이트 라인(112)을 하나씩 건너 이온 주입 영역(124)이 형성된 반도체 기판(100)을 형성한다.Using the mask pattern 144 as a mask for an ion implantation process, an ion implantation process 130 is performed on the formed ion implantation site 122 to form an ion implantation region 124 as shown in FIG. 2F. Next, as illustrated in FIG. 2G, the mask pattern 144 is removed to form the semiconductor substrate 100 having the ion implantation regions 124 crossing the gate lines 112 one by one.

한편, 도 2에 도시되어 있지는 않지만 본 발명의 경우도 종래 기술에서 언급한 바와 같이 아스펙트 비가 높은 게이트 라인 전면에 대하여 포토레지스트 물질을 매립하는 경우, 포토레지스트 물질이 가지는 점도에 의하여 게이트 라인의 하부까지 포토레지스트막을 균일하게 매립하는 것이 매우 어렵기 때문에, 포토레지스트 막 내부에 보이드가 발생할 수 있는데, 이 경우에도 보이드가 형성된 포토레지스트 막 상부에 유기 물질 또는 비유기 물질이 증착되어 이온 주입용 마스크를 형성하므로 존재하는 보이드가 이온 주입 공정에 영향을 미치지 않는다. On the other hand, although not shown in Figure 2, in the case of the present invention, as described in the prior art, when filling the photoresist material for the entire gate line high aspect ratio, the lower portion of the gate line by the viscosity of the photoresist material Since it is very difficult to evenly fill the photoresist film, voids may occur inside the photoresist film. In this case, organic or inorganic materials are deposited on the photoresist film on which the voids are formed. As a result, the voids present do not affect the ion implantation process.

즉 본 발명의 공정에 따르면 포토레지스트 스컴이 존재하거나 포토레지스트 내부에 보이드가 존재하더라도 후속 이온 주입 공정 시에 이온 가스로부터 반도체 기판을 보호할 수 있을 만큼 충분한 두께를 갖는 이온 주입용 마스크를 형성하게 된다.That is, according to the process of the present invention, even if a photoresist scum or a void is present in the photoresist, an ion implantation mask having a thickness sufficient to protect the semiconductor substrate from ion gas in a subsequent ion implantation process is formed. .

전술한 바와 같이, 본 발명에서는 아스펙트 비가 큰 게이트 라인에 이온 주입 공정을 수행할 때, 형성된 포토레지스트 패턴 전면에 포토레지스트 물질과 식각 선택비 차이가 큰 물질을 증착하여 이온 주입용 마스크 패턴을 형성함으로써, 선폭이 70nm 이하이고 단차가 4000Å 이상인 게이트 라인 간의 깊은 지역에 포토레지스트 물질을 형성할 때 발생하는 보이드 및 잔류 포토레지스트 스컴으로 인하여 이온 주입을 차단하는 마스크로 작용하기가 곤란한 문제점을 효과적으로 해결하였다.As described above, in the present invention, when performing the ion implantation process on the gate line having a large aspect ratio, a material having a large difference in etching selectivity from the photoresist material is deposited on the entire surface of the formed photoresist pattern to form a mask pattern for ion implantation. This effectively solves the problem that it is difficult to act as a mask to block the ion implantation due to the voids and residual photoresist scums generated when the photoresist material is formed in the deep region between the gate lines having a line width of 70 nm or less and a step difference of 4000 GPa or more. .

Claims (8)

(a) 소자분리막이 구비된 반도체 기판 상부에 게이트 라인을 형성하는 단계;(a) forming a gate line on the semiconductor substrate including the device isolation layer; (b) 상기 구조물 전면에 포토레지스트 막을 형성하는 단계;(b) forming a photoresist film on the entire surface of the structure; (c) 상기 포토레지스트막에 대한 포토리소그라피 공정을 수행하여 게이트 라인 사이가 매립된 매립부와 개구부가 교대로 존재하는 포토레지스트 패턴을 형성하는 단계;(c) performing a photolithography process on the photoresist film to form a photoresist pattern in which buried portions and openings alternately interposed between gate lines; (d) 상기 구조물 전면에 유기물 층 또는 비유기물 층을 형성하는 단계;(d) forming an organic layer or an inorganic layer on the front of the structure; (e) 상기 포토레지스트 패턴이 노출될 때까지 상기 유기물 층 또는 비유기물 층을 전면 식각하는 단계;(e) etching the organic layer or the organic layer over the entire surface until the photoresist pattern is exposed; (f) 상기 유기물 층 또는 비유기물 층을 식각 마스크로 이용하여 상기 매립부의 포토레지스트 패턴을 식각하는 단계;(f) etching the buried photoresist pattern using the organic layer or the inorganic layer as an etching mask; (g) 상기 유기물 층 또는 비유기물 층을 이온 주입용 마스크로 사용하여 상기 매립부 저부의 반도체 기판에 이온 주입 공정을 수행하는 단계; 및 (g) performing an ion implantation process on the semiconductor substrate at the bottom of the buried portion using the organic layer or the inorganic layer as an ion implantation mask; And (h) 상기 유기물 층 또는 비유기물 층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.(h) removing the organic layer or the inorganic layer. 제 1 항에 있어서,The method of claim 1, 상기 게이트 라인의 선폭은 70nm 이하이고, 게이트 라인의 높이는 4000Å 이상인 것을 특징으로 하는 반도체 소자 제조방법.The line width of the gate line is 70nm or less, the height of the gate line is a semiconductor device manufacturing method, characterized in that. 제 1 항에 있어서,The method of claim 1, 상기 (c) 단계 이후 및 (d) 단계 전에 150∼400℃ 온도로 베이크 하는 공정을 더 수행하는 것을 특징으로 하는 반도체 소자 제조방법.After the step (c) and before the step (d) is a semiconductor device manufacturing method, characterized in that for performing a further step to bake at a temperature of 150 ~ 400 ℃. 제 1 항에 있어서,The method of claim 1, 상기 유기물 층 또는 비유기물 층을 구성하는 물질은 포토레지스트 물질과 식각 선택비 차이가 큰 물질인 것을 특징으로 하는 반도체 소자 제조방법.The material constituting the organic layer or the inorganic layer is a semiconductor device manufacturing method, characterized in that the material having a large difference in etching selectivity with the photoresist material. 제 4 항에 있어서,The method of claim 4, wherein 상기 유기물 층 또는 비유기물 층을 구성하는 물질은 비정질 탄소(amorphous carbon), SOG (Spin on Glass) 및 PE(Plasma Enhanced)-옥사이드 중에서 선택되는 것을 특징으로 하는 반도체 소자 제조방법.The material constituting the organic layer or the organic layer is a semiconductor device manufacturing method, characterized in that selected from amorphous carbon (Amorphous carbon), Spin on Glass (SOG) and Plasma Enhanced (PE) -oxide. 제 1 항에 있어서,The method of claim 1, 상기 (d) 단계의 유기물 층 또는 비유기물 층은 (c) 단계의 포토레지스트 패턴 최상단으로부터 100∼1500Å 두께로 형성되는 것을 특징으로 하는 반도체 소자 제조방법.The method of manufacturing a semiconductor device, characterized in that the organic layer or the inorganic layer of step (d) is formed to a thickness of 100 ~ 1500Å from the top of the photoresist pattern of step (c). 제 1 항에 있어서,The method of claim 1, 상기 (e) 단계의 전면 식각은 잔류된 유기물 층 또는 비유기물 층이 1000∼3000Å 두께가 되도록 수행되는 것을 특징으로 하는 반도체 소자 제조방법.The front surface etching of the step (e) is a semiconductor device manufacturing method, characterized in that the remaining organic layer or inorganic layer is performed to have a thickness of 1000 ~ 3000Å. 제 1 항에 있어서,The method of claim 1, 상기 (f) 단계는 O2 플라즈마를 이용한 식각 공정인 것을 특징으로 하는 반도체 소자 제조방법.The step (f) is a semiconductor device manufacturing method characterized in that the etching process using O 2 plasma.
KR1020050055741A 2005-06-27 2005-06-27 Preparing method of semiconductor device comprising process for mask pattern of ion implantation KR100733216B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050055741A KR100733216B1 (en) 2005-06-27 2005-06-27 Preparing method of semiconductor device comprising process for mask pattern of ion implantation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050055741A KR100733216B1 (en) 2005-06-27 2005-06-27 Preparing method of semiconductor device comprising process for mask pattern of ion implantation

Publications (3)

Publication Number Publication Date
KR20060136175A KR20060136175A (en) 2007-01-02
KR20070000205A KR20070000205A (en) 2007-01-02
KR100733216B1 true KR100733216B1 (en) 2007-06-27

Family

ID=37868192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050055741A KR100733216B1 (en) 2005-06-27 2005-06-27 Preparing method of semiconductor device comprising process for mask pattern of ion implantation

Country Status (1)

Country Link
KR (1) KR100733216B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003453A (en) * 1995-06-30 1997-01-28 김주용 Formation of ion implantation mask
KR980005886A (en) * 1996-06-28 1998-03-30 김주용 Method for forming a junction region of a semiconductor device
US20040121604A1 (en) 2002-12-18 2004-06-24 Chun-Feng Nieh Method of etching a low-k dielectric layer
KR20050002076A (en) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 Method for fabrication of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003453A (en) * 1995-06-30 1997-01-28 김주용 Formation of ion implantation mask
KR980005886A (en) * 1996-06-28 1998-03-30 김주용 Method for forming a junction region of a semiconductor device
US20040121604A1 (en) 2002-12-18 2004-06-24 Chun-Feng Nieh Method of etching a low-k dielectric layer
KR20050002076A (en) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 Method for fabrication of semiconductor device

Also Published As

Publication number Publication date
KR20070000205A (en) 2007-01-02

Similar Documents

Publication Publication Date Title
TWI251296B (en) Method for fabricating semiconductor device capable of preventing damage by wet cleaning process
US8232210B2 (en) Double patterning process for integrated circuit device manufacturing
KR100811443B1 (en) Method of forming a contact hole in a semiconductor device
KR100739252B1 (en) Method of manufacturing a semiconductor device
US7232727B2 (en) Method for fabricating semiconductor device with recessed channel region
KR100685598B1 (en) Method for fabricating mask pattern used in the ion-implantation process
KR100226736B1 (en) Method of forming a device isolation film of semiconductor device
KR101098062B1 (en) Method of forming a semiconductor device
KR101087877B1 (en) Method of fabricating high integrated semiconductor apparatus and semiconductor apparatus fabricated thereby
KR100733216B1 (en) Preparing method of semiconductor device comprising process for mask pattern of ion implantation
US8383511B2 (en) Method for manufacturing mask
KR20060134596A (en) Method for manufacturing semiconductor device
KR20060136175A (en) Preparing method of semiconductor device comprising process for mask pattern of ion implantation
KR20060122139A (en) Method for fabricating flash memory device
KR20080074486A (en) Method of forming an isolation layer in semiconductor device
KR101096193B1 (en) Method for Fabricating Mask Pattern Used in the Ion-Implantation Process
KR100567062B1 (en) Method for forming align pattern
KR20060099699A (en) Method for fabricating c-halo mask pattern of semiconductor device
KR100764426B1 (en) Preparing method of semiconductor device comprising process for mask pattern of ion implantation
KR101073126B1 (en) Method for fabrication of semiconductor device capable of protecting attack by wet clening
US6716720B2 (en) Method for filling depressions on a semiconductor wafer
KR100460718B1 (en) Method for manufacturing metal insulator metal capacitor
KR100732296B1 (en) Method for forming semiconductor device
CN114038752A (en) High-voltage MOSFET device and manufacturing method thereof
KR100909806B1 (en) Device Separation Method of Semiconductor Devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee