KR100728431B1 - Apparatus for generating pwm signal - Google Patents

Apparatus for generating pwm signal Download PDF

Info

Publication number
KR100728431B1
KR100728431B1 KR1020060092838A KR20060092838A KR100728431B1 KR 100728431 B1 KR100728431 B1 KR 100728431B1 KR 1020060092838 A KR1020060092838 A KR 1020060092838A KR 20060092838 A KR20060092838 A KR 20060092838A KR 100728431 B1 KR100728431 B1 KR 100728431B1
Authority
KR
South Korea
Prior art keywords
signal
terminal
triangle wave
output
pwm signal
Prior art date
Application number
KR1020060092838A
Other languages
Korean (ko)
Inventor
김택수
김현식
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020060092838A priority Critical patent/KR100728431B1/en
Application granted granted Critical
Publication of KR100728431B1 publication Critical patent/KR100728431B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

An apparatus for generating a PWM(Pulse Width Modulation) signal is provided to prevent concentration of power consumption, by separating a phase angle of the PWM signal inputted to each IC(Integrated Circuit). A first triangular wave generation part(110) outputs a first triangular wave by receiving a rectangular wave. A second triangular wave generation part(120) outputs a second triangular wave of the same waveform as the first triangular wave by receiving a DC voltage. A first signal comparison part(130) outputs a high signal when the first triangular wave is higher than a first reference voltage. A signal delay part(140) delays the second triangular wave according to a signal outputted from the first signal comparison part. A second signal comparison part(150) outputs a first PWM(Pulse Width Modulation) signal when the first triangular wave is higher than a second reference voltage. A third signal comparison part(160) outputs a second PWM signal when the delayed second triangular wave is higher than the second reference voltage.

Description

피더블유엠 신호 발생 장치 {Apparatus for generating PWM signal}Feedable UM signal generator {Apparatus for generating PWM signal}

도 1은 종래 PWM 신호 발생 장치의 회로와 파형을 보여주는 도면이다. 1 is a view showing a circuit and a waveform of a conventional PWM signal generator.

도 2는 본 발명의 일 실시예에 따른 PWM 신호 발생 장치의 회로와 파형을 보여주는 도면이다.2 is a view showing a circuit and a waveform of a PWM signal generator according to an embodiment of the present invention.

도 3은 본 발명의 일 실시예에 따른 PWM 신호 발생 장치에서의 파형을 보여주는 도면이다. 3 is a view showing a waveform in the PWM signal generating apparatus according to an embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

110 제1삼각파 발생부 120 제2삼각파 발생부110 First triangle wave generator 120 Second triangle wave generator

130 제1신호비교부 140 신호지연부130 First Signal Comparison Unit 140 Signal Delay Unit

150 제2신호비교부 160 제3신호비교부150 Second Signal Comparison Unit 160 Third Signal Comparison Unit

본 발명은 PWM 신호 발생 장치에 관한 것이다.The present invention relates to a PWM signal generator.

도 1은 종래 PWM 신호 발생 장치의 회로와 파형을 보여주는 도면이다. 1 is a view showing a circuit and a waveform of a conventional PWM signal generator.

종래에는 도 1에서 보는 바와 같이, 구형파의 입력이 있으면 저항(R100) 및 저항(R100)에 병렬로 연결된 커패시터(C100)에 의하여 삼각파가 발생된다. Conventionally, as shown in FIG. 1, when there is a square wave input, a triangular wave is generated by a resistor R100 and a capacitor C100 connected in parallel to the resistor R100.

OP 앰프로 구성된 신호비교부(10)에서는 비반전단자에 삼각파가 입력되고, 반전단자에 기준전압(Ref)이 입력된다. 신호비교부(10)는 삼각파와 기준전압(Ref)을 비교하여 삼각파가 기준전압(Ref)보다 큰 구간에서 하이(High) 신호를 출력한다. 신호비교부(10)에서 출력되는 신호는 PWM(Pulse Width Modulation) 신호로서 IC1과 IC2에 각각 입력된다. 도 1에서 IC1과 IC2는 각각 2채널 출력을 갖는 IC로서, IC1에서 제1채널과 제2채널 출력이 발생되고, IC2에서 제3채널과 제4채널 출력이 발생된다. In the signal comparator 10 composed of an OP amplifier, a triangular wave is input to a non-inverting terminal, and a reference voltage Ref is input to an inverting terminal. The signal comparison unit 10 compares the triangular wave with the reference voltage Ref and outputs a high signal in a section in which the triangular wave is larger than the reference voltage Ref. The signal output from the signal comparator 10 is input to IC1 and IC2 as a pulse width modulation (PWM) signal, respectively. In Fig. 1, IC1 and IC2 each have a two-channel output, where a first channel and a second channel output are generated at IC1, and a third channel and a fourth channel output are generated at IC2.

이처럼 종래 PWM 신호 발생 장치에서는 IC1과 IC2에서 입출력되는 신호의 위상이 동일하기 때문에 도 1의 출력 파형에서 보는 바와 같이, 순간적인 전력량이 많이 소모된다고 하는 문제점이 있다. 이에 따라 IC가 사용되는 응용분야에서 치명적인 고장을 일으킬 수 있는 소지가 많다. 예를 들어, 이러한 IC가 LCD 패널에 사용되는 경우에 저전압에 의한 셧다운(shut down) 현상이 발생할 수 있는 문제점이 있다. As described above, in the conventional PWM signal generator, since the phases of the signals input and output from the IC1 and the IC2 are the same, there is a problem that a large amount of instantaneous power is consumed as shown in the output waveform of FIG. 1. This can lead to fatal failures in applications where ICs are used. For example, when such an IC is used in an LCD panel, there is a problem that a shutdown due to a low voltage may occur.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 각각의 IC에 들어가는 PWM 신호의 위상각을 분리시킴으로써, 전력소모가 집중되는 것을 막 을 수 있는 PWM 신호 발생 장치를 제공하는데 그 목적이 있다. The present invention has been made to solve the above problems, the object of the present invention is to provide a PWM signal generator that can prevent the power consumption is concentrated by separating the phase angle of the PWM signal entering each IC. .

본 발명은 이러한 점을 감안하여 이루어진 것으로서, 구형파를 입력받아서 제1삼각파를 출력하기 위한 제1삼각파 발생부, 직류전압을 입력받아서 상기 제1삼각파와 동일한 파형의 제2삼각파를 출력하기 위한 제2삼각파 발생부, 상기 제1삼각파가 제1기준전압보다 큰 경우에 하이신호를 출력값으로 하는 제1신호비교부, 상기 제1신호비교부에서 출력된 신호에 따라 소정시간만큼 제2삼각파를 지연시키기 위한 신호지연부, 상기 제1삼각파가 제2기준전압보다 큰 경우에 하이신호를 출력값으로 하는 제1 PWM 신호를 출력하는 제2신호비교부, 소정시간만큼 지연된 제2삼각파가 제2기준전압보다 큰 경우에 하이신호를 출력값으로 하는 제2 PWM 신호를 출력하는 제3신호비교부를 포함한다. The present invention has been made in view of this point, and includes a first triangle wave generator for receiving a square wave and outputting a first triangle wave, and a second triangle wave for outputting a second triangle wave having the same waveform as the first triangle wave by receiving a DC voltage. Delaying the second triangle wave by a predetermined time according to the signal output from the triangular wave generator, the first signal comparator that makes the high signal an output value when the first triangle wave is greater than the first reference voltage and the first signal comparator. A signal delay unit configured to output a first PWM signal having a high signal as an output value when the first triangle wave is greater than a second reference voltage, and a second triangle wave delayed by a predetermined time is greater than the second reference voltage. And a third signal comparator for outputting a second PWM signal having the high signal as an output value when large.

상기 제1삼각파 발생부는 한쪽 단자에 구형파가 입력되는 제1저항과, 한쪽 단자는 제1저항에 연결되고 다른쪽 단자는 접지에 연결되는 제1커패시터로 이루어질 수 있다. 이때 상기 제1저항과 제1커패시터의 사이에서 제1삼각파가 출력된다. The first triangle wave generator may include a first resistor in which a square wave is input to one terminal, and a first capacitor connected to the first resistor and one terminal connected to the ground. At this time, a first triangle wave is output between the first resistor and the first capacitor.

상기 신호지연부는 게이트에는 상기 제1신호비교부의 출력신호가 입력되고, 드레인에는 제2삼각파가 입력되고, 소스는 접지에 연결되어 있는 FET로 이루어질 수 있다.The signal delay unit may include an output signal of the first signal comparator to a gate, a second triangle wave to a drain, and a source of FET connected to ground.

이하, 첨부된 도면을 참조해서 본 발명의 실시예를 상세히 설명하면 다음과 같다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. First of all, in adding reference numerals to the components of each drawing, it should be noted that the same reference numerals have the same reference numerals as much as possible even if displayed on different drawings. In describing the present invention, when it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

도 2는 본 발명의 일 실시예에 따른 PWM 신호 발생 장치의 회로와 파형을 보여주는 도면이다. PWM 신호 발생 장치는 제1삼각파 발생부(110), 제2삼각파 발생부(120), 제1신호비교부(130), 신호지연부(140), 제2신호비교부(150), 제3신호비교부(160) 등을 포함하여 이루어진다. 2 is a view showing a circuit and a waveform of a PWM signal generator according to an embodiment of the present invention. The PWM signal generator includes a first triangle wave generator 110, a second triangle wave generator 120, a first signal comparator 130, a signal delay unit 140, a second signal comparator 150, and a third signal generator. It comprises a signal comparison unit 160 and the like.

제1삼각파 발생부(110)는 구형파를 입력받아서 제1삼각파를 출력하는 역할을 한다. 도 2에서 제1삼각파 발생부(110)는 한쪽 단자에 구형파가 입력되는 제1저항(R1)과, 한쪽 단자는 제1저항(R1)에 연결되고 다른쪽 단자는 접지에 연결되는 제1커패시터(C1)로 이루어진다. 이때, 도 2에서 보는 바와 같이, 제1저항(R1)과 제1커패시터(C1)의 사이에서 제1삼각파가 출력된다.The first triangle wave generator 110 receives a square wave and outputs a first triangle wave. In FIG. 2, the first triangle wave generator 110 includes a first resistor R1 having a square wave input to one terminal, and one terminal connected to the first resistor R1 and the other terminal connected to ground. (C1). In this case, as shown in FIG. 2, a first triangle wave is output between the first resistor R1 and the first capacitor C1.

제2삼각파 발생부(120)는 직류전압(VCC)을 입력받아서 제1삼각파와 동일한 파형의 제2삼각파를 출력하는 역할을 한다. 본 발명에서 제1삼각파와 동일한 파형의 제2삼각파를 출력하기 위하여, 시정수를 고려한 수동소자를 포함하여 제2삼각파 발생부(120)를 구성하는 것이 바람직하다. The second triangle wave generator 120 receives a DC voltage VCC and outputs a second triangle wave having the same waveform as the first triangle wave. In order to output the second triangle wave having the same waveform as the first triangle wave in the present invention, it is preferable to configure the second triangle wave generator 120 including the passive element considering the time constant.

도 2의 실시예에서 제2삼각파 발생부(120)는 제1 OP 앰프(122)와, 한쪽 단자에 직류전압이 입력되고 다른쪽 단자는 제1 OP 앰프(122)의 비반전단자에 연결되어 있는 제2저항(R2)과, 제2저항(R2)과 병렬로 연결되어 있으며 한쪽 단자에 직류전압이 입력되고 다른쪽 단자는 제1 OP 앰프(122)의 반전 단자에 연결되어 있는 제3저항(R3)과, 한쪽 단자는 제1 OP 앰프(122)의 비반전 단자에 연결되어 있고 다른쪽 단자는 접지에 연결되어 있는 제4저항(R4)과, 한쪽 단자는 제1 OP 앰프(122)의 비반전 단자에 연결되어 있고 다른쪽 단자는 제1 OP 앰프(122)의 출력단자에 연결되어 있는 제5저항(R5)과, 한쪽 단자는 제1 OP 앰프(122)의 반전 단자에 연결되어 있고 다른쪽 단자는 접지에 연결되어 있는 제2커패시터(C2)로 이루어진다. 이때, 제1 OP 앰프(122)의 비반전 단자와 제2커패시터(C2) 사이에서 제2삼각파가 출력된다. In the embodiment of FIG. 2, the second triangle wave generator 120 has a first OP amplifier 122, a DC voltage is input to one terminal, and the other terminal is connected to a non-inverting terminal of the first OP amplifier 122. A third resistor connected in parallel with the second resistor R2 and the second resistor R2 and having a DC voltage input to one terminal and the other terminal connected to an inverting terminal of the first OP amplifier 122. (R3), one terminal is connected to the non-inverting terminal of the first OP amplifier 122, the other terminal is connected to ground and the fourth resistor (R4), and one terminal is the first OP amplifier 122 The fifth resistor (R5) is connected to the non-inverting terminal of and the other terminal is connected to the output terminal of the first OP amplifier 122, and one terminal is connected to the inverting terminal of the first OP amplifier 122 And the other terminal consists of a second capacitor C2 connected to ground. At this time, a second triangle wave is output between the non-inverting terminal of the first OP amplifier 122 and the second capacitor C2.

제1신호비교부(130)는 제1삼각파와 제1기준전압(Ref1)을 비교하여, 제1삼각파가 제1기준전압(Ref1)보다 큰 경우에 하이신호를 출력한다. 도 2에서 제1신호비교부(130)는 비반전 단자에 제1삼각파가 입력되고, 반전 단자에 제1기준전압(Ref1)이 입력되는 제2 OP 앰프(132)와, 한쪽 단자는 제2 OP 앰프(132)의 출력 단자에 연결되고 다른쪽 단자는 신호지연부(140)에 연결되어 있는 제3커패시터(C3)로 이루어진다.The first signal comparison unit 130 compares the first triangular wave with the first reference voltage Ref1 and outputs a high signal when the first triangular wave is greater than the first reference voltage Ref1. In FIG. 2, the first signal comparator 130 has a second OP amplifier 132 having a first triangle wave input to a non-inverting terminal, a first reference voltage Ref1 being input to an inverting terminal, and one terminal of the first signal comparing unit 130. The third terminal C3 is connected to the output terminal of the OP amplifier 132 and the other terminal is connected to the signal delay unit 140.

신호지연부(140)는 제1신호비교부(130)에서 출력된 신호에 따라 소정시간만큼 제2삼각파를 지연시킨다. 도 2에서 신호지연부(140)는 게이트에는 제1신호비교부(130)의 출력신호가 입력되고, 드레인에는 제2삼각파가 입력되고, 소스는 접지에 연결되어 있는 FET로 이루어진다. The signal delay unit 140 delays the second triangle wave by a predetermined time according to the signal output from the first signal comparator 130. In FIG. 2, the signal delay unit 140 includes an output signal of the first signal comparator 130 at a gate, a second triangle wave at a drain, and a source formed of a FET connected to ground.

도 2에서 보는 바와 같이, 제2 OP 앰프(132)의 출력파형은 구형파이다. 이러한 구형파가 제3커패시터(C3)를 거치면서 도 2에서 보는 바와 같은 끝이 뾰족한 파 형을 갖는 신호로 변하게 된다. 이 신호가 FET의 게이트에 입력되면서 FET를 구동시킨다. 예를 들어, FET의 게이트에 입력되는 신호의 뾰족하게 상승하는 구간에서 FET가 턴온된다. FET가 턴 온 되면 제2삼각파 신호가 제3신호비교부(160)에 입력되지 못하고 리셋되므로, 결국 소정시간 만큼 제2삼각파 신호가 지연되는 결과가 되는 것이다. 도 3에서 신호지연부(140)는 t1'-t1 시간 만큼 제2삼각파를 지연시킨다. 여기서 제1기준전압(Ref1)의 전압레벨을 조정함으로써 제2삼각파를 지연시키는 시간을 조절할 수 있다. As shown in FIG. 2, the output waveform of the second OP amplifier 132 is a square wave. The square wave is changed into a signal having a sharp pointed end as shown in FIG. 2 while passing through the third capacitor C3. This signal is input to the gate of the FET to drive the FET. For example, the FET is turned on in a sharply rising section of the signal input to the gate of the FET. When the FET is turned on, the second triangle wave signal is not input to the third signal comparator 160 and is reset, resulting in a delay of the second triangle wave signal by a predetermined time. In FIG. 3, the signal delay unit 140 delays the second triangle wave by t1′-t1 time. Here, the time for delaying the second triangle wave can be adjusted by adjusting the voltage level of the first reference voltage Ref1.

제2신호비교부(150)는 제1삼각파와 제2기준전압(Ref2)를 비교하여, 제1삼각파가 제2기준전압(Ref2)보다 큰 경우에 하이신호를 출력한다. 제2신호비교부(150)에서 출력된 신호는 제1 PWM 신호로서, IC1에 입력된다. 도 2에서 제2신호비교부(150)는 비반전 단자에 제1삼각파가 입력되고, 반전단자에 제2기준전압(Ref2)이 입력되고, 출력단자에서 제1 PWM 신호를 출력하는 제3 OP 앰프로 이루어진다.The second signal comparison unit 150 compares the first triangle wave with the second reference voltage Ref2 and outputs a high signal when the first triangle wave is greater than the second reference voltage Ref2. The signal output from the second signal comparator 150 is input to IC1 as the first PWM signal. In FIG. 2, in the second signal comparison unit 150, a first triangular wave is input to a non-inverting terminal, a second reference voltage Ref2 is input to an inverting terminal, and a third OP for outputting a first PWM signal at an output terminal. It consists of an amplifier.

제3신호비교부(160)는 신호지연부(140)에 의하여 소정시간만큼 지연된 제2삼각파와 제2기준전압(Ref2)을 비교하여, 제2삼각파가 제2기준전압(Ref2)보다 큰 경우에 하이신호를 출력한다. 제3신호비교부(160)에서 출력된 신호는 제2 PWM 신호로서, IC2에 입력된다. 도 2에서 제3신호비교부(160)는 비반전 단자에 소정 시간만큼 지연된 제2삼각파가 입력되고, 반전단자에 제2기준전압(Ref2)이 입력되고, 출력단자에서 제2 PWM 신호를 출력하는 제4 OP 앰프로 이루어진다. The third signal comparison unit 160 compares the second triangular wave delayed by the signal delay unit 140 by a predetermined time with the second reference voltage Ref2, and when the second triangular wave is greater than the second reference voltage Ref2. Outputs a high signal. The signal output from the third signal comparator 160 is input to IC2 as a second PWM signal. In FIG. 2, the third signal comparator 160 inputs a second triangle wave delayed by a predetermined time to a non-inverting terminal, a second reference voltage Ref2 is input to an inverting terminal, and outputs a second PWM signal at an output terminal. A fourth OP amplifier.

도 2에서 IC1과 IC2는 각각 2채널 출력을 갖는 IC로서, IC1에서 제1채널과 제2채널 출력이 발생되고, IC2에서 제3채널과 제4채널 출력이 발생된다. In Fig. 2, IC1 and IC2 are two-channel output ICs, respectively, in which the first and second channel outputs are generated at IC1, and the third and fourth channel outputs are generated at IC2.

도 3에서 보는 바와 같이, 제1 PWM 신호와 제2 PWM 신호는 위상이 같지 않다. 즉, 제2 PWM 신호가 제1 PWM 신호보다 t1'-t1 만큼 지연된 위상을 갖는다. As shown in FIG. 3, the first PWM signal and the second PWM signal are not in phase. That is, the second PWM signal has a phase delayed by t1'-t1 than the first PWM signal.

이에 따라 IC1에서 출력되는 신호의 위상과 IC2에서 출력되는 신호의 위상이 같지 않다. 즉, 도 2에서 보는 바와 같이 IC1에서 출력되는 제1채널 출력 및 제2채널 출력의 위상과 IC2에서 출력되는 제3채널 출력 및 제4채널의 위상은 서로 다르다. 따라서 도 2의 전력소모량 파형에서 보는 바와 같이, 전력소모가 집중되지 않고, 분산되는 효과가 있는 것이다. Accordingly, the phase of the signal output from IC1 and the signal output from IC2 are not the same. That is, as shown in FIG. 2, the phases of the first channel output and the second channel output output from IC1 and the phases of the third channel output and fourth channel output from IC2 are different from each other. Therefore, as shown in the power consumption waveform of Figure 2, the power consumption is not concentrated, there is an effect that is dispersed.

이상 본 발명을 몇 가지 바람직한 실시예를 사용하여 설명하였으나, 이들 실시예는 예시적인 것이며 한정적인 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 다양한 변화와 수정을 가할 수 있음을 이해할 것이다. While the invention has been described using some preferred embodiments, these embodiments are illustrative and not restrictive. Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the invention and the scope of the rights set forth in the appended claims.

이상에서 설명한 바와 같이, 본 발명에 의하면 각각의 IC에 들어가는 PWM 신호의 위상각을 분리시킴으로써, 전력소모가 집중되는 것을 막고, 전력소모가 분산된다고 하는 효과가 있다. 이에 따라, 많은 양의 전력소모에 따른 IC 소자의 셧다운 현상을 방지하는 효과가 있다. As described above, according to the present invention, by separating the phase angle of the PWM signal entering each IC, the power consumption is prevented from being concentrated, and the power consumption is distributed. Accordingly, there is an effect of preventing the shutdown of the IC device due to a large amount of power consumption.

Claims (7)

구형파를 입력받아서 제1삼각파를 출력하기 위한 제1삼각파 발생부;A first triangle wave generator for receiving a square wave and outputting a first triangle wave; 직류전압을 입력받아서 상기 제1삼각파와 동일한 파형의 제2삼각파를 출력하기 위한 제2삼각파 발생부;A second triangle wave generator for receiving a DC voltage and outputting a second triangle wave having the same waveform as the first triangle wave; 상기 제1삼각파가 제1기준전압보다 큰 경우에 하이신호를 출력값으로 하는 제1신호비교부;A first signal comparing unit configured to set a high signal as an output value when the first triangle wave is larger than a first reference voltage; 상기 제1신호비교부에서 출력된 신호에 따라 소정시간만큼 제2삼각파를 지연시키기 위한 신호지연부;A signal delay unit for delaying the second triangle wave by a predetermined time according to the signal output from the first signal comparator; 상기 제1삼각파가 제2기준전압보다 큰 경우에 하이신호를 출력값으로 하는 제1 PWM 신호를 출력하는 제2신호비교부;A second signal comparator for outputting a first PWM signal having a high signal as an output value when the first triangle wave is greater than a second reference voltage; 소정시간만큼 지연된 제2삼각파가 제2기준전압보다 큰 경우에 하이신호를 출력값으로 하는 제2 PWM 신호를 출력하는 제3신호비교부A third signal comparison unit outputting a second PWM signal having a high signal as an output value when the second triangle wave delayed by a predetermined time is greater than the second reference voltage; 를 포함하는 PWM 신호 발생 장치.PWM signal generating device comprising a. 제1항에 있어서,The method of claim 1, 상기 제1삼각파 발생부는 한쪽 단자에 구형파가 입력되는 제1저항과, 한쪽 단자는 제1저항에 연결되고 다른쪽 단자는 접지에 연결되는 제1커패시터로 이루어지고, 상기 제1저항과 제1커패시터의 사이에서 제1삼각파가 출력되는 것인 PWM 신호 발생 장치.The first triangle wave generator comprises a first resistor in which a square wave is input to one terminal, and one terminal is connected to the first resistor and the other terminal is connected to ground, and the first resistor and the first capacitor are PWM signal generator that the first triangle wave is output between. 제1항에 있어서, 상기 제2삼각파 발생부는 The method of claim 1, wherein the second triangle wave generator 제1 OP 앰프와, The first op amp, 한쪽 단자에 직류전압이 입력되고 다른쪽 단자는 상기 제1 OP 앰프의 비반전단자에 연결되어 있는 제2저항과, A second resistor connected to a non-inverting terminal of the first op amp, wherein a DC voltage is input to one terminal and the other terminal; 상기 제2저항과 병렬로 연결되어 있으며 한쪽 단자에 직류전압이 입력되고 다른쪽 단자는 상기 제1 OP 앰프의 반전 단자에 연결되어 있는 제3저항과, A third resistor connected in parallel with the second resistor and having a DC voltage input to one terminal and the other terminal connected to an inverting terminal of the first OP amplifier; 한쪽 단자는 상기 제1 OP 앰프의 비반전 단자에 연결되어 있고 다른쪽 단자는 접지에 연결되어 있는 제4저항과,One terminal is connected to the non-inverting terminal of the first op amp, and the other terminal is connected to the fourth resistor; 한쪽 단자는 상기 제1 OP 앰프의 비반전 단자에 연결되어 있고 다른쪽 단자는 상기 제1 OP 앰프의 출력단자에 연결되어 있는 제5저항과,One terminal is connected to a non-inverting terminal of the first OP amplifier, and the other terminal is connected to an output terminal of the first OP amplifier; 한쪽 단자는 상기 제1 OP 앰프의 반전 단자에 연결되어 있고 다른쪽 단자는 접지에 연결되어 있는 제2커패시터로 이루어지고,One terminal is connected to the inverting terminal of the first OP amplifier and the other terminal is composed of a second capacitor connected to the ground, 상기 제1 OP 앰프의 비반전 단자와 제2커패시터 사이에서 제2삼각파가 출력되는 것인 PWM 신호 발생 장치.And a second triangle wave is output between the non-inverting terminal of the first op amp and the second capacitor. 제1항에 있어서,The method of claim 1, 상기 제1신호비교부는 비반전 단자에 제1삼각파가 입력되고, 반전 단자에 제1기준전압이 입력되는 제2 OP 앰프와, 한쪽 단자는 제2 OP 앰프의 출력 단자에 연결되고 다른쪽 단자는 신호지연부에 연결되어 있는 제3커패시터로 이루어진 것인 PWM 신호 발생 장치.The first signal comparison unit includes a second OP amplifier in which a first triangle wave is input to a non-inverting terminal, a first reference voltage is input to an inverting terminal, and one terminal is connected to an output terminal of a second OP amplifier, and the other terminal is PWM signal generating device consisting of a third capacitor connected to the signal delay unit. 제1항에 있어서,The method of claim 1, 상기 신호지연부는 게이트에는 상기 제1신호비교부의 출력신호가 입력되고, 드레인에는 제2삼각파가 입력되고, 소스는 접지에 연결되어 있는 FET로 이루어지는 것인 PWM 신호 발생 장치.The signal delay unit is a PWM signal generator, the output signal of the first signal comparator portion is input to the gate, the second triangle wave is input to the drain, the source is a PWM signal generator comprising a FET connected to the ground. 제1항에 있어서, The method of claim 1, 상기 제2신호비교부는 비반전 단자에 제1삼각파가 입력되고, 반전단자에 제2기준전압이 입력되고, 출력단자에서 제1 PWM 신호를 출력하는 제3 OP 앰프로 이루어지는 것인 PWM 신호 발생 장치.The second signal comparison unit is a PWM signal generating device comprising a third OP amplifier for inputting a first triangular wave to a non-inverting terminal, a second reference voltage to an inverting terminal, and outputting a first PWM signal at an output terminal. . 제1항에 있어서, The method of claim 1, 상기 제3신호비교부는 비반전 단자에 소정 시간만큼 지연된 제2삼각파가 입력되고, 반전단자에 제2기준전압이 입력되고, 출력단자에서 제2 PWM 신호를 출력하는 제4 OP 앰프로 이루어지는 것인 PWM 신호 발생 장치.The third signal comparator comprises a fourth OP amplifier for inputting a second triangle wave delayed by a predetermined time to a non-inverting terminal, a second reference voltage being input to an inverting terminal, and outputting a second PWM signal at an output terminal. PWM signal generator.
KR1020060092838A 2006-09-25 2006-09-25 Apparatus for generating pwm signal KR100728431B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060092838A KR100728431B1 (en) 2006-09-25 2006-09-25 Apparatus for generating pwm signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060092838A KR100728431B1 (en) 2006-09-25 2006-09-25 Apparatus for generating pwm signal

Publications (1)

Publication Number Publication Date
KR100728431B1 true KR100728431B1 (en) 2007-06-13

Family

ID=38359448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060092838A KR100728431B1 (en) 2006-09-25 2006-09-25 Apparatus for generating pwm signal

Country Status (1)

Country Link
KR (1) KR100728431B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315842A (en) * 2011-04-22 2012-01-11 北京科诺伟业科技有限公司 Single-pole SPWM (Sine Pulse Width Modulation) method and single-pole SPWM circuit
KR101888079B1 (en) * 2017-03-24 2018-08-13 주식회사 이오테크닉스 Triangle wave phase controlling circuit and PWM driver comprising thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160694A (en) * 1991-12-06 1993-06-25 Sony Corp Variable delay device for clock pulse
KR19990072872A (en) * 1998-02-25 1999-09-27 클라크 3세 존 엠. Pulse Width Modulator with Automatic Gain Control, Over-Voltage Modulator and Limiter
KR20030033317A (en) * 2001-10-20 2003-05-01 삼성전자주식회사 Display device
KR20060049602A (en) * 2004-06-16 2006-05-19 가부시키가이샤 리코 Dc-dc converting method and apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160694A (en) * 1991-12-06 1993-06-25 Sony Corp Variable delay device for clock pulse
KR19990072872A (en) * 1998-02-25 1999-09-27 클라크 3세 존 엠. Pulse Width Modulator with Automatic Gain Control, Over-Voltage Modulator and Limiter
KR20030033317A (en) * 2001-10-20 2003-05-01 삼성전자주식회사 Display device
KR20060049602A (en) * 2004-06-16 2006-05-19 가부시키가이샤 리코 Dc-dc converting method and apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315842A (en) * 2011-04-22 2012-01-11 北京科诺伟业科技有限公司 Single-pole SPWM (Sine Pulse Width Modulation) method and single-pole SPWM circuit
KR101888079B1 (en) * 2017-03-24 2018-08-13 주식회사 이오테크닉스 Triangle wave phase controlling circuit and PWM driver comprising thereof

Similar Documents

Publication Publication Date Title
TWI643436B (en) Switching regulator and electronic apparatus
US7859324B2 (en) Power supply unit
US10141840B2 (en) Feedback control circuit and power management module shortening feedback response time
US6664834B2 (en) Method for automatic duty cycle control using adaptive body bias control
US9024660B2 (en) Driving circuit with zero current shutdown and a driving method thereof
US20110080198A1 (en) Charge pump circuit, and method of controlling charge pump circuit
TWI647557B (en) Load switching controller and method
KR20100098331A (en) Class-d amplifier
US20070064953A1 (en) Speaker protection circuit
KR100728431B1 (en) Apparatus for generating pwm signal
KR20190039868A (en) Switching regulator
JP2007043554A (en) Emi countermeasure method and circuit of electronic circuit device
US7885361B2 (en) Method and apparatus for 0/180 degree phase detector
TWI473401B (en) Charge pump circuit
KR100270792B1 (en) Variable delay device
US11184015B2 (en) Reference signals generated using internal loads
KR101071888B1 (en) regulation circuit for switching current limit level
JP2009111722A (en) Oscillation control apparatus and oscillator
CN111030598A (en) Crystal oscillator circuit with oscillation amplitude limiting function
JP2006238315A (en) Method of measures and circuit against emi for electronic circuit device
KR100283905B1 (en) Voltage level shift circuit
US11431248B2 (en) Hysteresis voltage detection circuit
US7898350B2 (en) Frequency stabilizing device of an oscillator
KR100289398B1 (en) Address transition detection sum circuit
KR100462015B1 (en) Power Transient Reduction Circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee