KR100725260B1 - 영상 복호기 검증을 위한 시스템 보드와의 인터페이스 장치 - Google Patents

영상 복호기 검증을 위한 시스템 보드와의 인터페이스 장치 Download PDF

Info

Publication number
KR100725260B1
KR100725260B1 KR1020060049205A KR20060049205A KR100725260B1 KR 100725260 B1 KR100725260 B1 KR 100725260B1 KR 1020060049205 A KR1020060049205 A KR 1020060049205A KR 20060049205 A KR20060049205 A KR 20060049205A KR 100725260 B1 KR100725260 B1 KR 100725260B1
Authority
KR
South Korea
Prior art keywords
signal
image
system board
video
interface
Prior art date
Application number
KR1020060049205A
Other languages
English (en)
Inventor
신경선
조한진
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Application granted granted Critical
Publication of KR100725260B1 publication Critical patent/KR100725260B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 영상 복호기 검증을 위한 시스템 보드와의 인터페이스 장치에 관한 것으로,
본 발명에 따른 장치는 시스템 보드의 동작 주파수와 동일한 동작 주파수를 공급하는 제1 클록 공급 부와, 영상 복호기의 동작 주파수와 동일한 동작 주파수를 공급하는 제2 클록 공급 부와, 상기 시스템 보드에서 상기 영상 복호기를 제어하는 글로벌 신호를 상기 영상 복호기로 전달하는 글로벌 인터페이스와, 부호화된 영상 신호를 상기 제1 클록 공급 부가 공급하는 제1 클록에 동기 시켜 상기 시스템 보드로부터 전달받고 상기 제2 클록 공급 부가 공급하는 제2 클록에 동기 시켜 상기 영상 복호기로 전달하는 입력 영상 인터페이스와, 복호화된 영상 신호를 상기 제2 클록 공급 부가 공급하는 제2 클록에 동기 시켜 상기 영상 복호기로부터 전달받고 상기 제1 클록 공급 부가 공급하는 제1 클록에 동기 시켜 상기 시스템 보드로 전달하는 출력 영상 인터페이스를 포함한다.
상술한 구성을 통해 영상 복호기에 비해 빠른 동작 주파수를 갖는 시스템 보드에서도 성능의 저하 없이 영상 복호기의 동작을 검증할 수 있다.
영상 복호기 검증, 인터페이스, SoC

Description

영상 복호기 검증을 위한 시스템 보드와의 인터페이스 장치{Interface apparatus with system board for inspection of image decoder}
도 1은 본 발명의 일 실시 예에 따른 인터페이스 장치가 적용될 시스템 보드와 영상 복호기를 나타낸 블록 구성도,
도 2는 도 1의 인터페이스 장치에 포함된 글로벌 인터페이스를 구체적으로 나타낸 블록 구성도,
도 3은 도 1의 인터페이스 장치에 포함된 입력 영상 인터페이스를 구체적으로 나타낸 블록 구성도,
도 4는 도 1의 인터페이스 장치에 포함된 출력 영상 인터페이스를 구체적으로 나타낸 블록 구성도.
<도면의 주요 부분에 대한 부호의 설명〉
10: 본 발명의 인터페이스 장치에 연결될 시스템 보드,
20: 본 발명의 인터페이스 장치,
22: 제1 클록 공급 부, 24: 제2 클록 공급 부,
30: 본 발명의 인터페이스 장치에 연결될 영상 복호기,
32: 풀(Full) 신호를 전송하는 통신선로,
100: 글로벌 인터페이스, 110: 레지스터,
120: 버스방향전환기,
130: 호스트 인터페이스 신호를 전송하는 통신선로,
200: 입력 영상 인터페이스,
210: 입력 영상 버퍼, 220: 입력 영상 전달 부,
230: 기록 완료 신호를 전송하는 통신선로,
240: 판독 완료 신호를 전송하는 통신선로,
300: 출력 영상 인터페이스, 310: 출력 영상 버퍼,
320: 출력 영상 전달 부,
330: 기록 완료 신호를 전송하는 통신선로.
본 발명은 영상 복호기 검증을 위한 시스템 보드와의 인터페이스 장치에 관한 것으로, 더욱 상세하게는 시스템 보드의 동작 속도를 저하하지 않고 영상 복호기의 성능을 효율적으로 검증할 수 있도록 시스템 보드와 영상 복호기를 연결하는 인터페이스 장치에 관한 것이다.
멀티미디어 기술 및 반도체 기술의 발전으로 고압축, 고성능의 영상 알고리즘을 IP(Intellectual Property) 모듈화 또는 SoC(System on a Chip) 화하는 추세이며, MPEG-4 또는 H.264 등의 알고리즘을 기반으로 하는 영상 복호기 IP 모듈들의 개발이 활발하게 진행중이다. 상기 영상 복호기 IP 모듈은 MPEG-4 또는 H.264를 기반으로 부호화된 영상 데이터를 복호화하여 비디오 신호로 출력할 수 있는 데이터로 변환하는 역할을 한다. 따라서, 상기 영상 복호기 IP 모듈의 성능 검증을 위해서는 SoC 형태로 제작하기 전에 프로그램 가능 논리 소자인 FPGA(Field-Programmable Gate Array) 기반의 보드 레벨에서 에뮬레이션 검증을 수행한다. 상기 FPGA는 이미 설계된 하드웨어를 반도체로 생산하기 직전 최종적으로 하드웨어의 동작 및 성능을 검증하기 위해 제작하는 중간 개발 물 형태의 집적 회로로서 시험이나 사용하는 과정에서 세부 설계를 완성하고 수정하는 용도로 사용되며, 조기에 시장 점유를 해야 하는 품목의 경우 빠른 설계 시간 면에서 유리하여 많이 활용되고 있다.
상기의 에뮬레이션 검증을 위하여 검증 대상이 되는 상기 영상 복호기 IP 모듈이 탑재된 영상 복호기를 제어하는 시스템이 필요하며, 주로 디버깅 및 에뮬레이션에 중점을 둔 낮은 동작 주파수의 시스템 보드 또는 응용개발을 고려한 실시간 동작 주파수의 시스템 보드를 사용하게 된다.
그러나 상기 영상 복호기 IP 모듈의 성능 검증을 위해서는 많은 양의 영상 데이터를 필요로 하기 때문에, 시스템 보드의 동작 주파수를 높게 할 필요가 있으며, 높은 동작 주파수의 시스템 보드를 적용할 경우 영상 복호기 제어를 위한 입출력 신호를 정확하게 제어할 수 없게 되어, 결과적으로 영상 복호기의 속도에 맞게 시스템 버스 속도를 낮추거나 영상 복호기의 동작을 기다려야하는 등의 시스템 보드의 성능 저하를 감수해야 하는 문제점이 있다.
상술한 문제점을 해결하기 위하여, 본 발명의 인터페이스 장치는 서로 다른 동작 주파수를 갖는 두 개의 클록을 사용하여 시스템 보드와 영상 복호기를 연결함으로써 영상 복호기에 비해 상대적으로 빠른 동작 주파수를 갖는 시스템 보드의 성능 저하 없이 영상 복호기의 동작을 검증할 수 있는 영상 복호기 검증을 위한 인터페이스 장치를 공급하는 것을 목적으로 한다.
전술한 목적을 달성하기 위하여 본 발명의 시스템 프로세서를 갖는 시스템 보드와 영상 복호기를 연결하는 인터페이스 장치는 상기 시스템 보드의 동작 주파수와 동일한 동작 주파수를 공급하는 제1 클록 공급 부와, 상기 영상 복호기의 동작 주파수와 동일한 동작 주파수를 공급하는 제2 클록 공급 부와, 상기 시스템 보드에서 상기 영상 복호기를 제어하는 글로벌 신호를 상기 영상 복호기로 전달하는 글로벌 인터페이스와, 부호화된 영상 신호를 상기 제1 클록 공급 부가 공급하는 제1 클록에 동기 시켜 상기 시스템 보드로부터 전달받고 상기 제2 클록 공급 부가 공급하는 제2 클록에 동기 시켜 상기 영상 복호기로 전달하는 입력 영상 인터페이스와, 복호화된 영상 신호를 상기 제2 클록 공급 부가 공급하는 제2 클록에 동기 시켜 상기 영상 복호기로부터 전달받고 상기 제1 클록 공급 부가 공급하는 제1 클록에 동기 시켜 상기 시스템 보드로 전달하는 출력 영상 인터페이스를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 인터페이스 장치(20)에 시스템 보드(10)와 영상 복호기(30)를 연결한 모습을 나타낸 블록 구성도이다.
도 1을 참조하면, 상기 시스템 보드(10)는 통상의 시스템 프로세서, 메모리 및 주변장치를 구비하고 있으며, MPEG-4(Moving Picture Experts Group 4) 또는 H.264 표준 규격에 따라 부호화된 영상 신호를 상기 인터페이스 장치(20)를 통해 영상 복호기(30)로 전달한다.
또한, 상기 영상 복호기(30)는 상기 인터페이스 장치(20)로부터 상기 부호화된 영상 신호를 전달받아 복호화하여 상기 인터페이스 장치(20)로 되돌려 준다. 상기 영상 복호기(30)는 상기 MPEG-4 또는 H.264 표준 규격에 따라 복호화 동작을 수행하는 영상 복호기용 IP 모듈(미 도시됨)을 포함하거나, SoC 형태(미 도시됨)를 가질 수 있다. 상기 MPEG-4 또는 H.264 표준 규격에 따라 부호화되어 상기 영상 복호기(30)로 입력되는 신호를 부호화된 영상 신호라고 하고, 상기 영상 복호기(30)에 의해 복호화되어 상기 인터페이스 장치(20)를 거쳐 상기 시스템 보드(10)로 전달되는 신호를 복호화된 영상 신호라고 한다.
한편, 상기 인터페이스 장치(20)는 크게 글로벌 인터페이스(100), 입력 영상 인터페이스(200) 및 출력 영상 인터페이스(300)의 세 가지 인터페이스를 포함하며, 상기 시스템 보드(10)의 동작 주파수와 동일한 동작 주파수를 공급하는 제1 클록 공급 부(22)와 상기 영상 복호기(30)의 동작 주파수와 동일한 동작 주파수를 공급 하는 제2 클록 공급 부(24)를 포함한다.
상기 각 인터페이스에 대해서 간략히 살펴 보면, 먼저 상기 글로벌 인터페이스(100)는 상기 시스템 보드(10)에서 전달받은 상기 영상 복호기(30)에 대한 글로벌 신호 또는 호스트 인터페이스 신호를 송/수신한다.
상기 입력 영상 인터페이스(200)는 상기 시스템 보드(10)로부터 부호화된 영상 신호를 수신하여 이를 상기 영상 복호기(30)로 전달하는 역할을 수행하는데, 상기 시스템 보드(10)와 영상 복호기(30)의 동작 주파수에 차이가 있으므로, 서로 다른 동작 주파수에서 동작하는 것을 특징으로 하는 버퍼(미 도시됨)를 포함한다. 상기 버퍼는 고속의 주파수에서 동작하는 시스템 보드(10)에 동기 되어 상기 부호화된 영상 신호를 전달받아 임시 저장하고, 이를 저속의 주파수에서 동작하는 영상 복호기(30)에 전달함으로써 상기 시스템 보드(10)가 본래의 동작 주파수에서 동작할 수 있도록 한다. 상기 버퍼의 역할을 위해 도 3에 도시된 입력 영상 버퍼(210)를 포함하며 구체적인 동작에 대해서는 후술할 것이다.
또한, 상기 출력 영상 인터페이스(300)는 상기 영상 복호기(30)에서 복호화된 영상 신호를 수신하여 이를 상기 시스템 보드(10)로 출력하는 역할을 수행하는데, 상기 시스템 보드(10)의 성능 저하가 일어나지 않도록 중간에서 완충 역할을 수행하는 버퍼를 포함하는 점은 상기 입력 영상 인터페이스(200)와 유사하다.
또한, 상기 제1 클록 공급 부(22)는 상기 시스템 보드(10)의 동작 주파수와 동일한 클록을 상기 인터페이스 장치(20)에 공급하여 글로벌 인터페이스(100) 내에 포함된 레지스터(110), 입력 영상 인터페이스(200)에 포함된 입력 영상 버퍼(210) 및 출력 영상 인터페이스(300)에 포함된 출력 영상 버퍼(310)가 각각 제1 클록에 동기 되도록 한다. 한편, 상기 제1 클록 공급 부(22)는 시스템 보드(10)에서 발생한 제1 클록을 공급받아 전달하거나, 자체적으로 제1 클록을 발생하여 전달할 수 있다. 이는 시스템 보드(10)의 클록만을 공급받아 전달하는 구성이 더 간단하지만, 시스템 보드(10)에서 시스템 버스의 클록 신호를 제공하지 않을 경우를 대비하여 시스템 보드(10)의 클록과 동일한 클록을 제1클록 공급 부에서 자체 발생하도록 한다.
마찬가지로, 상기 제2 클록 공급 부(24)는 상기 영상 복호기(30)의 동작 주파수와 동일한 클록을 상기 인터페이스 장치(20)에 공급하여 입력 영상 인터페이스(200)에 포함된 입력 영상 버퍼(210) 및 출력 영상 인터페이스(300)에 포함된 출력 영상 버퍼(310)가 각각 제2 클록에 동기 되도록 한다. 또한, 상기 제2 클록 공급 부(24)는 영상 복호기(30)에서 발생한 제2 클록을 공급받아 전달하거나, 자체적으로 제2 클록을 발생하여 전달할 수 있다.
정리하면, 상기 영상 복호기(30)에 탑재된 영상 복호기 IP 모듈 또는 SoC 형태의 영상 복호기를 검증하기 위하여 상기 시스템 보드(10)는 시스템 버스를 통하여 글로벌 신호와 부호화된 영상 신호를 전달하며, 상기 영상 복호기(30)에서 주기적으로 출력되는 복호화된 영상 신호를 읽어들인다. 이때, 상기 시스템 보드(10)의 성능 저하가 일어나지 않도록 상기 시스템 보드(10)의 동작 주파수와 영상 복호기(30)의 동작 주파수에서 동작 가능한 버퍼를 포함한 인터페이스 장치(20)를 통해 상기 시스템 보드(10)의 동작 속도가 본래 속도대로 유지되도록 한다.
도 2는 상기 인터페이스 장치(20)에 포함된 글로벌 인터페이스(100)를 구체적으로 나타낸 블록 구성도이다.
도 2를 참조하면, 상기 글로벌 인터페이스(100)는 레지스터(110)와 버스방향전환기(120)를 포함한다.
상기 시스템 보드(10)는 칩 셀렉터 핀(nCS), 기록 허용 핀(nWE), 판독 허용 핀(nRD)등을 포함하며, 상기 핀들은 시스템 버스에 대해 각각 칩 선택 신호, 버스 기록 신호, 버스 판독 신호를 출력한다. 상기와 같은 구성을 통해 시스템 보드(10)는 상기 영상 복호기(30)의 제어를 위해 글로벌 신호와 호스트 인터페이스 신호를 전달하는데, 각 신호는 접근하고자 하는 영상 복호기(30) 내의 어드레스와 전달대상이 되는 데이터를 포함한다.
상기 글로벌 신호는 상기 영상 복호기(30)를 리셋하는 리셋 신호, 영상 복호기(30)의 모드를 정하는 모드 셋팅 신호등을 포함하며, 상기 레지스터(110)를 거쳐서 상기 신호가 전달된다. 상기 레지스터(110)는 영상 복호기(30)에 대해 글로벌 신호를 전달하기 위하여 시스템 보드(10)에서 할당받은 주소로 상기 영상 복호기(30)에 접근하고, 전달하고자 하는 데이터를 영상 복호기(30)에 전달하며, 상기 제1 클록 발생 부가 공급하는 제1 클록에 의해 시스템 보드(10)의 동작 주파수와 동기화된다.
한편, 상기 시스템 보드(10)에서 상기 글로벌 인터페이스(100)를 거쳐 영상 복호기(30)로 전달되는 신호 중 상기 레지스터(110)를 거치지 않고 상기 시스템 보 드에서 상기 영상 복호기를 직접 제어하기 위해 전달되는 호스트 인터페이스 신호가 있다. 상기 호스트 인터페이스 신호는 상기 시스템 보드(10)에서 영상 복호기(30)에 동작 명령(실행, 정지, 재생 등등)을 하거나, 복호화하기 전에 상기 영상 복호기(30)에 필요한 정보 등을 기록하는 신호와, 반대로 복호화 동작 중 영상 복호기(30)의 내부 상태 레지스터를 판독하는 신호를 포함한다. 이때, 영상 복호기(30)에서 판독 또는 기록의 대상이 되는 어드레스 및 데이터는 시스템 버스와 같은 통신 선로(130)를 통해 직접 전달된다.
한편, 상기 호스트 인터페이스 신호의 데이터를 전달하는 상기 버스방향 전환기(120)는 기록 또는 판독시에 데이터 흐름의 방향을 설정하는 버퍼이다. 상기 시스템 버스는 시스템 보드 내의 시스템 메모리 또는 주변장치들과 같은 다른 자원들과 공유되기 때문에 데이터 기록 또는 판독에 따른 방향전환기를 구성한다. 즉, 상기 시스템 보드(10)가 영상 복호기(30)에 데이터를 기록하는 동작을 수행하는 경우와 영상 복호기(30)로부터 데이터를 판독하는 동작에 따라 상기 버스방향전환기(120)를 통해 데이터 흐름의 방향을 전환한다.
상기 글로벌 신호 및 호스트 인터페이스 신호는 영상 복호기(30)의 동작 초기에만 발생하는 신호로서 시스템 보드 입장에서 데이터 전달로 인한 대기 또는 성능 저하는 전혀 없으므로, 상기 레지스터(110)는 시스템 보드(10)의 속도에만 동기 시키도록 상기 제1 클록만을 공급받아 이를 기준으로 동작한다. 또한, 레지스터(110)를 거치지 않는 호스트 인터페이스 신호는 시스템 버스의 속도에 따라 동작하며 별도의 클록을 공급하지 않는다.
도 3은 상기 인터페이스 장치(20)에 포함된 입력 영상 인터페이스(200)를 구체적으로 나타낸 블록 구성도이다.
도 3을 참조하면, 상기 입력 영상 인터페이스(200)는 입력 영상 버퍼(210)와 입력 영상 전달 부(220)를 포함한다.
상기 입력 영상 버퍼(210)는 상기 시스템 보드(10)로부터 블록 단위의 부호화된 영상 신호를 상기 시스템 보드(10)의 주파수와 동기화시키는 상기 제1 클록에 맞춰 전달받고 저장한다. 이를 위해 상기 입력 영상 버퍼(210)는 상기 제1 클록 공급 부(22)로부터 제1 클록을 공급받으며 상기 시스템 보드(10)는 상기 입력 영상 버퍼(210)에 대해 블록 단위의 부호화된 영상 신호를 전달하며 그 전달 시점은 상기 입력 영상 버퍼(210)가 판독 완료 신호에 의한 인터럽트를 요청하는 시점이며, 이에 대해서는 후술하기로 한다.
한편, 상기 시스템 보드(10)로부터 선정된 양의 부호화된 영상 신호를 모두 전달받아 상기 입력 영상 버퍼(210)에 저장하면, 즉 전달되는 부호화된 영상 신호의 마지막 데이터가 상기 입력 영상 버퍼(210)에 저장되면 기록 완료 신호가 자동 생성되며, 이는 상기 입력 영상 전달 부(220)로 전달된다. 이때, 상기 기록 완료 신호의 전달을 위해 상기 시스템 보드(10)에서 입력 영상 전달 부(220)로 향하는 별도의 통신 선로(230)를 포함할 수 있다.
상기 기록 완료 신호를 수신한 상기 입력 영상 전달 부(220)는 이를 시작 신호로 인식하고, 상기 입력 영상 버퍼(210)를 순차적으로 판독하여 상기 입력 영상 버퍼(210)에 저장되어 있는 상기 부호화된 영상 신호를 상기 영상 복호기(30)에 전달한다. 이때, 상기 영상 복호기(30)의 주파수와 동기화시키는 제2 클록의 신호에 맞춰 상기 입력 영상 버퍼(210)에 저장된 부호화된 영상 신호를 판독하며, 이를 위해 입력 영상 버퍼(210)는 상기 제2 클록 공급 부(24)로부터 제2 클록을 공급받는다.
따라서, 상기의 동작을 구현하기 위하여 상기 입력 영상 버퍼(210)는 시스템 보드(10)에서 할당받은 주소로 접근되며 상기 제1 클록 공급 부(22)로부터 공급받은 제1 클록에 의해 동기 되어 상기 부호화된 영상 신호의 기록 동작이 가능하고, 동시에 상기 제2 클록 공급 부(24)로부터 공급받은 제2 클록에 의해 동기 되어 상기 기록된 부호화된 영상 신호의 판독 동작이 가능한 양 방향 포트를 갖는 램(RAM)과 같은 저장장치로 구현됨이 바람직하다.
한편, 상기 입력 영상 전달 부(220)는 상기 입력 영상 버퍼(210)에 기록된 부호화된 영상 신호를 순차적으로 판독하고, 상기 판독한 데이터를 상기 영상 복호기(30)에 적합한 형태의 부호화된 영상 신호로 변환한다. 예를 들면, 직렬 스트림 형태나 바이트(byte) 또는 워드(word)단위의 병렬 스트림 형태로 변환해서 상기 영상 복호기(30)로 전달한다.
상기 입력 영상 전달 부(220)가 상기 판독과정을 완료하면 상기 시스템 보드(10)로 판독 완료 신호를 보낸다. 이때, 상기 판독 완료 신호의 전달을 위해 상기 입력 영상 전달 부(220)에서 시스템 보드(10)로 향하는 별도의 통신 선로(240) 를 포함할 수 있다.
상기 판독 완료 신호는 시스템 보드(10)에 입력 영상 버퍼(210)가 비었음을 알려주는 인터럽트 신호로 사용되며, 상기 시스템 보드(10)는 상기 판독 완료에 의한 인터럽트 신호가 입력되었을 때에만 상기 부호화된 영상 신호를 상기 입력 영상 버퍼(210)로 입력시킨다.
한편, 상기 영상 복호기(30)는 부호화된 영상 신호가 선정된 양을 모두 저장한 경우, 바람직하게는 복호기 내부의 저장 용량을 전부 차지한 경우 풀(Full) 신호(32)를 상기 입력 영상 전달 부(220)에 전달하는데, 상기 풀 신호(32)가 전달되면 상기 입력 영상 전달 부(220)는 상기 입력 영상 버퍼(210)로부터 데이터를 판독하는 동작 및 상기 영상 복호기(30)에 적합한 형태의 부호화된 영상 신호로 변환하는 동작을 정지한다. 이때, 상기 풀 신호(32)의 전달을 위해 상기 영상 복호기(30)에서 입력 영상 전달 부(220)로 향하는 별도의 통신 선로(32)를 포함할 수 있다.
상기 풀 신호(32)에 의해 상기 판독 동작이 정지되므로 상기 입력 영상 버퍼(210)에 저장된 블록 단위의 부호화된 영상 신호를 판독할 수 없고, 따라서 상기 판독 완료 신호를 시스템 보드(10)에 전달할 수 없다. 상기 시스템 보드(10)는 앞서 설명한 바와 같이 판독 완료 신호에 의한 인터럽트 신호가 전달되기 전에는 상기 부호화된 영상 신호를 입력 영상 버퍼(210)에 전달하지 않으므로 대기 상태에 있게 된다.
상기 영상 복호기(30)가 풀 신호(32)를 해제하면 원래 동작을 계속 수행하게 되므로, 상기 입력 영상 전달 부(220)는 부호화된 영상 신호의 판독 동작을 계속 수행하고, 판독이 완료되면 판독 완료 신호를 시스템 보드(10)에 전달하여 부호화된 영상 신호를 상기 입력 영상 버퍼(210)에 기록하도록 한다.
도 4는 상기 인터페이스 장치(20)에 포함된 출력 영상 인터페이스(300)를 구체적으로 나타낸 블록 구성도이다.
도 4를 참조하면, 상기 출력 영상 인터페이스(300)는 출력 영상 버퍼(310)와 출력 영상 전달 부(320)를 포함한다.
상기 영상 복호기(30)는 복호화 동작 수행 결과 도시된 바와 같이 RGB(red-green-blue) 또는 YUV(휘도 신호(Y), 휘도 신호와 적색 성분의 차(U), 휘도 신호와 청색 성분의 차(V)) 형식의 영상 신호를 생성하며, 이는 수직 라인 싱크(V_Sync) 신호 및 수평 라인 싱크(H_Sync) 신호와 함께 주기적으로 출력 영상 인터페이스(300)로 출력되며, 이를 복호화된 영상 신호라고 한다.
상기 출력 영상 인터페이스(300)는 상기 복호화된 영상 신호를 시스템 버스를 통하여 상기 시스템 보드(10)로 전달하는 기능을 수행한다. 상기 복호화된 영상 신호는 상기 부호화된 영상 신호와 달리 압축이 없는 데이터로써 전달될 데이터 량이 상기 부호화된 영상 신호에 비해 수십~ 수백 배 정도 많다. 특히 상대적으로 속도가 늦은 영상 복호기(30)의 속도에 맞춰서 상기 복호화된 영상 신호를 전달할 경우 시스템 버스의 대기 시간과 전달 시간으로 인하여 상기 시스템 보드(10)의 성능이 급격하게 저하되는 문제점은 앞서 언급한 바와 같다.
상기 출력 영상 전달 부(320)는 상기 영상 복호기(30)에서 출력되는 복호화된 영상 신호를 입력받아 순차적으로 상기 출력 영상 버퍼(310)에 기록한다. 이때, 상기 영상 복호기(30)의 주파수와 동기화시키는 제2 클록의 신호에 맞춰 상기 출력 영상 버퍼(310)에 복호화된 영상 신호를 기록하며, 이를 위해 출력 영상 버퍼(310)는 상기 제2 클록 공급 부(24)로부터 제2 클록을 공급받는다.
한편, 상기 복호화된 영상 신호에 의해 전달되는 영상의 한 화면은 복수 개의 수평 라인으로 구성되어 있으므로, 상기 영상 복호기(30)로 하여금 상기 수평 라인 단위로 데이터를 출력하게 할 수 있으며, 신호처리를 원활하게 하기 위해 복수 개의 수평 라인 단위로 데이터를 출력시킬 수 있다. 이때, 상기 출력 영상 전달 부(320)로 한 번에 전달되는 데이터량은 주기적으로 출력되는 영상 복호기(30)의 복호화된 영상 신호량과 같으며, 영상 복호기(30)가 복수 개의 수평 라인 단위로 데이터를 출력시킬 수 있으므로 한 개의 수평 라인을 구성하는 데이터량의 배수가 되도록 전달량을 정할 수 있다.
상기 출력 영상 전달 부(320)가 상기 영상 복호기(30)로부터 선정된 양의 복호화된 영상 신호를 모두 상기 출력 영상 버퍼(310)에 저장하면, 즉 한 번에 전달받는 복호화된 영상 신호 단위 중 마지막 데이터를 상기 출력 영상 버퍼(310)에 저장하면, 기록 완료 신호가 자동으로 발생 되며, 이 신호는 상기 시스템 보드(10)에게 상기 복호화된 영상 신호를 상기 출력 영상 버퍼에 전부 기록하였다는 인터럽트 신호로 사용된다. 이때, 상기 기록 완료 신호의 전달을 위해 상기 출력 영상 전달 부(320)에서 시스템 보드(10)로 향하는 별도의 통신 선로(330)를 포함할 수 있다.
상기 시스템 보드(10)는 상기의 인터럽트 요청에 의하여 제1 클록에 맞춰 시스템 버스 속도로 상기 출력 영상 버퍼(310)의 복호화된 영상 신호를 시스템 보드(10)로 전달하게 된다. 이때, 상기 시스템 보드(10)의 동작 주파수와 동기화시키는 제1 클록의 신호에 맞춰 상기 출력 영상 버퍼(310)에 저장된 복호화된 영상 신호를 판독하며, 이를 위해 출력 영상 버퍼(310)는 상기 제1 클록 공급 부(22)로부터 제1 클록을 공급받는다.
상기 영상 복호기(30)에서 복호화된 영상 신호가 출력되면 위의 동작을 반복하며, 이와 같이 시스템 보드(10)로 전달된 상기 복호화된 영상 신호는 부호화되기 전 영상 신호와 비교단계를 거쳐 상기 영상 복호기 IP 모듈 또는 SoC 형태의 영상 복호기의 성능을 검증하게 된다.
따라서, 상기의 동작을 구현하기 위하여 상기 출력 영상 버퍼(310)는 상기 제2 클록 공급 부(24)로부터 공급받은 제2 클록에 의해 동기 되어 복호화된 영상 신호의 기록 동작이 가능하고, 동시에 상기 제1 클록 공급 부(22)로부터 공급받은 제1 클록에 의해 동기 되어 상기 기록된 복호화된 영상 신호의 판독 동작이 가능한 양 방향 포트를 갖는 램과 같은 저장장치로 구현됨이 바람직하다.
본 발명에 의한 인터페이스 장치에 따르면, 동작 주파수가 다른 시스템 보드와 영상 복호기에 대해 각 동작 주파수에 맞는 서로 다른 클록을 공급하는 제1, 2 클록 공급 부를 포함함으로써 영상 복호기에 비해 상대적으로 빠른 동작 주파수를 갖는 시스템 보드에서도 성능의 저하 없이 영상 복호기의 동작을 검증할 수 있으 며, 결과적으로 응용 개발 중심의 플랫폼을 구성하여 다양한 응용개발에 적용함으로써 영상 복호기를 이용한 시스템 개발 시간을 단축할 수 있다.

Claims (10)

  1. 시스템 프로세서를 갖는 시스템 보드와 영상 복호기를 연결하는 인터페이스 장치에 있어서,
    상기 시스템 보드의 동작 주파수와 동일한 동작 주파수를 공급하는 제1 클록 공급 부와,
    상기 영상 복호기의 동작 주파수와 동일한 동작 주파수를 공급하는 제2 클록 공급 부와,
    상기 시스템 보드에서 상기 영상 복호기를 제어하는 글로벌 신호를 상기 영상 복호기로 전달하는 글로벌 인터페이스와,
    부호화된 영상 신호를 상기 제1 클록 공급 부가 공급하는 제1 클록에 동기 시켜 상기 시스템 보드로부터 전달받고 상기 제2 클록 공급 부가 공급하는 제2 클록에 동기 시켜 상기 영상 복호기로 전달하는 입력 영상 인터페이스와,
    복호화된 영상 신호를 상기 제2 클록 공급 부가 공급하는 제2 클록에 동기 시켜 상기 영상 복호기로부터 전달받고 상기 제1 클록 공급 부가 공급하는 제1 클록에 동기 시켜 상기 시스템 보드로 전달하는 출력 영상 인터페이스
    를 포함하는 인터페이스 장치.
  2. 제1항에 있어서, 상기 영상 복호기는 영상 복호기용 IP 모듈을 포함하거나, SoC(System On a Chip) 형태를 갖는 것을 특징으로 하는 인터페이스 장치.
  3. 제1항에 있어서, 상기 부호화된 영상 신호는 MPEG-4(Moving Picture Experts Group 4) 또는 H.264 규격에 따라 부호화된 것을 특징으로 하는 인터페이스 장치.
  4. 제1항에 있어서, 상기 글로벌 인터페이스는 상기 시스템 보드에서 상기 영상 복호기의 제어를 위해 전달되는 글로벌 신호를 처리하기 위한 레지스터와,
    상기 시스템 보드에서 상기 영상 복호기를 직접 제어하기 위해 전달되는 호스트 인터페이스 신호를 전달하기 위한 통신 선로와,
    상기 호스트 인터페이스 신호에 포함된 데이터 흐름의 방향을 결정하는 방향 전환기
    를 포함하는 것을 특징으로 하는 인터페이스 장치.
  5. 제1항에 있어서, 상기 입력 영상 인터페이스는 상기 시스템 보드에서 출력되는 상기 부호화된 영상 신호를 전달받아 저장하는 입력 영상 버퍼와,
    상기 입력 영상 버퍼에 저장된 상기 부호화된 영상 신호를 판독하여 상기 영상 복호기로 전달하는 입력 영상 전달 부
    를 포함하는 것을 특징으로 하는 인터페이스 장치.
  6. 제5항에 있어서, 상기 입력 영상 버퍼는 상기 제1 클록에 동기 시켜 상기 부호화된 영상 신호의 기록 동작이 가능하고, 상기 제2 클록에 동기 시켜 상기 부호 화된 영상 신호의 판독 동작이 가능한 양 방향 포트를 갖는 저장장치인 것을 특징으로 하는 인터페이스 장치.
  7. 제5항에 있어서, 상기 입력 영상 인터페이스는 상기 시스템 보드가 선정된 양의 상기 부호화된 영상 신호를 상기 입력 영상 버퍼에 전부 기록하였다는 신호를 상기 입력 영상 전달 부에 전달하는 통신선로와,
    상기 입력 영상 전달 부가 상기 입력 영상 버퍼에 저장된 상기 부호화된 영상 신호를 전부 판독하였다는 신호를 상기 시스템 보드에 전달하는 통신선로와,
    선정된 양의 상기 부호화된 영상 신호가 상기 영상 복호기에 전부 저장되었다는 신호를 상기 입력 영상 전달 부에 전달하는 통신선로
    를 포함하는 것을 특징으로 하는 인터페이스 장치.
  8. 제1항에 있어서, 상기 출력 영상 인터페이스는 상기 영상 복호기에서 출력되는 상기 복호화된 영상 신호를 전달받는 출력 영상 전달 부와,
    상기 출력 영상 전달 부로부터 상기 복호화된 영상 신호를 전달받아 임시 저장하는 출력 영상 버퍼
    를 포함하는 것을 특징으로 하는 인터페이스 장치.
  9. 제8항에 있어서, 상기 출력 영상 버퍼는 상기 제2 클록에 동기 시켜 상기 복호화된 영상 신호의 기록 동작이 가능하고, 상기 제1 클록에 동기 시켜 상기 복호 화된 영상 신호의 판독 동작이 가능한 양 방향 포트를 갖는 저장장치인 것을 특징으로 하는 인터페이스 장치.
  10. 제8항에 있어서, 상기 출력 영상 인터페이스는 상기 출력 영상 전달 부가 선정된 양의 상기 복호화된 영상 신호를 상기 출력 영상 버퍼에 전부 기록하였다는 신호를 상기 시스템 보드에 전달하는 통신 선로를 포함하는 것을 특징으로 하는 인터페이스 장치.
KR1020060049205A 2005-12-07 2006-06-01 영상 복호기 검증을 위한 시스템 보드와의 인터페이스 장치 KR100725260B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050119054 2005-12-07
KR1020050119054 2005-12-07

Publications (1)

Publication Number Publication Date
KR100725260B1 true KR100725260B1 (ko) 2007-06-07

Family

ID=38358419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060049205A KR100725260B1 (ko) 2005-12-07 2006-06-01 영상 복호기 검증을 위한 시스템 보드와의 인터페이스 장치

Country Status (1)

Country Link
KR (1) KR100725260B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244943A (ja) 1999-02-18 2000-09-08 Hitachi Ltd 画像情報信号記録再生装置
WO2003043341A1 (en) 2001-11-14 2003-05-22 Matsushita Electric Industrial Co., Ltd. Method for correcting clock frequency, receiving apparatus, reproducing apparatus, and program
KR20040009697A (ko) * 2002-07-24 2004-01-31 (주)네오와인 영상 신호처리 ａｓｉｃ의 비디오 디코더 인터페이스 장치
JP2005102192A (ja) 2003-09-02 2005-04-14 Sony Corp コンテンツ受信装置、ビデオオーディオ出力タイミング制御方法及びコンテンツ提供システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244943A (ja) 1999-02-18 2000-09-08 Hitachi Ltd 画像情報信号記録再生装置
WO2003043341A1 (en) 2001-11-14 2003-05-22 Matsushita Electric Industrial Co., Ltd. Method for correcting clock frequency, receiving apparatus, reproducing apparatus, and program
KR20040009697A (ko) * 2002-07-24 2004-01-31 (주)네오와인 영상 신호처리 ａｓｉｃ의 비디오 디코더 인터페이스 장치
JP2005102192A (ja) 2003-09-02 2005-04-14 Sony Corp コンテンツ受信装置、ビデオオーディオ出力タイミング制御方法及びコンテンツ提供システム

Similar Documents

Publication Publication Date Title
US20090135256A1 (en) Sata camera system
CN112104819B (zh) 一种基于fpga的多路视频同步切换系统及方法
WO1998016887A1 (en) Method of switching video source transferred by using zv port, and computer system using the method
US20060212612A1 (en) I/O controller, signal processing system, and method of transferring data
US6920510B2 (en) Time sharing a single port memory among a plurality of ports
US20100061464A1 (en) Moving picture decoding apparatus and encoding apparatus
US20050152609A1 (en) Video decoder
KR100712508B1 (ko) 메모리 장치의 구조
US8190582B2 (en) Multi-processor
CN115103208A (zh) 一种视频数据的行缓存方法、行读取方法及处理系统
KR100663380B1 (ko) 촬상 장치 및 영상 신호 생성 방법
US6654835B1 (en) High bandwidth data transfer employing a multi-mode, shared line buffer
CN108134912A (zh) 一种视频流转换方法
KR100725260B1 (ko) 영상 복호기 검증을 위한 시스템 보드와의 인터페이스 장치
US10349073B2 (en) Decoding device, image transmission system, and decoding method
KR101491687B1 (ko) 버퍼 용량의 사용이 개선된 대량 저장 시스템
KR20170085213A (ko) 채널별 이종 동작을 위한 멀티채널 초고해상도 영상 획득/재생 시스템 및 방법
CN217406647U (zh) 一种led屏同异步播放切换装置
US7903885B2 (en) Data converting apparatus and method
CN102750244B (zh) 分级缓冲的dma传送装置及传送方法
KR100438736B1 (ko) 어드레스 라인을 이용해 데이터 쓰기를 수행하는 메모리제어 장치
Huang et al. Design and Implementation of Ultra-Low Delay Video Codec System Based on ZYNQ
US6346947B1 (en) MPEG-decoder and MPEG decoding method with two memory controllers
KR100914919B1 (ko) 영상 부호화기용 비디오 입력 장치
KR100799908B1 (ko) 메모리에 연결된 인터페이스 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110511

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee