KR100723174B1 - Packaging structure of semiconductor chip - Google Patents

Packaging structure of semiconductor chip Download PDF

Info

Publication number
KR100723174B1
KR100723174B1 KR1020040062606A KR20040062606A KR100723174B1 KR 100723174 B1 KR100723174 B1 KR 100723174B1 KR 1020040062606 A KR1020040062606 A KR 1020040062606A KR 20040062606 A KR20040062606 A KR 20040062606A KR 100723174 B1 KR100723174 B1 KR 100723174B1
Authority
KR
South Korea
Prior art keywords
chip
lead wire
packaging structure
lead
resin encapsulant
Prior art date
Application number
KR1020040062606A
Other languages
Korean (ko)
Other versions
KR20060013969A (en
Inventor
제프레이리엔
Original Assignee
옵티멈 케어 인터내셔널 테크 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 옵티멈 케어 인터내셔널 테크 인코포레이티드 filed Critical 옵티멈 케어 인터내셔널 테크 인코포레이티드
Priority to KR1020040062606A priority Critical patent/KR100723174B1/en
Publication of KR20060013969A publication Critical patent/KR20060013969A/en
Application granted granted Critical
Publication of KR100723174B1 publication Critical patent/KR100723174B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 칩 패키징 구조로써, 하나의 칩, 다수의 외단을 가진 리드선, 하나의 칩의 표면에 드러나 있으며 칩의 주위를 덮는 수지봉지재 및 다수의 이 칩과 리드선에 전기적으로 연결접속되는 도선을 포함하는데, 그 중 이 리드선은 안을 향해 칩의 양측 표면까지 연장되어 있고, 리드선과 칩의 양측 표면의 접촉부분은 점성의 붙이는 방식으로 칩을 탑재하여 칩 받침을 대신하며, 리드선의 외단 혹은 리드선 아래표면은 수지봉지재 바깥으로 드러나 있어 주석(tin)이 넘쳐흐르는 것을 방지하고, 주석이 쉽게 모이게 하여, 수지봉지재의 물질재료를 절약하고, 눈으로 측량되는 위치와 중복 가공이 편리하게 하며, 동시에 외부와 전기적 연결접속의 끝점이 되게 한다. 이렇게 하여 리드선이 안을 향해 연장되어 칩 받침을 대신하는 구조로써 이 패키징 구조는 체적을 줄이고, 산열이 용이하며 수지봉지재의 재료를 절약하는 동시에 양호하고 안정적인 전기적 도통의 효과를 가지게 된다.SUMMARY OF THE INVENTION The present invention is a semiconductor chip packaging structure, comprising: a chip, a lead wire having a plurality of outer ends, a resin encapsulant which is exposed on the surface of a chip and covers the chip, and a conductor electrically connected to the plurality of chips and lead wires. Among them, the lead wire extends inwardly to the both surfaces of the chip, and the contact portion of the lead wire and the both surface of the chip replaces the chip support by mounting the chip in a viscous pasting manner, and replaces the outer end or the lead wire of the lead wire. The bottom surface is exposed out of the resin encapsulant to prevent the tin from overflowing, and makes it easier to collect the tin, saving the material of the resin encapsulant, making it easier to position and overlap with the eye measurement. Make the end of the electrical connection to the outside. In this way, the lead wire extends inward to replace the chip support, and this packaging structure reduces the volume, facilitates heat dissipation, saves the material of the resin encapsulant, and has good and stable electrical conduction effect.

반도체 칩, 패키징, 리드선Semiconductor Chips, Packaging, Leads

Description

반도체 칩의 패키징 구조{Packaging structure of semiconductor chip}Packaging structure of semiconductor chip

도 1은 본 발명인 반도체 칩의 단면도1 is a cross-sectional view of a semiconductor chip of the present invention

도 2는 본 발명인 반도체 칩의 실시예의 단면도2 is a cross-sectional view of an embodiment of a semiconductor chip of the present invention.

도 3은 본 발명인 반도체 칩의 또 다른 실시예의 단면도3 is a cross-sectional view of another embodiment of a semiconductor chip of the present invention

도 4는 본 발명인 반도체 칩의 또 다른 실시예의 단면도4 is a cross-sectional view of another embodiment of a semiconductor chip of the present invention.

도 5는 본 발명인 반도체 칩의 또 다른 실시예의 단면도5 is a cross-sectional view of another embodiment of a semiconductor chip of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

11 : 칩 12 : 리드선11 chip 12 lead wire

121,122 : 평행단 123 : 수직단121,122: parallel stage 123: vertical stage

13 : 도선 14 : 수지봉지재13: wire 14: resin encapsulant

본 발명은 반도체 칩의 패키징 구조에 관한 것으로, 특히 반도체 칩의 패키징 후의 체적축소와 산열 및 재료절약을 이루는 한편 양호하고 안정적인 전기적 도통의 기능을 가지는 반도체 칩의 패키징 구조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a packaging structure of a semiconductor chip, and more particularly, to a packaging structure of a semiconductor chip which achieves volume reduction, dissipation and material saving after packaging the semiconductor chip, and has a function of good and stable electrical conduction.

일반적으로 집적회로 칩은 모두 매우 약하기 때문에 반드시 그 외부에 적당 한 패키징을 해야만, 사용시 외부로부터의 오염이나 파괴를 받지 않게 되며, 칩의 도전성이 적당하게 회로판 혹은 탑재판, 리드프레임에 도통접속되어야 효과적으로 도전성을 회로판이나 탑재판 혹은 리드프레임을 통하여 외부에 전도시켜 사용할 수 있게 된다.In general, all integrated circuit chips are very fragile, so they must be properly packaged outside, so that they are not contaminated or destroyed from outside, and the conductivity of the chips must be properly connected to the circuit board, mounting plate, and lead frame. The conductivity can be used by conducting it to the outside through a circuit board, a mounting plate, or a lead frame.

일반적인 종래의, 예를 들어 중화민국 특허공보 공고 제515069호의「리드프레임 구조」는 칩을 탑재하는데 쓰이는데, 칩의 도전성을 외부에 도통접속시키는 것으로, 주로 다수의 집열 배열을 나타내는 리드선을 포함하는데, 각 리드선은 각각 덩어리 모양으로 되어있고, 하나의 윗면과 이 윗면의 반대편에 위치하는 아래면을 가지고 있으며, 윗면은 상술한 칩을 탑재하는 데 쓰이고, 아래면의 예정 위치는 윗면으로부터 예정된 깊이로 오목으로 함입되어 있어 오목으로 함입된 후의 표면과 칩의 전기적 연결접속을 통해 오목으로 함입되지 않은 곳에 자연적으로 적어도 하나의 연결접속부가 형성되게 하고, 이 연결접속부는 오목 함입된 구역에 대응하여 돌출된 모양을 드러내어 외부와의 연결에 쓰이며, 칩을 외부와 전기적 연결접속되게 한다.In general, for example, the "lead frame structure" of the Republic of China Patent Publication No. 515069 is used to mount the chip, and conducts the conductive connection of the chip to the outside, and mainly includes a lead wire indicating a plurality of heat collecting arrangements, Each lead wire has a lump shape and has one top surface and a bottom surface opposite to the top surface. The top surface is used for mounting the chip described above, and the predetermined position of the bottom surface is concave to a predetermined depth from the top surface. At least one connection part is formed naturally in the concave-indented area through the electrical connection between the surface and the chip after the concave indentation. It is used to connect to the outside and to make the chip electrically connected to the outside.

또 다른 종래의, 예를 들어 중화민국 특허공보 공고 제 496578호의「표면 결합면을 축소한 반도체 패키징 구조」는 아래를 포함하는데, 하나의 칩은 위표면과 아래표면을 가지고 있으며, 이 칩의 위표면에 다수의 용접자리가 형성되고, 다수의 리드선은 위표면과 아래표면을 가지고 있으며, 리드선은 칩의 아래표면에까지 연장되어 칩을 탑재하는 데 쓰이며, 다수의 금속 용접선은 칩의 용접자리로부터 리드선에 대응하여 비교적 외단의 위표면까지 전기적인 연결접속이 된다. Another conventional, for example, "semiconductor packaging structure with reduced surface bonding surface" of the Republic of China Patent Publication No. 496578 includes the following, one chip has a top surface and a bottom surface, the top of the chip A plurality of welding spots are formed on the surface, and a plurality of lead wires have an upper surface and a lower surface, and the lead wires extend to the lower surface of the chip to mount the chip, and a plurality of metal welding wires are used as lead wires from the welding spot of the chip. Corresponds to the electrical connection to the upper surface of the outer end.                         

하나의 수지봉지재는 칩과 금속 용접선, 리드선의 위표면을 덮는데, 이 수지봉지재는 적어도 다수 리드선의 부분적인 아래표면을 노출시키고 있으며, 그 중 리드선은 수지봉지재의 아래표면에 노출되어 있고, 금속 용접선에 전기적인 연결접속되는 리드선의 표면에 대응하여 내단으로 위치하고 쓰인다.One resin encapsulant covers the upper surface of the chip, the metal welding wire, and the lead wire, which at least partially exposes the lower surface of the lead wire, of which the lead wire is exposed to the lower surface of the resin encapsulant. It is positioned and used inside in correspondence with the surface of lead wire that is electrically connected to welding line.

비록 상술한 두 종류의 종래 구조는 전통적인 반도체 칩 패키징 구조의 결점을 개선하고 있기는 하지만, 그러나 이에서 드러나는 수정과 개선은 리드선의 모양과 리드선 아래표면에 한하기 때문에, 패키징 구조의 체적축소 목적에 이르지 못하고 효과적인 산열도 어려우며, 재료의 절약도 불가능하고, 양호하고 안정적인 전기적 도통 기능도 제공해 주지 못한다. Although the two types of conventional structures described above improve the shortcomings of the conventional semiconductor chip packaging structure, the modifications and improvements revealed therein are limited to the shape of the lead wire and the surface under the lead wire, and therefore, are not intended for the purpose of volume reduction of the packaging structure. Inadequate and effective heat dissipation is difficult, material saving is impossible, and good and stable electrical conduction is not provided.

따라서, 칩이 회로판에서 광범위하게 응용되지 못하고 때문에 상술한 구조는 실제 사용수요에 부합되지 못하는 결점을 가지고 있다.Therefore, since the chip is not widely applied in the circuit board, the above-described structure has a drawback that does not meet the actual use demand.

따라서, 본 발명의 주요 목적은 반도체 칩의 체적축소와 산열, 재료절약을 이루는데 있으며, 동시에 양호하고 안정적인 전기적 도통의 기능을 갖추는 데 있다.Therefore, the main object of the present invention is to achieve the volume reduction, heat dissipation, material saving of the semiconductor chip, and at the same time to have a function of good and stable electrical conduction.

상술한 목적을 달성하기 위해, 본 발명은 일종의 완전히 새로운 반도체 칩 패키징 구조를 제공하는데, 이 구조는 나아가 하나의 칩, 상기 칩과 전기적으로 연결접속되는 리드선, 상기 칩의 양측 표면과 리드선에 전기적으로 연결접속되는 도선을 포함하며, 칩, 리드선 및 도선이 하나의 수지봉지재로 덮여있고, 리드선의 외단 혹은 리드선 아래표면이 수지봉지재 바깥으로 드러나 있어 주석이 넘쳐 흐르는 것을 방지하고 주석이 비교적 쉽게 모여 수지봉지재를 절약하고 눈으로 위치를 고정하여 다시 가공하는데 편리하게 하며, 또한 반도체 칩의 전기적 성질이 회로판에 연결접속되고 나아가 반도체 칩의 체적축소와 산열, 수지봉지재의 절약과 동시에 양호하고 안정적인 전기적 도통 기능을 가지게 된다.In order to achieve the above object, the present invention provides a kind of completely new semiconductor chip packaging structure, which further comprises one chip, a lead wire electrically connected to the chip, and electrically connected to both sides of the chip and the lead wire. It includes conductive wires connected to each other, and the chip, lead wire and wire are covered with one resin encapsulation material. It saves the resin encapsulation material, makes it convenient to fix the position by eyes, and to reprocess it. Also, the electrical properties of the semiconductor chip are connected to the circuit board, and furthermore, the volume reduction, dissipation of the semiconductor chip, and the saving of the resin encapsulant material, together with the good and stable electric It has a continuity function.

도 1,2의 본 발명 실시예의 단면도를 참고하면, 도면에서와 같이, 본 발명은 반도체 칩 패키징 구조로 패키징 구조가 작은 체적과 양호한 산열, 수지봉지재의 재료절약과 동시에 양호하고 안정적인 전기적 도통의 기능을 가지게 한다.Referring to the cross-sectional views of the embodiments of the present invention shown in Figures 1 and 2, as shown in the drawings, the present invention is a semiconductor chip packaging structure, the packaging structure has a small volume, good heat dissipation, and the function of good and stable electrical conduction at the same time as material saving of the resin encapsulant. To have.

상술한 패키징 구조는 하나의 칩(11), 다수의 양호한 도전성을 가진 리드선(12), 상기 칩(11)과 리드선(12)에 전기적으로 연결접속되는 도선(13) 및 칩(11) 주위를 덮고 있는 수지봉지재(14)를 포함하며, 그 중 이 칩(11)은 메모리 칩, 마이크로 처리기, 논리성 RF 주파수 칩으로, 그 재질은 실리콘, 비화갈륨 혹은 기타 반도체 재료이며, 이 칩(11)은 위표면(111)과 아래표면(112)을 가지고 있고, 칩(11)의 위표면(111)이 수지봉지재(14) 바깥으로 드러나 있어 산열에 유리하며 동시에 패키징 재료를 절약한다.The above-described packaging structure includes a single chip 11, a plurality of lead wires having good conductivity, a conductive wire 13 and a chip 11 electrically connected to the chip 11 and the lead wire 12. Covering resin encapsulant 14, wherein chip 11 is a memory chip, a microprocessor, a logic RF frequency chip, and the material is silicon, gallium arsenide, or other semiconductor material. Has an upper surface 111 and a lower surface 112, and the upper surface 111 of the chip 11 is exposed out of the resin encapsulant 14, which is advantageous for heat dissipation and at the same time saves packaging materials.

다수의 리드선(12)은 일정한 배열 순서로 설치되는데, 이 리드선(12)는 칩(11)의 양측변에서 안으로 칩(11)의 양측 표면으로까지 연장되어 있고, 리드선(12)과 칩(11)의 양측 표면의 접촉부분은 점성재료(113)로 칩(11)에 붙여져 고정되는, 다시 말하면 붙이는 방식으로 칩(11)을 탑재하여 칩 받침을 대신하고, 리드선(12)의 외단(127) 혹은 리드선 아래표면(126)이 수지봉지재(14) 바깥으로 드 러나 있어 주석(tin)이 넘쳐흐르는 것을 방지하고 주석이 비교적 쉽게 모여 수지봉지재를 절약하고 눈으로 위치를 고정하여 다시 가공하는데 편리하게 하며, 외부와의 전기적 연결접속에 끝점이 되게 한다.A plurality of lead wires 12 are provided in a predetermined arrangement order, which extends from both sides of the chip 11 to both surfaces of the chip 11 inwards, and leads the lead wire 12 and the chip 11. The contact portions on both sides of the surface) are attached to the chip 11 with a viscous material 113 and fixed, that is, the chip 11 is mounted in place of the chip support, and the outer end 127 of the lead wire 12 is replaced. Alternatively, the surface 126 below the lead wire is drawn out of the resin encapsulant 14 to prevent the tin from overflowing, and the tin collects relatively easily to save the resin encapsulant and to fix the position with eyes and reprocess it. And the end point for the electrical connection to the outside.

본 발명의 실시예 중, 도 1,2에서 예시한 것은 리드선(12)이 반 부식 혹은 프레스 방식으로 두 개의 평행단(121,122)과 하나의 이 평행단(121,122)에 연접되는 수직단(123)을 형성하는 것인데, 이 평행단(121,122) 중 하나의 평행단(121) 면적은 또 다른 평행단(122)보다 약간 크며, 두 개의 평행단(121,122)이 하나는 크고 하나는 작은 상태를 드러내게 하며, 이 두 개의 평행단(121,122)은 실질적인 수평면으로, 칩(11)의 아래표면(112)이 도선(13)을 통해 그 중 하나의 평행단(121)의 아래표면(1211)에 연결접속되게 한다.(도 1에서 도시)In the exemplary embodiment of the present invention, illustrated in FIGS. 1 and 2, a vertical end 123 in which the lead wire 12 is connected to two parallel ends 121 and 122 and one parallel end 121 and 122 by anti-corrosion or press method. The area of one parallel end 121 of the parallel ends 121 and 122 is slightly larger than another parallel end 122, and the two parallel ends 121 and 122 are exposed one large and one small. These two parallel ends 121 and 122 are substantially horizontal planes, such that the lower surface 112 of the chip 11 is connected to the lower surface 1211 of one of the parallel ends 121 through the lead 13. (Shown in Figure 1)

또한 실제 상황의 수요에 따라, 칩(11)의 아래표면(112)은 도선(13)을 통해 다른 하나의 평행단(122)의 위표면(1221)에 연결접속되고, 위표면(1221)은 하나의 완곡상태를 드러내어(도 2에서 도시) 칩(11)이 도선(13)과 리드선(12)을 통해 회로판에 전기적으로 연결접속되게 하는데, 본 실시예에서 리드선(12) 사이는 비교적 짧은 표면결합 넓이를 가지고 있어 표면 결합면을 축소하며, 수지봉지재(14)는 칩(11)이 습기와 먼지의 침식으로부터 보호하는데 쓰인다. In addition, according to the demand of the actual situation, the lower surface 112 of the chip 11 is connected to the upper surface 1221 of the other parallel end 122 through the conductor 13, the upper surface 1221 is It reveals one curled state (shown in FIG. 2) to allow the chip 11 to be electrically connected to the circuit board via the lead 13 and the lead 12, in this embodiment a relatively short surface between the leads 12. It has a bonding area to reduce the surface bonding surface, the resin encapsulant 14 is used to protect the chip 11 from erosion of moisture and dust.

이는 일종의 산소합성물, 점성재료 및 산화 실리콘을 포함하는 절연재로 칩(11)과 리드선(12) 및 도선(13)을 그 안에 덮고 있으며, 리드선(12)의 외단(127) 혹은 리드선 아래표면(126)만이 수지봉지재(14) 바깥으로 드러나게 하여 외부와 전기적으로 연결접속되는 끝점이 되게 한다. 이렇게 하여 하나의 완전히 새로운 반도 체 칩 패키징 구조가 형성된다.It is an insulating material containing a kind of oxygen compound, viscous material and silicon oxide, covering the chip 11, the lead wire 12 and the lead wire 13 therein, and the outer end 127 of the lead wire 12 or the surface below the lead wire 126. ) Is exposed to the outside of the resin encapsulant 14 to be an end point electrically connected to the outside. This results in one completely new semiconductor chip packaging structure.

도 3에서 예시한 것은 본 발명의 또 다른 실시예의 단면도인데, 도면에서와 같이, 리드선(12)은 칩(11)의 양측에 걸쳐지게 설치되고, 리드선(12)의 두 개의 평행단(121,122)내 위표면은 점성재료(113)로써 칩(11)에 붙여져 고정되어, 붙이는 방식으로 칩(11)을 탑재하여 칩받침을 대신하고 있으며, 칩(11)의 표면(111)이 도선(13), 리드선(12)과 전기적으로 연결접속된다.3 is a cross-sectional view of another embodiment of the present invention. As shown in the drawing, the lead wires 12 are provided to extend across both sides of the chip 11, and two parallel ends 121 and 122 of the lead wires 12 are provided. The upper surface of the chip 11 is attached to the chip 11 by the viscous material 113 and is fixed. The chip 11 is mounted on the chip 11 in place of the chip support, and the surface 111 of the chip 11 is the conductive wire 13. The lead wire 12 is electrically connected and connected.

도 4를 참고하면, 이는 본 발명의 또 다른 실시예의 단면도인데, 도면에서와 같이, 리드선(12)은 일정한 배열순서로 설치되고, 리드선(12)은 칩(11)의 양측변에서 안으로 칩(11)의 양측표면으로까지 연장되며, 리드선(12)과 칩(11)의 양측표면 접촉부분은 점성재료(113)로 칩(11)에 붙여져 고정되어 붙이는 방식으로 칩(11)을 탑재하여 칩 받침을 대신하며, 리드선(12)의 외단(127)이나 리드선 아래표면(126)만이 수지봉지재(14) 바깥으로 드러나게 하여 외부와 전기적으로 연결접속되는 끝점이 되게 한다. 또한 칩(11)의 아래표면(112)은 도선(13)으로 통해 리드선(12)의 한 측변에 연결접속된다.Referring to FIG. 4, which is a cross-sectional view of another embodiment of the present invention, as shown in the drawing, the lead wires 12 are provided in a constant arrangement order, and the lead wires 12 are inserted inwards from both sides of the chip 11. 11, and extends to both sides of the surface, and the lead wires 12 and the two surface contact portions of the chip 11 are attached to the chip 11 by a viscous material 113, and are fixed to the chip 11 to mount the chip. Instead of the support, only the outer end 127 of the lead wire 12 or the surface below the lead wire 126 is exposed to the outside of the resin encapsulant 14 to be an end point electrically connected to the outside. In addition, the lower surface 112 of the chip 11 is connected to one side of the lead wire 12 through the conductive wire 13.

도 5에서 예시하는 것은 본 발명의 또 다른 실시예의 단면도인데, 도면에서와 같이, 리드선(12a)은 하나의 호선부(124)와 평면부(125)로 구성되고, 리드선(12a)의 평면부(125)의 한 표면은 칩(11)의 아래표면(112)과 점성재료(113)로 붙여져 있으며, 칩(11)의 아래표면(113)은 도선(13)과 리드선(12a)의 평면부(125)의 또 다른 표면과 전기적으로 연결접속된다.5 is a cross-sectional view of another embodiment of the present invention. As shown in the drawing, the lead wire 12a includes one arc line portion 124 and a flat portion 125, and the flat portion of the lead wire 12a. One surface of the chip 125 is attached to the lower surface 112 of the chip 11 and the viscous material 113, and the lower surface 113 of the chip 11 is the planar portion of the conductive wire 13 and the lead wire 12a. Is electrically connected to another surface of 125.

상술한 것은 본 발명의 실시예일 뿐이며, 본 발명의 범위를 이에 한정하는 것이 아니다. 무릇 본 발명의 신청 범위 내에서 가한 어떠한 변화와 수식도 본 발명의 범위에 드는 것임을 밝힌다.The foregoing is only an embodiment of the present invention, and the scope of the present invention is not limited thereto. It is apparent that any changes and modifications made within the scope of the present invention fall within the scope of the present invention.

이를 통해 본 실시예 중에서 제기한 리드선의 구조와 모양이 간단할 뿐만 아니라 제조상의 편리와 제조의 원가를 절약함을 알 수 있으며, 외부와 전기적으로 연결접속되는 끝점의 두께가 얇아 대폭적으로 패키징 후의 전체 체적을 줄일 수 있고 산열에 유리하며 재료를 절약함을 알 수 있다.Through this, not only the structure and shape of the lead wire raised in the present embodiment can be seen that it is easy to manufacture, but also the cost of manufacturing can be reduced, and the thickness of the end point electrically connected to the outside is greatly reduced after packaging. It can be seen that the volume can be reduced, the heat dissipation is advantageous, and the material is saved.

또한 리드선의 체적이 상대적으로 간단하고 축소된 후, 칩의 접점과 외부 회로판 사이의 접점 거리 역시 이에 따라 축소되어, 칩의 전기적 연결속도가 빨라져 현재의 기술 추세에 부합된다.In addition, after the volume of the lead wire is relatively simple and reduced, the contact distance between the chip's contact point and the external circuit board is also reduced accordingly, so that the chip's electrical connection speed is increased to meet the current technology trend.

Claims (3)

칩, 다수의 리드선, 상기 칩과 리드선에 전기적 연결접속되는 도선 및 상기 칩 주위를 덮고 있는 수지봉지재를 포함하는 반도체 칩 패키징 구조에 있어서, 다수의 리드선을 일정한 배열순서로 설치하되, 상기 리드선은 칩의 양측변에서 안으로 칩의 양측 표면으로까지 연장되어 있고, 상기 리드선이 칩을 탑재하여 칩 받침이 되게 상기 리드선과 칩의 양측 표면의 접촉부분은 점성재료로 칩에 붙여져 고정되며, 리드선의 외단 혹은 아래표면이 수지봉지재 바깥으로 드러나 있어 외부와 전기적으로 연결접속되는 끝점이 되게 하는 것을 특징으로 하는 반도체 칩의 패키징 구조.A semiconductor chip packaging structure comprising a chip, a plurality of lead wires, conductive wires electrically connected to the chip and lead wires, and a resin encapsulation material covering the chip, wherein the plurality of lead wires are provided in a predetermined arrangement order. Extends from both sides of the chip to both sides of the chip, and the contact portion between the lead wire and both surfaces of the chip is fixed to the chip with viscous material so that the lead wire is mounted to the chip support. Or the bottom surface of the semiconductor encapsulation member is exposed to the outside to be an end point electrically connected and connected to the packaging structure of a semiconductor chip. 제 1항에 있어서, 상기 수지봉지재는 칩을 덮고 있되, 칩의 위표면이 노출되게 덮은 것을 특징으로 하는 반도체 칩의 패키징 구조.The packaging structure of a semiconductor chip according to claim 1, wherein the resin encapsulation member covers the chip, but the upper surface of the chip is exposed. 제 1항에 있어서, 상기 리드선은 두 개의 평행단과 이 두 개의 평행단에 연결접속되는 수직단으로 구성되며, 도선이 상기 하나의 평행단 한 면에 연결접속되는 것을 특징으로 하는 반도체 칩의 패키징 구조.The packaging structure of a semiconductor chip according to claim 1, wherein the lead wire comprises two parallel ends and a vertical end connected to the two parallel ends, and the conductive wire is connected to one surface of the one parallel end. .
KR1020040062606A 2004-08-09 2004-08-09 Packaging structure of semiconductor chip KR100723174B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040062606A KR100723174B1 (en) 2004-08-09 2004-08-09 Packaging structure of semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040062606A KR100723174B1 (en) 2004-08-09 2004-08-09 Packaging structure of semiconductor chip

Publications (2)

Publication Number Publication Date
KR20060013969A KR20060013969A (en) 2006-02-14
KR100723174B1 true KR100723174B1 (en) 2007-05-30

Family

ID=37123118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040062606A KR100723174B1 (en) 2004-08-09 2004-08-09 Packaging structure of semiconductor chip

Country Status (1)

Country Link
KR (1) KR100723174B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0153595B1 (en) * 1994-04-19 1998-10-15 기다오까 다까시 Semiconductor device manufacture and semiconductor module thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0153595B1 (en) * 1994-04-19 1998-10-15 기다오까 다까시 Semiconductor device manufacture and semiconductor module thereof

Also Published As

Publication number Publication date
KR20060013969A (en) 2006-02-14

Similar Documents

Publication Publication Date Title
US7208818B2 (en) Power semiconductor package
JP5251066B2 (en) Semiconductor device
US9685397B2 (en) Semiconductor package with clip structure
US20080054438A1 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
US7633140B2 (en) Inverted J-lead for power devices
US6930397B2 (en) Surface mounted package with die bottom spaced from support board
US9029993B2 (en) Semiconductor device including semiconductor chip mounted on lead frame
US10388581B2 (en) Semiconductor device having press-fit terminals disposed in recesses in a case frame
US7759775B2 (en) High current semiconductor power device SOIC package
KR19980032479A (en) Surface installation TO-220 package and its manufacturing process
CN211719597U (en) SMD diode with heat release short circuit prevention structure
KR20170092112A (en) Resin-encapsulated semiconductor device
CN110914975A (en) Power semiconductor module
CN213071113U (en) Double-chip package
WO2006074312A2 (en) Dual flat non-leaded semiconductor package
KR100723174B1 (en) Packaging structure of semiconductor chip
JP6909630B2 (en) Semiconductor device
EP4203010A1 (en) Power module and manufacturing method therefor, converter, and electronic device
US7521778B2 (en) Semiconductor device and method of manufacturing the same
CN213340380U (en) Semiconductor device packaging structure
CN213958939U (en) Field effect transistor suitable for high-density layout
CN215578514U (en) Electronic device with top surface radiating packaging structure
US7309918B2 (en) Chip package structure
CN217280757U (en) Semiconductor package structure for small surface mounting device
CN218299797U (en) Multi-chip sealed semiconductor packaging structure

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee