KR100721955B1 - Electro Luminescence Device - Google Patents

Electro Luminescence Device Download PDF

Info

Publication number
KR100721955B1
KR100721955B1 KR1020050092267A KR20050092267A KR100721955B1 KR 100721955 B1 KR100721955 B1 KR 100721955B1 KR 1020050092267 A KR1020050092267 A KR 1020050092267A KR 20050092267 A KR20050092267 A KR 20050092267A KR 100721955 B1 KR100721955 B1 KR 100721955B1
Authority
KR
South Korea
Prior art keywords
pixel definition
layer pattern
light emitting
definition layer
display device
Prior art date
Application number
KR1020050092267A
Other languages
Korean (ko)
Other versions
KR20070037057A (en
Inventor
김명섭
정인영
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050092267A priority Critical patent/KR100721955B1/en
Publication of KR20070037057A publication Critical patent/KR20070037057A/en
Application granted granted Critical
Publication of KR100721955B1 publication Critical patent/KR100721955B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED

Abstract

본 발명은 유기전계발광표시장치에 관한 것으로서, 보다 구체적으로는 기판 상에 형성되어 있는 화소정의막패턴의 테이퍼 각도를 완화시켜 상기 화소정의막패턴 상에 적층되는 유기막 또는 상부전극 등의 소자불량을 방지하고 화질을 개선할 수 있는 유기전계발광표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light emitting display device, and more particularly, a device defect such as an organic film or an upper electrode stacked on the pixel definition layer pattern by alleviating the taper angle of the pixel definition layer pattern formed on the substrate. The present invention relates to an organic light emitting display device capable of preventing the damage and improving the image quality.

화소정의막패턴, 리플로우, 테이퍼 각도, 유기막 Pixel Definition Film Pattern, Reflow, Taper Angle, Organic Film

Description

유기전계발광표시장치{Electro Luminescence Device}Organic Luminescence Device

도 1은 종래의 유기전계발광표시장치의 단면도이다.1 is a cross-sectional view of a conventional organic light emitting display device.

도 2는 본 발명에 따른 유기전계발광표시장치의 단위화소에 대한 평면도이다. 2 is a plan view of a unit pixel of an organic light emitting display device according to an exemplary embodiment of the present invention.

도 3은 도 2의 A-A' 선을 따라 절단한 단면도로서, 본 발명에 따른 전면발광 유기전계발광표시장치의 단면도이다.3 is a cross-sectional view taken along line AA ′ of FIG. 2, and is a cross-sectional view of a top-emitting organic light emitting display device according to the present invention.

도 4a 내지 도 4i는 본 발명에 따른 전면발광 유기전계발광표시장치를 제조하는 공정을 순서적으로 보여주는 단면도들이다.4A through 4I are cross-sectional views sequentially illustrating a process of manufacturing a top-emitting organic light emitting display device according to the present invention.

도 5a, 도 5b는 본 발명에 따른 화소정의막패턴을 Tg(유리전이온도)에서 열처리한 전, 후의 화소정의막패턴의 주사전자현미경 사진이다.5A and 5B are scanning electron micrographs of the pixel definition layer pattern before and after the pixel definition layer pattern according to the present invention is heat-treated at Tg (glass transition temperature).

<도면의 주요 부분에 대한 부호의 설명>           <Explanation of symbols for the main parts of the drawings>

1. 스캔라인 2. 데이터라인1. Scan Line 2. Data Line

3. 공통전원라인 5. 스위칭 박막트랜지스터3. Common Power Line 5. Switching Thin Film Transistor

6. 구동 박막트랜지스터 7. 캐패시터6. Driving thin film transistor 7. Capacitor

8. 하부전극 9. 화소부 8. Lower electrode 9. Pixel part

100, 200. 기판 110, 210. 버퍼층100, 200. Substrate 110, 210. Buffer layer

120, 220. 게이트절연막 130, 230. 반도체층120, 220. Gate insulating films 130, 230. Semiconductor layer

132, 232. 소오스영역 134, 234. 채널영역132, 232. Source area 134, 234. Channel area

136, 236. 드레인영역 138, 238. 게이트전극136, 236. Drain regions 138, 238. Gate electrode

140, 240. 층간절연막 150, 250. 평탄화막 140, 240. Interlayer insulating film 150, 250. Flattening film

152, 252. 소오스전극 154, 254. 드레인전극152, 252. Source electrode 154, 254 Drain electrode

156, 158, 256, 258. 콘택홀 160, 265. 비아홀156, 158, 256, 258. Contact holes 160, 265. Via holes

165, 270. 하부전극 170, 280, 280a. 화소정의막패턴 165, 270. Lower electrodes 170, 280, 280a. Pixel Definition Film Pattern

180, 290. 유기막 190, 300. 상부전극180, 290. Organic film 190, 300. Upper electrode

본 발명은 유기전계발광표시장치에 관한 것으로서, 보다 구체적으로는 기판 상에 형성되어 있는 화소정의막패턴의 테이퍼 각도를 완화시켜 상기 화소정의막패턴 상에 적층되는 유기막 또는 상부전극 등의 소자불량을 방지하고 화질을 개선할 수 있는 유기전계발광표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light emitting display device, and more particularly, a device defect such as an organic film or an upper electrode stacked on the pixel definition layer pattern by alleviating the taper angle of the pixel definition layer pattern formed on the substrate. The present invention relates to an organic light emitting display device capable of preventing the damage and improving the image quality.

일반적으로, 유기전계발광표시장치는 전자(electron) 주입 전극(cathode)과 정공(hole) 주입 전극(anode)으로부터 각각 전자(electron)와 정공(hole)을 발광층 내부로 주입시켜, 주입된 전자(electron)와 정공(hole)이 결합한 엑시톤(exciton)이 여기 상태로부터 기저 상태로 떨어질 때 발광하는 발광 표시장치이다. In general, an organic light emitting display device injects electrons and holes from an electron injection electrode and a hole injection electrode into an emission layer, respectively, A light emitting display that emits light when an exciton in which electrons and holes are combined falls from an excited state to a ground state.

이러한 원리로 인해 종래의 액정 박막 표시 소자와는 달리 별도의 광원을 필요로 하지 않으므로 소자의 부피와 무게를 줄일 수 있는 장점이 있다. Due to this principle, unlike the conventional liquid crystal thin film display device, since a separate light source is not required, the volume and weight of the device can be reduced.

상기 유기전계발광표시장치를 구동하는 방식은 수동 매트릭스 방식(passive matrix type)과 능동 매트릭스 방식(active matrix type)으로 나눌 수 있다. The method of driving the organic light emitting display device may be classified into a passive matrix type and an active matrix type.

상기 수동 매트릭스 방식 유기전계발광표시장치는 그 구성이 단순하여 제조 방법 또한 단순하나 높은 소비 전력과 표시 소자의 대면적화에 어려움이 있으며, 배선의 수가 증가하면 할수록 개구율이 저하되는 단점이 있다. The passive matrix type organic light emitting display device has a simple structure and a simple manufacturing method. However, the passive matrix type organic light emitting display device has a high power consumption and a large area of the display device, and the opening ratio decreases as the number of wires increases.

따라서, 소형의 표시 소자에 적용할 경우에는 수동 매트릭스 방식 유기전계발광표시장치를 사용하는 반면, 대면적의 표시 소자에 적용할 경우에는 능동 매트릭스 방식 유기전계발광표시장치를 사용한다. Therefore, the passive matrix type organic light emitting display device is used for a small display device, while the active matrix type organic light emitting display device is used for a large area display device.

또한, 유기전계발광표시장치는 유기발광층으로부터 발생된 광이 방출되는 방향에 따라 배면발광구조와 전면발광구조로 나눌 수 있는데, 배면발광구조는 형성된 기판쪽으로 광이 방출되는 것으로서 상부전극으로 반사전극이나 반사막이 형성되고 하부전극으로 투명전극이 형성된다. 여기서, 유기전계발광표시장치가 박막트랜지스터가 형성되는 능동 매트릭스 방식을 채택할 경우에 박막트랜지스터가 형성된 부분은 광이 투과하지 못하게 되므로 빛이 나올 수 있는 면적이 줄어들 수 있다. 이와 달리, 전면발광구조는 상부전극으로 투명전극이 형성되고 하부전극으로 반사전극이나 반사막이 형성됨으로써 광이 기판쪽과 반대되는 방향으로 방출되어 지므로 빛이 투과하는 면적이 넓어지므로 휘도가 향상될 수 있다. 현재는 하나의 기판 상에 전면발광과 배면발광을 동시에 구현할 수 있는 양면 발광 유기전계발광표시장치가 주 목받고 있다.In addition, the organic light emitting display device may be divided into a bottom light emitting structure and a front light emitting structure according to the direction in which light generated from the organic light emitting layer is emitted. The back light emitting structure emits light toward the formed substrate. A reflective film is formed and a transparent electrode is formed as a lower electrode. Here, when the organic light emitting display device adopts an active matrix method in which a thin film transistor is formed, a portion where the thin film transistor is formed may not transmit light, thereby reducing the area where light can be emitted. On the other hand, in the front light emitting structure, since the transparent electrode is formed as the upper electrode and the reflecting electrode or the reflecting film is formed as the lower electrode, the light is emitted in a direction opposite to the substrate side, so that the area through which light is transmitted can be improved, thereby improving luminance. have. Currently, attention has been paid to a double-sided organic light emitting display device capable of simultaneously emitting top and bottom emission on a single substrate.

이하 첨부된 도면을 참조하여 종래 기술에 대하여 설명한다.Hereinafter, a conventional technology will be described with reference to the accompanying drawings.

도 1은 종래의 유기전계발광표시장치의 단면도를 도시한 것이다.1 is a cross-sectional view of a conventional organic light emitting display device.

도 1을 참조하면, 기판(100)상에 버퍼층(110)과, 상기 버퍼층(110)의 상부에 비정질 실리콘을 증착하고 결정화하여 폴리실리콘막을 형성한다. 그런 다음, 상기 폴리실리콘막을 패터닝하여 반도체층(130)을 형성한다. 그 후, 상기 기판(100) 상에 게이트 절연막(120)을 증착한다.Referring to FIG. 1, a polysilicon film is formed by depositing and crystallizing a buffer layer 110 on the substrate 100 and amorphous silicon on the buffer layer 110. Then, the polysilicon layer is patterned to form a semiconductor layer 130. Thereafter, a gate insulating layer 120 is deposited on the substrate 100.

상기 게이트 절연막(120) 상부에 게이트 메탈을 증착하고, 상기 게이트 메탈을 패터닝하여 반도체층(130) 상부의 게이트 절연막(120) 상에 게이트 전극(138)을 형성한다. 그리고, 상기 게이트 전극(138)을 마스크로 사용하여 도전형의 불순물을 소정 도핑함으로써 소오스 영역(132)과 드레인 영역(136)을 형성한다. 상기 소오스 영역(132)과 드레인 영역(136)의 사이에 위치한 불순물이 도핑되지 않은 영역은 채널 영역(134)으로 작용한다.A gate metal is deposited on the gate insulating layer 120, and the gate metal is patterned to form a gate electrode 138 on the gate insulating layer 120 on the semiconductor layer 130. In addition, the source region 132 and the drain region 136 are formed by using the gate electrode 138 as a mask to dope a conductive impurity. An impurity doped region between the source region 132 and the drain region 136 serves as the channel region 134.

상기 소오스 영역과(132) 드레인 영역(136)이 형성된 기판(100) 상에 산화막으로 이루어지는 층간 절연막(140)을 형성하고, 상기 층간 절연막(140)을 사진 식각하여 소오스 영역(132)과 드레인 영역(136)의 일부를 노출시키는 콘택홀(156,158)을 형성한다.An interlayer insulating layer 140 formed of an oxide film is formed on the substrate 100 on which the source region 132 and the drain region 136 are formed, and the interlayer insulating layer 140 is photo-etched to form a source region 132 and a drain region. Contact holes 156 and 158 exposing a portion of 136 are formed.

상기 콘택홀(156,158)을 포함한 층간 절연막(140) 상에 도전 물질을 증착한 후, 상기 도전 물질을 패터닝하여 콘택홀(156)을 통해 소오스 영역(132)에 연결되는 소오스 전극(152)과 콘택홀(158)을 통해 드레인 영역(136)에 연결되는 드레인 전극(154)을 형성한다.After depositing a conductive material on the interlayer insulating layer 140 including the contact holes 156 and 158, the conductive material is patterned to contact the source electrode 152 connected to the source region 132 through the contact hole 156. A drain electrode 154 is formed to be connected to the drain region 136 through the hole 158.

상기 소오스/드레인 전극(152,154)이 형성된 기판(100) 상에 평탄화막(150)을 증착하고, 상기 평탄화막(150)에 소오스 전극(152) 또는 드레인 전극(154) 중의 어느 하나, 예를 들면 드레인 전극(154)의 일부분을 노출시키는 비아홀(160)을 형성한다. 이는 후속 공정에서 형성될 하부 전극(165)과 드레인 전극(154)을 연결하기 위함이다.The planarization layer 150 is deposited on the substrate 100 on which the source / drain electrodes 152 and 154 are formed, and either the source electrode 152 or the drain electrode 154 is formed on the planarization layer 150. A via hole 160 exposing a portion of the drain electrode 154 is formed. This is to connect the lower electrode 165 and the drain electrode 154 to be formed in a subsequent process.

상기 비아홀(160)을 포함한 평탄화막(150) 상에 하부 전극 물질을 증착한 후, 상기 하부 전극 물질을 패터닝하여 비아홀(160)을 통하여 드레인 전극(154)과 연결되는 하부 전극(165)을 형성한다. After depositing a lower electrode material on the planarization layer 150 including the via hole 160, the lower electrode material is patterned to form a lower electrode 165 connected to the drain electrode 154 through the via hole 160. do.

상기 형성된 하부 전극(165) 상에는 하부 전극(165)의 표면 일부를 노출시키는 화소정의막패턴(170)과 적어도 유기발광층을 포함하는 유기막(180)을 형성한다. 이어서, 상기 유기막(180) 상에 투명 전극으로 상부 전극(190)을 형성한다. The pixel defining layer pattern 170 exposing a part of the surface of the lower electrode 165 and the organic layer 180 including at least an organic light emitting layer are formed on the formed lower electrode 165. Subsequently, an upper electrode 190 is formed as a transparent electrode on the organic layer 180.

그러나, 종래의 유기전계발광표시장치는 상기한 바와 같이 하부 전극(165)을 형성한 후 상기 하부 전극(165) 상에 발광영역을 정의하는 화소정의막패턴(170)을 형성하고 상기 화소정의막패턴(170)의 상부에 유기막(180)과 상부 전극(190)을 형성하는 과정에 의해 이루어지는데, 유기전계발광표시장치의 구동 시 하부 전극(165)과 화소정의막패턴(170)에 의해 이루어지는 에지(edge) 부분은 테이퍼 형상으로 되어 있으며, 상기 테이퍼 각도가 클수록 상부에 형성되어 있는 유기막(180)이 뜰뜨거나 오픈(open) 불량이 발생되는 문제점이 야기된다. 이로 인해 결국에는 표시장치의 수명이 짧아지는 등의 문제점이 있었다. However, in the conventional organic light emitting display device, as described above, after forming the lower electrode 165, the pixel defining layer pattern 170 is formed on the lower electrode 165 and defines the emission region. Formed by forming the organic layer 180 and the upper electrode 190 on the pattern 170. When the organic light emitting display device is driven, the lower electrode 165 and the pixel defining layer pattern 170 are formed. The edge portion formed has a tapered shape, and as the taper angle increases, a problem arises in that the organic layer 180 formed on the top floats or an open defect occurs. As a result, there is a problem that the lifetime of the display device is shortened.

특히, 유기막(180) 층을 레이저 열전사법(LITI)에 의하여 형성하는 경우에는 화소정의막패턴(170)의 테이퍼각이 클수록 유기막(180)이 들떠 발생하는 오픈 불량이 많이 발생한다는 문제점이 있다.In particular, when the organic layer 180 is formed by laser thermal transfer method (LITI), the larger the taper angle of the pixel definition layer pattern 170 is, the more open defects occur due to the organic layer 180. have.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로서 화소정의막패턴을 형성한 후 상기 화소정의막패턴을 Tg(glass transition temperature; 유리전이온도)에서 소정의 시간 동안 열처리하여 화소정의막패턴을 리플로우(reflow) 시켜주는 것에 의해 에지 부분에서의 화소정의막패턴의 테이퍼 각도를 낮게 형성하여 줌으로써 상부에 형성되어 있는 유기막이 들뜨거나 오픈 불량이 발생되는 문제점을 해결하는데 본 발명의 목적이 있다.The present invention is to solve the above-mentioned problems of the prior art, and after forming the pixel definition layer pattern, the pixel definition layer pattern is heat-treated at a glass transition temperature (Tg) for a predetermined time to form the pixel definition layer pattern. It is an object of the present invention to solve the problem that the organic film formed on the upper side is lifted or an open defect is generated by lowering the taper angle of the pixel definition layer pattern at the edge portion by reflowing.

상기한 목적을 달성하기 위하여 본 발명에 따른 유기전계발광표시장치는,In order to achieve the above object, the organic light emitting display device according to the present invention,

소자가 구비된 기판을 제공하는 단계;Providing a substrate having a device;

상기 기판 상에 하부전극을 형성하는 단계;Forming a lower electrode on the substrate;

상기 하부전극 상부에 개구부가 구비되도록 화소정의막패턴을 형성하는 단계;Forming a pixel definition layer pattern such that an opening is formed over the lower electrode;

상기 기판을 열처리하여 화소정의막패턴을 리플로우 시키는 단계; 및Heat treating the substrate to reflow the pixel definition layer pattern; And

상기 하부전극과 화소정의막패턴 상에 적어도 유기발광층을 포함하는 유기막 및 상부전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법과,Forming an organic layer and an upper electrode including at least an organic light emitting layer on the lower electrode and the pixel defining layer pattern; and a method of manufacturing an organic light emitting display device comprising:

상기 기판을 열처리하여 화소정의막패턴을 리플로우 시키는 단계는 화소정의막패턴을 구성하는 물질의 Tg(유리전이온도)에서 열처리하는 것을 특징으로 하는 것과,Reflowing the pixel definition layer pattern by heat-treating the substrate, characterized in that the heat treatment at the Tg (glass transition temperature) of the material constituting the pixel definition layer pattern,

상기 화소정의막패턴을 리플로우 시키는 단계 이후 상기 화소정의막패턴을 구성하는 물질의 Tg(유리전이온도) 온도 이상으로 상기 화소정의막패턴을 큐어링하는 단계를 더욱 포함하는 것을 특징으로 하는 것과,And recursing the pixel definition layer pattern after the reflowing of the pixel definition layer pattern above a Tg (glass transition temperature) temperature of a material constituting the pixel definition layer pattern.

상기 기판을 열처리하여 화소정의막패턴을 리플로우 시키는 단계는 화소정의막패턴을 폴리이마이드를 사용하여 50분 내지 90분 동안 열처리하는 것을 특징으로 한다. The reflowing of the pixel definition layer pattern by heat treating the substrate may include heat treating the pixel definition layer pattern for 50 to 90 minutes using polyimide.

이하, 본 발명에 따른 바람직한 실시예를 첨부하는 도면을 참조하여 더욱 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in more detail.

본 발명은 전면발광 유기전계발광표시장치에 대하여 설명하지만, 이에 한정되지 않고 배면발광 유기전계발광표시장치 및 양면발광 유기전계발광표시장치에서도 동일하게 적용될 수 있다. Although the present invention will be described with respect to a top-emitting organic light emitting display device, the present invention is not limited thereto and may be similarly applied to a bottom-emitting organic light emitting display device and a double-sided organic light emitting display device.

도 2는 본 발명에 따른 유기전계발광표시장치의 단위 화소에 대한 평면도이며, 도 3은 도 2의 단위 화소의 A-A'에 대한 단면도로서, 본 발명에 따른 유기전계발광표시장치의 단면도이고, 도 4a 내지 도 4i는 본 발명의 실시예에 따른 유기전 계발광표시장치를 제조하는 공정을 순서적으로 보여주는 단면도들이며, 도 5a, 도 5b는 본 발명에 따른 화소정의막패턴을 Tg(유리전이온도)에서 열처리한 전, 후의 화소정의막패턴의 주사전자현미경 사진이다.2 is a plan view of a unit pixel of an organic light emitting display device according to the present invention, and FIG. 3 is a cross-sectional view taken along line AA ′ of the unit pixel of FIG. 2, and a cross-sectional view of the organic light emitting display device according to the present invention. 4A through 4I are cross-sectional views sequentially illustrating a process of manufacturing an organic light emitting display device according to an exemplary embodiment of the present invention, and FIGS. 5A and 5B illustrate a pixel definition layer pattern of Tg (glass). Scanning electron micrographs of the pixel definition film pattern before and after the heat treatment at the (transition temperature).

본 발명은 실시예로 전면발광형의 능동 매트릭스 방식에 대하여 설명을 하지만, 반드시 이에 한정할 것이 아니라 배면발광형의 능동매트릭스 방식 및 수동 매트릭스 방식에도 적용될 수 있다.The present invention will be described with respect to the active matrix method of the top emission type as an embodiment, but is not necessarily limited to this, but may be applied to the active matrix method and the passive matrix method of the bottom emission type.

도 2를 참고하면, 일방향으로 배열된 스캔라인(1), 상기 스캔라인(1)과 서로 절연되면서 교차하는 데이터라인(2) 및 상기 스캔라인(1)과 서로 절연되면서 교차하고 상기 데이터라인(2)에 평행하게 공통전원라인(3)이 위치한다. 상기 스캔라인(1), 상기 데이터라인(2) 및 공통전원라인(3)에 의해 다수의 단위 화소, 예를 들면, 적색(R), 녹색(G) 및 청색(B) 중의 어느 하나를 나타내는 단위 화소로 정의된다. Referring to FIG. 2, the scan lines 1 arranged in one direction, the data lines 2 intersecting while insulated from the scan lines 1, and the data lines 2 intersecting while insulated from the scan lines 1, The common power supply line 3 is located parallel to 2). The scan line 1, the data line 2, and the common power supply line 3 represent one of a plurality of unit pixels, for example, one of red (R), green (G), and blue (B). It is defined as a unit pixel.

이로써, 상기 단위 화소에는 상기 스캔라인(1)에 인가된 신호에 따라 상기 데이터라인(2)에 인가된 데이터 신호를, 예를 들면, 데이터 전압과 상기 공통전원라인(3)에 인가된 전압차에 따른 전하를 축적하는 캐패시터(7) 및 상기 캐패시터(7)에 축적된 전하에 의한 신호를 상기 스위칭 박막트랜지스터(5)를 통해 구동 박막트랜지스터(6)로 입력한다. 이어서 데이터 신호를 입력받은 상기 구동 박막트랜지스터(6)는 하부전극(8), 상부전극 및 두 전극 사이에 적어도 유기발광층을 포함하는 유기막을 구비한 상기 유기발광표시장치(9)에 전기적 신호를 보내 광을 방출하게 한다.Accordingly, the unit pixel includes a data signal applied to the data line 2 according to a signal applied to the scan line 1, for example, a data voltage and a voltage difference applied to the common power supply line 3. The capacitor 7 which accumulates the charge and the signal generated by the charge accumulated in the capacitor 7 are input to the driving thin film transistor 6 through the switching thin film transistor 5. Subsequently, the driving thin film transistor 6 receiving the data signal sends an electrical signal to the organic light emitting display device 9 including the lower electrode 8, the upper electrode, and the organic layer including at least an organic light emitting layer between the two electrodes. To emit light.

도 3 및 도 4a에 도시되어 있는 바와 같이, 본 발명에 따른 유기전계발광표시장치는 유리나 합성 수지, 스테인레스 스틸 등의 재질로 이루어진 기판(200) 상에 소정의 두께로 선택적으로 버퍼층(210)을 형성한다. 이때, 상기 버퍼층(210)은 후속 공정으로 형성되는 비정질 실리콘의 결정화 공정시 상기 기판(200) 내의 불순물이 확산되는 것을 방지한다.As shown in FIG. 3 and FIG. 4A, the organic light emitting display device according to the present invention selectively forms the buffer layer 210 to a predetermined thickness on a substrate 200 made of a material such as glass, synthetic resin, or stainless steel. Form. In this case, the buffer layer 210 prevents the diffusion of impurities in the substrate 200 during the crystallization process of amorphous silicon formed in a subsequent process.

다음으로 도 4b에 도시되어 있는 바와 같이, 상기 버퍼층(210)의 상부에 소정의 두께로 비정질 실리콘(도시안됨)을 증착한 후, 상기 비정질 실리콘을 결정화하고 사진 식각공정으로 패터닝하여 반도체층(230)을 형성하며, 상기 기판(200) 상의 전체 표면 상부에 게이트 절연막(220)을 증착한다. 이때, 상기 게이트 절연막(220)은 실리콘산화막(SiO2), 실리콘질화막(SiNx) 또는 그 적층구조를 사용하여 형성할 수 있다.Next, as shown in FIG. 4B, after depositing amorphous silicon (not shown) to a predetermined thickness on the buffer layer 210, the amorphous silicon is crystallized and patterned by a photolithography process to form a semiconductor layer 230. ) And depositing a gate insulating layer 220 on the entire surface of the substrate 200. In this case, the gate insulating film 220 may be formed using a silicon oxide film (SiO 2 ), a silicon nitride film (SiN x ), or a stacked structure thereof.

계속해서, 상기 게이트절연막(220) 상부에 알루미늄(Al) 또는 알루미늄- 네오디뮴(Al-Nd)과 같은 알루미늄 합금의 단일층이나, 크롬(Cr) 또는 몰리브덴(Mo) 합금 위에 알루미늄 합금이 적층된 다중 층으로 게이트전극용 금속층(도시안됨)을 형성하고, 사진식각공정으로 상기 게이트전극용 금속층을 식각하여 상기 반도체층(230)과 대응되는 소정 부분에 게이트전극(238)을 형성한다. 이어서, 상기 게이트 전극(238)을 마스크로 사용하여 도전형의 불순물을 소정 도핑하여 소오스 영역(232)과 드레인 영역(236)을 형성한다. 상기 소오스 영역(232)과 드레인 영역(236)의 사이에 위치한 불순물이 도핑되지 않은 영역은 채널 영역(234)으로 작용한다. 그러나, 상기 도핑 공정은 게이트전극(238)을 형성하기 전에 포토레지스트를 형성하여 진행할 수도 있다.Subsequently, a single layer of an aluminum alloy, such as aluminum (Al) or aluminum-neodymium (Al-Nd), or a plurality of aluminum alloys stacked on a chromium (Cr) or molybdenum (Mo) alloy on the gate insulating layer 220. The gate electrode metal layer (not shown) is formed as a layer, and the gate electrode metal layer is etched by a photolithography process to form the gate electrode 238 at a predetermined portion corresponding to the semiconductor layer 230. Subsequently, the source region 232 and the drain region 236 are formed using the gate electrode 238 as a mask by doping a conductive impurity. An impurity doped region between the source region 232 and the drain region 236 serves as the channel region 234. However, the doping process may be performed by forming a photoresist before forming the gate electrode 238.

다음으로, 도 4c에 도시되어 있는 바와 같이, 상기 기판(200) 상에 무기 절연막을 증착하여 소정 두께의 층간 절연막(240)을 형성하고, 상기 층간 절연막(240) 및 게이트 절연막(220)을 사진 식각하여 소오스 영역(232)과 드레인 영역(236)의 일부를 노출시키는 콘택홀(256,258)을 형성한다. Next, as shown in FIG. 4C, an inorganic insulating film is deposited on the substrate 200 to form an interlayer insulating film 240 having a predetermined thickness, and the interlayer insulating film 240 and the gate insulating film 220 are photographed. Etching is performed to form contact holes 256 and 258 exposing portions of the source region 232 and the drain region 236.

이어서, 도 4d에 도시되어 있는 바와 같이 상기 콘택홀(256,258)을 포함한 층간 절연막(240) 상부에 도전 물질을 증착한 후, 상기 도전 물질을 패터닝하여 콘택홀(256)을 통해 소오스 영역(232)에 연결되는 소오스 전극(252)과 콘택홀(258)을 통해 드레인 영역(236)에 연결되는 드레인 전극(254)을 형성한다. 이때, 상기 도전 물질로는 몰리텅스텐(MoW) 또는 알루미늄-네오디뮴(Al-Nd) 등이 사용될 수 있다.Subsequently, as illustrated in FIG. 4D, a conductive material is deposited on the interlayer insulating layer 240 including the contact holes 256 and 258, and then the conductive material is patterned to form a source region 232 through the contact hole 256. A drain electrode 254 connected to the drain region 236 is formed through the source electrode 252 and the contact hole 258. In this case, molybdenum (MoW) or aluminum-neodymium (Al-Nd) may be used as the conductive material.

다음으로, 도 4e에 도시되어 있는 바와 같이 전체표면 상부에 평탄화막(250)을 형성하는데, 소오스/드레인 전극(252,254)이 형성된 기판(200) 상부 전체 표면에 평탄화막(250)을 형성한다. Next, as shown in FIG. 4E, the planarization film 250 is formed over the entire surface, and the planarization film 250 is formed over the entire surface of the substrate 200 on which the source / drain electrodes 252 and 254 are formed.

이어서, 도 4f에 도시되어 있는 바와 같이 상기 평탄화막(250)에 소오스 전극(252) 또는 드레인 전극(254) 중의 어느 하나, 예를 들어 드레인 전극(254)의 일부분을 노출시키는 비아홀(265)을 형성한다. 이는 후속 공정에서 형성될 하부 전극(270)과 드레인 전극(254)을 연결하기 위함이다.Subsequently, as illustrated in FIG. 4F, a via hole 265 exposing a portion of the source electrode 252 or the drain electrode 254, for example, a part of the drain electrode 254, is exposed to the planarization film 250. Form. This is to connect the lower electrode 270 and the drain electrode 254 to be formed in a subsequent process.

그 다음, 도 4g에 도시되어 있는 바와 같이 비아홀(265)을 포함한 상면이 평탄한 평탄화막(250) 상에 도전성 물질을 증착하여 비아홀(265)을 통하여 상기 소오 스/드레인 전극(252,254) 중 어느 하나, 예를 들면 드레인 전극(254)에 접속되는 하부 전극(270)을 형성한다.Next, as illustrated in FIG. 4G, one of the source / drain electrodes 252 and 254 may be deposited through the via hole 265 by depositing a conductive material on the planarization film 250 having a flat top surface including the via hole 265. For example, the lower electrode 270 connected to the drain electrode 254 is formed.

상기 하부 전극(270)은 기판(200) 상에 반사막과 상기 반사막 상에 투명전극이 형성되는데, 상기 반사막은 후속 공정에서 형성되는 유기막(도 3에 도시된 290)에서 나오는 빛을 기판(200)과 반대 방향으로 반사시키기 위하여 형성한다. 여기서, 상기 하부전극(270)은 애노드 전극으로 작용한다.The lower electrode 270 is formed with a reflective film on the substrate 200 and a transparent electrode on the reflective film. The reflective film emits light from the organic film (290 shown in FIG. 3) formed in a subsequent process. ) To reflect in the opposite direction. Here, the lower electrode 270 serves as an anode electrode.

이때, 반사막의 물질로는 은(Ag), 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti) 및 탈륨(Ta)의 단일 금속 및 이들의 합금 등이 사용되고 있으며, 상기 하부전극(270)의 투명 전극의 구성 물질로는 일함수가 높은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등이 사용될 수 있고, 반사 효율 및 일함수 등을 고려하여 알루미늄(Al) 또는 이의 합금과 ITO가 가장 폭 넓게 사용되고 있다.At this time, the material of the reflective film is a single metal of silver (Ag), aluminum (Al), chromium (Cr), molybdenum (Mo), tungsten (W), titanium (Ti) and thallium (Ta) and alloys thereof. As a material of the transparent electrode of the lower electrode 270, indium tin oxide (ITO) or indium zinc oxide (IZO) having a high work function may be used, and aluminum may be used in consideration of reflection efficiency and work function. Al or alloys thereof and ITO are most widely used.

이어서, 전체 표면 상부에 화소정의막(도시안됨)을 형성한다. 이때, 상기 화소정의막은 폴리이마이드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 페놀계 수지(phenol resin) 및 아크릴레이트(acrylate)로 이루어진 군에서 선택되는 1종의 물질로 형성할 수 있다. 상기와 같은 박막은 노광 및 현상 공정으로 실시되는 사진 공정에 의해 패터닝이 가능하다.Subsequently, a pixel definition layer (not shown) is formed over the entire surface. In this case, the pixel definition layer may be formed of one material selected from the group consisting of polyimide, benzocyclobutene series resin, phenol resin, and acrylate. have. The thin film as described above can be patterned by a photolithography process performed by an exposure and development process.

그 다음, 도 4h에 도시되어 있는 바와 같이 사진 공정으로 상기 화소정의막을 패터닝하여 발광영역을 노출시키는 화소정의막패턴(280)을 형성한다.Next, as illustrated in FIG. 4H, the pixel definition layer is patterned by a photolithography process to form a pixel definition layer pattern 280 that exposes an emission region.

다음, 도 4i에 도시된 바와 같이 상기 화소정의막패턴(280)을 Tg(glass transition temperature; 유리전이온도)에서 소정의 시간 동안 열처리하여 리플로우(reflow) 시켜준다.Next, as illustrated in FIG. 4I, the pixel definition layer pattern 280 is heat-treated at a glass transition temperature (Tg) for a predetermined time to reflow.

도 5a, 도 5b는 본 발명에 따른 화소정의막패턴을 Tg(유리전이온도)에서 열처리한 전, 후의 화소정의막패턴의 주사전자현미경 사진이다.5A and 5B are scanning electron micrographs of the pixel definition layer pattern before and after the pixel definition layer pattern according to the present invention is heat-treated at Tg (glass transition temperature).

도 5a 및 도 5b를 참조하면, 화소정의막패턴(280a)으로 폴리이마이드(polyimide)를 사용하고 상기 폴리이마이드(polyimide)를 1.0㎛의 두께로 형성하여 Tg(유리전이온도)에서 열처리했을 때의 화소정의막패턴(280a)의 테이퍼 각도가 낮아진 것을 나타낸다. 상기 열처리는 N2 오븐(oven)에서 폴리이마이드의 Tg(유리전이온도)인 160℃에서 50분 내지 90분 동안 열처리하는 것으로, 열처리한 후의 주사전자현미경 사진에서 화소정의막패턴(280a)의 테이퍼 각도가 열처리 전의 화소정의막패턴(280)의 테이퍼 각도보다 56°에서 33.9°로 낮아진 것을 확인할 수 있다.5A and 5B, when the polyimide is formed as the pixel defining layer pattern 280a and the polyimide is formed to a thickness of 1.0 μm, heat treatment is performed at Tg (glass transition temperature). The taper angle of the pixel defining layer pattern 280a is lowered. The heat treatment is a heat treatment for 50 minutes to 90 minutes at 160 ℃ Tg (glass transition temperature) of the polyimide in an N 2 oven (oven), the taper of the pixel definition film pattern 280a in the scanning electron micrograph after the heat treatment It can be seen that the angle is lowered from 56 ° to 33.9 ° than the taper angle of the pixel definition layer pattern 280 before heat treatment.

본 발명에서는 폴리이마이드(polyimide)를 1.0㎛의 두께로 하여 Tg(유리전이온도)에서 50분 내지 90분 동안 열처리하여 화소정의막패턴(280a)을 형성하였으나, 상기 화소정의막패턴(280a)의 두께가 두꺼울수록 열처리 시간을 증가시켜 화소정의막패턴(280a)의 테이퍼 각도를 낮게 형성할 수 있다.In the present invention, the pixel definition layer pattern 280a is formed by heat-treating the polyimide at a thickness of 1.0 μm at a Tg (glass transition temperature) for 50 to 90 minutes. As the thickness increases, the taper angle of the pixel definition layer pattern 280a may be lowered by increasing the heat treatment time.

다음, 상기 화소정의막패턴(280a)을 Tg(유리전이온도)에서 열처리한 후 온도를 상승시켜 큐어링(curing)한다.Next, the pixel definition layer pattern 280a is heat-treated at Tg (glass transition temperature), and then the temperature is raised to cure.

계속해서, 도 3에 도시된 바와 같이 상기 화소정의막패턴(280a)에 의해 노출되는 하부전극(270)의 표면에 적어도 유기발광층을 포함하는 유기막(290)을 형성한 다.Subsequently, as shown in FIG. 3, an organic layer 290 including at least an organic light emitting layer is formed on the surface of the lower electrode 270 exposed by the pixel defining layer pattern 280a.

다음, 기판(200) 상의 상기 유기막(290) 상부에 상부전극(300)을 형성한다. 상기 상부전극(300)은 캐소드 전극으로 작용하며 투명 전극으로 형성하되, 일함수가 낮은 도전성의 금속으로 Mg, Ca, Al, Ag 및 이들의 합금으로 이루어진 군에서 선택된 1종의 물질로 형성한다.Next, an upper electrode 300 is formed on the organic layer 290 on the substrate 200. The upper electrode 300 acts as a cathode electrode and is formed of a transparent electrode, but a conductive metal having a low work function, and formed of one material selected from the group consisting of Mg, Ca, Al, Ag, and alloys thereof.

상기한 바와 같이 본 발명에 따르면, 화소정의막패턴을 형성한 후 상기 화소정의막패턴을 Tg(glass transition temperature; 유리전이온도)에서 소정의 시간 동안 열처리하여 화소정의막패턴을 리플로우(reflow) 시켜주는 것에 의해 에지 부분의 화소정의막패턴의 테이퍼 각도를 낮게 형성하여 줌으로써 유기막이 들뜨거나 오픈 불량이 발생되는 문제점을 해결하여 하부 전극의 에지 부분에서의 유기막이 들뜨거나 오픈 불량이 발생되는 문제점 등을 방지할 수 있으므로 신뢰성 및 수율을 향상시킬 수 있다.As described above, after the pixel definition layer pattern is formed, the pixel definition layer pattern is heat-treated at a glass transition temperature (Tg) for a predetermined time to reflow the pixel definition layer pattern. By lowering the taper angle of the pixel-defining film pattern of the edge portion by solving the problem, the organic film is lifted or the open defect occurs, and the organic film is lifted or the open defect occurs at the edge of the lower electrode. Since it can be prevented to improve the reliability and yield.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.

Claims (5)

소자가 구비된 기판을 제공하는 단계;Providing a substrate having a device; 상기 기판 상에 하부전극을 형성하는 단계;Forming a lower electrode on the substrate; 상기 하부전극의 상부에 개구부를 구비하도록 화소정의막 패턴을 형성하는 단계;Forming a pixel definition layer pattern to have an opening in an upper portion of the lower electrode; 상기 기판을 열처리하여 화소정의막 패턴을 리플로우 시키는 단계; 및Heat treating the substrate to reflow the pixel definition layer pattern; And 상기 하부전극과 화소정의막 패턴 상에 적어도 유기발광층을 포함하는 유기막 및 상부전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.And forming an organic layer and an upper electrode including at least an organic light emitting layer on the lower electrode and the pixel definition layer pattern. 제 1항에 있어서,The method of claim 1, 상기 화소정의막 패턴을 리플로우 시키는 단계는 화소정의막패턴을 구성하는 물질의 Tg(유리전이온도)에서 열처리하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.The reflowing of the pixel definition layer pattern may include heat treatment at a Tg (glass transition temperature) of the material constituting the pixel definition layer pattern. 제 1항에 있어서,The method of claim 1, 상기 화소정의막패턴을 리플로우 시키는 단계는 50 내지 90분 동안 열처리하 는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.The reflowing of the pixel definition layer pattern is performed for 50 to 90 minutes. 제 1항에 있어서,The method of claim 1, 상기 화소정의막패턴을 리플로우 시키는 단계 이후 상기 화소정의막패턴을 구성하는 물질의 Tg(유리전이온도) 온도 이상으로 상기 화소정의막패턴을 큐어링하는 단계를 더욱 포함하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.Further comprising curing the pixel definition layer pattern above a Tg (glass transition temperature) temperature of a material constituting the pixel definition layer pattern after reflowing the pixel definition layer pattern. Method of manufacturing a light emitting display device. 제 1항에 있어서,The method of claim 1, 상기 화소정의막패턴은 폴리이마이드로 하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.The pixel definition layer pattern is a polyimide manufacturing method of an organic light emitting display device.
KR1020050092267A 2005-09-30 2005-09-30 Electro Luminescence Device KR100721955B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050092267A KR100721955B1 (en) 2005-09-30 2005-09-30 Electro Luminescence Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050092267A KR100721955B1 (en) 2005-09-30 2005-09-30 Electro Luminescence Device

Publications (2)

Publication Number Publication Date
KR20070037057A KR20070037057A (en) 2007-04-04
KR100721955B1 true KR100721955B1 (en) 2007-05-25

Family

ID=38159024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050092267A KR100721955B1 (en) 2005-09-30 2005-09-30 Electro Luminescence Device

Country Status (1)

Country Link
KR (1) KR100721955B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633054B2 (en) 2011-01-07 2014-01-21 Samsung Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110049578A (en) 2009-11-05 2011-05-12 삼성모바일디스플레이주식회사 Organic electro-luminescent display device
KR101748842B1 (en) 2010-08-24 2017-06-20 삼성디스플레이 주식회사 An organic light emitting display device and the manufacturing method thereof
KR102000932B1 (en) * 2012-12-18 2019-07-26 삼성디스플레이 주식회사 Display device and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010039961A (en) * 1999-09-30 2001-05-15 야마자끼 순페이 Organic electroluminescent display device
KR20040033395A (en) * 2002-10-14 2004-04-28 삼성에스디아이 주식회사 AMOLED and method for fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010039961A (en) * 1999-09-30 2001-05-15 야마자끼 순페이 Organic electroluminescent display device
KR20040033395A (en) * 2002-10-14 2004-04-28 삼성에스디아이 주식회사 AMOLED and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633054B2 (en) 2011-01-07 2014-01-21 Samsung Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20070037057A (en) 2007-04-04

Similar Documents

Publication Publication Date Title
US8415675B2 (en) Organic light emitting display device and method of fabricating the same
KR100742370B1 (en) Fabrication Method of Organic Electro Luminescence Device
KR100484591B1 (en) an active matrix organic electroluminescence display and a manufacturing method of the same
KR101073561B1 (en) organic electro luminescence display and method for fabricating the same
KR100700642B1 (en) Organic light emitting display and fabricating method of the same
JP4091481B2 (en) Active matrix organic electroluminescent device and manufacturing method thereof
KR101901574B1 (en) Organic light emitting display device and method for fabricating the same
KR100731753B1 (en) Both-sides emitting organic electroluminescence display device and fabricating Method of the same
JP5323667B2 (en) Organic electroluminescent device and manufacturing method thereof
US10403696B2 (en) Organic light emitting display device and method of fabricating the same
JP2005340168A (en) Organic electroluminescent display element and its fabricating method
JP2005222068A (en) Organic electric field light-emitting display device and the method of fabrication thereof
KR20100068644A (en) Top emission type organic electro luminescent device and method of fabricating the same
KR20110035049A (en) Organic electro-luminescence device and method for fabricating of the same
JP2006135337A (en) Organic electroluminescence display element and method of manufacturing the same
KR100721955B1 (en) Electro Luminescence Device
KR100899428B1 (en) Organic light emitting diode display device and fabrication method of the same
KR100590238B1 (en) Organic light emitting display device and the method for fabricating of the same
KR100685424B1 (en) Organic electro luminescence display and methode for manufacturing the same
KR100600872B1 (en) Organic light emitting display device and the method for fabricating of the same
KR100685423B1 (en) Organic electro luminescence display and methode for manufacturing the same
KR100712211B1 (en) Tft and oled using the same
KR100742377B1 (en) Organic electro luminescence device and fabricating method of the same
KR101367130B1 (en) Organic light emitting diode display
KR100685418B1 (en) Organic electro luminescence and method for fabricating of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee