KR100720442B1 - Liquid Crystal Display Device - Google Patents

Liquid Crystal Display Device Download PDF

Info

Publication number
KR100720442B1
KR100720442B1 KR1020000086718A KR20000086718A KR100720442B1 KR 100720442 B1 KR100720442 B1 KR 100720442B1 KR 1020000086718 A KR1020000086718 A KR 1020000086718A KR 20000086718 A KR20000086718 A KR 20000086718A KR 100720442 B1 KR100720442 B1 KR 100720442B1
Authority
KR
South Korea
Prior art keywords
gate line
gate
storage electrode
pixel
liquid crystal
Prior art date
Application number
KR1020000086718A
Other languages
Korean (ko)
Other versions
KR20020058605A (en
Inventor
김진태
정재영
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020000086718A priority Critical patent/KR100720442B1/en
Publication of KR20020058605A publication Critical patent/KR20020058605A/en
Application granted granted Critical
Publication of KR100720442B1 publication Critical patent/KR100720442B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시소자를 제공하기 위한 것으로서, 일방향으로 형성되는, 첫번째 게이트 라인과 이와 이격된 두번째 게이트 라인을 포함한 다수의 게이트라인들과, 상기 다수의 게이트라인과 교차되어 화소 영역을 정의하는 다수의 데이터라인들과, 상기 화소영역에 형성되고, 상기 다수의 게이트라인 및 데이터라인의 제어에 의해 화상을 표시하는 화소전극들과, 상기 첫번째 게이트라인에 오버랩하며 형성된 제 1 스토리지 전극 및 상기 두번째 게이트라인을 포함하는 다수의 게이트라인에 각각 오버랩하며 형성되는 제 2 스토리지 전극을 포함하여 이루어지는 액정표시소자에 있어서, 상기 제 1 스토리지 전극은 상기 제 2 스토리지 전극에 비해 넓게 형성되는 것을 특징으로 하며, 상기 제 1 스토리지 전극이 첫번재 게이트라인과 두번째 게이트라인 사이의 형성된 화소의 밝음현상 불량을 개선한다.The present invention provides a liquid crystal display device, comprising: a plurality of gate lines including a first gate line and a second gate line spaced apart from one another, and a plurality of gate lines crossing the plurality of gate lines to define a pixel area; Data lines in the pixel region, pixel electrodes configured to display an image under control of the plurality of gate lines and data lines, a first storage electrode and the second gate overlapping the first gate line. In the liquid crystal display device comprising a second storage electrode formed to overlap each of the plurality of gate lines including a line, wherein the first storage electrode is wider than the second storage electrode, The first storage electrode is the first gate line and the second gate line Improve the brightness phenomenon of the formed pixel in between.

스토리지 전극Storage electrode

Description

액정표시소자{Liquid Crystal Display Device}Liquid Crystal Display Device

도1a 및 도2a는 종래 기술에 따른 박막트랜지스터에 의해 구동되는 액정표시소자의 하나의 화소를 도시한 도면.1A and 2A show one pixel of a liquid crystal display device driven by a thin film transistor according to the prior art.

도1b 및 도2b는 각각 상기 도1a 및 도2a의 Ⅰ-Ⅰ'방향의 단면도.1B and 2B are sectional views taken along the line II ′ of FIGS. 1A and 2A, respectively.

도3a는 본 발명에 따른 박막트랜지스터에 의해 구동되는 액정표시소자의 하나의 화소를 도시한 도면.3A shows one pixel of a liquid crystal display device driven by a thin film transistor according to the present invention;

도3b는 상기 도3a의 Ⅰ-Ⅰ'방향의 단면도.Fig. 3B is a sectional view taken along the line II ′ of Fig. 3A.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

10 : 투명 기판 11 : 게이트라인10 transparent substrate 11 gate line

11(1st) : 제1게이트라인 11(2nd) : 제2게이트라인11 (1st): first gate line 11 (2nd): second gate line

111a : 게이트 전극 12 : 게이트 절연막111a: gate electrode 12: gate insulating film

13 : 반도체층 14 : 오믹콘택층13 semiconductor layer 14 ohmic contact layer

15a : 소스 전극 15b : 드레인 전극15a: source electrode 15b: drain electrode

15c : 스토리지 전극 16 : 보호막15c: storage electrode 16: protective film

17 : 화소 전극17: pixel electrode

본 발명은 액정표시소자에 관한 것으로, 특히 첫 번째 게이트라인과 데이터라인에 의해 정의되는 화소의 밝음 현상을 감소시키는 구조를 갖는 액정표시소자에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device having a structure for reducing the brightness phenomenon of the pixel defined by the first gate line and the data line.

도1a는 종래 기술에 따른 박막트랜지스터에 의해 구동되는 액정표시소자의 하나의 화소를 도시하였고, 도1b는 상기 도1a의 Ⅰ-Ⅰ'방향의 단면도를 도시하였다.FIG. 1A illustrates one pixel of a liquid crystal display device driven by a thin film transistor according to the prior art, and FIG. 1B illustrates a cross-sectional view taken along the line II ′ of FIG. 1A.

도1a에 도시한 바와 같이, 게이트라인(11) 및 데이터라인(15)이 서로 교차하며 종횡으로 나열되어 화소 영역을 정의하고 있고, 화소 영역에는 투명도전막으로 형성된 화소 전극(17)이 형성되어 있다.As shown in Fig. 1A, the gate line 11 and the data line 15 cross each other and are arranged vertically and horizontally to define a pixel region, and a pixel electrode 17 formed of a transparent conductive film is formed in the pixel region. .

그리고 게이트라인(11)과 함께 형성된 게이트 전극(11a)의 상부에 형성된 반도체층(13)과, 데이터라인(15)과 연결되어 게이트 전극(11a) 및 상기 반도체층(13)과 중첩되도록 소스 전극(15a)이 형성되어 있고, 게이트 전극(11a) 및 상기 반도체층(13)과 중첩되고 상기 화소 전극(17)과 연결되는 드레인 전극(15b)이 형성되어 있다. The semiconductor layer 13 is formed on the gate electrode 11a formed together with the gate line 11, and the source electrode is connected to the data line 15 to overlap the gate electrode 11a and the semiconductor layer 13. 15a is formed, and a drain electrode 15b overlapping the gate electrode 11a and the semiconductor layer 13 and connected to the pixel electrode 17 is formed.

그리고 상기 게이트라인(11) 상부에 형성되어 상기 화소 전극(17)과 연결되는 스토리지 전극(15c)이 형성되어 있다. 그리고 액정 디스플레이 패널의 소정영역에 상기 게이트라인(11) 및 데이터라인(15)의 상부로 빛이 새는 것을 방지하기 위해 상기 게이트라인(11) 및 데이터라인(15)의 상부에 광차단층(도시되지 않음)이 형성되어 있다. A storage electrode 15c is formed on the gate line 11 and connected to the pixel electrode 17. A light blocking layer (not shown) is disposed on the gate line 11 and the data line 15 to prevent light from leaking to the upper portion of the gate line 11 and the data line 15 in a predetermined region of the liquid crystal display panel. Not formed).                         

그리고 공정은 도1b를 참조하여 설명하면 다음과 같다.And the process is described with reference to Figure 1b as follows.

도1b에 도시한 바와 같이 투명 기판(10) 위에 첫 번째 게이트라인(이하 제1게이트라인, 제1게이트라인만 도시,11(1st))을 형성함과 동시에 게이트 전극(11a)을 형성한다. As shown in FIG. 1B, a first gate line (hereinafter referred to as first gate line and only first gate line 11 (1st)) is formed on the transparent substrate 10 and a gate electrode 11 a is formed.

이어 게이트 전극(11a)을 덮도록 투명 기판(10) 전면에 게이트 절연막(12)을 형성하고, 반도체층(13)을 형성한다.Subsequently, the gate insulating film 12 is formed over the transparent substrate 10 to cover the gate electrode 11a, and the semiconductor layer 13 is formed.

이어, 반도체층(13)의 오믹 콘택(ohmic contact)을 위하여 오믹콘택층(14)을 형성한 후 상기 게이트라인과 교차하게 데이터라인(도시하지 않음)을 형성하고, 상기 데이터라인과 함께 소스 전극(15a)과 드레인 전극(15b)을 형성하고, 상기 소스/드레인 전극(15a, 15b) 물질과 같은 금속 물질로 게이트라인의 상부에 스토리지 전극(15c)을 형성한다. 이어 상기 소스/드레인 전극(15a, 15b)을 포함한 전면에 보호막(16)을 형성한다.Subsequently, an ohmic contact layer 14 is formed for ohmic contact of the semiconductor layer 13, and then a data line (not shown) is formed to cross the gate line, and a source electrode is formed along with the data line. A drain electrode 15b is formed, and a storage electrode 15c is formed on the gate line with a metal material such as the source / drain electrodes 15a and 15b. Subsequently, the passivation layer 16 is formed on the entire surface including the source / drain electrodes 15a and 15b.

이어, 상기 드레인 전극(15b)이 노출되도록 보호막(16)을 식각하여 콘택홀(18a)을 형성하고, 상기 드레인 전극(15b)과 연결되도록 화소 전극(17)을 형성한다. Next, the protective layer 16 is etched to expose the drain electrode 15b to form a contact hole 18a, and the pixel electrode 17 is formed to be connected to the drain electrode 15b.

그리고 상기 스토리지 전극(15c)이 노출되도록 보호막(16)을 식각하여 콘택홀(18b)을 형성하고, 상기 스토리지 전극(15c)과 연결되도록 화소 전극(17)을 형성한다. The protective layer 16 is etched to expose the storage electrode 15c to form a contact hole 18b, and the pixel electrode 17 is formed to be connected to the storage electrode 15c.

액정표시소자의 패널 구동시 제1게이트라인((11)1st)을 제외한 다른 게이트라인들은 펄스신호가 입력되지만, 제1게이트라인((11)1st)은 DC신호가 입력되게 된 다.In the panel driving of the liquid crystal display device, pulse signals are input to the other gate lines except for the first gate line (11) 1st, but the DC signal is input to the first gate line (11) 1st.

상기 제1게이트라인((11)1st)을 제외한 펄스 신호가 인가되는 게이트라인들은 상기 게이트라인과 데이터라인에 의해 정의되는 화소들이 홀딩(holding) 기간동안 Cst의 용량을 갖는 스토리지 전극에 의해 화소 전압(Vp)이 변하게 되지만, DC가 입력되는 상기 제1게이트라인((11)1st)과 두 번째 게이트라인(이하 제2게이트라인(11(2nd))) 사이에 형성된 화소들은 홀딩 기간에 초기 화소 전압(Vp)을 유지하게 된다. The gate lines to which the pulse signal is applied except for the first gate line 11 1st are pixel voltages by the storage electrode having a capacitance of Cst during the holding period of the pixels defined by the gate line and the data line. While Vp is changed, the pixels formed between the first gate line 11st and the second gate line (hereinafter, the second gate line 11 (2nd)) to which DC is input are initial pixels during the holding period. The voltage Vp is maintained.

즉, 홀딩 기간 동안의 화소 전압 변동량(ΔVp)은 아래 수학식1과 같다.That is, the pixel voltage variation ΔVp during the holding period is expressed by Equation 1 below.

수학식1Equation 1

ΔVp=

Figure 112000028777735-pat00001
ΔVp =
Figure 112000028777735-pat00001

Cgd : 게이트 전극 및 드레인 전극의 중첩에 의한 용량성 커패시터 용량Cgd: capacitive capacitor capacitance due to overlap of gate electrode and drain electrode

Csto : 스토리지 커패시터 용량C sto : Storage Capacitor Capacity

CLC : 액정에 의한 커패시터 용량C LC : Capacitor capacity by liquid crystal

Vg : 홀딩 기간동안 스토리지 전극에 인가되는 전압 변동량Vg : The amount of voltage change applied to the storage electrode during the holding period

상기 수학식1에 나타나듯이 홀딩 기간 동안의 화소 전압 변동량(ΔVp)은 게이트 전극(11a) 및 드레인 전극(15b)의 중첩에 의한 용량 Cgd의 영향도 받는다. As shown in Equation 1, the pixel voltage variation ΔVp during the holding period is also affected by the capacitance Cgd due to the overlap of the gate electrode 11a and the drain electrode 15b.

결국, 제1게이트라인((11)1st)과 나머지의 게이트라인과의 Vrms(실효전압 : root square mean Voltage)값이 틀려져 제1게이트라인((11)1st)과 제2게이트라인(11(2nd))에 형성된 화소와 나머지 화소와의 휘도차가 발생한다. 즉, 제1게이트라인((11)1st)과 제2게이트라인(11(2nd))에 형성된 화소의 실효전압이 나머지의 게이트라인에 형성된 화소의 실효전압보다 작아서 휘도가 밝아지는 등의 휘도의 불량이 발생한다.As a result, the Vrms (effective voltage: root square mean voltage) value between the first gate line (11) 1st and the remaining gate lines is different, so that the first gate line (11) 1st and the second gate line 11 are different. Luminance difference between the pixel formed in (2nd)) and the remaining pixels occurs. That is, since the effective voltage of the pixels formed on the first gate line (11) 1st and the second gate line 11 (2nd) is smaller than the effective voltage of the pixels formed on the remaining gate lines, the luminance becomes bright. Defect occurs.

도2a는 다른 종래 기술에 따른 박막트랜지스터에 의해 구동되는 액정표시소자의 하나의 화소를 도시하였고, 도2b는 상기 도1a의 Ⅰ-Ⅰ'방향의 단면도를 도시하였다.FIG. 2A illustrates one pixel of a liquid crystal display device driven by a thin film transistor according to another conventional technology, and FIG. 2B illustrates a cross-sectional view taken along the line II ′ of FIG. 1A.

도2a에 도시한 바와 같이 구성 및 공정은 상기 도1a 및 도1b와 동일(따라서, 도2a의 구성을 생략)하고, 개구율을 감소시키기 위해 단지 스토리지 전극(15c)이 형성될 부분의 제1게이트라인(11(1st))의 폭을 증가시켰다.As shown in Fig. 2A, the construction and the process are the same as those of Figs. 1A and 1B (thus omitting the construction of Fig. 2A), and only the first gate of the portion where the storage electrode 15c is to be formed to reduce the aperture ratio is shown. The width of the line 11 (1st) was increased.

그러나 제1게이트라인(11(1st))의 폭을 늘려 제1게이트라인(11(1st))과 제2게이트라인(11(2nd)) 사이에 형성되는 화소의 개구율을 감소시킬 경우 상기 제1게이트라인(11(1st))과 스토리지 전극(15c)이 중첩되는 영역(A)이 제1게이트라인(11(1st))을 제외한 게이트라인과 스토리지 전극(15c)이 중첩되는 영역(B)에 비해 면적이 넓어져 용량 Cst가 증가하게 된다.However, when the opening ratio of the pixel formed between the first gate line 11 (1st) and the second gate line 11 (2nd) is decreased by increasing the width of the first gate line 11 (1st), the first gate line 11 (1st) is increased. The region A where the gate line 11 (1st) and the storage electrode 15c overlap each other is in the region B where the gate line and the storage electrode 15c overlap except the first gate line 11 (1st). Compared with the larger area, the capacity Cst is increased.

따라서 스토리지 전극(15c)에 차지되는 전하량이 감소되므로, Vrms가 감소하고 휘도가 증가하게 되어 효과가 떨어진다.Therefore, since the amount of charges occupied by the storage electrode 15c is reduced, the Vrms is reduced and the brightness is increased, thereby reducing the effect.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 게이트라인들과 데이터라인들의 교차부에 의해 정의되는 화소영역에 해당 게이트라인의 제어에 의해 화상표시를 하는 화소전극 중 제1게이트라인과 제2게이트라인 사이에 형성된 화소전극의 하부에 광량조절층을 화소영역의 내측으로 상당부분 인입하여 제1게이트라인과 제2게이트라인 사이에 형성된 화소의 밝음현상을 해결하는 액정표시소자를 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, and the first gate line of the pixel electrode to display the image by the control of the gate line in the pixel area defined by the intersection of the gate line and the data line Provided is a liquid crystal display device that solves the brightness phenomenon of the pixel formed between the first gate line and the second gate line by introducing a substantial portion of the light amount control layer into the pixel area below the pixel electrode formed between the second gate line and the second gate line. Its purpose is to.

그리고 상기 광량조절층을 게이트라인의 상부에 게이트라인과 함께 캐패시터 역할을 하는 금속층으로 형성하여 펄스 신호가 입력되지 않은 제1게이트라인 상에 상기 광량조절층을 형성시 제1게이트라인과 제2게이트라인 사이에 형성된 화소의 상당부분을 가리도록 패터닝하여 개구부를 감소시켜 상기 화소의 밝음 현상을 감소시키는 구조를 갖는 액정표시소자를 제공하는데 그 목적이 있다.The first gate line and the second gate are formed when the light amount control layer is formed on the first gate line to which the pulse signal is not input by forming the light amount control layer as a metal layer which functions as a capacitor along with the gate line. SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display device having a structure in which a large portion of pixels formed between lines is covered to reduce openings, thereby reducing brightness of the pixels.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시소자의 특징은 일방향으로 형성되는, 첫번째 게이트 라인과 이와 이격된 두번째 게이트 라인을 포함한 다수의 게이트라인들과, 상기 다수의 게이트라인과 교차되어 화소 영역을 정의하는 다수의 데이터라인들과, 상기 화소영역에 형성되고, 상기 다수의 게이트라인 및 데이터라인의 제어에 의해 화상을 표시하는 화소전극들과, 상기 첫번째 게이트라인에 오버랩하며 형성된 제 1 스토리지 전극 및 상기 두번째 게이트라인을 포함하는 다수의 게이트라인에 각각 오버랩하며 형성되는 제 2 스토리지 전극을 포함하여 이루어지는 액정표시소자에 있어서, 상기 제 1 스토리지 전극은 상기 제 2 스토리지 전극에 비해 넓게 형성되는 것이다.
여기서, 상기 제 1 스토리지 전극은, 상기 제 2 스토리지 전극이 그 하측의 화소 전극에 인입되는 면적보다, 상기 두번째 게이트라인에 의해 제어되는 화소전극의 내측으로 크게 인입된다.
그리고, 상기 제 1 스토리지 전극은 광량 조절층을 더 포함할 수 있다.
또한, 상기 첫번째 게이트라인에는 DC 신호가 입력되고, 상기 두번째 게이트 라인을 포함한 다수의 게이트라인에는 각각 펄스 신호가 입력된다.
또한, 상기 제 1 및 제 2 스토리지 전극은 상기 데이터라인과 동일한 물질로 형성된다.A feature of the liquid crystal display according to the present invention for achieving the above object is a plurality of gate lines, including a first gate line and a second gate line spaced apart from one another, formed in one direction, and intersect with the plurality of gate lines A plurality of data lines defining a pixel area, pixel electrodes formed in the pixel area to display an image under control of the plurality of gate lines and data lines, and a first formed overlapping the first gate line The liquid crystal display device including a storage electrode and a second storage electrode overlapping each of a plurality of gate lines including the second gate line, wherein the first storage electrode is wider than the second storage electrode. will be.
Here, the first storage electrode is drawn larger into the pixel electrode controlled by the second gate line than an area in which the second storage electrode is drawn into the pixel electrode below the second storage electrode.
The first storage electrode may further include a light amount control layer.
In addition, a DC signal is input to the first gate line, and a pulse signal is input to each of the plurality of gate lines including the second gate line.
In addition, the first and second storage electrodes are formed of the same material as the data line.

삭제delete

본 발명의 다른 목적, 특성 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.Other objects, features and advantages of the present invention will become apparent from the following detailed description of embodiments taken in conjunction with the accompanying drawings.

본 발명에 따른 액정표시소자의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.A preferred embodiment of the liquid crystal display device according to the present invention will be described with reference to the accompanying drawings.

도3a는 본 발명에 따른 박막트랜지스터에 의해 구동되는 액정표시소자의 하나의 화소를 도시하였고, 도3b는 상기 도1a의 Ⅰ-Ⅰ'방향의 단면도를 도시하였다.FIG. 3A illustrates one pixel of a liquid crystal display device driven by a thin film transistor according to the present invention, and FIG. 3B illustrates a cross-sectional view taken along the line II ′ of FIG. 1A.

도3a에 도시한 바와 같이, 일방향으로 형성된 다수개의 게이트라인(11)들 및 상기 게이트라인(11)과 절연된 상태로 상부에 종횡으로 교차되어 나열되어 형성된 데이터라인(15)들에 의해 화소 영역이 정의되어 있고, 상기 게이트라인(11)들과 상기 데이터라인(11)들의 교차부에 의해 정의되는 화소영역에 해당 게이트라인(11)의 제어에 의해 화상표시를 하는 화소전극(17)들이 형성되어 있으며, 상기 화소전극(17)들 중 두 번째 게이트라인(11(2nd))에 의해 제어되는 화소전극(17)의 하부에 광량조절층의 역할을 하는 스토리지 전극(15c)이 형성되어 있다.As shown in FIG. 3A, a pixel region is formed by a plurality of gate lines 11 formed in one direction and data lines 15 arranged to be vertically and horizontally arranged at an upper portion thereof in an insulated state from the gate lines 11. Is defined and pixel electrodes 17 for displaying an image under the control of the gate line 11 are formed in the pixel region defined by the intersection of the gate lines 11 and the data lines 11. The storage electrode 15c serving as a light amount control layer is formed under the pixel electrode 17 controlled by the second gate line 11 (2nd) of the pixel electrodes 17.

그리고 게이트라인(11)과 함께 형성된 게이트 전극(11a)의 상부에 형성된 반도체층(13)과, 데이터라인(15)과 연결되어 게이트 전극(11a) 및 상기 반도체층(13)과 중첩되도록 소스 전극(15a)이 형성되어 있고, 게이트 전극(11a) 및 상기 반도체층(13)과 중첩되고 상기 화소 전극(17)과 연결되는 드레인 전극(15b)이 형성되어 있다. The semiconductor layer 13 is formed on the gate electrode 11a formed together with the gate line 11, and the source electrode is connected to the data line 15 to overlap the gate electrode 11a and the semiconductor layer 13. 15a is formed, and a drain electrode 15b overlapping the gate electrode 11a and the semiconductor layer 13 and connected to the pixel electrode 17 is formed.

그리고 상기 게이트라인(11) 상부에 형성되어 상기 화소 전극(17)과 연결되는 스토리지 전극(15c)이 넓게 형성되어 있다.A storage electrode 15c is formed on the gate line 11 and connected to the pixel electrode 17.

즉, 상기 화소 전극(17)과 연결되고, DC가 인가되는 첫 번째 게이트라인(이하 제1게이트라인(11(1st))이라 칭함)과 두 번째 게이트라인(이하 제2게이트라인(11(2nd)) 사이에 형성된 화소의 소정영역에 인입되도록 상기 제1게이트라인(11(1st)) 상부를 포함하여 상기 화소의 소정영역에 형성된 스토리지 전극(15c)의 면적이 상기 화소 전극(17)과 연결되고 펄스 신호가 인가되어 스캐닝되는 다수 개의 게이트라인, 예를 들어 제2게이트라인(11(2nd)) 상부를 포함하여 형성된 스토리지 전극(15c)의 면적보다 넓게 형성되어 있다.That is, a first gate line (hereinafter referred to as a first gate line 11 (1st)) and a second gate line (hereinafter referred to as a second gate line 11 (2nd) connected to the pixel electrode 17 and to which DC is applied. The area of the storage electrode 15c formed in the predetermined region of the pixel, including the upper portion of the first gate line 11 (1st), is connected to the pixel electrode 17 so as to be introduced into the predetermined region of the pixel formed therebetween. And an area larger than the area of the storage electrode 15c including a plurality of gate lines, for example, an upper portion of the second gate line 11 (2nd), to which a pulse signal is applied and scanned.

그리고, 스토리지 전극(15c)과 중첩되는 모든 게이트라인(11)의 면적은 동일하며, 상기 스토리지 전극(15c)과 중첩되는 모든 게이트라인(11)의 가로폭은 일정하게 유지하고, 상기 제1게이트라인(11(1st))의 상부를 포함하여 형성된 스토리지 전극의 면적은 상기 제1게이트라인(11(1st))을 제외한 게이트라인 상부에 형성된 스토리지 전극의 면적보다 넓게 형성하였다.The area of all gate lines 11 overlapping with the storage electrode 15c is the same, and the widths of all the gate lines 11 overlapping with the storage electrode 15c are kept constant and the first gate is maintained. The area of the storage electrode including the upper portion of the line 11 (1st) is formed to be wider than the area of the storage electrode formed on the gate line except for the first gate line 11 (1st).

그리고 액정 디스플레이 패널의 소정영역에 상기 게이트라인(11) 및 데이터라인(15)의 상부로 빛이 새는 것을 방지하기 위해 상기 게이트라인(11) 및 데이터라인(15)의 상부에 광차단층(도시되지 않음)이 형성되어 있다.A light blocking layer (not shown) is disposed on the gate line 11 and the data line 15 to prevent light from leaking to the upper portion of the gate line 11 and the data line 15 in a predetermined region of the liquid crystal display panel. Not formed).

그리고 공정은 도3b를 참조하여 설명하면 다음과 같다.And the process is described with reference to Figure 3b as follows.

도3b에 도시한 바와 같이 투명 기판(10) 위에 게이트라인(제1게이트라인만 도시,11(1st))을 형성함과 동시에 게이트 전극(11a)을 형성한다. As shown in FIG. 3B, a gate line (only the first gate line is shown (11 (1st)) is formed on the transparent substrate 10) and a gate electrode 11a is formed at the same time.

이어 게이트 전극(11a)을 덮도록 투명 기판(10) 전면에 게이트 절연막(12)을 형성하고, 반도체층(13)을 형성한다.Subsequently, the gate insulating film 12 is formed over the transparent substrate 10 to cover the gate electrode 11a, and the semiconductor layer 13 is formed.

이어, 반도체층(13)의 오믹 콘택(ohmic contact)을 위하여 오믹콘택층(14)을 형성한 후 상기 게이트라인과 교차하게 데이터라인(도시하지 않음)을 형성하고, 상기 데이터라인과 함께 소스 전극(15a)과 드레인 전극(15b)을 형성하고, 상기 소스/드레인 전극(15a, 15b) 물질과 같은 금속 물질로 제1게이트라인(11(1st))과 제2게이트라인(11(2nd))에 형성된 화소 영역의 게이트 절연막(12) 상부에 걸쳐 넓게 스토리지 전극(15c)을 형성한다. Subsequently, an ohmic contact layer 14 is formed for ohmic contact of the semiconductor layer 13, and then a data line (not shown) is formed to cross the gate line, and a source electrode is formed along with the data line. And a drain electrode 15b and a first gate line 11 (1st) and a second gate line 11 (2nd) made of the same metal material as the source / drain electrodes 15a and 15b. The storage electrode 15c is widely formed over the gate insulating layer 12 in the pixel region formed in the upper portion of the gate insulating layer 12.

그리고, 도3a에 도시한 바와 같이 스토리지 전극(15c)과 중첩되는 모든 게이트라인(11)의 면적(C)은 동일하게 형성하며, 상기 스토리지 전극(15c)과 중첩되는 모든 게이트라인(11)의 가로폭은 일정하게 유지하도록 형성하고, 제1게이트라인(11(1st))과 제2게이트라인(11(2nd)) 사이에 형성된 화소에 인입된 영역의 스토리지 전극(15c)의 면적은 다르게 형성한다.As shown in FIG. 3A, the area C of all the gate lines 11 overlapping with the storage electrode 15c is formed to be the same, and the gate lines 11 of all the gate lines 11 overlapping with the storage electrode 15c are formed. The width is formed to be kept constant, and the area of the storage electrode 15c in the region introduced into the pixel formed between the first gate line 11 (1st) and the second gate line 11 (2nd) is formed differently. do.

이어 상기 소스/드레인 전극(15a, 15b)을 포함한 전면에 보호막(16)을 형성한다.Subsequently, the passivation layer 16 is formed on the entire surface including the source / drain electrodes 15a and 15b.

이어, 상기 드레인 전극(15b)이 노출되도록 보호막(16)을 식각하여 콘택홀(18a)을 형성하고, 상기 드레인 전극(15b)과 연결되도록 화소 전극(17)을 형성한다. Next, the protective layer 16 is etched to expose the drain electrode 15b to form a contact hole 18a, and the pixel electrode 17 is formed to be connected to the drain electrode 15b.

그리고 상기 스토리지 전극(15c)이 노출되도록 보호막(16)을 식각하여 콘택 홀(18b)을 형성하고, 상기 스토리지 전극(16)과 연결되도록 화소 전극(17)을 형성한다. The protective layer 16 is etched to expose the storage electrode 15c to form a contact hole 18b, and the pixel electrode 17 is formed to be connected to the storage electrode 16.

화소 전극(17) 및 공통 전극(도시되지 않음) 사이에 액정 디스플레이 패널을 구동하기 위한 전압이 인가되면, 인가 전압에 의해 패널 사이에 형성된 액정층의 분자 배열 상태가 변화되는데, 상기와 같이 변화한 액정층이 한 프레임동안 변화하지 않기 위해서 액정층에 인가되는 전압을 한 프레임동안 일정하게 유지시켜 주기 위한 전압이 필요하다. 따라서 액정에 인가되는 전압을 유지시키기 위해 스토리지 전극(15c)을 형성하여 상기 화소 전극(17)과 연결시켜야 한다.When a voltage for driving the liquid crystal display panel is applied between the pixel electrode 17 and the common electrode (not shown), the molecular arrangement state of the liquid crystal layer formed between the panels is changed by the applied voltage. In order for the liquid crystal layer not to change during one frame, a voltage is required to keep the voltage applied to the liquid crystal layer constant for one frame. Therefore, in order to maintain the voltage applied to the liquid crystal, the storage electrode 15c must be formed and connected to the pixel electrode 17.

도3a에 도시한 바와 같이 제1게이트라인((11)1st) 상부를 포함한 스토리지 전극(15c)은 다른 게이트라인의 상부를 포함하여 형성된 스토리지 전극에 비해 넓게 형성한다.As shown in FIG. 3A, the storage electrode 15c including the upper portion of the first gate line 11 1st is formed wider than the storage electrode formed including the upper portion of the other gate line.

따라서, 제1게이트라인((11)1st)과 제2게이트라인(11(2nd)) 사이에 형성된 화소의 개구부를 감소시켜 상대적으로 다른 화소의 휘도와 균일하게 할 수 있다.Therefore, the opening of the pixel formed between the first gate line 11 1st and the second gate line 11 (2nd) may be reduced to make the luminance uniform with that of other pixels.

이때 스토리지 전극(15c)의 면적이 증가하더라도 제1게이트라인((11)1st)과 중첩되는 영역(C)은 증가하지 않으므로 상기 스토리지 전극(15c)의 용량 Cst의 변화는 없다. At this time, even if the area of the storage electrode 15c increases, the region C overlapping the first gate line 111st does not increase, and thus there is no change in the capacitance Cst of the storage electrode 15c.

즉, 다른 게이트라인에 비해 면적이 증가된 제1게이트라인((11)1st)의 스토리지 전극(15c)은 화소 전극(17)과 콘택홀(18b)에 의해 콘택되어 있으므로 면적을 증가시켜도 전체 용량 Cst나 제1게이트라인의 로드의 변화없이 제1게이트라인((11)1st) 및 제2게이트라인(11(2nd)) 사이에 형성된 화소의 밝음을 해결할 수 있다.That is, since the storage electrode 15c of the first gate line 111st having an increased area compared to other gate lines is contacted by the pixel electrode 17 and the contact hole 18b, the total capacitance is increased even if the area is increased. The brightness of the pixel formed between the first gate line 11 1st and the second gate line 11 (2nd) can be solved without changing the load of Cst or the first gate line.

상기의 예는 광량조절층으로 스토리지 전극을 제1 및 제2게이트라인 사이에 형성된 화소 영역까지 넓게 연장하여 상기 화소의 개구부를 감소시켰으나, 스토리지 전극과 별도로 물질층을 형성하여 개구부를 감소시키는 것도 가능하다.In the above example, although the opening of the pixel is reduced by extending the storage electrode to the pixel region formed between the first and second gate lines with the light amount control layer, the opening may be reduced by forming a material layer separately from the storage electrode. Do.

즉, 스토리지 전극의 연장 구조가 상기 광량조절층을 한정하지 않는다.That is, the extension structure of the storage electrode does not limit the light amount control layer.

이상에서 설명한 바와 같은 본 발명에 따른 액정표시소자는 다음과 같은 효과가 있다.As described above, the liquid crystal display device according to the present invention has the following effects.

첫째, 제1게이트라인과 제2게이트라인 사이에 형성된 화소전극의 하부에 광량조절층을 화소영역의 내측으로 상당부분 인입하여 첫 번째 게이트라인과 두 번째 게이트라인 사이에 형성된 화소의 밝음현상을 해결한다.First, a significant amount of the light control layer is introduced into the pixel area under the pixel electrode formed between the first gate line and the second gate line to solve the brightness phenomenon of the pixel formed between the first gate line and the second gate line. do.

둘째, 펄스 신호가 입력되지 않은 제1게이트라인 상의 스토리지 전극 형성시 소스/드레인 금속을 패터닝할 때 화소의 상당부분을 가리도록 패터닝하여 개구부를 감소시키고 상기 소스/드레인 메탈에 콘택홀을 형성한 후, 화소를 형성하여 첫 번째 게이트라인에 형성된 화소의 밝음 현상을 감소시킨다.Second, when patterning the source / drain metal when forming the storage electrode on the first gate line to which the pulse signal is not input, patterning the mask to cover a substantial portion of the pixel, thereby reducing the opening and forming a contact hole in the source / drain metal. In addition, the pixel is formed to reduce the brightness of the pixel formed on the first gate line.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
Therefore, the technical scope of the present invention should not be limited to the contents described in the embodiments, but should be defined by the claims.

Claims (7)

일방향으로 형성되는, 첫번째 게이트 라인과 이와 이격된 두번째 게이트 라인을 포함한 다수의 게이트라인들;A plurality of gate lines formed in one direction, including a first gate line and a second gate line spaced apart from the second gate line; 상기 다수의 게이트라인과 교차되어 화소 영역을 정의하는 다수의 데이터라인들;A plurality of data lines crossing the plurality of gate lines to define a pixel area; 상기 화소영역에 형성되고, 상기 다수의 게이트라인 및 데이터라인의 제어에 의해 화상을 표시하는 화소전극들;Pixel electrodes formed in the pixel region and displaying an image under control of the plurality of gate lines and data lines; 상기 첫번째 게이트라인에 오버랩하며 형성된 제 1 스토리지 전극; 및A first storage electrode overlapping the first gate line; And 상기 두번째 게이트라인을 포함하는 다수의 게이트라인에 각각 오버랩하며 형성되는 제 2 스토리지 전극;을 포함하여 이루어지는 액정표시소자에 있어서,The liquid crystal display device comprising: a second storage electrode formed to overlap each of the plurality of gate lines including the second gate line. 상기 제 1 스토리지 전극은 상기 제 2 스토리지 전극에 비해 넓게 형성되는 것을 특징으로 하는 액정표시소자. The first storage electrode is wider than the second storage electrode, characterized in that the liquid crystal display device. 제1항에 있어서, 상기 제 1 스토리지 전극은, 상기 제 2 스토리지 전극이 그 하측의 화소 전극에 인입되는 면적보다, 상기 두번째 게이트라인에 의해 제어되는 화소전극의 내측으로 크게 인입되는 것을 특징으로 하는 액정표시소자.The method of claim 1, wherein the first storage electrode is larger than the area that the second storage electrode is introduced into the pixel electrode of the lower side, characterized in that the lead larger inward of the pixel electrode controlled by the second gate line. Liquid crystal display device. 삭제delete 삭제delete 제 1항에 있어서, 상기 제 1 스토리지 전극은 광량 조절층을 더 포함하는 것을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 1, wherein the first storage electrode further comprises a light amount control layer. 제 1항에 있어서, 상기 첫번째 게이트라인에는 DC 신호가 입력되고, 상기 두번째 게이트 라인을 포함한 다수의 게이트라인에는 각각 펄스 신호가 입력되는 것을 특징으로 하는 액정표시소자.The liquid crystal display of claim 1, wherein a DC signal is input to the first gate line, and a pulse signal is input to each of the plurality of gate lines including the second gate line. 제 1항에 있어서, 상기 제 1 및 제 2 스토리지 전극은 상기 데이터라인과 동일한 물질로 형성되는 것을 특징으로 하는 액정표시소자.The liquid crystal display of claim 1, wherein the first and second storage electrodes are formed of the same material as the data line.
KR1020000086718A 2000-12-30 2000-12-30 Liquid Crystal Display Device KR100720442B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000086718A KR100720442B1 (en) 2000-12-30 2000-12-30 Liquid Crystal Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000086718A KR100720442B1 (en) 2000-12-30 2000-12-30 Liquid Crystal Display Device

Publications (2)

Publication Number Publication Date
KR20020058605A KR20020058605A (en) 2002-07-12
KR100720442B1 true KR100720442B1 (en) 2007-05-22

Family

ID=27689698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000086718A KR100720442B1 (en) 2000-12-30 2000-12-30 Liquid Crystal Display Device

Country Status (1)

Country Link
KR (1) KR100720442B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980068515A (en) * 1997-02-20 1998-10-26 문정환 LCD and its manufacturing method
KR19990013298A (en) * 1997-07-29 1999-02-25 구자홍 Thin film transistor, liquid crystal display device and manufacturing method
KR20000034033A (en) * 1998-11-27 2000-06-15 구본준 Reflective liquid crystal display and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980068515A (en) * 1997-02-20 1998-10-26 문정환 LCD and its manufacturing method
KR19990013298A (en) * 1997-07-29 1999-02-25 구자홍 Thin film transistor, liquid crystal display device and manufacturing method
KR20000034033A (en) * 1998-11-27 2000-06-15 구본준 Reflective liquid crystal display and manufacturing method thereof

Also Published As

Publication number Publication date
KR20020058605A (en) 2002-07-12

Similar Documents

Publication Publication Date Title
US4783147A (en) Active matrix display screen without spurious transistor
US6259493B1 (en) Active matrix LCD with pixels alternately overlapped with data lines
KR100209281B1 (en) Lcd and its fabrication method
KR100247628B1 (en) Liquid crystal display element and its manufacturing method
US7671931B2 (en) Liquid crystal display device and method of fabricating the same
KR980010574A (en) Liquid Crystal Display with Uniform Through Voltage in Panel
US5796448A (en) Structure for a parasitic capacitor and a storage capacitor in a thin film transistor-liquid crystal display and a method for making the same
KR20000045309A (en) Thin film transistor liquid crystal display element
KR100333179B1 (en) Thin film transistor liquid crystal display device and manufacturing method thereof
JPH06281959A (en) Active matrix liquid crystal display device
KR101310381B1 (en) Liquid crystal display of horizontal electronic fieldapplying type
KR100475108B1 (en) Liquid Crystal Display Device and method for manufacturing the same
JP2001249319A (en) Liquid crystal display device
CN107065324B (en) Pixel structure
KR100612991B1 (en) Liquid crystal display
KR100720442B1 (en) Liquid Crystal Display Device
KR20200127073A (en) Display device
KR20050031478A (en) Ocb mode liquid crystal display
KR20000040730A (en) Storage capacitor structure of liquid crystal display device and manufacturing method thereof
JPH05251700A (en) Thin film field effect type transistor
KR19980016974A (en) Active Matrix Liquid Crystal Display
KR20060110143A (en) Thin film transistor and liquid crystal display device having the same
KR940008220B1 (en) Thin-film transistor
KR100848554B1 (en) Liquid crystal display
KR100205387B1 (en) Storage capacitor of liquid crystal display element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 13