KR100720255B1 - Semiconductor device and method for forming the same - Google Patents
Semiconductor device and method for forming the same Download PDFInfo
- Publication number
- KR100720255B1 KR100720255B1 KR1020060006983A KR20060006983A KR100720255B1 KR 100720255 B1 KR100720255 B1 KR 100720255B1 KR 1020060006983 A KR1020060006983 A KR 1020060006983A KR 20060006983 A KR20060006983 A KR 20060006983A KR 100720255 B1 KR100720255 B1 KR 100720255B1
- Authority
- KR
- South Korea
- Prior art keywords
- recess gate
- region
- forming
- active region
- gate region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 230000001590 oxidative effect Effects 0.000 claims abstract description 10
- 125000006850 spacer group Chemical group 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000007423 decrease Effects 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Images
Classifications
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
- A61N5/00—Radiation therapy
- A61N5/06—Radiation therapy using light
- A61N5/0613—Apparatus adapted for a specific treatment
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
- A61N5/00—Radiation therapy
- A61N5/06—Radiation therapy using light
- A61N2005/0626—Monitoring, verifying, controlling systems and methods
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
- A61N5/00—Radiation therapy
- A61N5/06—Radiation therapy using light
- A61N2005/0632—Constructional aspects of the apparatus
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
- A61N5/00—Radiation therapy
- A61N5/06—Radiation therapy using light
- A61N2005/0658—Radiation therapy using light characterised by the wavelength of light used
- A61N2005/0659—Radiation therapy using light characterised by the wavelength of light used infrared
Landscapes
- Health & Medical Sciences (AREA)
- Engineering & Computer Science (AREA)
- Biomedical Technology (AREA)
- Pathology (AREA)
- Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
- Radiology & Medical Imaging (AREA)
- Life Sciences & Earth Sciences (AREA)
- Animal Behavior & Ethology (AREA)
- General Health & Medical Sciences (AREA)
- Public Health (AREA)
- Veterinary Medicine (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자 및 그의 형성 방법에 관한 것으로, 반도체 소자가 고집적화됨에 따라 리세스 게이트 영역을 형성하는 공정 마진이 점점 감소하는 문제 및 벌브형 리세스 게이트에 있어서 벌브 부분에서 리세스 게이트 영역 간에 간섭이 발생하여 반도체 소자의 특성을 저하되는 문제를 해결하기 위하여, 소정 깊이의 리세스 게이트 영역을 형성한 후 리세스 게이트 영역의 하부 활성영역을 산화시키는 공정 및 이로 인하여 형성된 산화층을 제거하는 공정을 반복 수행하여 리세스 게이트 영역을 확장시키되 그 측벽이 주름진 모양으로 형성되도록 함으로써, 반도체 소자의 전기적 특성 및 형성 공정의 수율을 향상시킬 수 있는 발명에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of forming the same, and further, a process margin for forming a recess gate region decreases as the semiconductor device becomes highly integrated, and interference between the recess gate regions in the bulb portion of the bulb type recess gate. In order to solve the problem of deterioration of the characteristics of the semiconductor device, a process of forming a recess gate region having a predetermined depth and then oxidizing a lower active region of the recess gate region and removing the oxide layer formed thereby is repeated. By expanding the recess gate region to form a corrugated sidewall of the recess gate region, the present invention can improve the electrical characteristics of the semiconductor device and the yield of the forming process.
Description
도 1은 종래 기술에 따른 반도체 소자의 형성 방법을 도시한 단면도. 1 is a cross-sectional view showing a method of forming a semiconductor device according to the prior art.
도 2a 내지 도 2l는 본 발명의 일 실시예에 따른 반도체 소자의 형성 방법을 도시한 단면도들. 2A to 2L are cross-sectional views illustrating a method of forming a semiconductor device in accordance with an embodiment of the present invention.
본 발명은 반도체 소자 및 그의 형성 방법에 관한 것으로, 반도체 소자가 고집적화됨에 따라 리세스 게이트 영역을 형성하는 공정 마진이 점점 감소하는 문제 및 벌브형 리세스 게이트에 있어서 벌브 부분에서 리세스 게이트 영역 간에 간섭이 발생하여 반도체 소자의 특성을 저하되는 문제를 해결하기 위하여, 소정 깊이의 리세스 게이트 영역을 형성한 후 리세스 게이트 영역의 하부 활성영역을 산화시키는 공정 및 이로 인하여 형성된 산화층을 제거하는 공정을 반복 수행하여 리세스 게이트 영역을 확장시키되 그 측벽이 주름진 모양으로 형성되도록 함으로써, 반도체 소자의 전기적 특성 및 형성 공정의 수율을 향상시킬 수 있는 발명에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of forming the same, and further, a process margin for forming a recess gate region decreases as the semiconductor device becomes highly integrated, and interference between the recess gate regions in the bulb portion of the bulb type recess gate. In order to solve the problem of deterioration of the characteristics of the semiconductor device, a process of forming a recess gate region having a predetermined depth and then oxidizing a lower active region of the recess gate region and removing the oxide layer formed thereby is repeated. By expanding the recess gate region to form a corrugated sidewall of the recess gate region, the present invention can improve the electrical characteristics of the semiconductor device and the yield of the forming process.
반도체 소자가 고집적화됨에 따라 게이트의 선폭이 좁아지면서 채널 길이의 감소로 반도체 소자의 전기적 특성이 저하되는 문제가 있다. 이를 극복하기 위하여 리세스 게이트를 사용하게 되었다. 리세스 게이트는 게이트 예정 영역의 반도체 기판을 소정 깊이 식각하여 활성영역과 게이트 사이의 접촉면적을 증가시킴으로써 게이트 채널 길이를 증가시킬 수 있는 기술이다.As the semiconductor devices are highly integrated, the line width of the gate is narrowed, and thus, the electrical characteristics of the semiconductor devices are deteriorated due to the decrease in the channel length. To overcome this, a recess gate is used. The recess gate is a technique capable of increasing the gate channel length by etching the semiconductor substrate in the gate predetermined region by a predetermined depth to increase the contact area between the active region and the gate.
그러나, 일반적인 게이트 구조는 리세스 게이트 영역의 선폭을 좁고 깊게 형성해야 하는 문제가 있다. 또한, 리세스 게이트 영역과 게이트와의 오정렬에 의하여 리세스 게이트 영역에서 누설전류가 발생하는 문제가 있다. 따라서, 리세스 게이트 영역을 전구 모양으로 형성하는 벌브(Bulb)형 리세스 게이트 영역 형성 방법이 개발되었다.However, the general gate structure has a problem in that the line width of the recess gate region must be narrow and deep. In addition, there is a problem that a leakage current occurs in the recess gate region due to misalignment between the recess gate region and the gate. Accordingly, a method of forming a bulb type recess gate region in which the recess gate region is formed in a bulb shape has been developed.
도 1은 종래 기술에 따른 반도체 소자의 형성 방법을 도시한 단면도이다. 1 is a cross-sectional view showing a method of forming a semiconductor device according to the prior art.
도 1을 참조하면, 반도체 기판(10)의 활성영역(20)을 정의하는 소자분리막(30)을 형성한다. 다음에는, 활성영역(20)의 게이트 예정 영역을 부분 식각하여 제 1 리세스 게이트 영역(40)을 형성하고, 제 1 리세스 게이트 영역(40)의 하부 반도체 기판을 소정 깊이 등방성 식각하여 제 2 리세스 게이트 영역(45)을 형성한다. 이와 같이, 목(Neck) 모양의 제 1 리세스 게이트(40)와 몸통(Body) 부분이 되는 제 2 리세스 게이트(45)가 결합되어 하나의 리세스 게이트 영역이 되는 벌브형 리세스 게이트 영역을 형성한다. Referring to FIG. 1, an
상술한 종래 기술에 따른 반도체 소자의 형성 방법은 벌브형 리세스 게이트 영역을 형성함으로써, 리세스 게이트 영역의 한계를 극복하고자 하였다. 그러나 반도체 소자가 고집적화 될 수록 반도체 소자의 크기가 감소하여 리세스 게이트 영역 의 간격이 좁아지고 벌브 부분이 서로 접합되어 단락되는 문제가 발생할 수 있다. 또한, 단락 현상이 발생하지 않더라도 리세스 게이트 영역 사이의 간격이 좁아져 기생캐패시턴스가 발생하여 반도체 소자의 전기적 특성을 저하시키는 문제가 발생한다.In the method of forming a semiconductor device according to the related art, the bulb-type recess gate region is formed to overcome the limitation of the recess gate region. However, as the semiconductor devices become more integrated, the size of the semiconductor devices may decrease, which may result in a narrower gap between the recess gate regions and a short circuit between the bulb parts. In addition, even if a short circuit does not occur, a gap between the recess gate regions is narrowed, so that parasitic capacitance is generated, thereby lowering electrical characteristics of the semiconductor device.
상기 문제점을 해결하기 위하여, 본 발명은 소정 깊이의 리세스 게이트 영역을 형성한 후 리세스 게이트 하부 반도체 기판을 산화시키는 공정 및 이로 인하여 형성된 산화층을 제거하는 공정을 반복 수행하여 리세스 게이트 영역을 확장시키되 그 측벽이 주름진 모양으로 형성되도록 하는 반도체 소자 및 그의 형성 방법을 제공하는 것을 그 목적으로 한다.In order to solve the above problems, the present invention extends the recess gate region by repeatedly forming a recess gate region having a predetermined depth and then oxidizing the semiconductor substrate under the recess gate and removing the oxide layer formed thereon. It is an object of the present invention to provide a semiconductor device and a method for forming the same, wherein the sidewalls are formed in a corrugated shape.
상기의 기술적 과제를 해결하기 위한 본 발명에 따른 반도체 소자는
활성영역을 정의하는 소자분리막을 포함하는 반도체 기판 및The semiconductor device according to the present invention for solving the above technical problem is
A semiconductor substrate including an isolation layer defining an active region;
상기 활성영역과 게이트 예정 영역이 중첩되는 영역에 형성되며, 그 측벽이 주름진 모양으로 형성되는 리세스 게이트 영역을 포함하는 것을 특징으로 한다. And a recess gate region in which the active region and the gate predetermined region overlap each other, and the sidewall of which is formed in a corrugated shape.
삭제delete
삭제delete
아울러, 본 발명의 일 실시예에 따른 반도체 소자의 형성 방법은
반도체 기판에 활성영역을 정의하는 소자분리막을 형성하는 단계와,
상기 활성영역을 소정 깊이 식각하여 리세스 게이트 영역을 형성하는 단계와,
상기 리세스 게이트 영역의 측벽에 스페이서를 형성하는 단계와,
상기 스페이서에 의해 노출되는 리세스 게이트 영역 하부의 상기 활성영역을 산화시켜 소정 두께를 갖는 볼록 렌즈형의 제 1 산화층을 형성하는 단계와,
전면 식각 공정을 수행하여 상기 제 1 산화층을 식각하고 상기 리세스 게이트 영역 하부의 상기 활성영역을 노출시키는 단계와,
상기 노출된 리세스 영역 하부의 활성영역을 산화시켜 소정 두께를 갖는 볼록 렌즈형의 제 2 산화층을 형성하는 단계 및
상기 스페이서와 제 1 및 제 2 산화층을 제거하여 그 측벽이 주름진 모양을 갖는 확장된 리세스 게이트 영역을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 제 2 산화층 하부에 산화층 형성공정 및 제거 공정을 적어도 두 번 반복 수행하는 단계를 더 포함하는 것을 특징으로 하고, 상기 제 1 및 제 2 산화층의 소정 두께는 각각 20 ~ 200Å인 것을 특징으로 한다.In addition, the method of forming a semiconductor device according to an embodiment of the present invention
Forming an isolation layer defining an active region on the semiconductor substrate;
Etching the active region to a predetermined depth to form a recess gate region;
Forming a spacer on sidewalls of the recess gate region;
Oxidizing the active region under the recess gate region exposed by the spacer to form a first convex lens-type oxide layer having a predetermined thickness;
Etching the first oxide layer and exposing the active region under the recess gate region by performing a front surface etching process;
Oxidizing an active region under the exposed recess region to form a second convex lens-type oxide layer having a predetermined thickness; and
And removing the spacers and the first and second oxide layers to form extended recess gate regions having sidewalls having corrugated shapes.
The method may further include repeating an oxide layer forming process and a removing process at least twice under the second oxide layer, wherein the predetermined thicknesses of the first and second oxide layers are 20 to 200 μs, respectively. do.
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
또한, 본 발명의 다른 실시예에 따른 반도체 소자의 형성 방법은
반도체 기판에 활성영역을 정의하는 소자분리막을 형성하는 단계와,
상기 활성영역을 소정 깊이 식각하여 리세스 게이트 영역을 형성하는 단계와,
상기 리세스 게이트 영역의 측벽에 스페이서를 형성하는 단계와,
상기 스페이서에 의해 노출되는 상기 리세스 게이트 영역 하부의 활성영역에 CL'N 공정을 수행하여 소정 두께를 갖는 볼록 렌즈형의 제 1 CL'N층을 형성하는 단계와,
전면 식각 공정을 수행하여 상기 제 1 CL'N층을 식각하고 상기 리세스 게이트 영역 하부의 활성영역을 노출시키는 단계와,
상기 노출된 리세스 영역 하부의 활성영역에 CL'N 공정을 수행하여 소정 두께를 갖는 볼록 렌즈형의 제 2 CL'N층을 형성하는 단계 및In addition, the method of forming a semiconductor device according to another embodiment of the present invention
Forming an isolation layer defining an active region on the semiconductor substrate;
Etching the active region to a predetermined depth to form a recess gate region;
Forming a spacer on sidewalls of the recess gate region;
Performing a CL'N process on an active region under the recess gate region exposed by the spacer to form a first convex lens-type first CL'N layer having a predetermined thickness;
Etching the first CL′N layer by performing a front surface etching process and exposing an active region under the recess gate region;
Performing a CL'N process on an active region below the exposed recess region to form a second convex lens-type CL'N layer having a predetermined thickness; and
상기 스페이서와 제 1 및 제 2 CL'N층을 제거하여 그 측벽이 주름진 모양을 갖는 확장된 리세스 게이트 영역을 형성하는 단계를 포함하는 것을 특징으로 한다.And removing the spacers and the first and second CL'N layers to form extended recess gate regions whose sidewalls are corrugated.
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings an embodiment of the present invention will be described in detail.
도 2a 내지 도 2l는 본 발명의 일 실시예에 따른 반도체 소자의 형성 방법을 도시한 단면도들이다. 2A through 2L are cross-sectional views illustrating a method of forming a semiconductor device in accordance with an embodiment of the present invention.
도 2a를 참조하면, 반도체 기판(100) 상에 활성영역(120)을 정의하는 소자분리막(130)을 형성한다. 이때, 소자분리막(130)은 STI(Shallow Trench Isolation) 공정을 이용하여 형성하는 것이 바람직하다. Referring to FIG. 2A, an
도 2b를 참조하면, 반도체 기판(100) 전면에 패드층(140)을 형성한다. 다음에는, 리세스 게이트 영역을 노출시키는 감광막 패턴(145)을 형성한다. 이때, 패드층(140)은 산화막, 질화막 및 이들의 혼합된층 중에서 선택된 어느 하나를 이용하여 형성하는 것이 바람직하다.Referring to FIG. 2B, the
도 2c를 참조하면, 감광막 패턴(145)을 이용하여 패드층(140)을 식각하고, 식각된 패드층(140) 패턴을 하드마스크로 이용하여 리세스 게이트 예정 영역의 활성영역(120)을 소정 깊이 건식 식각 하여 리세스 게이트 영역(150)을 형성한다. 이때, 리세스 게이트 영역(150)은 종래 기술에 따른 리세스 게이트 영역 깊이의 1 ~ 50%의 깊이만 식각하면 된다. 따라서 리세스 게이트 영역(150)을 형성하는 식각 공정 마진을 증가시킬 수 있다.
다음에는, 감광막 패턴(145)을 제거한다.Referring to FIG. 2C, the
Next, the
도 2d를 참조하면, 패드층(140) 패턴의 측벽 및 리세스 게이트 영역(150)의 측벽에 스페이서(160)를 형성한다. 이때, 스페이서(160)는 산화막 및 질화막 중에서 선택된 어느 하나를 이용하여 형성하는 것이 바람직하다.Referring to FIG. 2D,
도 2e를 참조하면, 스페이서(160)에 의하여 노출된 리세스 게이트 영역(150) 하부의 활성영역(120)을 산화시켜 볼록 렌즈 모양을 갖는 제 1 산화층(170)을 형성한다. 이때, 제 1 산화층(170)의 두께는 각각 20 ~ 200Å으로 형성하는 것이 바람직하다.Referring to FIG. 2E, the
도 2f를 참조하면, 패드층(140) 패턴 및 스페이서(160)를 베리어로 이용하여 전면 식각 공정을 수행한다. 이때, 스페이서(160)에 의해서 노출되는 제 1 산화층(170)이 식각되고 리세스 게이트 영역(150) 하부의 활성영역(120)이 노출된다.Referring to FIG. 2F, the entire surface etching process is performed using the
도 2g를 참조하면, 노출된 활성영역(120)에 '도 2e'에서 수행한 것과 같은 산화 공정을 수행하여 볼록 렌즈 모양을 갖는 제 2 산화층(180)을 형성한다. Referring to FIG. 2G, a
도 2h를 참조하면, 패드층(140) 패턴 및 스페이서(160)와 잔류하는 제 1 및 제 2 산화층(170, 180)을 제거한다. 그 결과, 리세스 게이트 영역(150)의 측벽이 주름진 모양을 갖게 되고, 깊이가 더 깊어진 확장된 리세스 게이트 영역(190)이 형성된다. 여기서, 제 2 산화층(180) 하부에 '도 2e' 내지 '도 2h'에서 수행한 산화 및 산화층 제거 공정을 두 번 이상 더 반복 수행함으로써 리세스 게이트 영역 측벽의 주름 개수를 증가시키고 리세스 게이트 영역의 면적 및 깊이를 더 확장시킬 수 있다.Referring to FIG. 2H, the
도 2i를 참조하면, 확장된 리세스 게이트 영역(190)을 포함하는 반도체 기판 (100) 전체 표면에 게이트 산화막(미도시)을 형성한 후 확장된 리세스 게이트 영역(190)을 매립하는 폴리실리콘층(200)을 형성한다.Referring to FIG. 2I, after forming a gate oxide layer (not shown) on the entire surface of the
도 2j를 참조하면, 폴리실리콘층(200) 상부를 평탄화하고, 그 상부에 금속층(210) 및 하드마스크층(220)을 형성한다.Referring to FIG. 2J, the upper portion of the
도 2k를 참조하면, 하드마스크층(220) 상부에 게이트를 정의하는 감광막 패턴(230)을 형성한다.Referring to FIG. 2K, a
도 2l을 참조하면, 감광막 패턴(230)을 이용하여 하드마스크층(220)을 패터닝한 후 감광막 패턴(230) 및 하드마스크층(220)을 이용한 식각 공정으로 금속층(210), 폴리실리콘층(200) 및 게이트 산화막을 식각하여 게이트(240)를 형성한다.Referring to FIG. 2L, after the
아울러, 본 발명의 다른 실시예에 따른 반도체 소자의 형성 방법으로 상기 도 2e 내지 도 2l의 공정에서 리세스 게이트 영역 하부 반도체 기판을 산화시키는 공정을 CL'N 공정으로 수행하고 제 1 및 제 2 CL'N층을 형성함으로써 리세스 게이트 영역을 확장시는 방법이 있다. In addition, in the method of forming a semiconductor device according to another embodiment of the present invention, the process of oxidizing the semiconductor substrate under the recess gate region in the process of FIGS. 2E to 2L is performed by the CL′N process and the first and second CL processes. There is a method of expanding the recess gate region by forming an 'N layer.
상술한 바와 같이, 본 발명에 따른 반도체 소자의 형성 방법은 소정 깊이의 리세스 게이트 영역을 형성한 후 리세스 게이트 하부 반도체 기판을 산화시키고, 이로 인하여 형성된 볼록 렌즈형의 산화층을 제거하는 공정을 반복 수행함으로써 리세스 게이트 영역을 확장시키되 그 측벽이 주름진 모양으로 형성되도록 할 수 있다.As described above, in the method of forming a semiconductor device according to the present invention, after forming a recess gate region having a predetermined depth, the semiconductor substrate under the recess gate is oxidized, and the process of removing the convex lens-shaped oxide layer formed thereby is repeated. By doing so, the recess gate region can be expanded while its sidewalls are formed in a corrugated shape.
이상에서 설명한 바와 같이, 본 발명은 리세스 게이트 영역을 형성한 후 리세스 게이트 하부 반도체 기판을 산화시키고, 이로 인하여 형성된 산화층을 제거하 는 공정을 반복 수행하여 리세스 게이트 영역을 확장시키되 그 측벽이 주름진 모양으로 형성되도록 함으로써, 종래의 리세스 게이트 영역을 형성하는 공정 마진을 증가시킬 수 있고, 벌브형 리세스 게이트에 있어서 벌브 부분에서 리세스 게이트 영역 간에 간섭이 발생하여 반도체 소자의 특성을 저하시키는 문제를 해결할 수 있다. 따라서, 본 발명에 따른 반도체 소자의 형성 방법은 게이트의 채널 길이를 효율적으로 증가시켜 게이트 문턱전압 및 리프레쉬 특성을 향상시킬 수 있으며 고 집적 반도체 소자의 형성 공정의 수율을 증가시킬 수 있는 효과를 제공한다.As described above, according to the present invention, after the recess gate region is formed, the process of oxidizing the semiconductor substrate under the recess gate and oxidizing the oxide layer formed thereon is repeated to expand the recess gate region, but the sidewalls of the recess gate region are extended. By forming the corrugated shape, the process margin for forming the conventional recess gate region can be increased, and interference between the recess gate regions in the bulb portion of the bulb-type recess gate can reduce the characteristics of the semiconductor device. You can solve the problem. Accordingly, the method of forming a semiconductor device according to the present invention can effectively increase the channel length of the gate to improve the gate threshold voltage and refresh characteristics, and provide an effect of increasing the yield of the process of forming a highly integrated semiconductor device. .
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060006983A KR100720255B1 (en) | 2006-01-23 | 2006-01-23 | Semiconductor device and method for forming the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060006983A KR100720255B1 (en) | 2006-01-23 | 2006-01-23 | Semiconductor device and method for forming the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100720255B1 true KR100720255B1 (en) | 2007-05-23 |
Family
ID=38277761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060006983A KR100720255B1 (en) | 2006-01-23 | 2006-01-23 | Semiconductor device and method for forming the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100720255B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060023308A (en) * | 2004-09-09 | 2006-03-14 | 삼성전자주식회사 | Semiconductor device having local recess channel transistor and method of fabricating the same |
-
2006
- 2006-01-23 KR KR1020060006983A patent/KR100720255B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060023308A (en) * | 2004-09-09 | 2006-03-14 | 삼성전자주식회사 | Semiconductor device having local recess channel transistor and method of fabricating the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100700332B1 (en) | Method for fabricating the same of semiconductor device with recess gate of flask shape | |
US7803681B2 (en) | Semiconductor device with a bulb-type recess gate | |
KR100744658B1 (en) | Method for fabricating the same of semiconductor device with recess gate of flask shape | |
US10410886B2 (en) | Methods of fabricating a semiconductor device | |
JP4610323B2 (en) | Manufacturing method of semiconductor device having recess channel region | |
US20120091554A1 (en) | Semiconductor device and method for manufacturing the same | |
KR101078726B1 (en) | Semiconductor device and method of manufacturing the same | |
US7537986B2 (en) | Semiconductor device and method for manufacturing the same | |
KR100720258B1 (en) | Method for forming semiconductor device | |
KR100720255B1 (en) | Semiconductor device and method for forming the same | |
KR100745927B1 (en) | Method for forming semiconductor device | |
KR20070047042A (en) | Method for fabrication the same of semiconductor device with recess gate of flask shape | |
KR100827514B1 (en) | Semiconductor device and method for forming the same | |
KR20080089016A (en) | Method for manufactring semiconductor device | |
KR100792394B1 (en) | Method for forming semiconductor device | |
KR100897823B1 (en) | Method of manufacturing extended drain mos transistor | |
KR100973717B1 (en) | Semiconductor device with recess gate and method for manufacturing the same | |
KR20080029660A (en) | Semiconductor device and manufacturing of method the same | |
KR100771536B1 (en) | Method of fabricating the semiconductor device having recessed channel | |
KR101078725B1 (en) | Semiconductor device and method of manufacturing the same | |
KR101161663B1 (en) | Method for forming bulb type recess gate | |
KR100951570B1 (en) | Semiconductor device with recess gate and method for manufacturing the same | |
KR100819644B1 (en) | Method for manufacturing of semiconductor device | |
KR100838397B1 (en) | Semiconductor device and method for manufacturing the same | |
KR101024754B1 (en) | Semiconductor device and method for forming the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |