KR100720251B1 - Exposure mask and method for manufacturing semiconductor device by using it - Google Patents

Exposure mask and method for manufacturing semiconductor device by using it Download PDF

Info

Publication number
KR100720251B1
KR100720251B1 KR1020050134863A KR20050134863A KR100720251B1 KR 100720251 B1 KR100720251 B1 KR 100720251B1 KR 1020050134863 A KR1020050134863 A KR 1020050134863A KR 20050134863 A KR20050134863 A KR 20050134863A KR 100720251 B1 KR100720251 B1 KR 100720251B1
Authority
KR
South Korea
Prior art keywords
light transmission
transmission pattern
pattern
exposure mask
line
Prior art date
Application number
KR1020050134863A
Other languages
Korean (ko)
Inventor
정중택
한기현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050134863A priority Critical patent/KR100720251B1/en
Application granted granted Critical
Publication of KR100720251B1 publication Critical patent/KR100720251B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 노광 마스크 및 이를 이용한 반도체 소자의 제조방법에 관한 것으로, 스토리지노드 콘택용 마스크를 형성하기 위해, 직사각형 형태로 형성한 제 1 투광 패턴; 제 1 투광 패턴의 장축 양단 중 일측에 직사각형 형태로 형성한 제 2 투광 패턴; 및 제 1 투광 패턴의 장축 양단 중 타측에 직사각형 형태로 형성한 제 3 투광 패턴을 형성한 "I"자형 투광 패턴을 포함하여 스토리지노드 콘택 플러그와 비트라인 사이의 거리를 증가시켜 기생 캐패시턴스를 감소시킬 수 있는 기술이다.The present invention relates to an exposure mask and a method of manufacturing a semiconductor device using the same, comprising: a first light transmission pattern formed in a rectangular shape to form a mask for a storage node contact; A second light transmission pattern formed in a rectangular shape on one side of both long ends of the first light transmission pattern; And an “I” shaped light transmission pattern having a third light transmission pattern formed in a rectangular shape on the other side of both ends of the long axis of the first light transmission pattern to increase the distance between the storage node contact plug and the bit line to reduce the parasitic capacitance. It is a technology that can.

기생 캐패시턴스, 스토리지노드 콘택 플러그 Parasitic capacitance, storage node contact plugs

Description

노광 마스크 및 이를 이용한 반도체 소자의 제조방법{EXPOSURE MASK AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE BY USING IT}Exposure mask and manufacturing method of semiconductor device using same {EXPOSURE MASK AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE BY USING IT}

도 1a는 종래기술에 따른 노광 마스크를 이용한 반도체 소자의 레이아웃도.1A is a layout diagram of a semiconductor device using an exposure mask according to the prior art.

도 1b는 도 1a에 도시된 반도체 소자의 단면도.1B is a cross-sectional view of the semiconductor device shown in FIG. 1A.

도 2는 종래기술과 본 발명에 따른 비트라인과 스토리지노드 콘택 플러그와의 거리를 비교하여 설명하기 위한 개략도.Figure 2 is a schematic diagram for explaining the comparison between the distance between the bit line and the storage node contact plug according to the prior art and the present invention.

도 3은 본 발명에 따른 노광 마스크를 도시한 평면도.3 is a plan view of an exposure mask according to the present invention;

도 4(a)는 본 발명에 따른 노광 에너지 변화에 따라 형성되는 패턴을 도시한 시뮬레이션도.Figure 4 (a) is a simulation showing a pattern formed in accordance with the change in exposure energy according to the present invention.

도 4(b)는 본 발명에 따른 포커스 변화에 따라 형성되는 패턴을 도시한 시뮬레이션도.Figure 4 (b) is a simulation showing a pattern formed in accordance with the change in focus according to the present invention.

도 5(a)는 본 발명에 따른 노광 마스크를 도시한 사진도.5 (a) is a photographic view showing an exposure mask according to the present invention.

도 5(b)는 본 발명에 따른 노광 마스크를 이용하여 형성한 스토리지노드 콘택홀을 도시한 사진도.Figure 5 (b) is a photographic view showing a storage node contact hole formed using an exposure mask according to the present invention.

본 발명은 노광 마스크 및 이를 이용한 반도체 소자의 제조방법에 관한 것으로, 특히 I자형 투광 패턴을 포함하는 스토리지노드 콘택용 마스크를 사용하여 스토리지노드 콘택과 비트라인 간의 거리를 증가시킴으로써 기생 캐패시턴스를 감소시킬 수 있는 기술이다. The present invention relates to an exposure mask and a method of manufacturing a semiconductor device using the same, and in particular, by using a storage node contact mask including an I-shaped transmissive pattern, parasitic capacitance can be reduced by increasing the distance between the storage node contact and the bit line. It is a skill.

반도체 메모리 소자, 특히 DRAM(Dynamic Random Access Memory)의 집적도가 증가함에 따라 정보 기억을 위한 기본 단위인 메모리 셀의 면적이 급격하게 축소되고 있다.As the degree of integration of semiconductor memory devices, particularly DRAM (Dynamic Random Access Memory), increases, the area of memory cells, which are basic units for information storage, is rapidly being reduced.

이에 따라, 패턴이 점점 축소(shrinkage)되어 전극과 전극 사이에서 발생하는 기생 캐패시턴스가 심각한 문제점이 되고 있다.Accordingly, the parasitic capacitance generated between the electrode and the electrode becomes a serious problem as the pattern gradually shrinks.

기생 캐패시턴스(C)는 하기의 <수학식 1>과 같이 정의된다.Parasitic capacitance (C) is defined as in Equation 1 below.

<수학식 1><Equation 1>

C= ε·A/dC = εA / d

여기서, ε은 유전률, A는 전극의 유효 표면적, d는 전극간 거리를 각각 나타낸 것이다. Is the permittivity, A is the effective surface area of the electrode, and d is the distance between the electrodes.

따라서, 기생 캐패시턴스를 줄이기 위해서는 전극의 표면적을 줄이거나, 전극간 거리를 증가시키거나, 유전률을 낮춰야 한다. Therefore, to reduce the parasitic capacitance, the surface area of the electrode should be reduced, the distance between electrodes should be increased, or the dielectric constant should be lowered.

도 1a는 종래기술에 따른 노광 마스크를 이용한 반도체 소자의 레이아웃도이다.1A is a layout diagram of a semiconductor device using an exposure mask according to the prior art.

도 1a를 참조하면, 소자분리 영역(13)과 활성영역(15)이 구비된 반도체 기판(11) 상부에 다수개의 워드라인(17)과 다수개의 비트라인(19)이 서로 교차되어 형 성되어 있다. Referring to FIG. 1A, a plurality of word lines 17 and a plurality of bit lines 19 are formed to cross each other on a semiconductor substrate 11 having an isolation region 13 and an active region 15. have.

그리고, 상기 비트라인(17) 사이에 스토리지노드 콘택 플러그(21)가 형성되어 있고, 상기 워드라인(19) 사이에 비트라인 콘택 플러그(23)가 형성되어 있다. A storage node contact plug 21 is formed between the bit lines 17, and a bit line contact plug 23 is formed between the word lines 19.

도 1b는 도 1a에 도시된 반도체 소자의 단면도이며, (a)는 A-A' 절단면을 따라 도시한 것이며, (b)는 B-B' 절단면을 따라 도시한 것이다.FIG. 1B is a cross-sectional view of the semiconductor device shown in FIG. 1A, (a) is shown along the cut line A-A ', and (b) is shown along the cut line B-B'.

도 1b(a)를 참조하면, 소자분리 영역(13)이 정의된 반도체 기판(11) 상부에워드라인(17), 비트라인(19) 및 스토리지노드 콘택 플러그(21)를 구비하는 층간절연막(25)을 형성한다. Referring to FIG. 1B (a), an interlayer insulating film including a word line 17, a bit line 19, and a storage node contact plug 21 on an upper portion of a semiconductor substrate 11 in which a device isolation region 13 is defined ( 25).

이때, 도 1b(b)에 도시된 바와 같이, 상기 비트라인(19)과 상기 스토리지노드 콘택 플러그(21) 사이의 거리(d1)가 190~210Å로 가깝게 형성되어 있기 때문에, 이후에 상기 비트라인(19)과 상기 스토리지노드 콘택 플러그(21)로 전자가 흐르면 커플링 효과에 의한 기생 캐패시턴스(parasitic capacitance)가 발생되는 문제점이 있다.In this case, as shown in FIG. 1B (b), since the distance d1 between the bit line 19 and the storage node contact plug 21 is formed to be close to 190 to 210 kV, the bit line will be described later. When electrons flow through the 19 and the storage node contact plug 21, parasitic capacitance due to a coupling effect is generated.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 스토리지노드 콘택 플러그 형성 공정시 스토리지노드 콘택 플러그와 비트라인 사이의 거리를 증가시킬 수 있는 노광 마스크 및 이를 이용한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다. The present invention has been made to solve the above problems, and provides an exposure mask and a method of manufacturing a semiconductor device using the same, which can increase the distance between the storage node contact plug and the bit line during the storage node contact plug forming process. The purpose is.

상기 목적을 달성하기 위한 본 발명의 스토리지노드 콘택용 노광 마스크에 있어서, 직사각형 형태로 형성한 제 1 투광 패턴; 제 1 투광 패턴의 장축 양단 중 일측에 직사각형 형태로 형성한 제 2 투광 패턴; 및 제 1 투광 패턴의 장축 양단 중 타측에 직사각형 형태로 형성한 제 3 투광 패턴을 형성한 "I"자형 투광 패턴을 포함하는 것을 특징으로 한다.An exposure mask for a storage node contact of the present invention for achieving the above object, comprising: a first light transmitting pattern formed in a rectangular shape; A second light transmission pattern formed in a rectangular shape on one side of both long ends of the first light transmission pattern; And an " I " shaped light-transmitting pattern formed with a third light-transmitting pattern formed in a rectangular shape on the other side of both ends of the long axis of the first light-transmitting pattern.

또한, 본 발명의 노광 마스크를 이용한 반도체 소자의 제조방법은, 소자분리 영역이 정의된 반도체 기판 상부에 워드라인을 형성하는 단계; 워드라인 상부에 층간절연막을 형성하는 단계; "I"자형의 투광 패턴을 포함하는 스토리지노드 콘택용 노광 마스크를 이용한 노광 및 현상공정으로 스토리지노드 콘택홀을 형성하는 단계; 및 스토리지노드 콘택홀을 포함하는 전체 표면 상부에 폴리실리콘층을 형성하고, CMP 공정을 수행하여 스토리지노드 콘택 플러그를 형성하는 단계를 포함하는 것을 특징으로 한다. In addition, the method of manufacturing a semiconductor device using the exposure mask of the present invention, forming a word line on the semiconductor substrate defined device isolation region; Forming an interlayer insulating film on the word line; Forming a storage node contact hole by an exposure and development process using an exposure mask for a storage node contact including an “I” shaped light transmission pattern; And forming a polysilicon layer on the entire surface including the storage node contact hole and performing a CMP process to form a storage node contact plug.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 종래기술과 본 발명에 따른 비트라인과 스토리지노드 콘택 플러그와의 거리를 비교하여 설명하기 위한 개략도이다.2 is a schematic diagram illustrating a comparison between a distance between a bit line and a storage node contact plug according to the related art.

도 2를 참조하면, 종래기술에 따른 스토리지노드 콘택 플러그(31)에 비해 본 발명에 따른 스토리지노드 콘택 플러그(33)가 비트라인(35)과 더 멀리 떨어져 형성되는 것을 볼 수 있다. 2, it can be seen that the storage node contact plug 33 according to the present invention is formed farther from the bit line 35 than the storage node contact plug 31 according to the related art.

도 3은 본 발명에 따른 노광 마스크를 도시한 평면도이다.3 is a plan view showing an exposure mask according to the present invention.

도 3을 참조하면, 본 발명의 노광 마스크는 석영 기판(100) 상부에 I자형의 투광 패턴(110)이 서로 엇갈리게 배열되어 있고, 그 외의 영역은 차광 패턴(120)으로 형성되어 있는 노광 마스크를 볼 수 있다. 여기서, 상기 I자형의 투광 패턴(110)은 스토리지노드 콘택을 형성하기 위한 식각 마스크 패턴을 정의하는 것이다.Referring to FIG. 3, in the exposure mask of the present invention, the I-shaped light transmitting patterns 110 are alternately arranged on the quartz substrate 100, and the other regions include the exposure masks formed of the light blocking patterns 120. can see. The I-shaped light transmitting pattern 110 defines an etch mask pattern for forming a storage node contact.

이때, 상기 I자형의 투광 패턴(110)은 직사각형 형태의 제 1 투광 패턴(111)과 상기 제 1 투광 패턴(111)의 장축 양단 중 일측 및 타측에 형성된 직사각형 형태의 제 2 투광 패턴(113) 및 제 3 투광 패턴(115)을 포함하며, 상기 I자형의 투광 패턴(110)과 이웃하는 열의 I자형의 투광 패턴의 일측에는 상기 제 3 투광 패턴(115)이 형성되고, 타측에는 상기 제 2 투광 패턴(113)을 형성하는 것이 바람직하다. In this case, the I-shaped light transmitting pattern 110 may have a rectangular first light transmitting pattern 111 and a rectangular second light transmitting pattern 113 formed at one side and the other side of both ends of the long axis of the first light transmitting pattern 111. And a third light transmission pattern 115, wherein the third light transmission pattern 115 is formed on one side of the I-shaped light transmission pattern 110 in a row adjacent to the I-shaped light transmission pattern 110, and the second side is the second light transmission pattern 115. It is preferable to form the light transmitting pattern 113.

여기서, 상기 제 1 투광 패턴(111)의 단축 길이(d4)는 상기 제 2 투광 패턴(113)의 장축 길이(d2)의 0.7배 이하로 작게 형성하고, 상기 제 2 투광 패턴(113)의 단축 길이(d3)는 장축 길이(d2)의 0.5배 이하로 작게 형성하는 것이 바람직하다. Here, the short axis length d4 of the first light transmission pattern 111 is formed to be smaller than 0.7 times the long axis length d2 of the second light transmission pattern 113, and the short axis length of the second light transmission pattern 113 is shortened. The length d3 is preferably formed to be 0.5 times or less of the major axis length d2.

그리고, 상기 제 3 투광 패턴(115)의 장축 길이(d5)는 상기 제 2 투광 패턴(113)의 장축 길이(d2)에 비해 9~11nm 크게 형성하고, 단축 길이(d6)는 상기 장축 길이(d2)의 0.9배 이하로 작게 형성하는 것이 바람직하다.The long axis length d5 of the third light transmission pattern 115 is 9 to 11 nm larger than the long axis length d2 of the second light transmission pattern 113, and the short axis length d6 is the long axis length ( It is preferable to form small as 0.9 times or less of d2).

또한, 상기 I자형의 투광 패턴(110)의 장축길이(d7)는 상기 제 2 투광 패턴(113)의 장축 길이(d2)의 3배 이상으로 크게 형성하는 것이 바람직하다.In addition, the long axis length d7 of the I-shaped light transmission pattern 110 may be formed to be three times or more larger than the long axis length d2 of the second light transmission pattern 113.

도 4(a)는 본 발명에 따른 노광 에너지 변화에 따라 형성되는 패턴을 도시한 시뮬레이션도이다.  4 (a) is a simulation diagram showing a pattern formed according to a change in exposure energy according to the present invention.

도 4(a)를 참조하면, 광원으로 ArF를 이용하고, 노광 에너지의 범위(EL; Energy Latitude)를 7.8%~8.3%로 하여 실시하면 반지름의 길이가 다른 두개의 원이 연결된 타원 형태의 패턴이 형성되는 것을 볼 수 있다. Referring to FIG. 4A, when ArF is used as a light source and an exposure energy range (EL) of 7.8% to 8.3% is performed, an elliptic pattern in which two circles having different radii are connected is connected. It can be seen that it is formed.

도 4(b)는 본 발명에 따른 포커스 변화에 따라 형성되는 패턴을 도시한 시뮬레이션도이다.4B is a simulation diagram showing a pattern formed according to a change in focus according to the present invention.

도 4(b)를 참조하면, 초점심도(DOF; Depth of Focus)를 0.23mm~0.27mm로 하여 실시하면, 반지름의 길이가 다른 두개의 원이 연결된 타원 형태의 패턴이 형성되는 것을 볼 수 있다. Referring to FIG. 4 (b), when the depth of focus (DOF) is 0.23 mm to 0.27 mm, an elliptic pattern in which two circles having different radii are connected may be formed. .

도 5(a)는 본 발명에 따른 노광 마스크를 도시한 사진도이며, 도 5(b)는 본 발명에 따른 노광 마스크를 이용하여 형성한 스토리지노드 콘택홀을 도시한 사진도이다.FIG. 5A is a photograph showing an exposure mask according to the present invention, and FIG. 5B is a photograph showing a storage node contact hole formed using the exposure mask according to the present invention.

도 5(a) 및 도 5(b)를 참조하면, 소자분리 영역이 정의된 반도체 기판(미도시) 상부에 워드라인(미도시)을 형성하고, 상기 워드라인 상부에 층간절연막(미도시)을 형성한다. 그 다음, I자형 투광 패턴을 포함하는 스토리지노드 콘택용 마스크(미도시)를 이용한 노광 및 현상 공정으로 도 5(b)에 도시된 바와 같이 반지름의 길이가 다른 두개의 원이 연결된 타원 형태의 스토리지노드 콘택홀을 형성한다. Referring to FIGS. 5A and 5B, a word line (not shown) is formed on a semiconductor substrate (not shown) in which a device isolation region is defined, and an interlayer insulating layer (not shown) is formed on the word line. To form. Next, in an exposure and development process using a storage node contact mask (not shown) including an I-shaped translucent pattern, as shown in FIG. 5 (b), an elliptic type storage in which two circles having different radial lengths are connected. A node contact hole is formed.

이때, 상기 반지름의 길이가 다른 두개의 원이 교차하는 부분에 요부가 형성되는 것을 볼 수 있다. At this time, it can be seen that the recess is formed in the portion where the two circles with different lengths of the radius intersect.

이후, 상기 스토리지노드 콘택홀을 포함하는 전체 표면 상부에 폴리실리콘층(미도시)을 형성하고, CMP 공정을 수행하여 스토리지노드 콘택 플러그(미도시)을 형성한다. Thereafter, a polysilicon layer (not shown) is formed on the entire surface including the storage node contact hole, and a CMP process is performed to form a storage node contact plug (not shown).

이상에서 살펴본 바와 같이, 본 발명에 따른 노광 마스크 및 이를 이용한 반도체 소자의 제조방법은 스토리지노드 콘택 플러그 형성 공정시 I자형 투광 패턴을 포함하는 스토리지노드 콘택용 마스크를 사용함으로써 스토리지노드 콘택 플러그와 비트라인 사이의 거리를 증가시켜 기생 캐패시턴스를 감소시킬 수 있는 효과를 제공한다.As described above, an exposure mask and a method of manufacturing a semiconductor device using the same according to the present invention use a storage node contact plug and a bit line by using a storage node contact mask including an I-shaped light transmitting pattern during a storage node contact plug forming process. Increasing the distance between them provides the effect of reducing parasitic capacitance.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다. In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

Claims (12)

스토리지노드 콘택용 노광 마스크에 있어서, An exposure mask for a storage node contact, 직사각형 형태로 형성한 제 1 투광 패턴;A first light transmission pattern formed in a rectangular shape; 상기 제 1 투광 패턴의 장축 양단 중 일측에 직사각형 형태로 형성한 제 2 투광 패턴; 및A second light transmission pattern formed in a rectangular shape on one side of both ends of the long axis of the first light transmission pattern; And 상기 제 1 투광 패턴의 장축 양단 중 타측에 직사각형 형태로 형성한 제 3 투광 패턴을 형성한 "I"자형 투광 패턴“I” shaped light-transmitting pattern having a third light-emitting pattern formed in a rectangular shape on the other side of both ends of the long axis of the first light-emitting pattern 을 포함하는 것을 특징으로 하는 노광 마스크.An exposure mask comprising a. 제 1 항에 있어서, 상기 "I"자형 투광 패턴의 장축 길이는 상기 제 2 투광 패턴의 장축 길이보다 3배 이상으로 형성하는 것을 특징으로 하는 노광 마스크.The exposure mask according to claim 1, wherein the long axis length of the “I” shaped light transmission pattern is formed to be three times or more larger than the long axis length of the second light transmission pattern. 제 1 항에 있어서, 상기 제 1 투광 패턴의 단축 길이는 상기 제 2 투광 패턴 장축 길이의 0.7배 이하로 형성하는 것을 특징으로 하는 노광 마스크.The exposure mask according to claim 1, wherein the short axis length of the first light transmission pattern is formed to be 0.7 times or less of the long axis length of the second light transmission pattern. 제 1 항에 있어서, 상기 제 2 투광 패턴의 단축 길이는 장축 길이의 0.5배 이하로 형성하는 것을 특징으로 하는 노광 마스크.The exposure mask according to claim 1, wherein the short axis length of the second light transmitting pattern is formed to be 0.5 times or less of the long axis length. 제 1 항에 있어서, 상기 제 3 투광 패턴의 장축 길이는 상기 제 2 투광 패턴 의 장축 길이에 비해 9~11nm 크게 형성하고, 상기 제 3 투광 패턴의 단축 길이는 상기 제 2 투광 패턴의 장축 길이 보다 0.9배 이하로 작게 형성하는 것을 특징으로 하는 노광 마스크.The long axis length of the third light transmission pattern is larger than the long axis length of the second light transmission pattern, and the short axis length of the third light transmission pattern is larger than the long axis length of the second light transmission pattern. The exposure mask is formed to be smaller than 0.9 times. 제 1 항에 있어서, 상기 "Ｉ"자형 투광 패턴의 장축 방향으로 소정거리 이격시켜 형성한 제 1 라인과, 상기 제 1 라인의 "Ｉ"자형 투광 패턴과 반대의 위치에 상기 제 2 투광 패턴 및 상기 제 3 투광 패턴을 형성한 "Ｉ"자형 투광 패턴으로 상기 제 1 라인에 이웃하는 제 2 라인을 포함하는 것을 특징으로 하는 노광 마스크.The method of claim 1, wherein the first line formed by being spaced apart a predetermined distance in the long axis direction of the "I" shaped light-transmitting pattern, and the second light-transmitting pattern at a position opposite to the "I" shaped light-transmitting pattern of the first line; And a second line adjacent to the first line in an " I " shaped light-transmitting pattern in which the third light-transmissive pattern is formed. 제 6 항에 있어서, 상기 제 1 라인과 상기 제 2 라인의 상기 "Ｉ"자형 투광 패턴을 서로 어긋나게 배열한 것을 특징으로 하는 노광 마스크.The exposure mask according to claim 6, wherein the " I " shaped light transmission patterns of the first line and the second line are arranged to be offset from each other. 소자분리 영역이 정의된 반도체 기판 상부에 워드라인을 형성하는 단계;Forming a word line on the semiconductor substrate in which the device isolation region is defined; 상기 워드라인 상부에 층간절연막을 형성하는 단계;Forming an interlayer insulating film on the word line; "Ｉ"자형의 투광 패턴을 포함하는 스토리지노드 콘택용 노광 마스크를 이용한 노광 및 현상공정으로 스토리지노드 콘택홀을 형성하는 단계; 및Forming a storage node contact hole by an exposure and development process using an exposure mask for a storage node contact including a “I” shaped light transmission pattern; And 상기 스토리지노드 콘택홀을 포함하는 전체 표면 상부에 폴리실리콘층을 형성하고, CMP 공정을 수행하여 스토리지노드 콘택 플러그를 형성하는 단계Forming a polysilicon layer on the entire surface including the storage node contact hole and performing a CMP process to form a storage node contact plug 를 포함하는 것을 특징으로 하는 노광 마스크를 이용한 반도체 소자의 제조방법.Method for manufacturing a semiconductor device using an exposure mask, characterized in that it comprises a. 제 8 항에 있어서, 상기 스토리지노드 콘택용 노광 마스크는 상기 "I"자형 투광 패턴의 장축 방향으로 소정거리 이격시켜 형성한 제 1 라인과, 상기 제 1 라인의 "I"자형 투광 패턴과 반대의 위치에 상기 제 2 투광 패턴 및 상기 제 3 투광 패턴을 형성한 "I"자형 투광 패턴으로 상기 제 1 라인에 이웃하는 제 2 라인을 포함하는 것을 특징으로 하는 노광 마스크를 이용한 반도체 소자의 제조방법.The exposure mask as claimed in claim 8, wherein the exposure mask for the storage node contact is formed by spaced apart from the first line by a predetermined distance in the long axis direction of the “I” -shaped light-transmission pattern, and opposite to the “I” -shaped light-transmission pattern of the first line. And a second line adjacent to the first line in an " I " shaped light transmission pattern in which the second light transmission pattern and the third light transmission pattern are formed at a position. 제 9 항에 있어서, 상기 제 1 라인과 상기 제 2 라인의 상기 "I"자형 투광 패턴을 서로 어긋나게 배열한 것을 특징으로 하는 노광 마스크를 이용한 반도체 소자의 제조방법.The method of manufacturing a semiconductor device using an exposure mask according to claim 9, wherein the " I " shaped light transmission patterns of the first line and the second line are arranged to be offset from each other. 제 8 항에 있어서, 상기 스토리지노드 콘택홀은 반지름의 길이가 다른 두개의 원이 연결된 타원 형태로 형성됨을 특징으로 하는 노광 마스크를 이용한 반도체 소자의 제조방법.The method of claim 8, wherein the storage node contact hole is formed in an ellipse shape in which two circles having different radial lengths are connected to each other. 제 11 항에 있어서, 상기 반지름의 길이가 다른 두개의 원이 교차하는 부분에 요부가 형성됨을 특징으로 하는 노광 마스크를 이용한 반도체 소자의 제조방법.12. The manufacturing method of a semiconductor device using an exposure mask according to claim 11, wherein a recess is formed at a portion where two circles having different radii cross each other.
KR1020050134863A 2005-12-30 2005-12-30 Exposure mask and method for manufacturing semiconductor device by using it KR100720251B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134863A KR100720251B1 (en) 2005-12-30 2005-12-30 Exposure mask and method for manufacturing semiconductor device by using it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134863A KR100720251B1 (en) 2005-12-30 2005-12-30 Exposure mask and method for manufacturing semiconductor device by using it

Publications (1)

Publication Number Publication Date
KR100720251B1 true KR100720251B1 (en) 2007-05-22

Family

ID=38277759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134863A KR100720251B1 (en) 2005-12-30 2005-12-30 Exposure mask and method for manufacturing semiconductor device by using it

Country Status (1)

Country Link
KR (1) KR100720251B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955168B1 (en) 2008-05-27 2010-04-29 주식회사 하이닉스반도체 Exposure mask and method for forming semiconductor device by using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06148867A (en) * 1992-11-04 1994-05-27 New Japan Radio Co Ltd Method for determining photomask pattern
JPH11297954A (en) 1998-04-09 1999-10-29 Nec Corp Semiconductor storage device
KR20000041807A (en) * 1998-12-23 2000-07-15 김영환 Method for forming contact plug of semiconductor device
KR20050120409A (en) * 2004-06-18 2005-12-22 주식회사 하이닉스반도체 Semiconductor device and method for fabrication thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06148867A (en) * 1992-11-04 1994-05-27 New Japan Radio Co Ltd Method for determining photomask pattern
JPH11297954A (en) 1998-04-09 1999-10-29 Nec Corp Semiconductor storage device
KR20000041807A (en) * 1998-12-23 2000-07-15 김영환 Method for forming contact plug of semiconductor device
KR20050120409A (en) * 2004-06-18 2005-12-22 주식회사 하이닉스반도체 Semiconductor device and method for fabrication thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955168B1 (en) 2008-05-27 2010-04-29 주식회사 하이닉스반도체 Exposure mask and method for forming semiconductor device by using the same

Similar Documents

Publication Publication Date Title
US7273780B2 (en) Semiconductor device having box-shaped cylindrical storage nodes and fabrication method thereof
KR101077453B1 (en) Method for Forming Pattern of Semiconductor device
US20170110372A1 (en) Semiconductor device and method of fabricating the same
JP5662658B2 (en) Manufacturing method of semiconductor device
US8022409B2 (en) Semiconductor device with omega gate and method for fabricating a semiconductor device
US20050012157A1 (en) Semiconductor device having sufficient process margin and method of forming same
KR20040030865A (en) Method for the production of a self-adjusted structure on a semiconductor wafer
KR100720251B1 (en) Exposure mask and method for manufacturing semiconductor device by using it
KR20100030125A (en) Photo key and fabrication method of semiconductor device using the same
KR101095076B1 (en) Method of fabricating semiconductor apparatus
KR100532424B1 (en) Semiconductor memory device and manufacturing method for the semiconductor memory device
US20110223541A1 (en) Method for fabricating semiconductor device
KR20010110186A (en) Method for manufacturing semiconductor devices
KR100911873B1 (en) Exposure mask for forming storage node of capacitor in semiconductor memory device
KR20110001289A (en) Mask for photolithography
KR100401513B1 (en) a method for forming line of semiconductor device
KR100721201B1 (en) Method of fabricating landing plug in semiconductor device having 6f2 layout
KR20030002203A (en) Semiconductor DRAM cell
KR100772688B1 (en) Method for fabricating recess pattern in semiconductor device
KR102210467B1 (en) Method of forming pattern
KR20060040235A (en) Contact layout methods, methods of fabricating a semiconductor device using the same and semiconductor devices fabricated using the same
KR20060038584A (en) Semiconductor device enable to decrease bitline contact resistance and method for fabricatrion of the same
KR100717507B1 (en) Method for manufacturing semiconductor device
KR20020002921A (en) Method for forming landing plug of semiconductor device
KR20070075980A (en) Layout of semiconductor device and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee