KR100717122B1 - 적응 디씨 오프셋 보상 장치 및 그 방법. - Google Patents

적응 디씨 오프셋 보상 장치 및 그 방법. Download PDF

Info

Publication number
KR100717122B1
KR100717122B1 KR1020050078107A KR20050078107A KR100717122B1 KR 100717122 B1 KR100717122 B1 KR 100717122B1 KR 1020050078107 A KR1020050078107 A KR 1020050078107A KR 20050078107 A KR20050078107 A KR 20050078107A KR 100717122 B1 KR100717122 B1 KR 100717122B1
Authority
KR
South Korea
Prior art keywords
offset
mode
compensation
unit
value
Prior art date
Application number
KR1020050078107A
Other languages
English (en)
Other versions
KR20070023841A (ko
Inventor
이정환
임진규
Original Assignee
인티그런트 테크놀로지즈(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인티그런트 테크놀로지즈(주) filed Critical 인티그런트 테크놀로지즈(주)
Priority to KR1020050078107A priority Critical patent/KR100717122B1/ko
Priority to US11/466,721 priority patent/US7522902B2/en
Publication of KR20070023841A publication Critical patent/KR20070023841A/ko
Application granted granted Critical
Publication of KR100717122B1 publication Critical patent/KR100717122B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference

Abstract

본 발명은 DC 오프셋 보상 장치 및 그 방법에 관한 것으로 적응 보상이 가능한 DC 오프셋 보상 장치와 그 방법이 제공된다.
본 발명에서의 DC 오프셋의 보상 장치는 오프셋을 검출하는 오프셋 검출부, 상기 오프셋 검출부의 출력신호에 의해 동작하는 오프셋 보상부 및 상기 오프셋 보상부의 출력신호에 의해 제어되는 오프셋 보상 증폭부을 포함하고, 상기 오프셋 보상부에는 상기 오프셋 검출부의 출력신호를 이용하여 소정의 주기 동안에 오프셋의 극성을 카운트 하는 카운터부, 상기 DC 오프셋의 빠른 하향 보상모드인 제1 모드부, 상기 DC 오프셋의 일반 하향 보상모드인 제2 모드부, 상기 DC 오프셋의 빠른 상향 보상모드인 제3 모드부, 상기 DC 오프셋의 일반 상향 보상모드인 제4 모드부 및 상기 카운터부에 의해 카운트된 횟수에 기초하여 상기 제1 모드부 내지 제4 모드부 중 어느 하나의 모드부에 대한 실행을 결정하는 제어기를 포함하는 제어부 및 상기 제어부에 의해 결정된 상기 하나의 모드부에 기초해서 상기 오프셋 보상 증폭부가 제어되도록 데이터가 저장된 레지스터부를 포함한다.
본 발명에 의한 DC 오프셋 보상 장치에 의해 DC 오프셋의 정도에 따라 다수 개의 보상 모드에 의해 빠른 보상이 가능하고, 빠른 보상모드에 의해 발생할 수 있는 DC 오프셋 보상의 왜곡을 제어한다.
직접 변환 수신기, DC 오프셋

Description

적응 디씨 오프셋 보상 장치 및 그 방법.{Apparatus for Adaptive DC offset cancellation and Method thereof}
도1 은 종래의 직접 변환 수신기를 도시한 블록도이다.
도2 는 본 발명에 의한 DC 오프셋의 보상 장치가 포함된 직접 변환 수신기를 도시한 것이다.
도3 은 도2 에서의 본 발명에 의한 DC 오프셋 보상 장치를 구체적으로 도시한 것이다.
도4 는 본 발명에 의한 DC 오프셋 보상 방법으로 오프셋 보상부에서의 보상 과정을 설명하기 위한 순서도이다.
본 발명은 DC 오프셋 보상 장치 및 그 방법에 관한 것이다.
안테나에 의해 수신된 신호를 복원하기 위한 수신기 구조 중의 하나로 직접 변환 수신기가 매우 활발히 연구되고 있다. 직접 변환 수신기는 입력된 무선 주파수 신호를 중간 주파수(IF) 신호로의 변환 과정을 거치지 않고 바로 기저 대역 신호로 변환하는 수신기로서, 필터 등 외부 소자를 줄일 수 있고, 디지털 신호 처리 부담을 줄일 수 있으므로 제조 비용을 절감하고, 경량화가 가능하며, 시스템의 원-칩화 등이 가능하다는 장점을 가지고 있다.
도 1은 종래의 직접 변환 수신기를 도시한 블록도이다.
도 1에 도시된 바와 같이, 종래의 직접 변환 수신기는 저잡음 증폭기(Low Noise Amplifier: 101), 혼합기(Mixer: 102), 필터(Filter:103), 가변 이득 증폭기(Variable gain amplifier: 104) 및 국부 발진기(Local Oscillator; 105)(LO)로 구성된다.
저잡음 증폭기(101)는 이득 제어가 가능하게 구현되며, 안테나를 통해 수신된 신호를 잡음을 억제하며 증폭시킨다. 혼합기(102)는 저잡음 증폭기(101)에서 출력된 신호를 국부 발진기(105)의 신호와 혼합하여 기저 대역(baseband) 신호를 출력한다. 필터(103)는 증폭된 신호에서 원하는 신호만을 필터링한다. 가변 이득 증폭기(104)는 요구되는 출력 신호의 전력 레벨을 유지하기 위하여 필터(103)에서 출력된 신호를 이득을 제어하며 증폭시킨다.
도 1에 도시된 직접 변환 수신기는 상기 설명한 바와 같이, 부수적인 필터 등 외부 소자를 줄일 수 있고, 디지털 신호 처리 부담을 줄일 수 있다는 장점이 있다.
그러나, 이러한 직접 변환 수신기에서는 DC 오프셋의 문제가 발생하게 되며, DC 오프셋은 직접 변환 수신기의 성능을 저하시키는 가장 큰 원인이 되고 있다.
직접 변환 수신기의 DC 오프셋을 발생시키는 가장 큰 원인은 국부 발진기 (105)의 누설(local oscillator leakage) 현상이다. 구체적으로, 혼합기(102)의 국부 발진 신호 LO의 입력 쪽으로 무선 주파수 신호의 누설 성분이 생기고, 이 성분이 반사되어 국부 발진 신호 LO의 입력으로서 다시 인가되면, 안테나를 통하여 수신된 무선 주파수 신호는 혼합기(102)에서 자신의 신호끼리 혼합되게 된다.
이와 마찬가지로, 혼합기(102)의 무선 주파수 신호의 입력 쪽으로 국부 발진 신호 LO의 누설 성분이 생기고, 이 성분이 반사되어 다시 무선 주파수 신호와 함께 혼합기(102)에 입력되면, 국부 발진 신호는 자신의 신호끼리 혼합되어, 혼합기(102)의 출력단에서 DC 오프셋을 발생시킨다. 이러한 DC 오프셋을 자가-믹싱(self-mixing)에 의한 DC 오프셋이라고 하며, 그 양은 항상 일정한 것이 아니라, 무선 주파수 신호의 전력 레벨, 무선 주파수 신호의 주파수, 및 국부 발진 신호의 주파수에 따라 계속적으로 변화하게 된다.
두 번째, 혼합기(102)의 출력단에 존재하는 부하(load)의 부정합과 혼합기(102)에 입력되는 국부 발진 신호 LO의 듀티 에러(duty error)는 혼합기(102)의 출력단에 DC 오프셋을 발생시키는 원인이 된다. 국부 발진 신호 LO의 듀티 에러 역시 국부발진 신호 LO의 주파수에 의하여 변화되므로, 국부 발진 신호 LO의 듀티 에러에 의한 DC 오프셋 또한 국부 발진 신호 LO의 주파수에 따라 변화하게 된다.
세 번째, 기저 대역 회로에 포함된 증폭기 및 필터 등의 소자 부정합은 수신기의 출력 신호에 있어서, DC 오프셋을 발생시킨다. 이러한 DC 오프셋은 필터(103)의 차단 주파수(cutoff frequency) 및 가변 이득 증폭기(104)의 이득 변화에 따라 변화된다.
이렇듯, 직접 변환 수신기의 DC 오프셋은 다양한 원인에 의하여 발생되며, 그 양은 항상 일정한 것이 아니라 실제적으로 안테나를 통해 신호를 수신하는 과정에서 국부 발진 신호의 주파수의 변화, 수신 신호의 변화, 증폭기의 이득 변화 등에 따라 계속적으로 변화하게 되는 문제점이 있다.
한편, DC 오프셋이 심한 경우 DC 오프셋의 보상을 그 만큼 크게 해줄 필요성이 있는데, 너무 과도한 보상이 이루어지면 발생했던 DC 오프셋보다 더 큰 DC 오프셋을 유발할 가능성이 있어 오히려 보상하지 않는 것보다 더 좋지 않은 결과를 초래할 수 있는 문제점이 있다.
본 발명에서는 계속적으로 변하는 DC 오프셋의 값에 따라 빠르게 보상이 이루어지도록 적응적으로 DC 오프셋을 보상하는 DC 오프셋 보상 장치 및 그 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 DC 오프셋의 과도한 보상으로 인해 발생될 수 있는 왜곡현상이 제어되는 DC 오프셋 보상 장치 및 그 방법을 제공하는데 그 목적이 있다.
본 발명은 DC 오프셋 보상 장치 및 그 방법에 관한 것으로, 본 발명에 의한 DC 오프셋 보상 장치는 오프셋을 검출하는 오프셋 검출부, 상기 오프셋 검출부의 출력신호에 의해 동작하는 오프셋 보상부 및 상기 오프셋 보상부의 출력신호에 의해 제어되는 오프셋 보상 증폭부을 포함하고, 상기 오프셋 보상부에는, 상기 오프 셋 검출부의 출력신호를 이용하여 소정의 주기 동안에 오프셋의 극성을 카운트 하는 카운터부, 상기 DC 오프셋의 빠른 하향 보상모드인 제1 모드부, 상기 DC 오프셋의 일반 하향 보상모드인 제2 모드부, 상기 DC 오프셋의 빠른 상향 보상모드인 제3 모드부, 상기 DC 오프셋의 일반 상향 보상모드인 제4 모드부, 상기 카운터부에 의해 카운트된 횟수에 기초하여 상기 제1 모드부 내지 제4 모드부 중 어느 하나의 모드부에 대한 실행을 결정하는 제어기를 포함하는 제어부 및 상기 제어부에 의해 결정된 상기 하나의 모드부에 기초해서 상기 오프셋 보상 증폭부가 제어되도록 데이터가 저장된 레지스터부를 포함하는 DC 오프셋 보상 장치이다.
여기서, 상기 오프셋 검출부에 비교기가 포함되는 DC 오프셋 보상 장치이다.
여기서, 상기 오프셋 검출부에 저역통과 필터가 더 포함되는 DC 오프셋 보상 장치이다.
여기서, 상기 제1 모드부에서는 상기 레지스터부의 데이터 값에서 1보다 큰 양의 정수 A을 빼고, 상기 제2 모드부에서는 상기 레지스터부의 데이터 값에서 상기 A보다 작은 양의 정수 B를 빼고, 상기 제3 모드부에서는 상기 레지스터부의 데이터 값에서 1보다 큰 양의 정수 C를 더하고, 상기 제4 모드부에서는 상기 레지스터부의 데이터 값에서 상기 C보다 작은 양의 정수 D를 더하는 DC 오프셋 보상 장치이다.
여기서, 상기 제어부에서, 상기 소정의 주기의 다음 주기에는, 상기 제1 모드부에서 A보다 작고, B보다 큰 양의 정수를 상기 레지스터부의 데이터 값에서 빼고, 상기 제3 모드부에서 C보다 작고, D보다 큰 양의 정수를 상기 레지스터부의 데 이터 값에서 빼는 DC 오프셋 보상 장치이다.
본 발명에 의한 DC 오프셋 보상 방법은 (a) 레지스터에 저장된 데이터를 초기화 하는 초기화단계, (b) 소정의 주기 동안에 오프셋의 극성을 카운트하는 카운트단계, (c) 상기 카운트단계에서 카운트된 횟수를 제1 기준 값과 비교하여 상기 제1 기준 값 보다 크거나 작은 경우 중 어느 하나에 대해 제1 오프셋 보상모드를 실행하는 제1 보상모드 단계, (d) 상기 카운트단계에서 카운트된 횟수를 제2 기준 값과 비교하여 상기 제2 기준 값 보다 크거나 작은 경우 중 어느 하나에 대해 제2 오프셋 보상모드를 실행하는 제2 보상모드 단계, (d) 상기 카운트단계에서 카운트된 횟수를 제3 기준 값과 비교하여 상기 제3 기준 값 보다 크거나 작은 경우 중 어느 하나에 대해 제3 오프셋 보상모드를 실행하는 제3 보상모드 단계 및 (e) 상기 카운트단계에서 카운트된 횟수를 제4 기준 값과 비교하여 상기 제4 기준 값 보다 크거나 작은 경우 중 어느 하나에 대해 제4 오프셋 보상모드를 실행하는 제4 보상모드 단계를 갖는 DC 오프셋 보상 방법이다.
여기서, 상기 제1 보상모드에서 상기 레지스터의 데이터 값에서 2^n의 값을 빼는 단계, 상기 제2 보상모드에서 상기 레지스터의 데이터 값에서 1을 빼는 단계, 상기 제3 보상모드에서 상기 레지스터의 데이터 값에서 2^m의 값을 더하는 단계 및 상기 제4 보상모드에서 상기 레지스터의 데이터 값에서 1을 더하는 단계를 더 포함하는 DC 오프셋 보상 방법이다.
여기서, 상기 소정의 주기의 다음 주기에 대해 상기 카운트단계로 돌아가는 궤환단계를 포함하는 DC 오프셋 보상 방법이다.
여기서, 정수 값을 가지는 제2 데이터 N과 P에 의해, 상기 n은 6-N이고, 상기 m은 6-P이고, 상기 초기화 단계에 상기 N과 P를 초기화하는 단계가 더 포함되며, 상기 제1 보상모드에서 상기 P의 값을 제5 기준 값과 비교하여 작은 경우에 P에 N+1의 값을 저장하는 단계, 상기 제2 및 제4 보상모드에서 상기 정수 N과 P를 초기화하는 단계, 상기 제3 보상모드에서 상기 정수 N의 값을 제6 기준 값과 비교하여 작은 경우에 N에 P+1의 값을 저장하는 단계를 더 포함하는 DC 오프셋 보상 방법이다.
여기서, 상기 N과 P의 초기값은 0이고, 상기 제5 기준 값과 제6 기준 값은 각각 5인 DC 오프셋 보상 방법이다.
본 발명은 DC 오프셋 보상 방법에 있어서, (a) 레지스터에 저장된 데이터를 초기화 하는 초기화단계, (b) 소정의 주기 동안에 오프셋의 극성을 카운트하는 카운트단계, (c) 상기 카운트단계에서 카운트된 횟수를 제1 기준 값과 비교하여 상기 제1 기준 값 보다 크거나 작은 경우 중 어느 하나에 대해 제1 오프셋 보상모드를 실행하는 제1 보상모드 단계, (d) 상기 카운트단계에서 카운트된 횟수를 제2 기준 값과 비교하여 상기 제2 기준 값 보다 크거나 작은 경우 중 어느 하나에 대해 제2 오프셋 보상모드를 실행하는 제2 보상모드 단계, (d) 상기 카운트단계에서 카운트된 횟수를 제3 기준 값과 비교하여 상기 제3 기준 값 보다 크거나 작은 경우 중 어느 하나에 대해 제3 오프셋 보상모드를 실행하는 제3 보상모드단계 및 (e) 상기 카운트단계에서 카운트된 횟수를 제4 기준 값과 비교하여 상기 제4 기준 값 보다 크거나 작은 경우 중 어느 하나에 대해 제4 오프셋 보상모드를 실행하는 제4 보상모 드단계를 갖는 DC 오프셋 보상 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체이다.
이하에서는, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도2 에서는 본 발명에 의한 DC 오프셋의 보상 장치가 포함된 직접 변환 수신기를 도시하였다.
도2 에서 저잡음 증폭기(201), 혼합기(202), 필터(203), 가변이득 증폭기(204) 및 국부 발진기(205)는 종래의 직접변환 수신기의 구조와 동일하다.
본 발명에 의한 DC 오프셋 보상 장치는 가변이득 증폭기(204)의 출력신호에 의해 DC 오프셋을 검출하는 오프셋 검출부(211), 오프셋 검출부(211)의 출력신호에 기초하여 동작하는 오프셋 보상부(212) 및 오프셋 보상부(212)의 출력신호에 기초하여 제어되는 오프셋 보상 증폭부(213)를 포함한다.
도3 에서는 도2 에서의 본 발명에 의한 DC 오프셋 보상 장치를 구체적으로 도시하였다.
직접변환 수신기의 가변이득 증폭기(204)의 출력신호는 오프셋 검출부(211)에 입력된다. 오프셋 검출부(211)에는 오프셋의 극성을 판단할 수 있는 회로를 포함한다. 본 발명의 일 실시예에서는 오프셋 검출부(211)에 비교기(302)를 포함하고, DC 근방의 신호만을 추출하기 위해 저역통과 필터(Low Pass Filter; 301)가 포함될 수 있다.
오프셋 보상부(212)는 카운터부(311), 제어부(312) 및 레지스터부(313)를 포함한다.
카운터부(311)는 소정의 주기 동안에 오프셋 검출부(211)의 출력으로부터 DC 오프셋의 극성을 카운트한다. 일 예로, 소정의 주기가 64라면 오프셋 검출부(211)에서는 DC 오프셋이 0보다 크면 1을, 0보다 작으면 0을 출력하여 카운터부(311)로 전달하면 카운터부(311)에서는 63번 DC 오프셋의 극성을 카운트하여 1의 개수를 카운트한다. 카운트된 1의 개수는 제어부(312)에 전달된다. 64번째에는 카운트를 리셋하고 다음 주기를 카운트한다.
제어부(312)에서는 카운터부(311)에서 카운트된 횟수에 기초하여 DC 오프셋의 빠른 하향 보상모드인 제1 모드부(312a), DC 오프셋의 일반 하향 보상모드인 제2 모드부(312b), DC 오프셋의 빠른 상향 보상모드인 제3 모드부(312c) 및 DC 오프셋의 일반 상향 보상모드인 제4 모드부(312d)의 오프셋 보상 모드부를 포함한다. 제어부(312)에는 제어기(312e)가 포함되어 카운터부(311)에서 카운트된 횟수에 기초하여 제1 모드부 내지 제4 모드부(312a-312d) 중 어느 하나의 모드부에 대한 실행을 결정한다.
레지스터부(313)에는 오프셋 보상 증폭부(213)를 제어하기 위한 데이터가 저장되어 있다. 레지스터부(313)의 데이터는 제어부(312)의 출력신호에 따라 값이 변하여 오프셋 보상 증폭부(213)를 제어한다.
빠른 보상모드와 일반 보상모드는 카운터부(311)에서의 카운터 값에 의해 제어기(312e)에서 결정된다. 즉, 카운터부(311)에서의 카운터 값은 DC 오프셋의 정도 를 나타내는 척도가 되며, 카운터 값이 너무 많거나 너무 작으면 오프셋이 심하게 발생함을 의미한다.
오프셋이 심하게 발생하는 경우에는 빠른 보상모드로 그에 상응하는 레지스터부(313)의 데이터 값을 크게 변경하여주고, 오프셋이 심하지 않는 경우에는 일반 보상모드로 레지스터부(313)의 데이터 값을 작게 변경시킨다. 카운터부(311)에 의한 값이 적정수준의 값인 경우에는 별도로 레지스터부(313)의 데이터 값을 변경함이 없이 현재의 데이터 값을 유지한다.
빠른 하향 보상모드인 제1 모드부(312a)에서는 레지스터부(313)의 데이터 값에서 1보다 큰 양의 정수 A을 빼고, 일반 하향 보상모드인 제2 모드부(312b)에서는 레지스터부(313)의 데이터 값에서 상기 A보다 작은 양의 정수 B를 빼주고, 빠른 상향 보상모드인 제3 모드부(312c)에서는 레지스터부(313)의 데이터 값에서 1보다 큰 양의 정수 C를 더하고, 일반 상향 보상모드인 제4 모드부(312d)에서는 레지스터부(313)의 데이터 값에서 상기 C보다 작은 양의 정수 D를 더한다.
동일한 보상모드라도 빠른 보상모드와 일반 보상모드에서 레지스터부(313)의 데이터 값에서 서로 다른 값을 빼주는 것은 DC 오프셋의 정도에 따라 오프셋의 보상 정도를 다르게 하기 위함이다.
본 발명에서와 같이 빠른 보상모드에서 레지스터부(313)의 데이터 값에 더해주거나 빼주는 값이 크면 클수록 오프셋의 보상도 크게 이루어지게 된다. 따라서, 본 발명에서는 전술한 바와 같이 빠른 보상모드에서는 일반 보상모드에 비해 큰 값을 레지스터의 데이터 값에서 더해주거나 빼준다.
이렇게 함으로써 DC 오프셋이 발생하는 정도에 따라 적응적이면서 빨리 DC 오프셋을 보상할 수 있다.
한편, 빠른 보상모드의 경우 레지스터부(313)의 데이터 값에 더해주거나 빼주는 값이 너무 큰 경우에는 적정한 보상보다 더 큰 보상을 해주게 되어 오히려 반대극성의 오프셋을 유발할 수 있다.
예를 들면, 최초의 주기에 정극성(+)의 DC 오프셋이 심하여 음극성(-)으로 DC 오프셋 보상을 하는 경우에 음극성으로의 보상이 너무 크게 되면 오히려 두 번째 주기에의 카운터부(311)의 카운트값은 음극성의 DC 오프셋이 심한 것으로 나타날 수 있다. 이에, 다시 정극성으로의 DC 오프셋 보상을 크게 해주게 된다. 이것은 그 다음주기인 세 번째 주기에서의 카운터부(311)의 카운트 값이 정극성의 DC 오프셋이 심한 것으로 나타나게 된다. 정극성의 DC 오프셋이 심하므로 DC 오프셋 보상 장치에서는 다시 음극성으로의 DC 오프셋 보상을 크게 해주게 된다.
결국, 빠른 보상모드에서 과도한 보상을 하는 경우에는 빠른 하향 보상과 빠른 상향 보상 사이를 교번적으로 무한히 왕복하며 이동하는 무한루프를 형성하여 오프셋 보상을 왜곡시키게 된다.
이에 본 발명의 제어부(312)에서는 빠른 상향 또는 빠른 하향 보상모드의 빠른 보상모드를 실행한 경우 그 다음 주기에서는 바로 전 주기에서 보다 작은 값을 레지스터부(313)의 데이터 값에서 더하거나, 빼도록 한다.
이렇게, 빠른 보상모드를 실행한 경우 그 다음 주기에서는 바로 전 주기에서 보다 작은 값을 레지스터부(313)의 데이터 값에서 더하거나 빼면, 레지스터부(313)의 데이터값은 일정한 값으로 진동하면서 수렴하게 된다.
이에 의해, DC 오프셋의 보상이 무한루프를 형성하는 것을 방지하여, 오프셋 보상이 왜곡되는 것을 방지한다.
도4 는 DC 오프셋 보상 방법으로 도3 에서의 오프셋 보상부(212)에서의 과정을 더욱 상세히 설명하기 위한 순서도가 도시되었다.
최초에 오프셋 보상부의 시스템이 동작한다(401). 레지스터의 데이터 값이 지정된 값으로 초기화된다(402). 레지스터의 데이터 값은 도3 에서의 오프셋 보상 증폭부(213)를 제어한다. 제2 데이터 값인 N과 P가 0으로 초기화 된다(403). 제2 데이터 값은 후술하는 오프셋 보상의 왜곡현상을 제어한다.
도3 의 카운터부(311)에서 DC 오프셋의 극성을 카운트 한다. 소정의 주기가 64라면 64의 주기에 대해 63번째까지 오프셋 검출부(211)에 의한 오프셋의 극성을 카운트한다. 64번째에는 리셋된다.
카운터부(311)에 의해 카운트된 카운트 값은 제1 기준 값인 8과 비교되어지고, 8보다 작으면 빠른 하향 보상모드부인 제1 모드부(312a)에서 제1 모드를 실행한다(403). 제1 모드는 레지스터의 데이터 값에서 2^(6-N)의 값을 빼준다(412). 변경된 레지스터의 데이터 값은 오프셋 보상 증폭부(213)에 전달되어 오프셋의 빠른 하향 보상이 이루어진다.
카운트 값이 8보다 큰 경우에는 제2 기준 값인 16과 비교되어지고, 16보다 작은 경우에는 일반 하향 보상모드부인 제2 모드부(312b)에서 제2 모드를 실행한다(421). 제2 모드는 레지스터의 데이터 값에서 1을 빼준다. 변경된 레지스터의 데이터 값은 오프셋 보상 증폭부(213)에 전달되어 오프셋의 일반 하향 보상이 이루어진다.(422)
카운트 값이 16보다 큰 경우에는 제3 기준 값인 56과 비교되어지고, 56보다 큰 경우에는 빠른 상향 보상모드부인 제3 모드부(312c)에서 제3 모드를 실행한다(431). 제3 모드는 레지스터의 데이터 값에서 2^(6-P)의 값을 더해준다(432). 변경된 데이터 값은 오프셋 보상 증폭부(213)에 전달되어 오프셋의 빠른 상향 보상이 이루어진다.
카운트 값이 56보다 작은 경우에는 제4 기준 값인 48과 비교되어지고, 48보다 큰 경우에는 일반 상향 보상모드부인 제4 모드부(312d)에서 제4 모드를 실행한다(441). 제4 모드는 레지스터의 데이터 값에서 1을 더해준다(442). 변경된 데이터 값은 오프셋 보상 증폭부(213)에 전달되어 오프셋의 일반 상향 보상이 이루어진다.
카운트 값이 48보다 작은 경우에는 현재 레지스터의 데이터 값을 유지한다(451).
한번의 주기가 끝나면 다음주기를 실행하기 위해 카운트단계의 직전으로 궤환한다(461).
이하에서는 빠른 하향 보상모드와 빠른 상향 보상모드를 실행할 때 무한루프 에 의한 오프셋 보상의 왜곡현상의 제어에 대해 상세히 설명한다.
최초의 주기에 의해 카운트된 값이 빠른 하향 보상모드에 해당하면 전술한 바와 같이 레지스터의 데이터 값에서 2^(6-N)의 값을 빼준다(411,412). 최초에 제2 데이터 값인 N=0이므로 레지스터의 데이터 값에서 64의 값이 빼진다. 이때 제2 데이터 값인 P의 값을 5와 비교하여 5보다 작은 경우에는 P에 N+1의 값을 저장한다(413,414). 최초에 P의 값은 0이었으므로 5보다 작다. 따라서, 최초의 N에 1을 더하여 P에는 1이 저장된다.
레지스터의 데이터 값에서 64를 빼주어 오프셋이 과도하게 보상된 경우에 두 번째 주기의 카운트 값이 56보다 크게 되면 빠른 상향 보상모드를 실행하게 된다(431). 빠른 상향 보상모드에서는 레지스터의 데이터 값에서 2^(6-P)의 값을 더해주어야 하는데 최초의 주기에서 P가 1이었으므로 레지스터의 데이터 값에서 2^(6-1)의 값인 32를 더해준다(432). 이때 N의 값을 5와 비교하여 5보다 작은 경우 N=P+1을 수행한다(433,434). 따라서, N은 2가 된다.
두 번째 주기에 의한 오프셋 보상도 과도한 경우에는 세 번째 주기의 카운트 값이 56보다 크게 되면 빠른 하향 보상모드를 실행하게 된다(411). 빠른 하향 보상모드에서는 레지스터의 데이터 값에서 2^(6-N)의 값을 빼주어야 하는데 두 번째 주기에서 N의 값이 2였으므로 레지스터의 데이터 값에서 2^(6-2)의 값인 16을 빼주게 된다(412). 이때 P의 값을 5와 비교하여 5보다 작은 경우P=N+1을 수행한다(413,414). 따라서, 이때의 P는 3이 된다.
이렇게 P와 N의 값을 변화시킴으로써 빠른 하향 보상모드와 빠른 상향 보상 모드가 무한루프를 형성하여 오프셋 보상이 왜곡되는 것을 제어한다.
일반하향보상모드와 일반상향보상모드는 레지스터의 데이터 값에서 1을 더해주거나 빼주기 때문에 오프셋 보상의 왜곡이 일어날 확률이 현저히 작게 된다. 따라서, 이때에는 다시 제2 데이터 값인 N과 P를 0으로 초기화시킨다(423,443).
여기서 P와 N을 5의 기준 값과 비교하는 것(413,433)은 레지스터의 데이터 값에서 더해주거나 빼주는 값이 2^(6-N)과 2^(6-P)이므로 6에서 N과 P를 빼주기 때문에 6보다 작은 수가 된다. 따라서 (6-N)과 (6-P)이 다른 값으로 변경되면 그에 따라 기준 값인 5의 값도 변경될 수 있다.
전술한 DC 오프셋 보상 방법을 실현시키기 위해 전술한 방법을 프로그램으로 기록한 컴퓨터로 읽을 수 있는 기록매체로도 구현될 수 있다.
전술한 본 발명의 일 실시 예에서는 4가지의 모드로 DC 오프셋을 보상하지만 이것은 하나의 실시예일뿐이며, 그 이상 또는 그 이하의 보상모드가 있을 수 있음은 자명하다. 본 발명은 DC 오프셋의 정도에 따라 적응적으로 보상하는 것에 그 기술적 사상이 있으므로 보상모드의 개수로 본 발명의 권리범위가 한정되는 것은 아니다.
또한, 본 발명에서 전술한 다수의 기준 값들에 의한 논리구조도 본 발명의 기술적 사상을 표현한 에일 뿐이고, 본 발명의 권리범위가 전술한 다수의 기준 값들에 의한 논리구조에 한정되는 것은 아니다. 빠른 하향 보상모드, 일반 하향 보상모드, 빠른 상향 보상모드 및 일반 하향 보상모드에서 레지스터의 데이터 값에서 더해주거나 빼주는 값도 본 발명의 일 실시예일 뿐 변화가 가능하며 이에 의해 본 발명의 권리범위가 한정되는 것은 아니다.
본 발명에 의하면 계속적으로 변하는 DC 오프셋의 값에 따라 적응적으로 DC 오프셋을 보상할 수 있다.
또한, 본 발명의 의하면 DC 오프셋의 과도한 보상으로 인해 발생되어 지는 DC 오프셋 보상의 왜곡현상이 제어된다.

Claims (11)

  1. DC 오프셋을 검출하는 오프셋 검출부;
    상기 오프셋 검출부의 출력신호에 의해 동작하는 오프셋 보상부; 및
    상기 오프셋 보상부의 출력신호에 의해 제어되는 오프셋 보상 증폭부을 포함하고,
    상기 오프셋 보상부에는,
    상기 오프셋 검출부의 출력신호를 이용하여 소정의 주기 동안에 상기 DC 오프셋의 극성을 카운트 하는 카운터부;
    상기 DC 오프셋의 빠른 하향 보상모드인 제1 모드부;
    상기 DC 오프셋의 일반 하향 보상모드인 제2 모드부;
    상기 DC 오프셋의 빠른 상향 보상모드인 제3 모드부;
    상기 DC 오프셋의 일반 상향 보상모드인 제4 모드부;
    상기 카운터부에 의해 카운트된 횟수에 기초하여 상기 제1 모드부 내지 제4 모드부 중 어느 하나의 모드부에 대한 실행을 결정하는 제어기를 포함하는 제어부; 및
    상기 제어부에 의해 결정된 상기 하나의 모드부에 기초해서 상기 오프셋 보상 증폭부가 제어되도록 데이터가 저장된 레지스터부를 포함하는, DC 오프셋 보상 장치.
  2. 제1 항에 있어서,
    상기 오프셋 검출부에 비교기가 포함되는, DC 오프셋 보상 장치.
  3. 제1 항에 있어서,
    상기 오프셋 검출부에 저역통과 필터가 더 포함되는, DC 오프셋 보상 장치.
  4. 제1 항에 있어서,
    상기 제1 모드부에서는 상기 레지스터부의 데이터 값에서 1보다 큰 양의 정수 A을 빼고,
    상기 제2 모드부에서는 상기 레지스터부의 데이터 값에서 상기 A보다 작은 양의 정수 B를 빼고,
    상기 제3 모드부에서는 상기 레지스터부의 데이터 값에서 1보다 큰 양의 정수 C를 더하고,
    상기 제4 모드부에서는 상기 레지스터부의 데이터 값에서 상기 C보다 작은 양의 정수 D를 더하는, DC 오프셋 보상 장치.
  5. 제4 항에 있어서,
    상기 제어부에서,
    상기 소정의 주기의 다음 주기에는,
    상기 제1 모드부에서 A보다 작고, B보다 큰 양의 정수를 상기 레지스터부의 데이터 값에서 빼고,
    상기 제3 모드부에서 C보다 작고, D보다 큰 양의 정수를 상기 레지스터부의 데이터 값에서 빼는, DC 오프셋 보상 장치.
  6. DC 오프셋 보상 방법에 있어서,
    (a) 레지스터에 저장된 데이터를 초기화 하는 초기화단계;
    (b) 소정의 주기 동안에 상기 DC 오프셋의 극성을 카운트하는 카운트단계;
    (c) 상기 카운트단계에서 카운트된 횟수를 제1 기준 값과 비교하여 상기 제1 기준 값 보다 크거나 작은 경우 중 어느 하나에 대해 제1 오프셋 보상모드를 실행하는 제1 보상모드 단계;
    (d) 상기 카운트단계에서 카운트된 횟수를 제2 기준 값과 비교하여 상기 제2 기준 값 보다 크거나 작은 경우 중 어느 하나에 대해 제2 오프셋 보상모드를 실행하는 제2 보상모드 단계;
    (d) 상기 카운트단계에서 카운트된 횟수를 제3 기준 값과 비교하여 상기 제3 기준 값 보다 크거나 작은 경우 중 어느 하나에 대해 제3 오프셋 보상모드를 실행하는 제3 보상모드 단계; 및
    (e) 상기 카운트단계에서 카운트된 횟수를 제4 기준 값과 비교하여 상기 제4 기준 값 보다 크거나 작은 경우 중 어느 하나에 대해 제4 오프셋 보상모드를 실행하는 제4 보상모드 단계를 갖는, DC 오프셋 보상 방법.
  7. 제6 항에 있어서,
    상기 제1 보상모드에서 상기 레지스터의 데이터 값에서 2^n의 값을 빼는 단계;
    상기 제2 보상모드에서 상기 레지스터의 데이터 값에서 1을 빼는 단계;
    상기 제3 보상모드에서 상기 레지스터의 데이터 값에서 2^m의 값을 더하는 단계; 및
    상기 제4 보상모드에서 상기 레지스터의 데이터 값에서 1을 더하는 단계를 더 포함하고,
    상기 n과 m은 정수인, DC 오프셋 보상 방법.
  8. 제7 항에 있어서,
    상기 소정의 주기의 다음 주기에 대해 상기 카운트단계로 돌아가는 궤환단계를 포함하는, DC 오프셋 보상 방법.
  9. 제8 항에 있어서,
    정수 값을 가지는 제2 데이터 N과 P에 의해,
    상기 n은 6-N이고, 상기 m은 6-P이고,
    상기 초기화 단계에 상기 N과 P를 초기화하는 단계가 더 포함되며,
    상기 제1 보상모드에서 상기 P의 값을 제5 기준 값과 비교하여 작은 경우에 P에 N+1의 값을 저장하는 단계,
    상기 제2 및 제4 보상모드에서 상기 정수 N과 P를 초기화하는 단계,
    상기 제3 보상모드에서 상기 정수 N의 값을 제6 기준 값과 비교하여 작은 경우에 N에 P+1의 값을 저장하는 단계를 더 포함하는, DC 오프셋 보상 방법.
  10. 제9 항에 있어서,
    상기 N과 P의 초기값은 0이고,
    상기 제5 기준 값과 제6 기준 값은 각각 5인, DC 오프셋 보상 방법.
  11. DC 오프셋 보상 방법에 있어서,
    (a) 레지스터에 저장된 데이터를 초기화 하는 초기화단계;
    (b) 소정의 주기 동안에 상기 DC 오프셋의 극성을 카운트하는 카운트단계;
    (c) 상기 카운트단계에서 카운트된 횟수를 제1 기준 값과 비교하여 상기 제1 기준 값 보다 크거나 작은 경우 중 어느 하나에 대해 제1 오프셋 보상모드를 실행하는 제1 보상모드 단계;
    (d) 상기 카운트단계에서 카운트된 횟수를 제2 기준 값과 비교하여 상기 제2 기준 값 보다 크거나 작은 경우 중 어느 하나에 대해 제2 오프셋 보상모드를 실행하는 제2 보상모드 단계;
    (d) 상기 카운트단계에서 카운트된 횟수를 제3 기준 값과 비교하여 상기 제3 기준 값 보다 크거나 작은 경우 중 어느 하나에 대해 제3 오프셋 보상모드를 실행하는 제3 보상모드단계; 및
    (e) 상기 카운트단계에서 카운트된 횟수를 제4 기준 값과 비교하여 상기 제4 기준 값 보다 크거나 작은 경우 중 어느 하나에 대해 제4 오프셋 보상모드를 실행하는 제4 보상모드단계를 갖는, DC 오프셋 보상 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR1020050078107A 2005-08-25 2005-08-25 적응 디씨 오프셋 보상 장치 및 그 방법. KR100717122B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050078107A KR100717122B1 (ko) 2005-08-25 2005-08-25 적응 디씨 오프셋 보상 장치 및 그 방법.
US11/466,721 US7522902B2 (en) 2005-08-25 2006-08-23 Adaptive DC offset compensation apparatus and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050078107A KR100717122B1 (ko) 2005-08-25 2005-08-25 적응 디씨 오프셋 보상 장치 및 그 방법.

Publications (2)

Publication Number Publication Date
KR20070023841A KR20070023841A (ko) 2007-03-02
KR100717122B1 true KR100717122B1 (ko) 2007-05-10

Family

ID=37803255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050078107A KR100717122B1 (ko) 2005-08-25 2005-08-25 적응 디씨 오프셋 보상 장치 및 그 방법.

Country Status (2)

Country Link
US (1) US7522902B2 (ko)
KR (1) KR100717122B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102938747B (zh) * 2012-11-20 2016-01-20 大唐微电子技术有限公司 一种数字对讲机信号解调装置
US9231637B2 (en) * 2012-11-27 2016-01-05 Aviacomm Inc. Adaptive DC offset cancellation for direct conversion RF receivers
US10567017B2 (en) * 2018-06-19 2020-02-18 Mediatek Inc. Saw-less design in low supply voltage and single-ended receiver and associated signal processing method
CN115032341A (zh) * 2022-06-06 2022-09-09 青岛理工大学 一种主动距离补偿的气体巡检平台及巡检方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010083625A (ko) * 2000-02-17 2001-09-01 박종섭 디씨 오프셋 보상 회로
KR20040071977A (ko) * 2003-02-07 2004-08-16 인티그런트 테크놀로지즈(주) 디씨 오프셋 보상 회로 및 방법과 이를 이용한 신호 처리장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6904110B2 (en) * 1997-07-31 2005-06-07 Francois Trans Channel equalization system and method
US7349680B2 (en) * 2002-04-29 2008-03-25 Broadcom Corporation Method and system for using PSK sync word for fine tuning frequency adjustment
US7599662B2 (en) * 2002-04-29 2009-10-06 Broadcom Corporation Method and system for frequency feedback adjustment in digital receivers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010083625A (ko) * 2000-02-17 2001-09-01 박종섭 디씨 오프셋 보상 회로
KR20040071977A (ko) * 2003-02-07 2004-08-16 인티그런트 테크놀로지즈(주) 디씨 오프셋 보상 회로 및 방법과 이를 이용한 신호 처리장치

Also Published As

Publication number Publication date
US7522902B2 (en) 2009-04-21
US20070046356A1 (en) 2007-03-01
KR20070023841A (ko) 2007-03-02

Similar Documents

Publication Publication Date Title
TW530462B (en) Method and apparatus for DC offset correction
US7369820B2 (en) System and method for DC offset correction in transmit baseband
JP4381945B2 (ja) 受信機、受信方法及び携帯無線端末
US8111102B2 (en) Auto gain controllers, and communication terminals having the same
US9735952B2 (en) Calibration of dynamic error in high resolution digital-to-time converters
JP5071370B2 (ja) 歪補償装置及び方法
EP3651371B1 (en) Receiver and wireless communications apparatus
KR101101596B1 (ko) 왜곡 보상 장치 및 방법
KR100717122B1 (ko) 적응 디씨 오프셋 보상 장치 및 그 방법.
US9638794B2 (en) Systems and methods for correcting for leakage and distortion in radar systems
JP2008535396A (ja) 動的ゲイン及び位相補償のための方法及び装置
US20140361912A1 (en) Analog-to-digital converter circuit, integrated circuit, electronic device and method therefor
JP5528431B2 (ja) ２次歪補正受信機及び２次歪補正方法
US6882208B1 (en) Adjustment of amplitude and DC offsets in a digital receiver
US8514019B2 (en) Distortion compensation amplifier
KR20190049096A (ko) 차량용 레이다 시스템
US20100102897A1 (en) Directional coupler and transmitting/receiving apparatus
CN112671480A (zh) 基于图像失真水平设置本地振荡器占空比的装置和方法
US9806880B1 (en) Dynamic adjustment of a response characteristic of a phase-locked loop digital filter
US7496163B2 (en) AGC system, AGC method, and receiver using the AGC system
CN108462512B (zh) 近场通信设备
JP2015115680A (ja) 信号処理装置、信号処理方法、並びにプログラム
US8823565B2 (en) Semiconductor device having analog-to-digital converter with gain-dependent dithering and communication apparatus
JP5058208B2 (ja) 自動利得制御回路および受信回路
EP4083653A1 (en) Radar detector and interference suppression method using radar detector

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140422

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee