KR100709241B1 - 플라즈마 디스플레이 패널 및 그에 따른 구동 방법 - Google Patents

플라즈마 디스플레이 패널 및 그에 따른 구동 방법 Download PDF

Info

Publication number
KR100709241B1
KR100709241B1 KR1020040038241A KR20040038241A KR100709241B1 KR 100709241 B1 KR100709241 B1 KR 100709241B1 KR 1020040038241 A KR1020040038241 A KR 1020040038241A KR 20040038241 A KR20040038241 A KR 20040038241A KR 100709241 B1 KR100709241 B1 KR 100709241B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode
period
address
applying
Prior art date
Application number
KR1020040038241A
Other languages
English (en)
Other versions
KR20050112821A (ko
Inventor
김명관
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040038241A priority Critical patent/KR100709241B1/ko
Publication of KR20050112821A publication Critical patent/KR20050112821A/ko
Application granted granted Critical
Publication of KR100709241B1 publication Critical patent/KR100709241B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp

Abstract

본 발명은 저전압 어드레싱이 가능한 플라즈마 디스플레이 패널의 구동 방법에 관한 것이다. 리셋 기간과 어드레스 기간사이에 모든 주사 전극에 양(+)의 펄스 전압을 인가하여 주사 전극에 리셋 기간에서 형성된 프라이밍 입자를 음(-)의 하전 입자로 축적한다. 즉, 리셋 기간과 어드레스 기간 사이에 모든 주사 전극에 양(+)의 펄스 전압을 인가하여 주사 전극에 음(-)의 벽전하가 쌓이게 함으로써 어드레스 기간에서 어드레스 전극에 인가하는 어드레스 전압을 더욱 낮출 수 있다. 이와 같이 저전압으로 어드레싱 동작이 가능하게 함으로써 소비전력을 줄임은 물론 구동 소자의 가격을 절감할 수 있다.
또한, 각 서브필드의 리셋 기간에서 완만하게 상승하고 완만하게 하강하는 리셋 기간과 어드레스 기간 사이에 양의 펄스 전압(Vps1)을 인가하고, 완만하게 하강하는 리셋 기간과 어드레스 기간 사이에는 양의 펄스 전압(Vps1)보다 높은 양의 펄스 전압(Vps2)을 인가함으로써 오방전을 방지할 수 있는 플라즈마 디스플레이 패널의 구동 방법을 제공하는 것이다.
PDP, 프라이밍 입자, 주사 전극, 벽전하

Description

플라즈마 디스플레이 패널 및 그에 따른 구동 방법{A PLASMA DISPLAY PANEL AND DRIVING METHOD THEREOF}
도 1은 일반적인 플라즈마 디스플레이 패널의 개략적인 일부 사시도이다.
도 2는 일반적인 플라즈마 디스플레이 패널의 전극 배열도이다.
도 3은 종래의 플라즈마 디스플레이 패널의 구동 파형을 나타내는 도면이다.
도 4는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형을 나타낸 도면이다.
도5 는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형을 나타낸 도면이다.
도 6a 및 도 6b는 본 발명의 제2 실시예에 따른 제1 서브필드에서 리셋 기간 종료후의 벽전하 상태를 나타낸 도면이다.
도 7a 및 도 7b는 본 발명의 제2 실시예에 따른 제2 서브필드에서 리셋 기간 종료후의 벽전하 상태를 나타낸 도면이다.
도 8은 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널이 구동 파형을 나타낸 도면이다.
본 발명은 플라즈마 디스플레이 패널(plasma display panel, PDP) 및 이의 구동 방법에 관한 것으로서, 특히 어드레스 기간에서 동일한 계조를 갖는 주사 전극 라인에 동시에 어드레싱하는 플라즈마 디스플레이 패널 및 그에 따른 구동 방법에 관한 것이다.
플라즈마 디스플레이 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다.
먼저 도 1 및 도 2를 참조하여 일반적인 플라즈마 디스플레이 패널의 구조에 대하여 설명한다.
도 1은 일반적인 플라즈마 디스플레이 패널의 일부 사시도이다.
도 1에 나타낸 바와 같이, 플라즈마 디스플레이 패널은 서로 마주보며 떨어져 있는 두 개의 유리 기판(1, 6)을 포함한다. 유리 기판(1) 위에는 주사 전극(4)과 유지 전극(5)이 쌍을 이루어 평행하게 형성되어 있으며, 주사 전극(4)과 유지 전극(5)은 유전체층(2) 및 보호막(3)으로 덮여 있다. 유리 기판(6) 위에는 복수의 어드레스 전극(8)이 형성되어 있으며, 어드레스 전극(8)은 절연체층(7)으로 덮여 있다. 어드레스 전극(8) 사이에 있는 절연체층(7) 위에는 어드레스 전극(8)과 격벽(9)이 형성되어 있다. 또한 절연체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다. 유리 기판(1, 6)은 주사 전극(4)과 어드레스 전극(8) 및 유지 전극(5)과 어드레스 전극(8)이 직교하도록 방전 공간(11)을 사이 에 두고 대향하여 배치되어 있다. 어드레스 전극(8)과, 쌍을 이루는 주사 전극(4)과 유지 전극(5)과의 교차부에 있는 방전 공간(11)이 방전 셀(12)을 형성한다.
도 2는 일반적인 플라즈마 디스플레이 패널의 전극 배열도이다.
도 2에 나타낸 바와 같이, 플라즈마 디스플레이 패널의 전극은 n×m의 매트릭스 구조를 가지고 있다. 열 방향으로는 어드레스 전극(A1-Am)이 배열되어 있고 행 방향으로는 n행의 주사 전극(Y1-Yn) 및 유지 전극(X1-Xn )이 쌍으로 배열되어 있다.
플라즈마 디스플레이 패널을 구동하는 방법은 일반적으로 각 서브필드(편의상 하나의 서브필드내에서 파형을 설명함)는 리셋 기간, 어드레스 기간, 유지 기간 및 소거 기간으로 이루어진다.
리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 어드레스 기간(또는 스캔 기간, 기록 기간)은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이며, 소거기간은 셀의 벽전하를 감소시켜 유지방전을 종료시키는 기간이다.
도 3은 종래의 플라즈마 디스플레이 패널의 구동 방법을 나타내는 도면이다.
도3에서 나타낸 바와 같이, 리셋 기간에서 상승하는 램프 전압에 의해 모든 방전셀이 방전되어 주사 전극(Y)에는 많은 양의 음 전하가 축적되고 어드레스 전극(A)에는 많은 양의 양 전하가 축적된다.
다음으로, 주사 전극(Y)에 하강하는 램프 전압이 인가되어 방전셀이 벽전하 구조를 유지하며 그라운드 레벨로 전위를 내려준다. 이때, 상승하는 램프 전압에 의해 방전셀에 형성된 벽전하가 소거된다. 즉, 방전셀에 쌓아두었던 벽전하를 다시 지우는 동작이다.
어드레스(또는 스캔)기간에서는 켜지는 셀을 선택하기 위해 어드레스 전극(A)에는 양의 전압(Va)을 인가하고 주사 전극(Y)에는 로우 레벨로서 그라운드 레벨 전압(GND)을 인가하여 어드레스 방전을 수행한다. 즉, 어드레스 전극(A)과 주사 전극(Y)간에 전압차(Va)가 인가되어 어드레스 방전이 발생한다. 따라서, 어드레스 전극(A)에 인가되는 양의 전압(Va)에 의해 어드레스 방전이 발생하는지 여부가 결정되므로 양의 전압(Va)은 어드레스 전극(A)과 주사 전극(Y)간에 방전이 발생할 수 있도록 적절한 전압이 인가되어야 한다. 하지만, 전력소비 저감 및 구동 소자의 단가를 낮추기 위해 어드레스 전극(A)에 인가되는 양의 전압(Va)을 적정 범위 이하로 낮추는 경우 불완전하게 방전하는 저방전이 발생하는 문제가 발생한다.
본 발명이 이루고자 하는 기술적 과제는 상기한 종래 기술의 문제점을 해결하기 위한 것으로서 어드레스 기간에서 어드레스 전극에 인가하는 전압을 낮추어 저전압 어드레스 방전이 발생하도록 하는 플라즈마 디스플레이 패널의 구동 방법을 제공하기 위한 것이다.
또한, 각 서브필드의 리셋 기간에서 구동 파형을 달리하고, 리셋 기간과 어드레스 기간 사이에 양의 펄스 전압(Vps)을 인가하여 저전압 어드레스 방전이 발생하도록 하는 경우, 각 서브필드의 리셋 기간에 따라 인가하는 구동 파형을 달리함으로써 모든 서브필드에서의 오방전을 방지할 수 있는 플라즈마 디스플레이 패널의 구동 방법을 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명의 하나의 특징에 따른 플라즈마 디스플레이 패널의 구동 방법은
제1 기판 위에 각각 나란히 형성되는 복수의 제1 전극 및 제2 전극, 그리고 상기 제1 및 제2 전극에 교차하며 제2 기판 위에 형성되는 복수의 제3 전극을 포함하며, 인접한 상기 제1 전극, 제2 전극 및 제3 전극에 의해 방전 셀이 형성되는 플라즈마 디스플레이 패널을 구동하는 방법으로서,
제1 서브필드에서
(a) 상기 제1 전극에 완만하게 상승하는 상승 리셋 파형과 제1 전압에서 제2 전압까지 완만하게 하강하는 하강 리셋 파형을 인가하는 단계;
(b) 상기 단계(a) 후, 상기 제1 전극에 제3 전압의 크기를 갖는 펄스전압을 인가하는 단계; 및
(c) 상기 제1 전극에 상기 제3 전압보다 낮은 제4 전압을 바이어스한 상태에서 상기 제1 전극에 순차적으로 상기 제4 전압보다 낮은 제5 전압을 인가하는 단계를 포함하며,
제2 서브필드에서
(d) 상기 제1 전극에 하강 리셋 파형만을 인가하는 단계;
(e) 상기 단계(d) 후, 상기 제1 전극에 상기 제3 전압보다 높은 제6 전압의 크기를 갖는 펄스전압을 인가하는 단계; 및
(f) 상기 제1 전극에 상기 제6 전압보다 낮은 제7 전압을 바이어스 한 상태에서 상기 제1 전극에 순차적으로 상기 제7 전압보다 낮은 제8 전압을 인가하는 단계를 포함한다.
또한, 본 발명의 다른 특징에 따른 플라즈마 디스플레이 패널의 구동 방법은
제1 기판 위에 각각 나란히 형성되는 복수의 제1 전극 및 제2 전극, 그리고 상기 제1 및 제2 전극에 교차하며 제2 기판 위에 형성되는 복수의 제3 전극을 포함하며, 인접한 상기 제1 전극, 제2 전극 및 제3 전극에 의해 방전 셀이 형성되는 플라즈마 디스플레이 패널을 구동하는 방법으로서,
제1 서브필드에서
(a) 상기 제1 전극에 완만하게 상승하는 상승 리셋 파형과 제1 전압에서 제2 전압까지 완만하게 하강하는 하강 리셋 파형을 인가하는 단계;
(b) 상기 단계(a) 후, 상기 제1 전극에 제3 전압을 바이어스한 상태에서 상기 제1 전극에 순차적으로 상기 제3 전압보다 낮은 제4 전압을 인가하는 단계를 포함하며,
제2 서브필드에서
(c) 상기 제1 전극에 하강 리셋 파형만을 인가하는 단계;
(d) 상기 단계(c) 후, 상기 제1 전극에 상기 제3 전압보다 높은 제5 전압의 크기를 갖는 펄스전압을 인가하는 단계; 및
(e) 상기 제1 전극에 상기 제5 전압보다 낮은 제6 전압을 바이어스 한 상태에서 상기 제1 전극에 순차적으로 상기 제6 전압보다 낮은 제7 전압을 인가하는 단계를 포함한다.
한편, 본 발명의 특징에 따른 플라즈마 디스플레이 패널은
제1 기판,
상기 제1 기판 위에 각각 나란히 형성되는 복수의 제1 전극 및 제2 전극,
상기 제1 기판과 마주보며 떨어져 있는 제2 기판,
상기 제1 및 제2 전극에 교차하는 방향으로 제2 기판 위에 형성되는 복수의 제3 전극, 그리고
인접한 상기 제1 전극, 제2 전극 및 제3 전극에 의해 형성되는 방전 셀을 방전시키기 위해 상기 제1 전극, 제2 전극 및 제3 전극에 구동 전압을 공급하는 구동 회로를 포함하며,
상기 구동 회로는
제1 서브필드에서 상기 제1 전극에 완만하게 상승하는 상승 리셋 파형과 제1 전압에서 제2 전압까지 완만하게 하강하는 하강 리셋 파형을 인가한 후, 상기 제1 전극에 제3 전압의 크기를 갖는 펄스전압을 인가하고나서 상기 제1 전극에 상기 제3 전압보다 낮은 제4 전압을 바이어스한 상태에서 상기 제1 전극에 순차적으로 상기 제4 전압보다 낮은 제5 전압을 인가하며,
제2 서브필드에서 상기 제1 전극에 하강전압을 인가한 후, 상기 제1 전극에 상기 제3 전압보다 높은 제6 전압의 크기를 갖는 펄스전압을 인가하고나서, 상기 제1 전극에 상기 제6 전압보다 낮은 제7 전압을 바이어스 한 상태에서 상기 제1 전극에 순차적으로 상기 제7 전압보다 낮은 제8 전압을 인가한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
이제 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법에 대 하여 도면을 참고하여 상세하게 설명한다.
도 4는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형을 나타내는 도면이다.
도 4에 나타낸 바와 같이, 본 발명의 제1 실시예에 따른 구동 파형은 리셋 기간, 어드레스 기간 및 유지 기간을 포함한다. 그리고 플라즈마 디스플레이 패널에는 각 기간에서 주사 전극(Y) 및 유지 전극(X)에 구동 전압을 인가하는 주사/유지 구동 회로(도시하지 않음)와 어드레스 전극(A)에 구동 전압을 인가하는 어드레스 구동 회로(도시하지 않음)가 연결된다. 이러한 구동 회로와 플라즈마 디스플레이 패널이 연결되어 하나의 플라즈마 표시 장치를 이룬다.
리셋 기간은 유지 기간에서 형성된 벽 전하를 제거하는 기간이며, 어드레스 기간은 방전 셀 중에서 표시하고자 하는 방전 셀을 선택하는 기간이다. 그리고 유지 기간은 어드레스 기간에서 선택된 방전 셀을 방전시키는 기간이다.
리셋 기간은 종래의 기술인 도 3과 같은 파형인데, 상승하는 램프 전압에 의해 모든 방전셀이 방전되어 주사 전극(Y)에는 많은 양의 음(-) 전하가 축적되고 어드레스 전극(A)에는 많은 양의 양(+) 전하가 축적된다. 다음으로, 주사 전극(Y)에 하강하는 램프 전압이 인가되어 방전셀이 벽전하 구조를 유지하며 그라운드 레벨로 전위를 내려준다. 이때, 상승하는 램프 전압에 의해 방전셀에 형성된 벽전하가 소거된다. 즉, 방전셀에 쌓아두었던 벽전하를 다시 지우는 동작이다. 이때, 상기 리셋 기간의 파형 모양은 도 4에 나타낸 것에 한정되지 않으며 그 모양은 당업자에 의해 변형 가능하다.
여기서, 벽전하란 각 전극에 가깝게 방전 셀의 벽(예를 들어, 유전체층)에 형성되어 전극에 축적되는 전하를 말한다. 이러한 벽전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 벽하가 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명된다. 또한 벽전압은 벽전하에 의해서 방전 셀의 벽에 형성되는 전위차를 말한다.
다음으로, 리셋 기간과 어드레스(스캔) 기간 사이에 주사 전극(Y)에 어드레스 기간에 바이어스(biased)된 바이어스 전압(Vsc)보다 높은 양(+)의 전위를 갖는 펄스 전압(Vps)을 인가한다. 주사 전극(Y)에 양(+)의 전위를 갖는 펄스 전압(Vps)을 인가함으로써 리셋 기간에서 형성된 프라이밍(priming) 입자를 모든 주사 전극(Y)의 표면에 음(-)의 하전 입자로 축적되도록 한다. 즉, 모든 주사 전극(Y)에 충분한 양의 음(-)의 벽전하를 쌓이게 한다. 이때, 주사 전극(Y)에 인가되는 양(+)의 펄스 전압(Vps)은 주사 전극(Y)과 어드레스 전극(A)간에 방전이 발생하지 않을 정도의 전압을 인가한다. 이를 통해, 어드레스 기간에서 어드레스 전극(A)에 인가하는 전압(Va')을 종래의 방법에서 인가하는 어드레스 전압(Va)보다 더욱 줄일 수 있다.
어드레스 기간에서는 주사 전극(Y)에서 순서대로 스캔될 때(주사 전극(Y)에 바이어스된 바이어스 전압(Vsc)보다 낮은 전압(GND)을 인가함) 켜고자 하는 셀을 선택하기 위해 어드레스 전극(A)에 양(+)의 어드레스 전압(Va')을 인가한다. 이때, 어드레스 전극(A)과 주사 전극(Y)사이에는 상기와 같이 어드레스 기간 이전에 주사 전극(Y)에 양(+)의 전위를 갖는 펄스 전압(Vps)의 인가로 인해 형성된 벽전하 에 의한 벽전압(Vp, 이는 어드레스 전극과 주사 전극간에 형성된 벽전하에 의한 전압차임)이 존재한다. 따라서, 어드레스 기간에서 어드레스 전극(A)에 어드레스 전압(Va')을 인가할 때 방전셀이 느끼는 전압은 어드레스 기간이전에 형성된 벽전압(Vp)에 어드레스 전압(Va')이 더해져 어드레스 전압(Va')과 벽전압(Vp)의 합이 되므로 어드레스 기간에서 어드레스 전극(A)에 인가하는 전압을 더욱 줄일 수 있다.
마지막으로, 유지 기간에서는 주사 전극(Y)과 유지 전극(X)간에 교차로 유지 전압 Vs를 인가함으로써 어드레스 기간에서 선택된 셀에서 방전이 발생한다. 유지 기간에서는 벽전하 전압과 유지 전압의 합에 해당하는 값을 통해 방전이 발생하게 된다. 도 4에 나타낸 바와 같이 유지 기간의 파형은 종래의 기술과 동일하므로 구체적 설명은 생략한다.
한편, 주사 전극(Y)에 양의 펄스 전압(Vps)이 인가되는 경우 리셋 기간에서 형성된 프라이밍(priming) 입자가 모든 주사 전극(Y)의 표면에 음의 하전 입자로 축적됨으로써, 주사 전극(Y)에는 음의 벽전하가 과도하게 축적되게 된다. 따라서, 이러한 과도한 양의 벽전하에 의해 어드레싱 동작시 켜지지 말아야 할 셀이 켜지게 되는 오방전이 발생할 가능성이 매우 높게 된다.
이하에서는 이러한 문제점을 해결하기 위한 방법을 도면을 참조하여 설명한다.
도 5는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형 을 나타내는 도면이다.
도 5에서는 복수의 서브필드 중 두 개의 서브필드만 도시하였으며, 편의상 두 서브필드를 각각 제1 서브필드와 제2 서브필드로 도시하였다. 또한 도 4에서는 제1 서브필드의 리셋 기간이 상승 기간과 하강 기간으로 이루어지는 것으로 도시하였고, 제2 서브필드의 리셋 기간이 하강 기간으로 이루어지는 것으로 도시하였다.
도 5에 나타낸 바와 같이, 리셋 기간은 본 발명의 제1 실시예에 따른 파형의 리셋 기간에서와 동일하게, 상승하는 램프 전압에 의해 모든 방전셀이 방전되어 주사 전극(Y)에는 많은 양의 음(-) 전하가 축적되고 어드레스 전극(A)에는 많은 양의 양(+) 전하가 축적된다. 다음으로, 주사 전극(Y)에 하강하는 램프 전압이 인가되어 방전셀이 벽전하 구조를 유지하며 Vnf 전압으로 내려준다. 이때, 상승하는 램프 전압에 의해 방전셀에 형성된 벽전하가 소거된다. 즉, 방전셀에 쌓아두었던 벽전하를 다시 지우는 동작이다.
다음으로, 리셋 기간과 어드레스(스캔) 기간 사이에 주사 전극(Y)에 어드레스 기간에 바이어스(biased)된 바이어스 전압(Vsc)보다 높은 양(+)의 전위를 갖는 펄스 전압(Vps1)을 인가한다. 주사 전극(Y)에 양(+)의 전위를 갖는 펄스 전압(Vps1)을 인가함으로써 리셋 기간에서 형성된 프라이밍(priming) 입자를 모든 주사 전극(Y)의 표면에 음(-)의 하전 입자로 축적되도록 한다. 즉, 모든 주사 전극(Y)에 충분한 양의 음(-)의 벽전하를 쌓이게 한다. 이때, 주사 전극(Y)에 인가되는 양(+)의 펄스 전압(Vps1)은 주사 전극(Y)과 어드레스 전극(A)간에 방전이 발생하지 않을 정도의 전압을 인가한다. 이를 통해, 어드레스 기간에서 어드레스 전 극(A)에 인가하는 전압(Va')을 종래의 방법에서 인가하는 어드레스 전압(Va)보다 더욱 줄일 수 있다.
다음, 어드레스 기간과 유지 기간의 파형은 본 발명의 제1 실시예와 동일하므로 구체적인 설명은 생략한다.
다음, 제2 서브필드의 리셋 기간에서는 제1 서브필드의 유지 기간에서 Vs 전압의 유지방전 펄스가 주사 전극(Y)에 인가된 상태에서 주사 전극의 전압을 Vnf 전압까지 점진적으로 감소시킨다. 즉, 앞서 설명한 것처럼 제2 서브필드의 리셋 기간은 하강 기간으로 이루어진다.
이때, 제1 서브필드의 유지 기간에서 유지방전이 일어난 경우에는 Y 전극에 (-) 벽 전하, X 전극과 A 전극에 (+) 벽 전하가 형성되어 있으므로, Y 전극의 전압이 점진적으로 감소하는 중에 셀에 형성된 벽 전압과 함께 방전 개시 전압을 넘게 되면 제1 서브필드의 리셋 기간의 하강 기간에서와 같이 약 방전이 일어난다. 그리고 Y 전극의 최종 전압(Vnf)이 제1 서브필드의 하강 기간의 최종 전압(Vnf)과 동일하므로, 제2 서브필드의 하강 기간 종료 후의 셀의 벽 전하 상태는 제1 서브필드의 하강 기간 종료 후의 벽 전하 상태와 실질적으로 동일해진다.
그리고 제1 서브필드의 유지 기간에서 유지방전이 일어나지 않은 경우에는 어드레스 기간에서도 어드레스 방전이 일어나지 않았으므로, 셀의 벽 전하 상태는 제1 서브필드의 하강 기간 종료 후의 상태를 그대로 유지한다. 제1 서브필드의 하강 기간 종료 후에 셀에 형성된 벽 전압은 인가 전압과 함께 방전 개시 전압 근처로 형성되어 있으므로, Y 전극의 전압이 Vnf 전압까지 감소하는 경우에는 방전이 일어나지 않는다. 따라서 제2 서브필드의 리셋 기간에서 방전이 일어나지 않으므로 제1 서브필드의 리셋 기간에서 설정된 벽 전하 상태를 그대로 유지한다.
이와 같이, 리셋 기간이 하강 기간으로 이루어진 서브필드는 직전 서브필드에서 유지방전이 있는 경우에는 리셋 방전이 일어나고 유지방전이 없는 경우에는 리셋 방전이 일어나지 않는다. 여기서, 리셋 기간이 하강 기간으로 이루어진 서브필드에 대한 구체적인 동작은 종래의 플라즈마 디스플레이 패널을 구동하는 방법으로는 Kurata 등의 미국특허 6,294,875호에 기재된 방법을 참조하고, 여기서의 설명은 생략한다.
다음, 하강 기간만으로 이루어진 서브필드의 리셋 기간에서 앞에서 설명한 바와 같이, 리셋 기간과 어드레스 기간 사이에서 주사 전극(Y)에 어드레스 기간에 바이어스(biased)된 바이어스 전압(Vsc)보다 높은 양(+)의 전위를 가지며, 상기 양의 펄스 전압(Vps1)보다 높은 전압 레벨을 갖는 펄스 전압(Vps2)을 인가한다. 리셋 기간이 하강 기간으로만 이루어진 경우에는 도 7a에 나타낸 바와 같이 주사 전극(Y)에 음의 벽전하와 어드레스 전극(A)에 양의 벽전하가 충분히 쌓이지 않는다. 이 경우 앞에서 설명한 펄스 전압(Vps2)을 인가함으로써 주사 전극(Y)에 음의 벽전하를 충분히 쌓이도록 한다(도 7b 참조). 따라서, 이들 전하에 의한 벽 전압과 양의 전압(Va)에 의해 방전 개시 전압(Vf)에 충분히 도달할 수 있기 때문에 어드레스 방전을 잘 일으키게 한다.
상술한 바와 같이, 리셋 기간은 상승하는 전압을 인가하여 벽전하를 쌓고, 하강하는 전압을 인가하여 벽전하를 소거하는 동작을 하는 기간이다. 따라서, 상 승하는 기간이 있는 제1 서브필드의 리셋 기간 이후의 벽전하 상태(도 6a참조)와 제2 서브필드의 하강하는 기간이 있는 리셋 기간 이후의 벽전하 상태(도 7a 참조)를 비교해 보면, 제1 서브필드의 리셋 기간 이후에 주사 전극(Y)에 음의 벽전하가 더 많이 쌓여있는 것을 알 수 있다. 이때, 상기 각 서브필드에 동일한 전압 레벨을 갖는 양의 펄스 전압(Vps)을 인가하면 제1 서브필드에서와 같이 주사 전극(Y)에 이미 충분한 벽전하가 쌓여 있는 경우에는 벽전하의 과축적으로 오히려 오방전이 발생할 수 있다. 따라서, 제1 서브필드에서 인가되는 양의 펄스 전압(Vps1)은 제2 서브필드에서 인가되는 양의 펄스 전압(Vps2)보다 낮은 전압 레벨을 갖는 전압을 인가한다.
도 8은 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형을 나타낸 도면이다.
도 8에 나타낸 바와 같이, 각 서브필드에서 리셋 기간에서 구동 파형을 달리하는 경우 리셋 기간과 어드레스 기간 사이에 인가되는 펄스 전압(Vps)의 인가를 선택적으로 할 수 있다.
도 8에 나타낸 바와 같이, 본 발명의 제3 실시예에 따른 구동 파형은 제1 서브필드에서 리셋 기간과 어드레스 기간 사이에 양의 펄스 전압(Vps)이 인가되지 않는 부분을 제외하고는 본 발명의 제2 실시예의 파형과 동일하므로 파형의 구체적인 동작 설명은 생략한다.
도 8을 보면, 제1 서브필드에서 상승하는 램프 파형이 있는 리셋 기간에서는 리셋 기간의 종료후 충분한 양의 벽전하를 쌓을 수 있기 때문에 리셋 기간과 어드 레스 기간 사이에 양의 펄스 전압(Vps1)을 인가하지 않음으로써 벽전하의 과축적을 방지하여 켜지지 말아야 할 셀이 켜지는 오방전을 방지할 수 있다.
반면에, 하강하는 전압만 인가되는 다른 리셋 기간에서는 상승하는 램프 파형이 존재하지 않아 리셋 기간 종료후 주사 전극(Y)과 어드레스 전극(A)에 충분한 벽전하가 쌓이지 못함으로, 리셋 기간과 어드레스 기간 사이에 양의 펄스 전압(Vps2)을 인가함으로써, 주사 전극(Y)에 음의 벽전하를 많이 쌓게 하여 이후의 어드레스 방전을 용이하게 한다.
이렇게 함으로써, 각 서브필드에서 리셋 기간에서 구동 파형을 달리 인가하는 플라즈마 디스플레이 패널에 있어서의 오방전을 방지할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
이와 같이 본 발명에 의하면, 리셋 기간과 어드레스 기간 사이에서 주사 전극에 인가되는 양의 펄스 전압(Vps)의 레벨을 각 서브필드의 리셋 기간에서의 구동 파형에 따라 다르게 설정함으로써, 플라즈마 디스플레이 패널의 오방전을 방지할 수 있다.

Claims (10)

  1. 제1 기판 위에 각각 나란히 형성되는 복수의 제1 전극 및 제2 전극, 그리고 상기 제1 및 제2 전극에 교차하며 제2 기판 위에 형성되는 복수의 제3 전극을 포함하며, 인접한 상기 제1 전극, 제2 전극 및 제3 전극에 의해 방전 셀이 형성되는 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,
    제1 서브필드에서
    (a) 상기 제1 전극에 완만하게 상승하는 상승 리셋 파형과 제1 전압에서 제2 전압까지 완만하게 하강하는 하강 리셋 파형을 인가하는 단계;
    (b) 상기 단계(a) 후, 상기 제1 전극에 제3 전압의 크기를 갖는 펄스전압을 인가하는 단계; 및
    (c) 상기 제1 전극에 상기 제3 전압보다 낮은 제4 전압을 바이어스한 상태에서 상기 제1 전극에 순차적으로 상기 제4 전압보다 낮은 제5 전압을 인가하는 단계를 포함하며,
    제2 서브필드에서
    (d) 상기 제1 전극에 하강 리셋 파형만을 인가하는 단계;
    (e) 상기 단계(d) 후, 상기 제1 전극에 상기 제3 전압보다 높은 제6 전압의 크기를 갖는 펄스전압을 인가하는 단계; 및
    (f) 상기 제1 전극에 상기 제6 전압보다 낮은 제7 전압을 바이어스 한 상태에서 상기 제1 전극에 순차적으로 상기 제7 전압보다 낮은 제8 전압을 인가하는 단계를 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  2. 삭제
  3. 제1 기판 위에 각각 나란히 형성되는 복수의 제1 전극 및 제2 전극, 그리고 상기 제1 및 제2 전극에 교차하며 제2 기판 위에 형성되는 복수의 제3 전극을 포함하며, 인접한 상기 제1 전극, 제2 전극 및 제3 전극에 의해 방전 셀이 형성되는 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,
    제1 서브필드에서
    (a) 상기 제1 전극에 완만하게 상승하는 상승 리셋 파형과 제1 전압에서 제2 전압까지 완만하게 하강하는 하강 리셋 파형을 인가하는 단계;
    (b) 상기 단계(a) 후, 상기 제1 전극에 제3 전압을 바이어스한 상태에서 상기 제1 전극에 순차적으로 상기 제3 전압보다 낮은 제4 전압을 인가하는 단계를 포함하며,
    제2 서브필드에서
    (c) 상기 제1 전극에 하강 리셋 파형만을 인가하는 단계;
    (d) 상기 단계(c) 후, 상기 제1 전극에 상기 제3 전압보다 높은 제5 전압의 크기를 갖는 펄스전압을 인가하는 단계; 및
    (e) 상기 제1 전극에 상기 제5 전압보다 낮은 제6 전압을 바이어스 한 상태에서 상기 제1 전극에 순차적으로 상기 제6 전압보다 낮은 제7 전압을 인가하는 단계를 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1 기판,
    상기 제1 기판 위에 각각 나란히 형성되는 복수의 제1 전극 및 제2 전극,
    상기 제1 기판과 마주보며 떨어져 있는 제2 기판,
    상기 제1 및 제2 전극에 교차하는 방향으로 제2 기판 위에 형성되는 복수의 제3 전극, 그리고
    인접한 상기 제1 전극, 제2 전극 및 제3 전극에 의해 형성되는 방전 셀을 방전시키기 위해 상기 제1 전극, 제2 전극 및 제3 전극에 구동 전압을 공급하는 구동 회로를 포함하며,
    상기 구동 회로는
    제1 서브필드에서 상기 제1 전극에 완만하게 상승하는 상승 리셋 파형과 제1 전압에서 제2 전압까지 완만하게 하강하는 하강 리셋 파형을 인가한 후, 상기 제1 전극에 제3 전압의 크기를 갖는 펄스전압을 인가하고나서 상기 제1 전극에 상기 제3 전압보다 낮은 제4 전압을 바이어스한 상태에서 상기 제1 전극에 순차적으로 상기 제4 전압보다 낮은 제5 전압을 인가하며,
    제2 서브필드에서 상기 제1 전극에 하강전압을 인가한 후, 상기 제1 전극에 상기 제3 전압보다 높은 제6 전압의 크기를 갖는 펄스전압을 인가하고나서, 상기 제1 전극에 상기 제6 전압보다 낮은 제7 전압을 바이어스 한 상태에서 상기 제1 전극에 순차적으로 상기 제7 전압보다 낮은 제8 전압을 인가하는 플라즈마 디스플레이 패널.
  8. 삭제
  9. 삭제
  10. 삭제
KR1020040038241A 2004-05-28 2004-05-28 플라즈마 디스플레이 패널 및 그에 따른 구동 방법 KR100709241B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040038241A KR100709241B1 (ko) 2004-05-28 2004-05-28 플라즈마 디스플레이 패널 및 그에 따른 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040038241A KR100709241B1 (ko) 2004-05-28 2004-05-28 플라즈마 디스플레이 패널 및 그에 따른 구동 방법

Publications (2)

Publication Number Publication Date
KR20050112821A KR20050112821A (ko) 2005-12-01
KR100709241B1 true KR100709241B1 (ko) 2007-04-19

Family

ID=37287643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040038241A KR100709241B1 (ko) 2004-05-28 2004-05-28 플라즈마 디스플레이 패널 및 그에 따른 구동 방법

Country Status (1)

Country Link
KR (1) KR100709241B1 (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001202060A (ja) 1995-12-28 2001-07-27 Pioneer Electronic Corp 面放電交流型プラズマディスプレイ装置の駆動方法
JP2001272946A (ja) 2000-03-23 2001-10-05 Nec Corp Ａｃ型プラズマディスプレイパネルとその駆動方法
JP2002351398A (ja) 2001-05-28 2002-12-06 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
KR20030033597A (ko) * 2001-10-24 2003-05-01 삼성에스디아이 주식회사 바이어스 전압이 변하는 플라즈마 디스플레이 패널의어드레싱 방법
JP2003208123A (ja) 2002-01-17 2003-07-25 Sony Corp プラズマ表示装置の駆動方法
JP2004109838A (ja) 2002-09-20 2004-04-08 Nec Corp Ａｃ型プラズマディスプレイパネルの駆動方法
KR20040050870A (ko) * 2002-12-10 2004-06-17 엔이시 플라즈마 디스플레이 가부시키가이샤 플라즈마 디스플레이 패널 구동 방법
KR20050038939A (ko) * 2003-10-23 2005-04-29 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001202060A (ja) 1995-12-28 2001-07-27 Pioneer Electronic Corp 面放電交流型プラズマディスプレイ装置の駆動方法
JP2001272946A (ja) 2000-03-23 2001-10-05 Nec Corp Ａｃ型プラズマディスプレイパネルとその駆動方法
JP2002351398A (ja) 2001-05-28 2002-12-06 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
KR20030033597A (ko) * 2001-10-24 2003-05-01 삼성에스디아이 주식회사 바이어스 전압이 변하는 플라즈마 디스플레이 패널의어드레싱 방법
JP2003208123A (ja) 2002-01-17 2003-07-25 Sony Corp プラズマ表示装置の駆動方法
JP2004109838A (ja) 2002-09-20 2004-04-08 Nec Corp Ａｃ型プラズマディスプレイパネルの駆動方法
KR20040050870A (ko) * 2002-12-10 2004-06-17 엔이시 플라즈마 디스플레이 가부시키가이샤 플라즈마 디스플레이 패널 구동 방법
KR20050038939A (ko) * 2003-10-23 2005-04-29 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치

Also Published As

Publication number Publication date
KR20050112821A (ko) 2005-12-01

Similar Documents

Publication Publication Date Title
KR100502924B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 방법
JP2005301259A (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイパネル
US7561148B2 (en) Plasma display panel driving method
KR100515304B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100560521B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
US7352341B2 (en) Plasma display panel driving method and plasma display device
KR100515322B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100733401B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100508921B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 방법
KR100599645B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100709241B1 (ko) 플라즈마 디스플레이 패널 및 그에 따른 구동 방법
KR100570610B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100542233B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100578809B1 (ko) 플라즈마 표시 장치 및 그의 구동 방법
KR100536224B1 (ko) 플라즈마 디스플레이 패널 및 그의 구동 방법
KR100515361B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100536246B1 (ko) 플라즈마 표시 장치의 구동방법
KR100551011B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100560522B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100560501B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100627256B1 (ko) 플라즈마 디스플레이 장치의 구동 방법
KR100684790B1 (ko) 플라즈마 표시 장치와 그의 구동 방법
KR100560476B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100603416B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100521483B1 (ko) 플라즈마 디스플레이 패널의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee