KR100706605B1 - 클럭 및 데이터 복원 장치 - Google Patents

클럭 및 데이터 복원 장치 Download PDF

Info

Publication number
KR100706605B1
KR100706605B1 KR1020050087007A KR20050087007A KR100706605B1 KR 100706605 B1 KR100706605 B1 KR 100706605B1 KR 1020050087007 A KR1020050087007 A KR 1020050087007A KR 20050087007 A KR20050087007 A KR 20050087007A KR 100706605 B1 KR100706605 B1 KR 100706605B1
Authority
KR
South Korea
Prior art keywords
data
clock
voltage controlled
frequency
received data
Prior art date
Application number
KR1020050087007A
Other languages
English (en)
Other versions
KR20060055311A (ko
Inventor
변상진
유현규
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US11/280,187 priority Critical patent/US7751521B2/en
Publication of KR20060055311A publication Critical patent/KR20060055311A/ko
Application granted granted Critical
Publication of KR100706605B1 publication Critical patent/KR100706605B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 클럭 및 데이터 복원 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 특히 고속 직렬통신 등에서 NRZ 형태의 비주기적 수신 데이터로부터 클럭과 데이터를 복원함에 있어서, 수신된 데이터와 같은 속도로 동작하는 전압제어 발진기와 위상 검출기 대신에, 수신된 데이터의 1/4 속도로 동작하는 전압제어 발진기와 위상 검출기 및 상기 위상 검출기에 적합한 전하 펌프를 이용하여, 전류 소모를 줄이고 집적화가 용이한 클럭 및 데이터 복원 장치를 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 클럭 및 데이터 복원 장치에 있어서, 주파수/위상 검출수단, 제1 전하펌핑수단, 다중화수단, 필터링수단, 수신 데이터의 1/4 속도로 동작하는 전압제어 발진수단으로 구성되며, 상기 전압제어 발진수단의 초기 발진 주파수가 초기화될 때까지와 데이터가 수신되지 않을 경우에 상기 전압제어 발진수단을 초기화시키는 제1 루프; 수신 데이터의 1/4 속도로 동작하는 위상검출수단, 상기 위상검출수단에 적합한 제2 전하펌핑수단, 상기 다중화수단, 상기 필터링수단, 수신 데이터의 1/4 속도로 동작하는 상기 전압제어 발진수단으로 구성되며, 상기 전압제어 발진수단의 초기 발진 주파수가 초기화된 후 데이터를 정상적으로 수신하는 동안 동작하는 제2 루프; 궤환된 클럭 신호와 기준 클럭 신호의 주파수 차이를 비교하여 미리 설정된 주파수 정확도 내에 있는지를 판별하여, 상기 다중화수단을 통해 상기 제1 루프 혹은 제2 루프 중 하나를 선택 동작시키는 주파수 락 검출수단; 및 상기 전압제어 발진수단의 궤환된 클럭 신호를 이용하여 수신 데이터로부터 데이터를 복원하는 데이터 복원수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 고속 직렬통신 등에 이용됨.
클럭 및 데이터 복원, 위상 검출기, 주파수/위상 검출기, 전압제어 발진기, 고속 직렬통신

Description

클럭 및 데이터 복원 장치{Clock and data recovery apparatus}
도 1 은 종래의 클럭 및 데이터 복원 장치의 구성 예시도,
도 2 는 본 발명에 따른 클럭 및 데이터 복원 장치의 일실시예 구성도,
도 3 은 본 발명에 따른 상기 도 2의 수신 데이터의 1/4 속도로 동작하는 전압제어 발진기의 일실시예 상세 구성도,
도 4 는 본 발명에 따른 상기 도 2의 수신 데이터의 1/4 속도로 동작하는 위상 검출기의 일실시예 상세 구성도,
도 5 는 본 발명에 따라 상기 도 4의 위상 검출기의 주요부분의 파형을 보여주는 일실시예 설명도,
도 6 은 본 발명에 따른 상기 도 2의 데이터 복원기의 일실시예 상세 구성도,
도 7 은 본 발명에 따라 상기 도 6의 데이터 복원기의 주요부분의 파형을 보여주는 일실시예 설명도,
도 8 은 본 발명에 따른 상기 도 2의 수신 데이터의 1/4 속도로 동작하는 위상 검출기에 적합한 전하 펌프의 일실시예 상세 구성도이다.
* 도면의 주요 부분에 대한 부호의 설명
21 : 주파수/위상 검출기(PFD) 22,25 : 전하 펌프(CP)
23 : 주파수 락 검출기 24 : 위상 검출기(PD)
26 : 다중화기(MUX) 27 : 루프 펌프
28 : 전압제어 발진기 29 : 데이터 복원기(DR)
본 발명은 클럭 및 데이터 복원 장치에 관한 것으로, 특히 고속 직렬통신 등에서 NRZ(Non-Return to Zero) 형태의 비주기적 수신 데이터로부터 클럭을 복원하고, 다시 복원된 클럭 신호를 이용하여 데이터를 복원하는 클럭 및 데이터 복원 장치에 관한 것이다.
클럭 및 데이터 복원 장치는 입력되는 데이터 신호로부터 데이터 신호에 동기되는 클럭 신호를 발생시켜 데이터 신호와 클럭 신호를 복원시키는 장치이다. 클럭 및 데이터 복원 장치는 데이터 전송을 위한 랜(LAN), 유무선 통신 및 광통신, 디스크 드라이브 등 넓은 범위로 사용되고 있다.
종래의 클럭 및 데이터 복원 장치는 복원된 클럭 신호의 주파수가 수신 데이터와 같은 속도를 갖기 때문에, 수신 데이터 속도가 증가할수록 전압제어 발진기(VCO : Voltage Controlled Oscillator)의 속도 및 위상 검출기(PD : Phase Detector)의 속도도 이와 비례하여 증가하므로, 전류소모가 크고 설계 공정에 따라 집적화하기 어려운 문제점이 있었다.
즉, 도 1에 도시된 바와 같이, 일반적으로 NRZ(Non-Return to Zero) 형태의 비주기적 수신 데이터로부터 클럭과 데이터를 복원하는 장치는, 주파수/위상 검출기(PFD : Phase Frequency Detector)(11), 제1 전하 펌프(CP1 : Charge Pump)(12), 다중화기(MUX)(16), 루프 필터(17), 전압제어 발진기(VCO)(18)로 이루어진 제1 루프와, 위상 검출기(PD)(14), 제2 전하 펌프(CP2)(15), 다중화기(MUX)(16), 루프 필터(17), 전압제어 발진기(VCO)(18)로 이루어진 제2 루프와, 주파수 락 검출기(13)와, 하나의 D 플립플롭(19)으로 구성되어 있다.
상기 제1 루프는 전압제어 발진기(18)의 초기 발진 주파수가 초기화될 때까지와 데이터가 수신되지 않을 경우에 전압제어 발진기(18)를 초기화시키는 기능을 수행한다.
상기 제2 루프는 전압제어 발진기(18)의 초기 발진 주파수가 초기화된 후 데이터를 정상적으로 수신하는 동안 동작한다.
주파수 락 검출기(13)는 복원된 클럭 신호(궤환된 클럭 신호)와 기준 클럭 신호의 주파수 차이를 비교하여 원하는 주파수 정확도내에 있는지를 판별하고, 다중화기(16)를 통해 제1 루프를 동작시킬 것인지 혹은 제2 루프를 동작시킬 것인지를 조정한다.
D 플립플롭(19)은 복원된 클럭 신호를 이용하여 수신 데이터로부터 데이터를 복원하는 기능을 수행한다.
그러나, 상기와 같은 구성을 갖는 종래의 클럭 및 데이터 복원 장치는 일반적으로 전압제어 발진기(18)와 위상 검출기(14)의 동작 속도가 수신 데이터의 속도와 같은 속도로 동작하도록 구현된다. 보다 구체적이고 현실적인 예로, 고속의 직렬통신의 수신 데이터 속도가 10Gbps일 경우 전압제어 발진기(18)와 위상 검출기(14)는 각각 10GHz의 동작 속도를 갖는다. 따라서, 수신 데이터 속도가 증가할수록 고속으로 동작하는 클럭 및 데이터 복원 장치는 전류를 많이 소모하고, 원하는 속도를 만족하도록 집적화하여 구현하기가 어려운 문제점이 있었다.
본 발명은 상기 문제점을 해결하기 위하여 제안된 것으로, 특히 고속 직렬통신 등에서 NRZ 형태의 비주기적 수신 데이터로부터 클럭과 데이터를 복원함에 있어서, 수신된 데이터와 같은 속도로 동작하는 전압제어 발진기와 위상 검출기 대신에, 수신된 데이터의 1/4 속도로 동작하는 전압제어 발진기와 위상 검출기 및 상기 위상 검출기에 적합한 전하 펌프를 이용하여, 전류 소모를 줄이고 집적화가 용이한 클럭 및 데이터 복원 장치를 제공하는데 그 목적이 있다.
본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명은, 클럭 및 데이터 복원 장치에 있어서, 주파수/위상 검출수단, 제1 전하펌핑수단, 다중화수단, 필터링수단, 수신 데이터의 1/4 속도로 동작하는 전압제어 발진수단으로 구성되며, 상기 전압제어 발진수단의 초기 발진 주파수가 초기화될 때까지와 데이터가 수신되지 않을 경우에 상기 전압제어 발진수단을 초기화시키는 제1 루프; 수신 데이터의 1/4 속도로 동작하는 위상검출수단, 상기 위상검출수단에 적합한 제2 전하펌핑수단, 상기 다중화수단, 상기 필터링수단, 수신 데이터의 1/4 속도로 동작하는 상기 전압제어 발진수단으로 구성되며, 상기 전압제어 발진수단의 초기 발진 주파수가 초기화된 후 데이터를 정상적으로 수신하는 동안 동작하는 제2 루프; 궤환된 클럭 신호와 기준 클럭 신호의 주파수 차이를 비교하여 미리 설정된 주파수 정확도 내에 있는지를 판별하여, 상기 다중화수단을 통해 상기 제1 루프 혹은 제2 루프 중 하나를 선택 동작시키는 주파수 락 검출수단; 및 상기 전압제어 발진수단의 궤환된 클럭 신호를 이용하여 수신 데이터로부터 데이터를 복원하는 데이터 복원수단을 포함하여 이루어진 것을 특징으로 한다.
본 발명은 고속 직렬통신 등을 위한 클럭 및 데이터 복원 장치(clock and data recovery circuit)에 관한 것으로, 특히 복원된 클럭 신호의 주파수가 수신 데이터의 1/4 속도를 갖고 수신 데이터로부터 클럭 및 데이터를 복원하고자 한다.
이를 위해, 본 발명은 고속 직렬통신 등에서 NRZ 형태의 비주기적 수신 데이터로부터 클럭과 데이터를 복원함에 있어서, 수신된 데이터와 같은 속도로 동작하 는 전압제어 발진기(VCO)와 위상 검출기(PD) 대신에, 수신된 데이터의 1/4 속도로 동작하는 전압제어 발진기(VCO)와 위상 검출기(PD) 및 상기 위상 검출기에 적합한 전하 펌프(CP)를 이용하여, 전류소모가 적고 집적화가 용이하도록 한다.
따라서, 본 발명은 1/4 속도로 동작하는 전압제어 발진기(VCO), 1/4 속도로 동작하는 위상 검출기(PD), 그리고 상기 위상 검출기에 적합한 전하 펌프(CP)로 구현함으로써, 전류 소모를 줄이고 집적화를 용이하게 하는 장점이 있다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.
도 2 는 본 발명에 따른 클럭 및 데이터 복원 장치의 일실시예 구성도이다.
도 2에 도시된 바와 같이, 본 발명에 따른 클럭 및 데이터 복원 장치는, 기준 클럭 신호와 궤환된 클럭 신호(복원된 클럭 신호)의 위상 및 주파수 오차를 비교하여 오차신호를 발생하는 주파수/위상 검출기(PFD)(21)와, 주파수/위상 검출기(PFD)(21)로부터 수신된 오차신호에 따라, 제1 충/방전용 전류 펄스를 생성하기 위한 제1 전하 펌프(CP1)(22)와, 수신 데이터와 궤환된 클럭 신호(복원된 클럭 신호)의 위상 오차를 비교하여 오차신호를 발생하는 위상 검출기(PD)(24)와, 위상 검출 기(PD)(24)로부터 수신된 오차신호에 따라, 제2 충/방전용 전류 펄스를 생성하기 위한 제2 전하 펌프(CP2)(25)와, 기준 클럭 신호와 궤환된 클럭 신호(복원된 클럭 신호)의 주파수 차이를 비교하여 원하는 주파수 정확도 내에 있는지를 판별하기 위한 주파수 락 검출기(23)와, 주파수 락 검출기(23)의 제어하에, 제1 혹은 제2 충/방전용 전류 펄스 중 하나를 선택 출력하기 위한 다중화기(MUX)(26)와, 다중화기(MUX)(26)로부터의 전류 펄스를 입력받아 조절전압으로 바꾸는 루프 필터(27)와, 루프 필터(27)의 조절전압에 비례하는 주파수의 클럭 신호를 발진시켜 궤환시키기 위한 전압제어 발진기(VCO)(28)와, 궤환된 클럭 신호(복원된 클럭 신호)를 이용하여 수신 데이터로부터 데이터를 복원하기 위한 데이터 복원기(DR : Data Recovery circuit)(29)로 구성된다.
특히, 본 발명의 클럭 및 데이터 복원 장치는, 주파수/위상 검출기(PFD)(21), 제1 전하 펌프(CP1)(22), 다중화기(MUX)(26), 루프 필터(27), 수신 데이터의 1/4 속도로 동작하는 전압제어 발진기(VCO)(28)로 구성되어, 전압제어 발진기(VCO)(28)의 초기 발진 주파수가 초기화될 때까지와 데이터가 수신되지 않을 경우에 전압제어 발진기(VCO)(28)를 초기화시키는 제1 루프와, 수신 데이터의 1/4 속도로 동작하는 위상 검출기(PD)(24)와, 위상 검출기(PD)(24)에 적합한 제2 전하 펌프(CP2)(25), 다중화기(MUX)(26), 루프 필터(27), 수신 데이터의 1/4 속도로 동작하는 전압제어 발진기(VCO)(28)로 구성되어, 전압제어 발진기(VCO)(28)의 초기 발진 주파수가 초기화된 후 데이터를 정상적으로 수신하는 동안 동작하는 제2 루프와, 궤환된 클럭 신호(복원된 클럭 신호)와 기준 클럭 신호의 주파수 차이를 비교 하여 원하는 주파수 정확도 내에 있는지를 판별하여, 다중화기(MUX)(26)를 통해 제1 루프 혹은 제2 루프 중 하나를 선택 동작시키는 주파수 락 검출기(23)와, 전압제어 발진기(VCO)(28)의 궤환된 클럭 신호(복원된 클럭 신호)를 이용하여 수신 데이터로부터 데이터를 복원하는 데이터 복원기(DR)(29)로 구성된다.
특히, 전압제어 발진기(VCO)(28)에서 궤환되는 클럭 신호(복원된 클럭 신호)는, 서로 90도의 위상 차이를 갖는 네 개의 클럭 신호들(CLK0, CLK90, CLK180, CLK270)로 구성되고, 위상 검출기(PD)(24) 및 전압제어 발진기(VCO)(28)는 수신 데이터의 1/4 속도로 동작한다. 그리고, 수신된 데이터 신호는 NRZ 형식을 갖는 데이터이다.
상기와 같은 구조를 갖는 본 발명에 따른 클럭 및 데이터 복원 장치의 동작을 살펴보면 다음과 같다.
전압제어 발진기(VCO)(28)는 클럭을 발생시키는 블록으로서, 몇 개의 지연소자(Delay)를 연결하여 피드백(궤환)시킴으로써 각 지연소자(Delay)에서 생기는 지연시간을 이용하여 발진을 일으키고, 지연시간을 조절함으로써 발진되는 클럭의 주기를 조절할 수 있다.
주파수/위상 검출기(PFD)(21)는 두 개의 입력 신호(기준 클럭 신호와 전압제어 발진기(VCO)(28)로부터 출력되는 복원된 궤환 클럭 신호)의 위상과 주파수를 비교하여 출력신호를 내보낸다. 이때, 주파수/위상 검출기(PFD)(21)는 기준 클럭 신호와 궤환된 클럭 신호(복원된 클럭 신호)의 주파수 및 위상을 비교하여 그 차이를 오차신호(UP, DOWN)로 출력하고, 이 오차신호를 제1 전하 펌프(CP1)(22)에서 전류 펄스로 생성한다.
위상 검출기(PD)(24)는 수신 데이터의 1/4 속도로 동작하면서, 수신 데이터와 궤환된 클럭 신호(복원된 클럭 신호)와의 위상 차이를 검출한다. 이때, 위상 검출기(PD)(24)는 수신 데이터와 복원된 궤환 클럭 신호의 위상을 비교하여 그 차이를 오차신호(UP, DOWN)로 출력하고, 이 오차신호를 제2 전하 펌프(CP2)(25)에서 전류 펄스로 생성한다.
이때, 주파수 락 검출기(23)는 궤환된 클럭 신호(복원된 클럭 신호)와 기준 클럭 신호의 주파수 차이를 비교하여 원하는 주파수 정확도 내에 있는지를 판별하여, 다중화기(MUX)(26)를 통해 제1 전하 펌프(CP1)(22) 혹은 제2 전하 펌프(CP2)(25) 중 하나의 출력신호를 선택한다.
전하 펌프(22,25)로부터 생성된 전류 펄스는 루프 필터(27)를 거치면서 전압제어 발진기(VCO)(28)의 조절전압으로 사용될 수 있는 일정한 전압으로 바뀌게 된다. 이러한 조절전압에 의해 전압제어 발진기(VCO)(28)는 일정한 주파수 및 위상을 갖는 클럭을 생성하여 다시 주파수/위상 검출기(21) 및 위상 검출기(PD)(24)로 궤환시켜 루프를 반복한다.
즉, 주파수/위상 검출기(PFD)(21) 및 위상 검출기(PD)(24)에서 나온 출력은 전하 펌프(CP)(22,25)를 통해서 루프 필터(27)를 충ㆍ방전시키게 되고, 루프 필터(27)를 통해 전압제어 발진기(VCO)(28)의 발진 위상 및 주파수를 제어할 수 있다. 이러한 동작을 수차례 반복함으로써 내부의 전압제어 발진기(VCO)(28)에서 발진되는 클럭의 주파수와 위상을 조절할 수 있다.
여기서, 루프 필터(27)는 다중화기(MUX)(26)의 출력단과 접지 사이에 서로 직렬로 연결된 저항(271) 및 콘덴서(272), 다중화기(MUX)(26)의 출력단과 접지 사이에 연결된 콘덴서(273)로 구성된다.
도 3 은 본 발명에 따른 상기 도 2의 수신 데이터의 1/4 속도로 동작하는 전압제어 발진기의 일실시예 상세 구성도이다.
상기 네 개의 복원된 클럭 신호들(CLK0, CLK90, CLK180, CLK270)을 생성하기 위하여, 전압제어 발진기(VCO)(28)는 네 개의 지연 셀(281~284)로 구성된 링 발진기(ring oscillator)로 구현할 수 있다.
도 3에 도시된 바와 같이, 지연 셀(281~284)의 소정의 연결 지점에서 네 개의 복원된 클럭 신호들(CLK0, CLK90, CLK180, CLK270)을 얻을 수 있다.
도 4 는 본 발명에 따른 상기 도 2의 수신 데이터의 1/4 속도로 동작하는 위상 검출기의 일실시예 상세 구성도이다.
수신 데이터의 1/4 속도로 동작하는 위상 검출기(PD)(24)는, 도 4에 도시된 바와 같이, 수신 데이터와 네 개의 복원된 클럭 신호들(CLK0, CLK90, CLK180, CLK270)을 각각의 입력으로 하여 각각 래치시키는 네 개의 래치(Latch)(241)와, 네 개의 래치(241)의 출력값들(A, B, C, D)의 소정의 조합을 각각의 입력으로 하여 각각 배타적 논리합 연산하는 네 개의 배타적 논리합 게이트(XOR)(242)와, 네 개의 배타적 논리합 게이트(242)의 출력값들(E, F, G, H)과 네 개의 복원된 클럭 신호들(CLK0, CLK90, CLK180, CLK270)을 각각의 입력으로 하여 각각 논리곱 연산하는 네 개의 논리곱 게이트(AND)(243)와, 네 개의 논리곱 게이트(243)의 출력값들(I, J, K, L)을 입력으로 하여 논리합 연산하는 논리합 게이트(OR)(244)를 통해 업(UP) 신호를 출력한다. 또한, 네 개의 논리곱 게이트(243)의 출력값들(I, J, K, L)과 네 개의 복원된 클럭 신호들(CLK0, CLK90, CLK180, CLK270)을 각각의 입력으로 하여 각각 논리곱 연산하는 네 개의 논리곱 게이트(AND)(245)와, 네 개의 논리곱 게이트(245)의 출력값들(M, N, O, P)을 입력으로 하여 논리합 연산하는 논리합 게이트(OR)(246)를 통해 다운(DOWN) 신호를 출력한다.
도 5 는 본 발명에 따라 상기 도 4의 위상 검출기의 주요부분의 파형을 보여주는 일실시예 설명도이다.
도 5에 도시된 바와 같이, 파형 A, B, C, D는 각각 수신 데이터를 네 개의 복원된 클럭 신호들(CLK0, CLK90, CLK180, CLK270)로 래치(241)했을 때의 출력값이다.
또한, 파형 E, F, G, H는 각각 파형 A, B, C, D들의 조합을 입력으로 한 배타적 논리합 게이트(242)의 출력값이다.
또한, 파형 I, J, K, L은 각각 파형 E, F, G, H와 네 개의 복원된 클럭 신호들(CLK0, CLK90, CLK180, CLK270)을 입력으로 한 논리곱 게이트(243)의 출력값이다.
또한, 파형 M, N, O, P는 각각 파형 I, J, K, L과 네 개의 복원된 클럭 신호들(CLK0, CLK90, CLK180, CLK270)을 입력으로 한 논리곱 게이트(245)의 출력값이다.
상기 파형 I, J, K, L을 입력으로 한 논리합 게이트(244)의 출력값인 업(UP) 신호와 상기 파형 M, N, O, P를 입력으로 한 논리합 게이트(246)의 출력값인 다운(DOWN) 신호는 연속되는 수신 데이터 사이에 데이터 전이(data transition)가 존재할 경우 발생하게 된다.
이때, 업(UP) 신호의 펄스 폭(pulse width)은 도 5에 도시한 바와 같이 수신 데이터의 상승 에지(rising edge) 또는 하강 에지(falling edge)부터 복원된 클럭의 소정의 상승 에지(rising edge) 또는 소정의 하강 에지(falling edge)까지 이므로 데이터 주기(data bit duration)의 3/2가 된다. 또한, 다운(DOWN) 신호의 펄스 폭(pulse width)은 도 5에 도시한 바와 같이 복원된 클럭의 소정의 상승 에지(rising edge) 또는 소정의 하강 에지(falling edge)부터 위상이 90도 차이 나는 복원된 클럭의 상승 에지(rising edge) 또는 하강 에지(falling edge)까지 이므로 데이터 주기(data bit duration)와 같다.
도 6 은 본 발명에 따른 상기 도 2의 데이터 복원기의 일실시예 상세 구성도이다.
데이터 복원기(DR)(29)는, 도 6에 도시된 바와 같이, 위상 검출기(PD)(24) 내부의 네 개의 래치(241)의 출력값들(A, B, C, D)과 네 개의 복원된 클럭 신호들(CLK0, CLK90, CLK180, CLK270)을 각각의 입력으로 하여 각각 래치시키는 네 개의 래치(291)와, 네 개의 래치(291)의 출력값들(Q, R, S, T)과 두 개의 복원된 클럭 신호들(CLK0, CLK180)을 각각의 입력으로 하여 각각 래치시키는 네 개의 래치(292)와, 네 개의 래치(292)중 세 개의 래치의 출력값들(U, V, W)과 두 개의 복원된 클럭 신호들(CLK0, CLK180)을 각각의 입력으로 하여 각각 래치시키는 세 개의 래치 (293)와, 세 개의 래치(293)중 한 개의 래치의 출력값(X)과 한 개의 복원된 클럭 신호(CLK180)를 입력으로 하여 래치시키는 한 개의 래치(294)를 통해 데이터를 복원한다. 이때, 복원된 데이터는, 도 6에 도시된 바와 같이, DATA[3], DATA[2], DATA[1], DATA[0]과 같이 4 bit로 구성되므로, 데이터 복원기(DR)(29)는 데이터 복원기능과 함께 1:4 디먹스(DEMUX) 기능을 한다.
도 7 은 본 발명에 따라 상기 도 6의 데이터 복원기의 주요부분의 파형을 보여주는 일실시예 설명도이다.
도 7에 도시된 바와 같이, 파형 A, B, C, D는 각각 수신 데이터를 네 개의 복원된 클럭 신호들(CLK0, CLK90, CLK180, CLK270)로 래치(241)했을 때의 출력값이다(상기 도 5 참조).
또한, 파형 Q, R, S, T는 각각 파형 A, B, C, D들을 네 개의 복원된 클럭 신호들(CLK0, CLK90, CLK180, CLK270)로 래치(291)했을 때의 출력값이다.
또한, 파형 U, V, W, DATA[0]는 각각 파형 Q, R, S, T들을 두 개의 복원된 클럭 신호들(CLK0, CLK180)로 래치(292)했을 때의 출력값이다.
또한, 파형 X, DATA[2], DATA[1]는 각각 파형 U, V, W들을 두 개의 복원된 클럭 신호들(CLK0, CLK180)로 래치(293)했을 때의 출력값이다.
또한, 파형 DATA[3]은 파형 X를 복원된 클럭 신호(CLK180)로 래치(294)했을 때의 출력값이다.
도 8 은 본 발명에 따른 상기 도 2의 수신 데이터의 1/4 속도로 동작하는 위상 검출기에 적합한 전하 펌프의 일실시예 상세 구성도이다.
제2 전하 펌프(CP2)(25)는 업 전류원(251)과, 위상 검출기(PD)(24)의 업(UP) 신호에 동기되어 동작하는 스위치(252)와, 위상 검출기(PD)(24)의 다운(DOWN) 신호에 동기되어 동작하는 스위치(253)와, 다운 전류원(254)으로 구성된다.
특히, 위상 검출기(PD)(24)에서 출력된 업(UP) 신호의 펄스폭은 수신 데이터의 데이터 주기의 3/2이고, 출력된 다운(DOWN) 신호의 펄스폭은 수신 데이터의 데이터 주기와 같으므로, 제2 전하 펌프(CP2)(25)의 업 전류원(251)과 다운 전류원(254)의 전류 비는 도 8에 도시한 바와 같이 2/3가 된다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.
상기와 같은 본 발명은, 고속 직렬통신 등에서 NRZ 형태의 비주기적 수신 데이터로부터 클럭과 데이터를 복원하는데 있어, 수신된 데이터와 같은 속도로 동작하는 전압제어 발진기(VCO)와 위상 검출기 대신에, 수신된 데이터의 1/4 속도로 동작하는 전압제어 발진기(VCO)와 위상 검출기(PD) 및 상기 위상 검출기에 적합한 전하 펌프(CP)를 이용하여, 전류소모가 적고 그 집적화를 용이하게 하는 효과가 있다.

Claims (4)

  1. 클럭 및 데이터 복원 장치에 있어서,
    주파수/위상 검출수단, 제1 전하펌핑수단, 다중화수단, 필터링수단, 수신 데이터의 1/4 속도로 동작하는 전압제어 발진수단으로 구성되며, 상기 전압제어 발진수단의 초기 발진 주파수가 초기화될 때까지와 데이터가 수신되지 않을 경우에 상기 전압제어 발진수단을 초기화시키는 제1 루프;
    수신 데이터의 1/4 속도로 동작하는 위상검출수단, 상기 위상검출수단에 적합한 제2 전하펌핑수단, 상기 다중화수단, 상기 필터링수단, 수신 데이터의 1/4 속도로 동작하는 상기 전압제어 발진수단으로 구성되며, 상기 전압제어 발진수단의 초기 발진 주파수가 초기화된 후 데이터를 정상적으로 수신하는 동안 동작하는 제2 루프;
    궤환된 클럭 신호와 기준 클럭 신호의 주파수 차이를 비교하여 미리 설정된 주파수 정확도 내에 있는지를 판별하여, 상기 다중화수단을 통해 상기 제1 루프 혹은 제2 루프 중 하나를 선택 동작시키는 주파수 락 검출수단; 및
    상기 전압제어 발진수단의 궤환된 클럭 신호를 이용하여 수신 데이터로부터 데이터를 복원하는 데이터 복원수단
    을 포함하는 클럭 및 데이터 복원 장치.
  2. 제 1 항에 있어서,
    상기 위상검출수단은,
    수신 데이터와 네 개의 복원된 클럭 신호들(CLK0, CLK90, CLK180, CLK270)을 각각의 입력으로 하여 각각 래치시키는 제1 네 개의 래치(Latch);
    상기 제1 네 개의 래치의 출력값들(A, B, C, D)의 소정의 조합을 각각의 입력으로 하여 각각 배타적 논리합 연산하는 네 개의 배타적 논리합 게이트(XOR);
    상기 네 개의 배타적 논리합 게이트의 출력값들(E, F, G, H)과 네 개의 복원된 클럭 신호들(CLK0, CLK90, CLK180, CLK270)을 각각의 입력으로 하여 각각 논리곱 연산하는 제1 네 개의 논리곱 게이트(AND);
    상기 제1 네 개의 논리곱 게이트의 출력값들(I, J, K, L)을 입력으로 하여 논리합 연산하는 제1 논리합 게이트(OR);
    상기 제1 네 개의 논리곱 게이트의 출력값들(I, J, K, L)과 네 개의 복원된 클럭 신호들(CLK0, CLK90, CLK180, CLK270)을 각각의 입력으로 하여 각각 논리곱 연산하는 제2 네 개의 논리곱 게이트(AND); 및
    상기 제2 네 개의 논리곱 게이트의 출력값들(M, N, O, P)을 입력으로 하여 논리합 연산하는 제2 논리합 게이트(OR)
    를 포함하는 클럭 및 데이터 복원 장치.
  3. 제 1 항에 있어서,
    상기 데이터 복원수단은, 12개의 래치(Latch)로 구성되되,
    상기 위상검출수단 내부의 네 개의 래치의 출력값들(A, B, C, D)과 네 개의 복원된 클럭 신호들(CLK0, CLK90, CLK180, CLK270)을 각각의 입력으로 하여 각각 래치시키는 제2 네 개의 래치;
    상기 제2 네 개의 래치의 출력값들(Q, R, S, T)과 두 개의 복원된 클럭 신호들(CLK0, CLK180)을 각각의 입력으로 하여 각각 래치시키는 제3 네 개의 래치;
    상기 제3 네 개의 래치 중 세 개의 래치의 출력값들(U, V, W)과 두 개의 복원된 클럭 신호들(CLK0, CLK180)을 각각의 입력으로 하여 각각 래치시키는 세 개의 래치; 및
    상기 세 개의 래치 중 한 개의 래치의 출력값(X)과 한 개의 복원된 클럭 신호(CLK180)를 입력으로 하여 래치시키는 한 개의 래치
    를 포함하는 클럭 및 데이터 복원 장치.
  4. 제 1 항에 있어서,
    상기 제2 전하펌핑수단은,
    수신 데이터의 1/4 속도로 동작하는 상기 위상검출수단에 적합하게 동작하며, 업(UP) 전류와 다운(DOWN) 전류의 비율이 2/3인 것을 특징으로 하는 클럭 및 데이터 복원 장치.
KR1020050087007A 2004-11-16 2005-09-16 클럭 및 데이터 복원 장치 KR100706605B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/280,187 US7751521B2 (en) 2004-11-16 2005-11-15 Clock and data recovery apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040093713 2004-11-16
KR20040093713 2004-11-16

Publications (2)

Publication Number Publication Date
KR20060055311A KR20060055311A (ko) 2006-05-23
KR100706605B1 true KR100706605B1 (ko) 2007-04-12

Family

ID=37151490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050087007A KR100706605B1 (ko) 2004-11-16 2005-09-16 클럭 및 데이터 복원 장치

Country Status (1)

Country Link
KR (1) KR100706605B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741470B1 (ko) 2006-09-26 2007-07-20 삼성전자주식회사 유에스비 장치를 위한 클럭 발생기

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6041090A (en) 1995-08-09 2000-03-21 Lsi Logic Corporation Data sampling and recover in a phase-locked loop (PLL)
JP2001057548A (ja) 1999-06-29 2001-02-27 Agilent Technol Inc クロックおよびデータ回復システム
US6211741B1 (en) * 1998-10-16 2001-04-03 Cypress Semiconductor Corp. Clock and data recovery PLL based on parallel architecture
JP2001156631A (ja) * 1999-11-26 2001-06-08 Matsushita Electric Ind Co Ltd ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6041090A (en) 1995-08-09 2000-03-21 Lsi Logic Corporation Data sampling and recover in a phase-locked loop (PLL)
US6211741B1 (en) * 1998-10-16 2001-04-03 Cypress Semiconductor Corp. Clock and data recovery PLL based on parallel architecture
JP2001057548A (ja) 1999-06-29 2001-02-27 Agilent Technol Inc クロックおよびデータ回復システム
JP2001156631A (ja) * 1999-11-26 2001-06-08 Matsushita Electric Ind Co Ltd ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）回路

Also Published As

Publication number Publication date
KR20060055311A (ko) 2006-05-23

Similar Documents

Publication Publication Date Title
US7751521B2 (en) Clock and data recovery apparatus
US6310521B1 (en) Reference-free clock generation and data recovery PLL
US8798223B2 (en) Clock and data recovery unit without an external reference clock
KR102577232B1 (ko) 하이브리드 클럭 데이터 복원 회로 및 수신기
US5734301A (en) Dual phase-locked loop clock synthesizer
US20100085086A1 (en) Digital Frequency Detector
US7558342B2 (en) Circuits and methods for acquiring a frequency of a data bitstream
US6285261B1 (en) Digital clock recovery loop
US6915081B2 (en) PLL circuit and optical communication reception apparatus
US10567153B2 (en) Method and circuits for phase-locked loops
US5982237A (en) Digital clock recovery loop
US7433442B2 (en) Linear half-rate clock and data recovery (CDR) circuit
US6748027B1 (en) CMI signal timing recovery
CN209627350U (zh) 电子电路
KR100261294B1 (ko) 고속 비복귀 기록 데이터 복구장치
CN101826869B (zh) 含双电流源电荷泵及双比较器复位电路的锁相环电路
KR100706605B1 (ko) 클럭 및 데이터 복원 장치
CN105553470B (zh) 一种基于半速率时钟恢复电路的串行器
KR100715701B1 (ko) 4배속 오버 샘플링 방식 위상 검출기를 사용하는클럭/데이터 복원 회로 및 그 제어 방법
JPH08279747A (ja) 高速データストリームからのクロック信号抽出回路
Lee et al. A fully integrated 0.13/spl mu/m CMOS 10 Gb Ethernet transceiver with XAUI interface
Gimeno et al. Multilevel half-rate phase detector for clock and data recovery circuits
Gimeno et al. Low-power half-rate dual-loop clock-recovery system in 28-nm FDSOI
US20190044504A1 (en) Fast-response reference-less frequency detector
KR20080014440A (ko) 위상고정 주파수 합성회로 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee