KR100705899B1 - Cell searcher of asynchronous terminal modem and Method for detecting downlink STTD encoding indicator - Google Patents

Cell searcher of asynchronous terminal modem and Method for detecting downlink STTD encoding indicator Download PDF

Info

Publication number
KR100705899B1
KR100705899B1 KR1020050013101A KR20050013101A KR100705899B1 KR 100705899 B1 KR100705899 B1 KR 100705899B1 KR 1020050013101 A KR1020050013101 A KR 1020050013101A KR 20050013101 A KR20050013101 A KR 20050013101A KR 100705899 B1 KR100705899 B1 KR 100705899B1
Authority
KR
South Korea
Prior art keywords
antenna
coherent
output
signal
slot
Prior art date
Application number
KR1020050013101A
Other languages
Korean (ko)
Other versions
KR20060092377A (en
Inventor
황봉준
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050013101A priority Critical patent/KR100705899B1/en
Publication of KR20060092377A publication Critical patent/KR20060092377A/en
Application granted granted Critical
Publication of KR100705899B1 publication Critical patent/KR100705899B1/en

Links

Images

Classifications

    • AHUMAN NECESSITIES
    • A01AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01DHARVESTING; MOWING
    • A01D41/00Combines, i.e. harvesters or mowers combined with threshing devices
    • A01D41/12Details of combines
    • AHUMAN NECESSITIES
    • A01AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01DHARVESTING; MOWING
    • A01D69/00Driving mechanisms or parts thereof for harvesters or mowers
    • A01D69/002Driving mechanisms or parts thereof for harvesters or mowers driven by power take-off
    • AHUMAN NECESSITIES
    • A01AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01FPROCESSING OF HARVESTED PRODUCE; HAY OR STRAW PRESSES; DEVICES FOR STORING AGRICULTURAL OR HORTICULTURAL PRODUCE
    • A01F12/00Parts or details of threshing apparatus
    • A01F12/18Threshing devices

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Environmental Sciences (AREA)
  • Radio Transmission System (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 비동기 단말 모뎀의 초기 셀 탐색기에서 주파수 옵셋의 영향을 줄일 수 있는 비동기 단말 모뎀의 초기 셀 탐색기 및 다운 링크 공간 시간 전송 다이버서티 인코딩 식별자 검출 방법에 관한 것이다.The present invention relates to an initial cell searcher and a downlink space time transmission diversity encoding identifier detection method of an asynchronous terminal modem that can reduce the influence of the frequency offset in the initial cell searcher of the asynchronous terminal modem.

본 발명에 따른 비동기 단말 모뎀의 초기 셀 탐색기에서의 다운 링크 공간 시간 전송 다이버서티 인코딩 식별자 검출 방법은, 제1 안테나와 제2 안테나로부터의 연속된 슬롯 신호를 수신하는 단계와, 상기 제1 안테나와 제2 안테나 신호의 우수 번째(i번째) 슬롯과 제2 안테나 신호의 기수 번째(i-1 번째 또는 i+1 번째) 슬롯에 포함된 동기 채널 및 공통 파일럿 채널 신호를 모두 이용하여 연산처리하는 단계를 포함하여 구성되는 것을 특징으로 한다.A method for detecting downlink space time transmission diversity encoding identifier in an initial cell searcher of an asynchronous terminal modem according to the present invention comprises the steps of: receiving consecutive slot signals from a first antenna and a second antenna; Computing using both the synchronization channel and the common pilot channel signal included in the even (i-th) slot of the second antenna signal and the radix (i-1 or i + 1) slot of the second antenna signal Characterized in that comprises a.

이와 같은 본 발명의 구성에 의하면 다운 링크 공간 시간 전송 다이버서티 인코딩 식별자 신호 검출 과정에 따른 시간의 낭비를 제거하고, 주파수 옵셋 문제를 추가적인 모듈 구성 없이도 해결할 수 있는 이점을 제공한다.According to the configuration of the present invention, it is possible to eliminate the waste of time caused by the downlink space time transmission diversity encoding identifier signal detection process and to solve the frequency offset problem without additional module configuration.

초기 셀 탐색기, 인코딩 식별자 검출, 주파수 옵셋, STTD Initial cell searcher, encoding identifier detection, frequency offset, STTD

Description

비동기 단말 모뎀의 초기 셀 탐색기 및 다운 링크 공간 시간 전송 다이버서티 인코딩 식별자 검출 방법{Cell searcher of asynchronous terminal modem and Method for detecting downlink STTD encoding indicator}Cell searcher of asynchronous terminal modem and Method for detecting downlink STTD encoding indicator}

도 1은 종래 기술에 따른 다이버서티 비적용의 경우에 있어서의 동기 채널의 구성을 설명하기 위한 도면1 is a view for explaining the configuration of a synchronization channel in the case of non-diversity application according to the prior art;

도 2는 종래 기술에 따른 다이버서티 적용의 경우에 있어서의 동기 채널의 구성을 설명하기 위한 도면2 is a view for explaining the configuration of a synchronization channel in the case of diversity application according to the prior art;

도 3은 다이버서티 적용 및 비적용의 경우에서의 공통 파일럿 채널의 변조패턴을 나타내는 도면3 is a diagram illustrating modulation patterns of a common pilot channel in case of applying and not applying diversity;

도 4는 본 발명의 비동기 단말 모뎀의 초기 셀 탐색기의 일 실시 예에 따른 주요 구성 블록을 도시한 도면4 is a block diagram showing the main building blocks according to an embodiment of an initial cell searcher of an asynchronous terminal modem according to the present invention;

도 5는 본 발명의 비동기 단말 모뎀의 초기 셀 탐색기에서의 다운 링크 공간 시간 전송 다이버서티 인코딩 식별자 검출 방법의 일 실시 예를 설명하기 위한 도면5 is a diagram illustrating an embodiment of a method for detecting downlink space time transmission diversity encoding identifier in an initial cell searcher of an asynchronous terminal modem according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

420: 확산코드 생성기 430: 8 확산코드 상관기420: spreading code generator 430: 8 spreading code correlator

440: 제2 안테나 패턴 생성기 450: 승산기440: second antenna pattern generator 450: multiplier

460: 역확산기 470: 가간섭성 누산기460: despreader 470: coherent accumulator

본 발명은 비동기 단말 모뎀의 초기 셀 탐색기 및 다운 링크 공간 시간 전송 다이버서티 인코딩 식별자 검출 방법에 관한 것이다.The present invention relates to an initial cell searcher and a downlink space time transmission diversity encoding identifier detection method of an asynchronous terminal modem.

비동기 단말 모뎀의 초기 셀 탐색기(Initial Cell Searcher)의 공간 시간 전송 다이버서티(Space Time Transmit Diversity: STTD) 인코딩 식별자 비트를 검출하기 위한 모듈 구성에 있어서는 비간섭성 검출 구조(Non-coherent Detection Scheme)와 가간섭성(Coherent) 검출 구조 등 두 가지 방식을 고려할 수 있다.In the module configuration for detecting Space Time Transmit Diversity (STTD) encoding identifier bits of an initial cell searcher of an asynchronous terminal modem, a non-coherent detection scheme and Two approaches can be considered, the coherent detection scheme.

상기 비간섭성 검출 구조의 경우 비동기 단말 모뎀의 초기 셀 탐색기의 구조에 추가적인 모듈 구성이 필요 없다는 장점이 있다. 하지만, 이 방식은 다이버서티 케이스(Diversity Case)에서 제1 안테나 및 제2 안테나 전송 채널의 독립적인 채널 페이딩(Fading) 특성으로 인하여 오검출(False Detection) 확률이 높아지는 단점이 있다. 따라서, 현재 비동기 단말 모뎀의 초기 셀 탐색기의 설계에 있어서 기본적인 구조에 추가적인 모듈이 부가되더라도 공간 시간 전송 다이버서티 인코딩 식별자 비트에 대한 정확한 검출 확률을 높이기 위해서는 가간섭성 검출 구조가 고 려되고 있다.  In the case of the non-coherent detection structure, there is an advantage that no additional module configuration is required in the structure of the initial cell searcher of the asynchronous terminal modem. However, this method has a disadvantage in that a false detection probability is increased due to independent channel fading characteristics of the first antenna and the second antenna transmission channel in the diversity case. Therefore, in the design of the initial cell searcher of the asynchronous terminal modem, even if an additional module is added to the basic structure, a coherent detection structure is considered to increase the accurate detection probability of the space time transmission diversity encoding identifier bit.

한편, 비동기 기지국의 동기 채널(Synchronization Channel: SCH)의 전송 방식은 다이버서티의 적용 유무에 의해 두 가지 형식으로 나누어진다.Meanwhile, the transmission scheme of a synchronization channel (SCH) of an asynchronous base station is divided into two types depending on whether diversity is applied or not.

도 1은 종래 기술에 따른 다이버서티 비적용의 경우에 있어서의 동기 채널의 구성을 설명하기 위한 도면이고, 도 2는 종래 기술에 따른 다이버서티 적용의 경우에 있어서의 동기 채널의 구성을 설명하기 위한 도면이다.1 is a view for explaining the configuration of the synchronization channel in the case of non-diversity application according to the prior art, Figure 2 is a view for explaining the configuration of the synchronization channel in the case of diversity application according to the prior art to be.

도 1을 참조하면, 종래 기술에 따른 다이버서티 비적용의 경우에 있어서의 동기 채널은 주요 동기 채널(Primary SCH: P-SCH)과 부가 동기 채널(Secondary SCH: S-SCH)로 구성된다.Referring to FIG. 1, in the case of non-diversity application according to the prior art, a synchronization channel includes a primary synchronization channel (P-SCH) and an additional synchronization channel (Secondary SCH: S-SCH).

상기 주요 동기 채널(Primary SCH)의 각각의 슬롯(Slot#0 내지 Slot#14)에는 각각 2560 칩 중에 256 칩으로 구성되는 주요 동기 채널 STTD 인코딩 식별자 비트 acp가 포함된다. 상기 부가 동기 채널(Secondary SCH)의 각각의 슬롯(Slot#0 내지 Slot#14)에도 각각 2560 칩 중에 256 칩으로 구성되는 부가 동기 채널 STTD 인코딩 식별자 비트 acs 1,0 내지 acs 1,14가 포함된다.Each slot Slot # 0 to Slot # 14 of the primary SCH includes a primary sync channel STTD encoding identifier bit ac p composed of 256 chips among 2560 chips. In each slot (Slot # 0 to Slot # 14) of the secondary SCH, additional synchronization channel STTD encoding identifier bits ac s 1,0 to ac s 1,14 each consisting of 256 chips among 2560 chips are added. Included.

도 1에서, a는 주요 공통 제어 물리 채널(primary common control physical channel: P-CCPCH)에 대한 STTD 인코딩 식별자 심벌을 나타내는 것으로, P-CCPCH이 STTD 인코딩되는 경우 a = +1이 되고, P-CCPCH이 STTD 인코딩되지 않는 경우 a = -1이 된다. Cp 는 주요 동기 코드(Primary synchronization code: PSC)를 나타내고, Cs i,k 는 부가 동기 코드(Secondary synchronization code: SSC)를 나타낸다.In FIG. 1, a represents an STTD encoding identifier symbol for a primary common control physical channel (P-CCPCH), where a = +1 when P-CCPCH is STTD encoded, and P-CCPCH If this is not STTD encoded, then a = -1. C p represents a primary synchronization code (PSC), and C s i, k represents a secondary synchronization code (SSC).

도 2를 참조하면, 종래 기술에 따른 다이버서티 적용의 경우에 있어서의 동기 채널은, 제1 안테나(Antenna 1)와 제2 안테나(Antenna)에 대하여 해당 STTD 인코딩 식별자 비트 신호가 포함되게 되는데, 다이버서티가 적용되지 않는 경우에 있어서 해당 STTD 인코딩 식별자 비트 신호가 모든 슬롯에 포함되는 것과는 달리, 각 안테나별로 각각 기수(odd) 또는 우수(even) 슬롯에만 해당 STTD 인코딩 식별자 비트 신호가 삽입되는 구조로 구성된다.Referring to FIG. 2, the synchronization channel in the case of diversity application according to the prior art includes a corresponding STTD encoding identifier bit signal for a first antenna (Antenna 1) and a second antenna (Antenna). Unlike the case where the assertion is not applied, the corresponding STTD encoded identifier bit signal is included in all slots, but the STTD encoded identifier bit signal is inserted into only odd or even slots for each antenna. do.

상기와 같이, SCH 채널은 동기 코드(Synchronization Code) 정보 이외에, STTD 인코딩 식별자 비트(a)로 나타내어진 부호를 이용하여 STTD 적용 유무를 전송한다. 따라서 STTD 인코딩 식별자 비트에 대한 정확한 검출이 필요하지만 전송 채널을 통해 수신기로 들어온 신호는 전송 채널의 페이딩 특성 등으로 인하여 신호의 진폭과 위상에 많은 왜곡이 포함되게 된다. 때문에, 가간섭성 검출 구조에서는 공통 파일럿 채널(Common Pilot Channel: CPICH)의 신호를 이용하여 추정한 전송 채널 정보에 따라서 신호의 왜곡을 보상한 뒤 STTD 인코딩 식별자 비트 부호로 STTD 적용 유무를 결정한다.As described above, the SCH channel transmits the presence or absence of STTD using a code indicated by the STTD encoding identifier bit (a), in addition to the synchronization code information. Therefore, although accurate detection of the STTD encoding identifier bits is required, a signal entering the receiver through the transmission channel includes a large amount of distortion in the amplitude and phase of the signal due to the fading characteristics of the transmission channel. Therefore, in the coherence detection structure, the distortion of the signal is compensated according to the transmission channel information estimated using the signal of the common pilot channel (CPICH), and then the presence or absence of STTD application is determined by the STTD encoding identifier bit code.

단일 경로 채널(Single-path Channel)을 가정하여 다이버서티 비적용 경우에서의 초기 셀 탐색기 수신 신호를 나타내면 다음의 (수학식 1)과 같이 나타낼 수 있다.Assuming a single-path channel (Single-path Channel) to represent the initial cell searcher received signal in the case of non-diversity can be represented as the following equation (1).

(수학식 1) (Equation 1)

Figure 112005008348800-pat00001
Figure 112005008348800-pat00001

상기 (수학식 1)에서는, 다이버서티 비적용 경우에 해당하므로 a = -1을 가지며, G는 CPICH 채널과 P-SCH채널간 전력비이며, Ccpich,k와 Cp,k는 각각 칩 단위의 CPICH 채널 신호와 P-SCH 채널 신호를 나타낸다. 또한, h1,k와 nk는 각각 제1 안테나 전송 채널의 성분과 부가적 백색 가우시안 잡음(Additive White Gaussian Noise: AWGN)으로 모델링된 잡음과 간섭 성분의 합을 나타낸다. In Equation 1, since it corresponds to the non-diversity case, a = -1, G is a power ratio between the CPICH channel and the P-SCH channel, and C cpich, k and C p, k are each CPICH on a chip basis. A channel signal and a P-SCH channel signal are shown. In addition, h1 , k and nk represent the sum of noise and interference components modeled as components of the first antenna transmission channel and Additive White Gaussian Noise (AWGN), respectively.

다음의 (수학식 2)는 다이버서티가 적용된 경우에서의 초기 탐색기 수신 신호를 나타낸다.Equation 2 below shows an initial searcher received signal when diversity is applied.

(수학식 2)(Equation 2)

Figure 112005008348800-pat00002
Figure 112005008348800-pat00002

상기 (수학식 2)에서 h2,k와 n'k 는 각각 제2 안테나의 전송 채널의 성분과 다이버서티가 적용된 경우에서의 AWGN으로 모델링된 잡음과 간섭 성분의 합을 나타내며, ±부호와 h1,k 혹은 h2,k 채널 성분은, 다이버서티 적용 및 비적용의 경우에서의 공통 파일럿 채널의 변조패턴을 나타내는 도면인 도 3에 도시된 바와 같이, 제2 안테나에 대응되는 각각의 슬롯 번호(Slot Number)와 심벌(Symbol) 위치에 따라 선택된다. 상기 (수학식 2)에서 알 수 있듯이, 다이버서티 적용의 결과로 초기 탐색기 수신 신호는 다중 경로를 통해 수신되는 여러 신호들의 합으로 나타남을 알 수 있 다.Wherein represents the sum of (2) h 2, k and n 'k, respectively the second component of the transmission channel of the antenna and the diversity is modeled as an AWGN in the case where the applied noise and interference components, ± sign and h The 1, k or h 2, k channel component is the slot number corresponding to the second antenna as shown in FIG. 3, which is a diagram showing the modulation pattern of the common pilot channel in case of diversity application and non-application. Slot number) and symbol position. As can be seen from Equation 2, as a result of the diversity application, the initial searcher received signal can be seen as the sum of several signals received through the multipath.

한편, 종래 기술에 따른 가간섭성 검출 구조에는 두 가지 방식이 있으며, 이하에서는, 종래 기술에 따른 각각의 가간섭성 검출 방법에 따라 해당 소프트 메트릭(Soft Metric)을 구하는 방식을 설명한다.Meanwhile, there are two types of coherence detection structures according to the prior art. Hereinafter, a method of obtaining a corresponding soft metric according to each coherence detection method according to the prior art will be described.

첫 번째 방식의 경우, 소프트 메트릭을 구하기 위하여 먼저, 동기 채널과 공통 파일럿 채널 신호에 대한 Si와 Pi 값을 다음의 (수학식 3)에 의하여 구한다.In case of the first method, in order to obtain a soft metric, first, the values of S i and P i for a synchronization channel and a common pilot channel signal are obtained by the following Equation (3).

(수학식 3)(Equation 3)

Figure 112005008348800-pat00003
Figure 112005008348800-pat00003

상기 (수학식 3)에서 i는 슬롯 번호(slot number)이고, NSCH 는 1개의 슬롯당 동기 채널 심벌의 칩 개수로서 NSCH =256이며, NCPICH 는 채널 추정을 위해 누적되는 CPICH 심벌의 칩 개수로 확산 계수(Spread Factor: SF)를 256으로 설정하는 경우를 고려하면 256의 배수 값을 갖게 된다.In Equation (3), i is a slot number, N SCH is the number of chips of a synchronization channel symbol per slot, N SCH = 256, and N CPICH is a chip of CPICH symbols accumulated for channel estimation. Considering the case where the Spread Factor (SF) is set to 256 as the number, the multiplier has a multiple of 256.

채널의 위상을 보상하기 위하여 동기 채널과 공통 파일럿 채널 신호에 대한 Si와 Pi 에 대하여 다음과 같은 관계를 이용한다.It uses the following relationships with respect to the S i and P i for the synchronization channel and the pilot channel signal to compensate for the phase of the channel.

(수학식 4)(Equation 4)

Figure 112005008348800-pat00004
Figure 112005008348800-pat00004

상기 (수학식 4)를 이용하면 STTD 인코딩 식별자 비트는 다음의 (수학식 5) 과 같이 결정된다.Using Equation 4, the STTD encoding identifier bit is determined as shown in Equation 5 below.

(수학식 5)(Equation 5)

Figure 112005008348800-pat00005
Figure 112005008348800-pat00005

최종적으로, 구하고자 하는 소프트 메트릭은 상기 결과에 대해 NS 슬롯 구간 동안 누적하여 다음의 (수학식 6)과 같이 구하게 된다.Finally, the soft metric to be obtained is accumulated in the NS slot interval with respect to the result as shown in Equation 6 below.

(수학식 6)(Equation 6)

Figure 112005008348800-pat00006
Figure 112005008348800-pat00006

또한, 두 번째 방식은 연속된 2개의 슬롯 구간의 CPICH 신호를 이용하여 소프트 매트릭을 구하는 것으로 다음의 (수학식 7)로 표현되는 값을 먼저 구한다.In addition, the second method is to obtain a soft metric by using CPICH signals of two consecutive slot intervals. First, a value expressed by Equation 7 below is obtained.

(수학식 7)(Equation 7)

Figure 112005008348800-pat00007
Figure 112005008348800-pat00007

상기 (수학식 7)에 사용되는 동기 채널의 i번째 신호인 Si, 공통 파일럿 채널의 제1 및 제2 슬롯의 i번째 신호인 Pi,1, Pi,2는 각각 다음의 수학식과 같이 나타난다.S i , the i th signal of the synchronization channel used in Equation (7), and P i, 1 , P i, 2 , the i th signal of the first and second slots of the common pilot channel , are respectively represented by the following equations. appear.

(수학식 8)(Equation 8)

Figure 112005008348800-pat00008
Figure 112005008348800-pat00008

(수학식 9)(Equation 9)

Figure 112005008348800-pat00009
Figure 112005008348800-pat00009

(수학식 10)(Equation 10)

Figure 112005008348800-pat00010
Figure 112005008348800-pat00010

상기 수학식에서 NSCH = 256이며, 공통 파일럿 채널은 2개의 슬롯 구간에 해당하므로 NCPICH = 512를 사용한다.In the above equation, since N SCH = 256 and a common pilot channel corresponds to two slot intervals, N CPICH = 512 is used.

최종적으로, 두 번째 방식에 따르는 경우 소프트 메트릭은 상기 결과를 동기채널의 칩 개수에 해당하는 NS 슬롯 구간 동안 누적시켜 구하게 되며, 다음의 (수학식 12)와 같이 표현된다.Finally, the two cases according to the second method soft metric is accumulated for N S rescued by slot interval corresponding to the chip number of the sync channel the result is expressed as the following (Equation 12).

(수학식 11)(Equation 11)

Figure 112005008348800-pat00011
Figure 112005008348800-pat00011

그러나 상기와 같이 종래 기술에 따른 첫 번째 방식을 사용한 경우에, 기수 번째(Odd-numbered) 슬롯을 사용하여 누적시키게 되면 소프트 매트릭을 구하게 될 때 h1과 h2를 구하는 과정에서 상관 성분이 발생하게 되므로, 이를 방지하기 위하여 NS 슬롯 구간 중 우수 번째(Even-numbered) 슬롯만을 사용하게 된다. 이와 같이, NS 누적 슬롯 구간 동안 전체 슬롯의 절반만을 이용하게 되면 전체적인 검출 프로세스 시간이 길어지는 단점이 생긴다.However, in the case of using the first method according to the related art as described above, when accumulated using odd-numbered slots, correlation components occur in the process of finding h 1 and h 2 when a soft metric is obtained. Therefore, to prevent this, only the even-numbered slot of the N S slot period is used. As such, if only half of the entire slots are used during the NS accumulated slot period, the overall detection process time is long.

또한, 두 번째 방식을 따르는 경우는 상기 문제점은 생기지 않게 되지만, 주파수 옵셋의 영향이 압도적(Dominant)인 경우 전체적인 검출 성능이 급속히 저하되게 된다.In addition, when the second method is used, the above problem does not occur, but when the influence of the frequency offset is overwhelming, the overall detection performance is rapidly degraded.

예를 들면, 3ppm의 오실레이터를 사용하였을 경우 2GHz 대역에서 발생하는 6kHz의 주파수 옵셋의 영향은 CPICH 신호의 256 칩 구간 동안 144도의 위상 변화를 가져온다. 따라서, 최소 두 심벌 구간의 가간섭성 합산을 이용하는 방식은 위상 변화의 영향을 받게 되고, 10ppm 까지의 오실레이터 사용을 고려한다면 상기 영향은 더욱더 커지게 되는 문제점이 생기게 된다.For example, when a 3ppm oscillator is used, the effect of a 6 kHz frequency offset in the 2 GHz band results in a 144 degree phase shift during the 256 chip period of the CPICH signal. Therefore, a method using coherent summation of at least two symbol intervals is affected by a phase change, and the influence becomes even larger when considering the use of an oscillator up to 10 ppm.

본 발명은 비동기 단말 모뎀의 초기 셀 탐색기에서 검출 프로세스 시간 지연 문제를 해결하고 아울러 주파수 옵셋의 영향을 줄일 수 있는 비동기 단말 모뎀의 초기 셀 탐색기 및 다운 링크 공간 시간 전송 다이버서티 인코딩 식별자 검출 방법을 제공하는 것에 그 목적이 있다.The present invention provides a method for detecting an initial cell searcher and a downlink space time transmission diversity encoding identifier of an asynchronous terminal modem, which can solve a problem of a detection process delay in an initial cell searcher of an asynchronous terminal modem and reduce the influence of a frequency offset. There is that purpose.

이와 같은 목적을 달성하기 위한 본 발명에 따른 비동기 단말 모뎀의 초기 셀 탐색기는, 확산코드를 생성하여 출력하는 확산코드 생성기와, 입력 버퍼로부터의 칩 단위 출력 데이터와 상기 확산코드 생성기의 출력과의 상관 관계를 구하여 출력시키는 8 확산코드 상관기와, 제2 안테나 패턴을 생성하여 출력시키는 제2 안테나 패턴 생성기와, 상기 8 확산코드 상관기의 출력과 상기 제2 안테나 패턴 생성기의 출력을 승산 시켜 출력하는 승산기와, 상기 승산기의 출력을 역확산시켜 출력하는 역확산기 및 상기 역확산기의 출력을 일정 칩 구간 동안 가간섭성 합산하여 심벌 단위의 신호를 출력시키는 가간섭성 누산기를 포함하여 구성되는 것을 특징으로 한다.The initial cell searcher of the asynchronous terminal modem according to the present invention for achieving the above object is a spreading code generator for generating and outputting a spreading code, the correlation between the output of the spreading code generator and the chip-by-chip output data from the input buffer An eight spreading code correlator for obtaining and outputting a relationship; a second antenna pattern generator for generating and outputting a second antenna pattern; a multiplier for multiplying an output of the eight spreading code correlator and an output of the second antenna pattern generator; And a coherent accumulator for despreading and outputting the output of the multiplier and a coherent accumulator for outputting a signal in a symbol unit by coherently adding up the output of the despreader for a predetermined chip period.

상기 목적을 달성하기 위한 본 발명에 따른 비동기 단말 모뎀의 초기 셀 탐색기에서의 다운 링크 공간 시간 전송 다이버서티 인코딩 식별자 검출 방법은, 제1 안테나와 제2 안테나로부터의 연속된 슬롯 신호를 수신하는 단계와, 상기 제1 안테나와 제2 안테나 신호의 우수 번째(i번째) 슬롯과 기수 번째(i-1 번째 또는 i+1 번째) 슬롯에 포함된 동기 채널 및 공통 파일럿 채널 신호를 모두 이용하여 연산처리하는 단계를 포함하여 구성되는 것을 특징으로 한다.A method for detecting downlink space time transmission diversity encoding identifier in an initial cell searcher of an asynchronous terminal modem according to the present invention for achieving the above object comprises the steps of: receiving consecutive slot signals from a first antenna and a second antenna; Performing arithmetic processing using both a synchronization channel and a common pilot channel signal included in even-numbered (i-th) slots and odd-numbered (i-1st or i + 1th) slots of the first and second antenna signals. Characterized in that comprises a step.

상기 동기 채널 및 공통 파일럿 채널 신호를 모두 이용하여 연산처리하는 단계는, 제1 안테나 신호의 i번째 슬롯에 대해 동기 채널 신호를 역확산시켜 가간섭성 누산값을 구하고, 공통 파일럿 채널 신호에 대해 제2 안테나 패턴을 곱한 후 역확산시켜 일정 칩 구간에 대해 제1 가간섭성 누산값(Coherent Sum)을 구하는 단계 와, 제2 안테나 신호의 i+1번째 슬롯에 대해 동기 채널 신호를 역확산시켜 가간섭성 누산값을 구하고, 공통 파일럿 채널 신호에 대해 제2 안테나 패턴을 곱한 후 역확산시켜 일정 칩 구간에 대해 제2 가간섭성 누산값(Coherent Sum)을 구하는 단계와, 상기 제1 가간섭성 누산값과 상기 제2 가간섭성 누산값의 가산값을 구하는 단계와, 상기 가산값의 실수값을 취하는 단계를 포함하여 구성되는 것을 특징으로 한다.Computing using both the synchronization channel and the common pilot channel signal may include despreading the synchronization channel signal with respect to the i-th slot of the first antenna signal to obtain a coherent cumulative value. Multiplying two antenna patterns and despreading to obtain a first coherent cumulative value (Coherent Sum) for a predetermined chip interval; and despreading a synchronization channel signal for an i + 1th slot of a second antenna signal. Obtaining a coherent cumulative value, multiplying a second antenna pattern with respect to a common pilot channel signal, and despreading to obtain a second coherent cumulative value (Coherent Sum) for a predetermined chip interval, and the first coherent coherence And calculating a sum of the accumulated value and the second coherent accumulated value and taking a real value of the added value.

상기 제1 및 제2 가간섭성 누산값을 구하는 일정 칩 구간은 최대 256 칩을 넘지 않는 것을 특징으로 한다.The predetermined chip interval for obtaining the first and second coherent accumulation values may not exceed 256 chips.

상기 제1 및 제2 가간섭성 누산값을 구하는 일정 칩 구간은 연속된 두 슬롯의 처음 256 칩의 동기 채널과 공통 파일럿 채널 신호를 이용하는 것을 특징으로 한다.The predetermined chip period for obtaining the first and second coherent accumulation values is characterized by using a synchronization channel and a common pilot channel signal of the first 256 chips of two consecutive slots.

상기와 같이 구성되는 본 발명에 따른 비동기 단말 모뎀의 초기 셀 탐색기 및 다운 링크 공간 시간 전송 다이버서티 인코딩 식별자 검출 방법에 따르면, 우수 번째와 기수 번째 슬롯 모두의 동기 채널 및 공통 파일럿 채널 신호를 이용하게 됨으로써, 비동기 단말 모뎀의 초기 셀 탐색기에서 검출 프로세스 시간 지연이 발생하지 않고, 아울러 주파수 옵셋의 영향이 줄어드는 이점을 제공하게 된다.According to the initial cell search and downlink space time transmission diversity encoding identifier detection method of the asynchronous terminal modem according to the present invention configured as described above, by using the synchronization channel and common pilot channel signals of both even-numbered and odd-numbered slots Therefore, the detection process time delay does not occur in the initial cell searcher of the asynchronous terminal modem, and the benefit of the frequency offset is reduced.

이하, 첨부된 도면을 참조하여 본 발명에 따른 비동기 단말 모뎀의 초기 셀 탐색기 및 다운 링크 공간 시간 전송 다이버서티 인코딩 식별자 검출 방법에 대하여 실시 예를 들어 상세히 설명한다.Hereinafter, a method for detecting an initial cell searcher and a downlink space time transmission diversity encoding identifier of an asynchronous terminal modem according to the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 비동기 단말 모뎀의 초기 셀 탐색기의 일 실시 예에 따른 주요 구성 블록을 도시한 도면이고, 도 5는 본 발명의 비동기 단말 모뎀의 초기 셀 탐색기에서의 다운 링크 공간 시간 전송 다이버서티 인코딩 식별자 검출 방법의 일 실시 예를 설명하기 위한 도면이다.FIG. 4 is a block diagram illustrating main components of an initial cell searcher of the asynchronous terminal modem of the present invention, and FIG. 5 is a downlink space time transmission diversity in the initial cell searcher of the asynchronous terminal modem of the present invention. A diagram for describing an embodiment of an encoding identifier detection method.

도 4를 참조하면, 본 발명의 일 실시 예에 따른 비동기 단말 모뎀의 초기 셀 탐색기는, 입력 버퍼(410)와, 확산코드 생성기(420)와, 8 확산코드 상관기(430)와, 제2 안테나 패턴 생성기(440)와, 승산기(450)와, 역확산기(460) 및 가간섭성 누산기(470)를 포함하여 구성된다.Referring to FIG. 4, an initial cell searcher of an asynchronous terminal modem according to an embodiment of the present invention may include an input buffer 410, a spread code generator 420, an eight spread code correlator 430, and a second antenna. The pattern generator 440 includes a multiplier 450, a despreader 460, and a coherent accumulator 470.

상기 입력 버퍼(410)는 제1안테나 및 제2 안테나로부터의 신호를 입력받아 입력신호를 칩 단위로 출력한다.The input buffer 410 receives signals from the first antenna and the second antenna and outputs input signals in chip units.

상기 확산코드 생성기(420)는 요구되는 확산 계수에 따른 확산코드를 생성하여 출력한다.The spreading code generator 420 generates and outputs spreading codes according to required spreading coefficients.

상기 8 확산코드 상관기(430)는 상기 입력 버퍼(410)의 칩 단위 출력 데이터와 상기 확산코드 생성기(420)의 출력의 상관 관계를 구하여 출력한다.The 8 spreading code correlator 430 obtains a correlation between the chip unit output data of the input buffer 410 and the output of the spreading code generator 420 and outputs the correlation.

상기 제2 안테나 패턴 생성기(440)는 제2 안테나 패턴을 생성하여 출력한다.The second antenna pattern generator 440 generates and outputs a second antenna pattern.

상기 승산기(450)는 상기 8 확산코드 상관기(430)의 출력과 상기 제2 안테나 패턴 생성기(440)의 출력을 승산 시켜 출력한다.The multiplier 450 multiplies the output of the eight spreading code correlators 430 by the output of the second antenna pattern generator 440 and outputs the multiplier.

상기 역확산기(460)는 상기 승산기(450)의 출력을 역확산시켜 출력한다.The despreader 460 despreads the output of the multiplier 450 and outputs the despreader.

상기 가간섭성 누산기(470)는 상기 역확산기(460)의 출력을 일정 칩 구간 동안 가간섭성 합산(Coherent Sum)하여 심벌 단위의 신호를 출력한다.The coherent accumulator 470 coherently sums the output of the despreader 460 for a predetermined chip period and outputs a signal in a symbol unit.

상기와 같은 구성을 가지는 본 발명에 따른 비동기 단말 모뎀의 초기 셀 탐 색기의 동작 및 다운 링크 공간 시간 전송 다이버서티 인코딩 식별자 검출 방법을 설명을 설명한다.An operation of an initial cell searcher and a downlink space time transmission diversity encoding identifier detection method of an asynchronous terminal modem according to the present invention having the above configuration will be described.

도 5를 참조하면, 본 발명에 따른 비동기 단말 모뎀의 초기 셀 탐색기에서 다운 링크 공간 시간 전송 다이버서티 인코딩 식별자를 검출하기 위하여, 입력 버퍼(410)에서는 다이버서티가 적용된 제1안테나 및 제2 안테나로부터의 신호를 입력받아, 상기 입력받은 신호를 칩 단위로 출력한다(S510).Referring to FIG. 5, in order to detect a downlink space time transmission diversity encoding identifier in an initial cell searcher of an asynchronous terminal modem according to the present invention, an input buffer 410 is provided from a first antenna and a second antenna to which diversity is applied. Receives a signal of, and outputs the received signal in units of chips (S510).

상기 칩 단위로 출력되는 신호 중에 제1 안테나 신호의 i번째 슬롯의 첫 번째 256 칩에 해당되는 동기 채널 신호에 대해서는 일반적인 방법에 따라서 동기 채널 신호를 역확산시켜 가간섭성 누산값을 구하여 출력하게 되나, 상기 칩 단위로 출력되는 신호 중에 제2 안테나 신호의 i번째 슬롯과 i+1번째 슬롯의 첫 번째 256 칩에 해당되는 공통 파일럿 채널 신호에 대해서는 다음의 단계가 수행된다.Among the signals output in the chip unit, the synchronization channel signal corresponding to the first 256 chips of the i-th slot of the first antenna signal is despread in accordance with a general method to calculate and output a coherent accumulation value. Next, the following steps are performed on the common pilot channel signal corresponding to the first 256 chips of the i th slot and the i + 1 th slot of the second antenna signal among the signals output in the chip unit.

상기 8 확산코드 상관기(430)는 상기 입력 버퍼(410)에서 칩 단위로 출력되는 신호 데이터와 확산코드 생성기(420)에서 출력되는 확산코드와의 상관 관계를 구하여 출력한다(S520).The 8 spreading code correlator 430 obtains a correlation between the signal data output in the chip unit from the input buffer 410 and the spreading code output from the spreading code generator 420 (S520).

승산기(450)는 상기 8 확산코드 상관기(430)에서 출력되는 제2 안테나 신호에 대하여 제2 안테나 패턴 생성기(440)에서 출력되는 제2 안테나 패턴을 승산 시켜 출력한다(S530). 도 3에 도시된 바와 같이, 제2 안테나 패턴은 우수 번째 슬롯(0, 2, 4 번째 등의 슬롯)과 기수 번째 슬롯(1, 3, 5번째 등의 슬롯) 구간 단위로 안테나 인코딩 패턴이 교차하여 있으므로 교대로 ±1의 값을 갖는다. 예를 들면, 도 3에서 0번 슬롯의 2A 구간에서는 제2 안테나 패턴이 0으로 되어 a = -1의 값으 로 되며, 1번 슬롯의 2B 구간에서는 제2 안테나 패턴이 1로 인코딩되어 a = +1의 값을 갖게 된다. The multiplier 450 multiplies the second antenna pattern output from the second antenna pattern generator 440 with respect to the second antenna signal output from the 8 spreading code correlator 430 to output the multiplied antenna (S530). As shown in FIG. 3, the antenna encoding pattern crosses the second antenna pattern in units of even-numbered slots (slots of 0, 2, 4, etc.) and odd-numbered slots (slots of 1, 3, 5, etc.). Alternately have a value of ± 1. For example, in FIG. 3, in the 2A section of slot 0, the second antenna pattern becomes 0 and has a value of a = -1. In the 2B section of slot 1, the second antenna pattern is encoded as 1 and a = + It will have a value of 1.

이와 같이 교차하여 인코딩된 제2 안테나 인코딩 패턴이 슬롯 순서에 따라서 해당 신호에 승산 되어 출력된다.The second antenna encoding pattern encoded in this manner is multiplied by the corresponding signal in the slot order and output.

이어서, 역확산기(460)는 상기 승산기(450)의 출력을 역확산시켜 출력한다(S540).Next, the despreader 460 despreads the output of the multiplier 450 and outputs the despreader (S540).

칩 단위의 신호가 상기 과정에 따라서 역확산되어 출력되면, 가간섭성 누산기(470)는 상기 역확산기(460)의 출력을 i번째 슬롯과 i+1번째 슬롯의 일정 칩 구간 동안 가간섭성 합산(Coherent Sum)함으로써 제1 및 제2 가간섭성 누산값을 구하여 심벌 단위의 신호를 출력하게 된다. When a signal in a chip unit is despread and output according to the above process, the coherent accumulator 470 sums the output of the despreader 460 for coherent coherence during a predetermined chip period between an i th slot and an i + 1 th slot. By coherent sum, the first and second coherent cumulative values are obtained to output a signal in a symbol unit.

상기 제1 및 제2 가간섭성 누산값을 구하는 일정 칩 구간은, 최대 256 칩을 넘지 않게 한다. 이는 256 칩이 넘게 되는 경우에는 주파수 옵셋의 영향을 받을 수 있기 때문이다. 또한, 상기 가간섭성 누산값을 구하는 일정 칩 구간은 사용되는 확산 계수와 일치시키는 것이 바람직하다. 본 발명의 일 실시 예에 따르는 상기 가간섭성 누산값을 구하는 일정 칩 구간은 i번째 슬롯과 i+1번째 슬롯의 첫 번째 256 칩으로 설정된다.The predetermined chip interval for obtaining the first and second coherent accumulation values may not exceed 256 chips. This is because the frequency offset may be affected by more than 256 chips. In addition, it is preferable that a predetermined chip interval for obtaining the coherent accumulation value matches the diffusion coefficient used. According to an embodiment of the present invention, the predetermined chip interval for obtaining the coherent accumulation value is set to the first 256 chips of the i th slot and the i + 1 th slot.

상기 과정에 따라서, 심벌 단위의 신호로 출력되는 동기 채널 신호(Si)와 공통 파일럿 채널 신호(Pi)는 다음의 (수학식 12)와 같이 각각 표현된다.According to the above process, the synchronization channel signal (S i ) and the common pilot channel signal (P i ) output as a signal in symbol units are represented by Equation (12) below.

(수학식 12)(Equation 12)

Figure 112005008348800-pat00012
Figure 112005008348800-pat00012

Figure 112005008348800-pat00013
Figure 112005008348800-pat00013

위의 식에서 동기 채널의 칩 수(Nsch)와 공통 파일럿 채널의 칩 수(Ncpich)와 Nsch=Ncpich=256을 사용하며 b는 제2 안테나 패턴으로, 도 3에 도시된 바와 같이 256 칩 구간 단위로 ±값을 갖는다.In the above equation, the number of chips of the synchronization channel (N sch ), the number of chips of the common pilot channel (N cpich ) and N sch = N cpich = 256 are used, and b is the second antenna pattern, as shown in FIG. 3. It has ± value in units of chip intervals.

따라서, 예를 들면, 0번 슬롯과 1번 슬롯에서 상기 (수학식 12)는 다음 (수학식 13)과 같은 값을 갖는다. Thus, for example, in slots 0 and 1, the equation (12) has a value equal to the following equation (13).

(수학식 13)(Equation 13)

Figure 112005008348800-pat00014
Figure 112005008348800-pat00014

상기의 결과를 연속되는 2개의 슬롯 단위로 가산하면 다음과 같이 나타난다.When the above result is added to two consecutive slot units, the result is as follows.

따라서 위의 관계식에서 2 Slot 단위로 합하면 다음 (수학식 14)와 같아진다. Therefore, the sum of 2 slot units in the above relation becomes the following (Equation 14).

(수학식 14)(Equation 14)

Figure 112005008348800-pat00015
Figure 112005008348800-pat00015

위의 결과에서 실수부(Real) 값만을 취할 경우 전송 채널로 인한 잡음의 영향은 무시할 수 있게 된다(S560).If only the real value is taken from the above result, the influence of noise due to the transmission channel can be ignored (S560).

결론적으로, 전술한 종래 기술에 따른 2번째 방식과 결과와 동일한 결과를 얻을 수 있게 되며, 본 발명에 따라 구해지는 소프트 메트릭은 공통 파일럿 채널의 슬롯 수(Ns)를 2로 한 경우에는, 즉 Ns=2인 경우, 다음의 (수학식 15)와 같이 나타난다.In conclusion, it is possible to obtain the same result as the second method and the result according to the prior art described above, and the soft metric obtained according to the present invention is the case that the slot number N s of the common pilot channel is 2, that is, In the case of N s = 2, the following equation (15) appears.

(수학식 15)(Equation 15)

Figure 112005008348800-pat00016
Figure 112005008348800-pat00016

위에서 상술한 바와 같이, 본 발명에 따르는 경우, 연속되는 2개의 슬롯에 부가된 동기 채널 신호 및 공통 파일럿 신호를 모두 이용하게 됨으로써 종래 기술에 따른 슬롯의 절반만을 이용하는 방식보다 더 빠르게 필요한 신호를 검출할 수 있게 될 뿐만 아니라, 상기 (수학식 15)와 종래 기술에 따른 2개의 슬롯 신호를 이용하는 방식에 의한 결과인 (수학식 11)과 비교하면 알 수 있듯이 주파수 옵셋에 따른 영향이 제거된다.As described above, according to the present invention, by using both a synchronization channel signal and a common pilot signal added to two consecutive slots, it is possible to detect a required signal faster than using only half of the slot according to the prior art. In addition, as compared with (Equation 11), which is a result of using the two slot signals according to Equation 15 and the prior art, the effect of the frequency offset is eliminated.

이상에서 본 발명에 따른 비동기 단말 모뎀의 초기 셀 탐색기 및 다운 링크 공간 시간 전송 다이버서티 인코딩 식별자 검출 방법을 상세히 설명하였다. 그러나 본 발명은 이에 한정되는 것이 아니라 본 발명의 기술적 사상의 기초를 벗어나지 않고 변경 및 수정을 가하여 실시하더라도 본 발명에 포함되는 것이며, 그러한 사실은 당업자에게 자명할 것이다.In the above, the initial cell searcher and the downlink space time transmission diversity encoding identifier detection method of the asynchronous terminal modem according to the present invention have been described in detail. However, the present invention is not limited thereto, and the present invention is included in the present invention even if the present invention is carried out without change and modification without departing from the spirit of the present invention, and the fact will be apparent to those skilled in the art.

본 발명에 따른 비동기 단말 모뎀의 초기 셀 탐색기 및 다운 링크 공간 시간 전송 다이버서티 인코딩 식별자 검출 방법에 따르면, 파일럿 채널 슬롯 신호 누적에서 슬롯의 절반만을 이용하는 방식에서 발생하는 신호 검출 과정에 따른 시간의 낭비를 제거하고, 종래 기술에 따른 2개의 슬롯 신호를 이용하는 방식에서 고가의 진동자(Oscillator)를 사용하지 못하므로 발생하는 256 칩 구간 이상의 가간섭성 누산(Coherent Sum)으로 인한 주파수 옵셋 문제를 추가적인 모듈 구성 없이도 해결할 수 있는 이점을 제공한다.According to the initial cell searcher and the downlink space time transmission diversity encoding identifier detection method of the asynchronous terminal modem according to the present invention, a waste of time due to a signal detection process occurring in a scheme of using only half of a slot in accumulating pilot channel slot signals is eliminated. It eliminates the cost and the frequency offset problem caused by the coherent sum of more than 256 chip intervals due to the inability to use an expensive oscillator in the method using two slot signals according to the prior art without additional module configuration. It provides an advantage that can be solved.

Claims (5)

확산코드를 생성하여 출력하는 확산코드 생성기와;A spreading code generator for generating and outputting a spreading code; 입력 버퍼로부터의 칩 단위 출력 데이터와 상기 확산코드 생성기의 출력과의 상관 관계를 구하여 출력시키는 8 확산코드 상관기와;An eight spreading code correlator for obtaining and outputting a correlation between the chip unit output data from an input buffer and the output of the spreading code generator; 제2 안테나 패턴을 생성하여 출력시키는 제2 안테나 패턴 생성기와;A second antenna pattern generator configured to generate and output a second antenna pattern; 상기 8 확산코드 상관기의 출력과 상기 제2 안테나 패턴 생성기의 출력을 승산 시켜 출력하는 승산기와;A multiplier for multiplying the output of the eight spread code correlators and the output of the second antenna pattern generator; 상기 승산기의 출력을 역확산시켜 출력하는 역확산기 및 상기 역확산기의 출력을 일정 칩 구간 동안 가간섭성 합산하여 심벌 단위의 신호를 출력시키는 가간섭성 누산기; 를A despreader for despreading and outputting the output of the multiplier and a coherent accumulator for coherently adding up the output of the despreader for a predetermined chip period to output a signal in a symbol unit; To 포함하여 구성되는 것을 특징으로 하는 비동기 단말 모뎀의 초기 셀 탐색기.Initial cell searcher of the asynchronous terminal modem, characterized in that it comprises a. 삭제delete 제1 안테나와 제2 안테나로부터의 연속된 슬롯 신호를 수신하는 단계와;Receiving consecutive slot signals from the first antenna and the second antenna; 제1 안테나 신호의 i번째 슬롯에 대해 동기 채널 신호를 역확산시켜 가간섭성 누산값을 구하고, 공통 파일럿 채널 신호에 대해 제2 안테나 패턴을 곱한 후 역확산시켜 일정 칩 구간에 대해 제1 가간섭성 누산값(Coherent Sum)을 구하는 단계와;Decoupling the sync channel signal with respect to the i-th slot of the first antenna signal to obtain a coherent cumulative value, multiplying the second antenna pattern with respect to the common pilot channel signal, and then despreading the first coherence for a predetermined chip period. Obtaining a coherent sum; 제2 안테나 신호의 i+1번째 슬롯에 대해 동기 채널 신호를 역확산시켜 가간섭성 누산값을 구하고, 공통 파일럿 채널 신호에 대해 제2 안테나 패턴을 곱한 후 역확산시켜 일정 칩 구간에 대해 제2 가간섭성 누산값(Coherent Sum)을 구하는 단계와;Decoupling the sync channel signal with respect to the i + 1th slot of the second antenna signal to obtain a coherent accumulated value, multiplying the second antenna pattern with respect to the common pilot channel signal, and then despreading the second antenna pattern for a predetermined chip period. Obtaining a coherent cumulative value (Coherent Sum); 상기 제1 가간섭성 누산값과 상기 제2 가간섭성 누산값의 가산값을 구하는 단계와;Obtaining an addition value of the first coherent accumulated value and the second coherent accumulated value; 상기 가산값의 실수값을 취하는 단계;를 포함하여 구성되는 것을 특징으로 하는 비동기 단말 모뎀의 초기 셀 탐색기에서의 다운 링크 공간 시간 전송 다이버서티 인코딩 식별자 검출 방법.And taking a real value of the addition value. The downlink space time transmission diversity encoding identifier detection method of an initial cell searcher of an asynchronous terminal modem. 제 3항에 있어서, 상기 제1 및 제2 가간섭성 누산값을 구하는 일정 칩 구간은, 최대 256 칩을 넘지 않는 것을 특징으로 하는 비동기 단말 모뎀의 초기 셀 탐색기에서의 다운 링크 공간 시간 전송 다이버서티 인코딩 식별자 검출 방법.4. The downlink space time transmission diversity of the initial cell searcher of the asynchronous terminal modem according to claim 3, wherein the predetermined chip interval for obtaining the first and second coherent accumulation values does not exceed 256 chips. Encoding identifier detection method. 제 3항에 있어서, 상기 제1 및 제2 가간섭성 누산값을 구하는 일정 칩 구간은, 연속된 두 슬롯의 처음 256 칩의 동기 채널과 공통 파일럿 채널 신호를 이용하는 것을 특징으로 하는 비동기 단말 모뎀의 초기 셀 탐색기에서의 다운 링크 공간 시간 전송 다이버서티 인코딩 식별자 검출 방법.[4] The asynchronous terminal modem of claim 3, wherein the predetermined chip interval for obtaining the first and second coherent accumulation values uses a synchronization channel and a common pilot channel signal of the first 256 chips of two consecutive slots. A downlink space time transmission diversity encoding identifier detection method in an initial cell searcher.
KR1020050013101A 2005-02-17 2005-02-17 Cell searcher of asynchronous terminal modem and Method for detecting downlink STTD encoding indicator KR100705899B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050013101A KR100705899B1 (en) 2005-02-17 2005-02-17 Cell searcher of asynchronous terminal modem and Method for detecting downlink STTD encoding indicator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050013101A KR100705899B1 (en) 2005-02-17 2005-02-17 Cell searcher of asynchronous terminal modem and Method for detecting downlink STTD encoding indicator

Publications (2)

Publication Number Publication Date
KR20060092377A KR20060092377A (en) 2006-08-23
KR100705899B1 true KR100705899B1 (en) 2007-04-10

Family

ID=37593785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050013101A KR100705899B1 (en) 2005-02-17 2005-02-17 Cell searcher of asynchronous terminal modem and Method for detecting downlink STTD encoding indicator

Country Status (1)

Country Link
KR (1) KR100705899B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010081863A (en) * 2000-02-19 2001-08-29 오길록 Apparatus and method for serearching cell in wireless communication system
KR20020056461A (en) * 2000-12-29 2002-07-10 엘지전자 주식회사 Detector of detecting code group having tracking function
KR20030058734A (en) * 2001-12-31 2003-07-07 엘지전자 주식회사 Tx diversity detection apparatus and method for mobile communication system
KR20050027738A (en) * 2003-09-16 2005-03-21 삼성전자주식회사 Apparatus and method for cell search and multi-path search in mobile communication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010081863A (en) * 2000-02-19 2001-08-29 오길록 Apparatus and method for serearching cell in wireless communication system
KR20020056461A (en) * 2000-12-29 2002-07-10 엘지전자 주식회사 Detector of detecting code group having tracking function
KR20030058734A (en) * 2001-12-31 2003-07-07 엘지전자 주식회사 Tx diversity detection apparatus and method for mobile communication system
KR20050027738A (en) * 2003-09-16 2005-03-21 삼성전자주식회사 Apparatus and method for cell search and multi-path search in mobile communication

Also Published As

Publication number Publication date
KR20060092377A (en) 2006-08-23

Similar Documents

Publication Publication Date Title
KR100298565B1 (en) Spread spectrum signal reception method and spread spectrum signal reception apparatus
KR100733015B1 (en) Path search method
US5936999A (en) Receiver and method for generating spreading codes in a receiver
WO2004001983A2 (en) Multipath channel tap delay estimation in a cdma spread spectrum receiver
JP2001231071A (en) Cell search device for asynchronous broadband direct sequence code division multiple access receiver, and method for acquiring code specific to each cell in the receiver
EP0994570A1 (en) Spread spectrum channel estimator with inter-path interference cancellation
KR100575723B1 (en) Method for estimating channel of time division synchronous code division multiple access
JP2001257626A (en) Communication unit and communication method
EP1454421B1 (en) Interference suppression in a cdma radio receiver
JP2007525101A (en) Method and apparatus for performing frequency robust detection of secondary synchronization channel for wideband code division multiple access
EP0988706B1 (en) Reception method and receiver
JP2005354459A (en) Interference reduction device and interference reduction method
KR100705899B1 (en) Cell searcher of asynchronous terminal modem and Method for detecting downlink STTD encoding indicator
KR100655660B1 (en) WLAN preamble detection apparatus, its preamble detection and timing detection method
KR100353840B1 (en) Apparatus and method for serearching cell in wireless communication system
JP2991236B1 (en) Error estimation apparatus for direct-sequence reception data and direct-sequence reception apparatus
RU2208912C1 (en) Method or reception of multibeam signal, process monitoring delay and size of cluster of beam signals and device for its realization
KR100382133B1 (en) A receiving apparatus of spectrum spread communication system
KR100676918B1 (en) Code acquisition device using two-step search processes in ds-cdma uwb modem and method thereof
KR20030080139A (en) Searcher and method for recovering initial code synchronization in code division multiple access
KR100273047B1 (en) Apparatus for parallel pn acquisition in the multi-carrier cdma system
KR100354164B1 (en) Signal Demodulation Apparatus in CDMA
KR100363889B1 (en) Cell Acquisition of Asynchronous CDMA System
KR100776678B1 (en) Apparatus and Method for Channel Coefficient Estimation in the Wireless Pico cell Communication Systems
USRE40716E1 (en) CDMA receiver with parallel interference suppression and optimized synchronization

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120327

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130326

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee