KR100353840B1 - Apparatus and method for serearching cell in wireless communication system - Google Patents

Apparatus and method for serearching cell in wireless communication system Download PDF

Info

Publication number
KR100353840B1
KR100353840B1 KR1020000008048A KR20000008048A KR100353840B1 KR 100353840 B1 KR100353840 B1 KR 100353840B1 KR 1020000008048 A KR1020000008048 A KR 1020000008048A KR 20000008048 A KR20000008048 A KR 20000008048A KR 100353840 B1 KR100353840 B1 KR 100353840B1
Authority
KR
South Korea
Prior art keywords
channel
code
signal
synchronization
correlation
Prior art date
Application number
KR1020000008048A
Other languages
Korean (ko)
Other versions
KR20010081863A (en
Inventor
김태중
김재흥
방승찬
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020000008048A priority Critical patent/KR100353840B1/en
Publication of KR20010081863A publication Critical patent/KR20010081863A/en
Application granted granted Critical
Publication of KR100353840B1 publication Critical patent/KR100353840B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7083—Cell search, e.g. using a three-step approach
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2656—Frame synchronisation, e.g. packet synchronisation, time division duplex [TDD] switching point detection or subframe synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70701—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation featuring pilot assisted reception
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70702—Intercell-related aspects

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. Technical field to which the invention described in the claims belongs

본 발명은 무선통신 시스템에서의 셀 탐색 장치 및 그 방법에 관한 것임.The present invention relates to a cell search apparatus and a method thereof in a wireless communication system.

2. 발명이 해결하려고 하는 기술적 과제2. Technical Challenges to be Solved by the Invention

본 발명은 셀 탐색 성능을 유지하면서도 각 단계별로 소요되는 하드웨어를 공동으로 이용하여 단말기의 복잡도를 줄일 수 있는 셀 탐색 장치 및 그 방법을 제공하는데 그 목적이 있음.It is an object of the present invention to provide a cell search apparatus and method that can reduce the complexity of a terminal by jointly using hardware required for each step while maintaining cell search performance.

3. 발명의 해결방법의 요지3. The point of the solution of the invention

본 발명은, 주 동기 채널을 이용하여 슬롯 동기를 획득하기 위한 슬롯 동기 탐색 수단; 상기 슬롯 동기 탐색 수단에서 획득한 슬롯 동기에 맞추어 부 동기 채널을 수신하여 프레임 동기와 코드 그룹을 획득하기 위한 프레임 동기 및 코드 그룹 탐색 수단; 상기 프레임 동기 및 코드 그룹 탐색 수단에서 획득한 프레임 동기에 타이밍을 맞추고, 코드 그룹에 해당되는 확산 코드를 이용하여 셀의 확산 코드를 탐색하기 위한 셀 확산 코드 탐색 수단; 및 상기 셀 확산 코드 탐색 수단에서 획득한 셀 확산 코드에 해당되는 확산 코드를 이용하여 공통 파일럿 채널을 수신하여 채널의 위상을 추정하고, 주 동기 채널과 부 동기 채널에 변조된 신호를 검출하여 전송 다이버시티 여부를 획득하기 위한 전송 다이버시티 탐색 수단을 포함한다.The present invention relates to slot synchronous search means for obtaining slot synchronization using a main synchronization channel; A frame synchronization and code group search means for receiving a sub-synchronization channel according to the slot synchronization acquired by the slot synchronization search means and acquiring a frame synchronization and a code group; A cell spreading code search means for matching the timing of frame synchronization acquired by the frame synchronization and code group search means and searching for a spreading code of a cell using a spreading code corresponding to a code group; And a spreading code corresponding to a cell spreading code obtained by the cell spreading code search unit to estimate a phase of a channel, detect a modulated signal in a main synchronization channel and a sub-synchronization channel, And a transmission diversity search means for obtaining the presence or absence of the state.

4. 발명의 중요한 용도4. Important Uses of the Invention

본 발명은 무선통신시스템에서의 셀 탐색 등에 이용됨.The present invention is used for cell search in a wireless communication system.

Description

무선통신 시스템에서의 셀 탐색 장치 및 그 방법{APPARATUS AND METHOD FOR SEREARCHING CELL IN WIRELESS COMMUNICATION SYSTEM}[0001] APPARATUS AND METHOD FOR SEREARCHING CELL IN WIRELESS COMMUNICATION SYSTEM [0002]

본 발명은 무선통신 시스템에서의 셀 탐색 장치 및 그 방법에 관한 것으로, 더욱 상세하게는 셀 탐색 성능을 유지하면서도 각 단계별로 소요되는 하드웨어를 공동으로 이용하여 단말기의 복잡도를 줄일 수 있는 셀 탐색 장치 및 그 방법에 관한 것이다.The present invention relates to a cell search apparatus and a cell search method in a wireless communication system, and more particularly, to a cell search apparatus and a cell search method that can reduce the complexity of a terminal by jointly using hardware required for each step, It is about the method.

차세대 이동통신 시스템(IMT-2000)은 디지털 셀룰러 시스템과 개인휴대통신 시스템 등에 이어 고용량, 양질의 다양한 서비스 및 국제간의 로밍(Roaming) 등을 주요한 특징으로 하는 무선통신 시스템으로서, 2000년경에 그 서비스를 개시할 예정이다. 이러한 차세대 이동통신 시스템(IMT-2000)은 인터넷(internet) 서비스나 전자상거래(electronic commerce) 등에 적용할 수 있는 고속의 데이터 전송과 멀티미디어 서비스를 제공함을 그 특징으로 한다.The next generation mobile communication system (IMT-2000) is a wireless communication system that features high-capacity, high-quality diverse services such as digital cellular system and personal mobile communication system, and international roaming. It is scheduled to start. This next generation mobile communication system (IMT-2000) is characterized by providing high-speed data transmission and multimedia service that can be applied to an internet service or an electronic commerce.

상기 차세대 이동통신 시스템은 GPS(Global Positioning System)과 같은 절대적인 시각을 알려주는 장치의 도움을 받아 절대적인 시각과의 차이를 이용하여 셀을 구분하는 셀간 동기식 코드분할다중접속(CDMA) 방식과, 외부에서 절대적인 시각을 알려주는 장치없이 내부적으로 네트워크를 통해 단순한 수준의 셀간 동기만을 유지하고 셀에 특정 코드를 할당하여 셀을 구분하는 셀간 비동기식 코드분할다중접속(CDMA) 방식으로 양분되어, 각각 미국을 중심으로 한 3GPP2(3rdGeneration Partnership Project 2)의 IS-2000과, 한국을 비롯하여 유럽 및 일본을 중심으로한 3GPP(3rdGeneration Partnership Project)에서 표준화 작업이 진행되고 있다.The next-generation mobile communication system includes an inter-cell synchronous code division multiple access (CDMA) system in which a cell is separated using an absolute time difference with the aid of a device for indicating an absolute time such as GPS (Global Positioning System) (CDMA) method, which maintains only a simple level of inter-cell synchronization through the network internally without a device for providing an absolute time, and distinguishes cells by assigning a specific code to the cells. Standardization work is underway in 3GPP (3 rd Generation Partnership Project 2), IS-2000, and 3GPP (3 rd Generation Partnership Project) centered on Korea, Europe and Japan.

실제로, 동기식 코드분할다중접속(CDMA) 방식에서는 차세대 이동통신 시스템으로 진화하면서 동기식 방식인 2세대 및 2.5세대에 해당되는 셀 탐색 방법을 채용할 수 있다. 따라서, 동기식 코드분할다중접속(CDMA) 방식에서의 셀 탐색 방법에 대해서는 이미 많은 연구가 진행되었으며, 매우 효율적인 방법이 이미 상용되고 있는 상황이다. 예를 들어 살펴보면 다음과 같다.In fact, in the synchronous code division multiple access (CDMA) method, cell search methods corresponding to the second generation and the second generation, which are synchronous type, can be adopted while evolving into a next generation mobile communication system. Accordingly, a lot of research has been conducted on the cell search method in the synchronous code division multiple access (CDMA) method, and a highly efficient method is already in use. For example:

먼저, 모토롤라사(Motorola, Inc.)가 1999년 9월 7일자로 미국에서 특허 제5,950,131호로 등록받은 "Method and Apparatus for fast pilot channel acquisition using a matched filter in a CDMA radiotelephone"는 코드분할다중접속(CDMA) 단말기에서 정합 필터를 이용하여 고속의 파일럿 채널 초기 동기를 수행하는 장치 및 방법에 관한 것이다.First, the "Method and Apparatus for Fast Pilot Channel Acquisition Using a CDMA Radiotelephone", which was registered by Motorola, Inc. on September 7, 1999 in the United States as Patent No. 5,950,131, CDMA) terminal using a matched filter, and to a method and apparatus for performing high-speed pilot channel initial synchronization using a matched filter.

그 이전의 코드분할다중접속(CDMA) 단말기에서는, 파일럿 채널의 초기 동기를 수행할 때 제한된 수의 상관기를 이용하였다. 즉, 제한된 상관기를 이용하여 파일럿 채널에 사용된 코드의 옵셋들에 대해 상관값을 계산하고, 미리 설정된 문턱값과 비교하여 큰 경우에는 파일럿 채널의 초기 동기를 이룬 것으로 결정하고, 작은 경우에는 상관기의 코드에 옵셋을 부여하여 다시 상관값을 계산하는 과정을 계속 수행하는 방법을 사용하였다. 하지만, 제한된 상관기를 이용하여 직렬로 파일럿 채널의 초기동기를 수행하는 방법은, 단말기의 복잡성이 작은데 비해, 파일럿 채널 초기 동기에 소요되는 시간이 증가되는 문제점이 있었다.In previous code division multiple access (CDMA) terminals, a limited number of correlators were used to perform the initial synchronization of the pilot channel. That is, the correlation value is calculated for the offsets of the code used in the pilot channel using the limited correlator, and compared with the predetermined threshold, it is determined that the initial synchronization of the pilot channel is established. We used the method of applying the offset to the code and calculating the correlation value again. However, there is a problem in that the time required for initial synchronization of the pilot channel is increased, while the complexity of the terminal is small, in the method of performing the initial synchronization of the pilot channel in series using the limited correlator.

따라서, 상기 모토롤라사의 특허에서는, 디지털 정합 필터를 이용하여 순식간에 병렬로 처리하여 초기 동기에 소요되는 시간을 줄이는 방법을 제안하고 있다. 이러한 방법은 핸드오버를 위한 인접 기지국과의 파일럿 채널 초기 동기가 신속히 이루어지게 되어 원할한 소프트 핸드오버를 수행할 수 있는 장점이 있다. 하지만, 상기 모토롤라사의 특허는 단말기의 복잡성이 매우 증가하게 되어 단말기 전력 소비량이 증대되고, 셀간 비동기 방식에서는 사용할 수 없는 단점이 있다.Therefore, the above-mentioned Motorola patent proposes a method of reducing the time required for initial synchronization by processing in parallel in an instant using a digital matched filter. This method is advantageous in that the initial synchronization of the pilot channel with the neighboring base station for handover is quickly performed, and soft handover can be performed as desired. However, the above-mentioned Motorola patent has a disadvantage that the complexity of the terminal is greatly increased, the power consumption of the terminal is increased, and it can not be used in the inter-cell asynchronous method.

다음으로, 한국이동통신 주식회사(현 SK 텔레콤 주식회사)가 1998년 12월 15일로 대한민국에서 특허 제0183002호로 등록받은 "씨디엠에이시스템의 데이터 복조시 피엔코드 동기획득 방법 및 장치"는 코드분할다중접속(CDMA) 통신방식에서의 파일럿(pilot) 신호를 이용한 동기획득 및 추적장치와 그 방법에 관한 것이다.Next, a " method and apparatus for acquiring PIN code in data demodulation of CDMA system ", registered by Korea Telecom Co., Ltd. (currently SK Telecom Co., Ltd.) on Dec. 15, 1998 in Korea as patent No. 0183002, (CDMA) communication system using a pilot signal, and a method thereof.

이 선행 특허는 코드분할다중접속 통신방식에 사용되는 파일럿 채널의 의사잡음(PN) 부호의 동기획득을 위한 구성과 동기된 의사잡음 부호의 계속적 추적을 위한 별개의 구성을 상호 결합하여, 동기 추적부에 존재하는 의사잡음 부호의 상관성 연산기(수신신호의 역확산기)만으로 초기동기의 획득 및 동기의 추적을 수행할 수 있도록 하였다.This prior art patent is related to a configuration for synchronous acquisition of a pseudo noise (PN) code of a pilot channel used in a code division multiple access communication system and a separate configuration for continuous tracking of a pseudo noise code synchronized with each other, The initial synchronization can be obtained and the synchronization can be tracked only by the correlation calculator (despreader of the received signal) of the pseudo noise code existing in the base station.

이를 위해 위상이 상이하고 수신신호와 동일한 다수의 신호를 적절하게 생성하고, 또한 선택할 수 있는 간단한 위상 발생기와 위상 선택기를 추가하여 구성함으로써 종래의 동일 기능을 위한 구성보다 휠씬 더 구성을 단순화시킴과 동시에 초기 동기 획득 시간을 보다 더 단축시킬 수 있다.To this end, a plurality of signals that are different in phase and identical to the received signal are appropriately generated, and a simple phase generator and a phase selector are additionally provided for selection, thereby simplifying the configuration much more than the conventional configuration for the same function The initial synchronization acquisition time can be further shortened.

하지만, 이 선행 특허는 위상 발생기와 위상 선택기를 추가하여야 하는 문제점이 있고, 또한 셀간 절대적인 시각에 의해 구분되고 각 지기국이 해당 타이밍에서 파일럿 신호를 전송하는 동기 방식에서만 사용 가능한 내용이며, 기지국간 타이밍이 일정한 규칙없이 임의의 값을 가질 수 있는 셀간 비동기 방식에는 적용될 수 없는 단점이 있다.However, this prior art has a problem of adding a phase generator and a phase selector, and is a content that can be used only in a synchronous mode in which each station is divided by an absolute time interval between cells and each pilot station transmits a pilot signal at the corresponding timing, It can not be applied to the inter-cell asynchronous method which can have an arbitrary value without a certain rule.

이처럼 동기식 코드분할다중접속 방식에서 사용되는 셀 탐색 방법들은, 단말기의 복잡성이 매우 증가하게 되어 단말기 전력 소비량이 증대되고, 기지국간 타이밍이 일정한 규칙없이 임의의 값을 가질 수 있는 셀간 비동기 방식에는 적용될 수 없는 문제점이 있다.As described above, the cell search methods used in the synchronous code division multiple access scheme can be applied to the inter-cell asynchronous method in which the terminal power consumption is increased because the complexity of the terminal is greatly increased and the timing between the base stations can have arbitrary values without a certain rule There is no problem.

따라서, 비동기식 코드분할다중접속(CDMA) 방식에 사용할 수 있는 새로운 셀 탐색 방법을 개발해야 하는데, 비동기식 코드분할다중접속(CDMA) 방식에서 채용하고 있는 셀 탐색 방법은, 절대적인 시각없이 셀을 탐색해야 하므로, 병렬 처리를 통해 셀 탐색 시간을 줄여야 하기 때문에 복잡성이 매우 높아지는 문제점이 있다.Accordingly, it is necessary to develop a new cell search method that can be used for the asynchronous code division multiple access (CDMA) scheme. In the cell search method adopted in the asynchronous code division multiple access (CDMA) scheme, , There is a problem in that the complexity becomes very high because the cell search time must be reduced through parallel processing.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 셀 탐색 성능을 유지하면서도 각 단계별로 소요되는 하드웨어를 공동으로 이용하여 단말기의 복잡도를 줄일 수 있고, 전송 다이버시티 적용 여부를 탐색할 수 있는 셀 탐색 장치 및 그 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been conceived to solve the problems described above, and it is an object of the present invention to provide a mobile station which can reduce the complexity of a mobile station by using joint hardware for each step while maintaining cell search performance, Apparatus and method therefor.

도 1 은 본 발명이 적용되는 무선통신 단말기의 구성예시도.1 is a diagram illustrating a configuration example of a wireless communication terminal to which the present invention is applied;

도 2 는 도 1 에 도시된 본 발명에 따른 셀 탐색부의 일실시예 상세 구성도.2 is a detailed configuration diagram of an embodiment of a cell search unit according to the present invention shown in FIG.

도 3 은 도 2 에 도시된 본 발명에 따른 디지털 정합 필터링부의 일실시예 구성도.FIG. 3 is a block diagram of a digital matched filtering unit according to an embodiment of the present invention shown in FIG. 2;

도 4 는 도 3 에 도시된 본 발명에 따른 부 동기 채널 상관 계산부의 일실시예 상세 회로도.FIG. 4 is a detailed circuit diagram of an embodiment of a sub-synchronous channel correlation calculation unit according to the present invention shown in FIG. 3;

도 5 는 도 2 에 도시된 본 발명에 따른 프레임 동기 및 코드 그룹 탐색부의 일실시예 상세 구성도.FIG. 5 is a detailed block diagram of an embodiment of a frame synchronization and code group searching unit according to the present invention shown in FIG. 2. FIG.

* 도면의 주요 부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS

210 : 슬롯 동기 탐색부 220 : 프레임 동기 및 코드 그룹 탐색부210: Slot synchronization search unit 220: Frame synchronization and code group search unit

230 : 셀 확산 코드 탐색부 240 : 전송 다이버시티 탐색부230: cell spreading code search unit 240: transmit diversity search unit

상기 목적을 달성하기 위한 본 발명의 장치는, 무선통신 시스템에서의 셀 탐색 장치에 있어서, 주 동기 채널을 이용하여 슬롯 동기를 획득하기 위한 슬롯 동기 탐색 수단; 상기 슬롯 동기 탐색 수단에서 획득한 슬롯 동기에 맞추어 부 동기 채널을 수신하여 프레임 동기와 코드 그룹을 획득하기 위한 프레임 동기 및 코드 그룹 탐색 수단; 상기 프레임 동기 및 코드 그룹 탐색 수단에서 획득한 프레임 동기에 타이밍을 맞추고, 코드 그룹에 해당되는 확산 코드를 이용하여 셀의 확산 코드를 탐색하기 위한 셀 확산 코드 탐색 수단; 및 상기 셀 확산 코드 탐색 수단에서 획득한 셀 확산 코드에 해당되는 확산 코드를 이용하여 공통 파일럿 채널을 수신하여 채널의 위상을 추정하고, 주 동기 채널과 부 동기 채널에 변조된 신호를 검출하여 전송 다이버시티 여부를 획득하기 위한 전송 다이버시티 탐색 수단을 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided an apparatus for searching for a cell in a wireless communication system, including: slot synchronization searching means for obtaining slot synchronization using a main synchronization channel; A frame synchronization and code group search means for receiving a sub-synchronization channel according to the slot synchronization acquired by the slot synchronization search means and acquiring a frame synchronization and a code group; A cell spreading code search means for matching the timing of frame synchronization acquired by the frame synchronization and code group search means and searching for a spreading code of a cell using a spreading code corresponding to a code group; And a spreading code corresponding to a cell spreading code obtained by the cell spreading code search unit to estimate a phase of a channel, detect a modulated signal in a main synchronization channel and a sub-synchronization channel, And a transmission diversity searching unit for obtaining the presence or absence of the mobile station.

한편, 본 발명의 방법은, 무선통신 시스템에서의 셀 탐색 장치에 적용되는 셀 탐색 방법에 있어서, 주 동기 채널을 이용하여 슬롯 동기를 획득하는 슬롯 동기 탐색 단계; 상기 슬롯 동기 탐색 단계에서 획득한 슬롯 동기에 맞추어 부 동기 채널을 수신하여 프레임 동기와 코드 그룹을 획득하는 프레임 동기 및 코드 그룹 탐색 단계; 상기 프레임 동기 및 코드 그룹 탐색 단계에서 획득된 프레임 동기에 타이밍을 맞추고, 코드 그룹에 해당되는 확산 코드를 이용하여 셀의 확산 코드를 탐색하는 셀 확산 코드 탐색 단계; 및 상기 셀 확산 코드 탐색 수단에서 획득한 셀 확산 코드에 해당되는 확산 코드를 이용하여 공통 파일럿 채널을 수신하여 채널의 위상을 추정하고, 주 동기 채널과 부 동기 채널에 변조된 신호를 검출하여 전송 다이버시티 여부를 획득하는 전송 다이버시티 탐색 단계를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a cell search method applied to a cell search apparatus in a wireless communication system, the method including: a slot synchronization search step of obtaining slot synchronization using a main synchronization channel; A frame synchronization and code group searching step of receiving frame synchronization and a code group by receiving a sub-synchronization channel according to the slot synchronization acquired in the slot synchronization searching step; A cell spreading code searching step of timing the frame synchronization acquired in the frame synchronization and code group searching step and searching for a spreading code of a cell using a spreading code corresponding to a code group; And a spreading code corresponding to a cell spreading code obtained by the cell spreading code search unit to estimate a phase of a channel, detect a modulated signal in a main synchronization channel and a sub-synchronization channel, And a transmission diversity searching step of acquiring a state of the mobile station.

상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.The above-mentioned objects, features and advantages will become more apparent from the following detailed description in conjunction with the accompanying drawings. Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1 은 본 발명이 적용되는 무선통신 단말기의 구성예시도이다.1 is a diagram illustrating a configuration of a wireless communication terminal to which the present invention is applied.

도 1 에 도시된 바와 같이, 본 발명이 적용되는 무선통신 단말기는, 전체 동작을 위한 명령어 및 프로토콜에 관련된 정보를 외부 인터페이스(10)로부터 입력받고, 사용자 인터페이스부(20)로부터 명령 등을 입력받아 단말기 전체를 제어하는 중앙 처리부(30), 상기 중앙 처리부(30)의 제어를 받아 전송할 데이터를 발생시키거나 수신된 데이터를 처리하는 소스 처리부(40), 상기 중앙 처리부(30)의 제어에 따라 상기 소스 처리부(40)로부터 전송할 데이터를 입력받아 부호화를 수행하고, 수신된 데이터를 복호화하여 상기 소스 처리부(40)로 출력하는 부호화부(50), 상기 부호화부(50)로부터 부호화된 데이터를 입력받아 채널 구분 및 확산 등의 변조를 수행하는 변조부(60), 상기 변조부(60)로부터 디지털 형태의 변조된 신호를 입력받아 전송 전력을 설정하고, 아날로그 신호로 변환한 후에 반송파에 실어 안테나(80)를 통해 전송하고, 기지국에서 전송되는 신호를 안테나(80)를 통해 수신하여 기저대역 신호로 변환하고 아날로그 형태를 디지털 형태로 변환하여 출력하는 고주파/중간주파수(RF/IF) 송수신부(70), 상기 고주파/중간주파수(RF/IF) 송수신부(70)로부터 오버샘플링된 디지털 형태의 기적대역 신호를 입력받아 필터링을 수행하는 필터링부(100), 상기 필터링부(100)로부터 탐색 타이밍에 맞는 신호만을 데이메이션하여 셀 탐색을 수행하는 셀 탐색부(200), 상기 셀 탐색부(200)에서 획득된 동기와 코드를 이용하여 상기 필터링부(100)의 수신 신호로부터 다중 경로 채널을 획득하기 위한 타이밍을 얻는 다중 경로 탐색부(300), 상기 필터링부(100)로부터 입력되는 수신 신호를 상기 셀 탐색부(200)와 상기 다중 경로 탐색부(300)로부터 입력되는 타이밍 정보를 이용하여 역확산 및 복조를 수행하는 다수의 핑거부(400), 및 상기 다수의 핑거부(400)로부터 복조된 신호를 입력받아 다중 경로에 의한 신호를 결합하여 상기 부호화부(50)로 출력하는 결합부(500)를 구비한다.As shown in FIG. 1, a wireless communication terminal to which the present invention is applied receives information related to commands and protocols for the entire operation from the external interface 10, receives commands and the like from the user interface unit 20 A source processor 40 for generating data to be transmitted or processing the received data under the control of the central processor 30, a control unit 30 for controlling the central processing unit 30, An encoding unit 50 for receiving data to be transmitted from the source processing unit 40 and encoding the received data, decoding the received data, and outputting the decoded data to the source processing unit 40, and receiving encoded data from the encoding unit 50 A modulating unit 60 for performing modulation and demodulation such as channel classification and spreading, a demodulating unit 60 for receiving a modulated signal of digital form from the modulating unit 60, And converts the analog signal into a digital signal and outputs the signal to the baseband signal. The high-frequency / intermediate signal is converted into a digital signal by the antenna 80, A filtering unit 100 for receiving and digitally filtering a digital band type signal that is oversampled from the RF / IF transmitter / receiver unit 70, A cell search unit 200 for performing a cell search by performing a cell search only on signals that match the search timing from the filtering unit 100, a filtering unit 100 for performing a cell search using the synchronization and codes obtained from the cell search unit 200, A multipath search unit 300 for obtaining a timing for acquiring a multipath channel from a received signal of the filtering unit 100, and a multipath search unit 300 for obtaining a timing for acquiring a multipath channel from the received signal of the cell search unit 200 and the multipath search unit 300, in A plurality of fingers 400 for performing despreading and demodulation using timing information input from the plurality of fingers 400, and a demodulator for receiving signals demodulated from the plurality of fingers 400, (50).

다음으로, 본 발명에 따른 이론적인 배경을 살펴보면 다음과 같다.Next, the theoretical background of the present invention will be described as follows.

우선, 셀 탐색을 위해 사용되는 채널은 각 셀에서 전송되는 두개의 동기 채널(SCH : Synchronization CHannel)과 공통 파일럿 채널이다. 상기 동기 채널은 주 동기 채널(P-SCH : Primary SCH)과 부 동기 채널(S-SCH : Secondary SCH)로 구분되는데, 주 동기 채널은 모든 셀에서 동일하게 사용되는 채널로서 슬롯 동기를 위해 사용되는 채널인 반면에, 부 동기 채널은 셀에 특정지어진 채널로서 프레임 동기와 코드 그룹을 탐색하는데 사용되는 채널이다. 또한, 상기 동기 채널은 한 슬롯(256 칩주기)중 1/10동안만 전송되고, 나머지 9/10동안에는 전송되지 않는다.First, a channel used for cell search is two synchronization channels (SCH) and a common pilot channel transmitted in each cell. The synchronization channel is divided into a primary SCH and a secondary SCH. The primary synchronization channel is used in all cells and is used for slot synchronization. Channel, whereas the sub-sync channel is a channel dedicated to a cell and is used for frame synchronization and code group search. Also, the synchronization channel is transmitted only for 1/10 of one slot (256 chip periods), and is not transmitted for the remaining 9/10.

현재 3GPP 규격에 따르면, 512개의 셀을 64개의 그룹으로 나누어 각 그룹마다 8개의 셀이 할당되게 설정되고 있다. 기본적인 전제 조건으로 비동기식 코드분할다중접속(CDMA)에서 셀 탐색을 위해서는 256 탭을 갖는 디지털 정합 필터(Digital Matched Filter)가 필요한데, 이는 256 칩동안 적분하는 상관기가 256개가 있는 구조와 동일하다.According to the current 3GPP standards, 512 cells are divided into 64 groups and 8 cells are allocated to each group. As a basic precondition, a cell search in asynchronous code division multiple access (CDMA) requires a digital matched filter with 256 taps, which is identical to the structure with 256 correlators integrated for 256 chips.

우선, 단말기의 전력이 온(ON)되면, 상기 디지털 정합 필터의 기준 코드를 주 동기 채널에 사용된 코드로 설정하고 한 슬롯 동안 2560개의 적분값을 계산하여 저장한다. 이때, 신뢰성을 높이기 위해 다음 슬롯 동안에도 동일한 동작을 통해 2560개의 적분값을 계산하고, 이미 저장된 적분값과 평균을 취한 값을 다시 저장한다. 이와 같은 동작을 이미 정해진 파라미터만큼 반복한 후에 2560 개의 평균값 중에 최대의 에너지를 갖는 값에 해당되는 시각을 슬롯의 타이밍으로 설정한다. 상기의 동작을 "슬롯 동기 탐색 과정"이라 한다.First, when the power of the terminal is turned on, a reference code of the digital matched filter is set to a code used in a main synchronization channel, and 2560 integrated values are calculated and stored during one slot. At this time, to increase the reliability, 2560 integral values are calculated through the same operation during the next slot, and the integrated values and the averages are stored again. After such an operation is repeated by a predetermined parameter, a time corresponding to a value having the maximum energy among the 2560 average values is set to the timing of the slot. The above operation is referred to as " slot synchronization search process ".

이어서, 상기 슬롯 동기 탐색 과정에서 찾은 슬롯 타이밍을 이용하여, 부 동기 채널에 사용된 코드를 이용하여 16칩 적분을 16번 수행하고, 16개의 적분값을 이용하여 고속 하다마드 변환(Fast Hadamard Transform)을 통해, 256칩 적분된 값을 16개 추출한다. 상기 고속 하다마드 변환(Fast Hadamard Transform)이 가능한 이유는 부 동기 채널에 사용되는 코드는 16개의 코드로 이루어진 집합에서 선택된 코드로서, 주 동기 채널에 사용된 코드와 직교성을 유지하는 기준 코드에 16단위의 직교 하다마드 시퀀스를 이용하여 발생하였기 때문이다. 따라서, 주 동기 채널에 사용되는 코드와 부 동기 채널에 사용될 수 있는 코드들 간에는 직교성이 유지된다.Then, the 16-chip integration is performed 16 times using the code used for the sub-synchronization channel using the slot timing found in the slot synchronization search process, and a fast Hadamard Transform is performed using 16 integration values. , 256 chips-integrated values are extracted. The reason why the fast Hadamard Transform can be performed is that the code used in the sub-synchronization channel is a code selected from a set of 16 codes, and a reference code maintaining orthogonality with the code used in the main synchronization channel is 16 units Because of the orthogonal Hadamard sequence of. Therefore, orthogonality is maintained between the codes used for the primary synchronization channel and the codes used for the secondary synchronization channel.

상기와 같은 고속 하다마드 변환 과정을 매 슬롯마다 한번씩 한 프레임(15개 슬롯) 동안 반복하여 적분값(16X15)들을 저장한다. 상기 슬롯 동기 탐색 과정에서와 마찬가지로 신뢰성을 높이기 위해 이어지는 프레임에서도 동일한 동작을 수행하여 앞서 저장한 적분값과의 평균을 취할 수 있다.The fast Hadamard transformation process is repeated for one frame (15 slots) once every slot to store the integral values 16X15. As in the slot synchronous search process, the same operation may be performed in the following frame to improve the reliability, and an average of the accumulated values may be taken.

부 동기 채널에서 사용되는 코드는 코드 그룹에 의해서 결정되는데, 각 코드 그룹마다 16개의 부채널 코드 중에서 중복 가능하게 선택된 15개의 시퀀스로 이루어진다. 이 시퀀스는 주기적 천이를 수행하더라도 중복되지 않은 특징을 가지기 때문에, 상기와 같이 저장된 적분값을 주기적 천이를 수행한 후 15개의 시퀀스에 정합되게 더하여 시퀀스별 상관값을 저장하는 과정을 반복하게 된다. 상기와 같이 시퀀스별 상관값을 확보하는 과정은 64개의 그룹에 대해 모두 수행하여야 하며, 이때 각 그룹에서 15개의 상관값을 얻게 되므로 모두 960(=64X15)개가 존재하게 된다. 이 시퀀스별 상관값 중에서 가장 큰 값에 해당되는 코드 그룹 및 슬롯 천이의 수를 통해, 셀이 포함된 그룹과 프레임 동기를 탐색할 수 있게 된다. 따라서, 상기의 동작을 "프레임 동기 및 코드 그룹 탐색 과정"이라 한다.The code used in the subchannel channel is determined by the code group, and each code group is made up of 15 subchannels selected from among 16 subchannel codes. Since the sequence has characteristics that are not redundant even when the periodic transition is performed, the accumulated value is periodically shifted as described above, and then the correlation value is stored in sequence by adding the 15 accumulated values to the 15 sequences. As described above, the process of securing the correlation value for each sequence must be performed for all 64 groups. In this case, since 15 correlation values are obtained in each group, there are 960 (= 64X15) all correlation values. The group including the cell and the frame synchronization can be searched through the number of code groups and slot transitions corresponding to the largest value among the correlation values for each sequence. Therefore, the above operation is referred to as " frame synchronization and code group search process ".

이어서, 상기 프레임 동기 및 코드 그룹 탐색 과정에서 확보한 코드 그룹에 해당되는 8개의 확산 코드에 대해 프레임 동기를 맞추어 상관값을 계산한 후에, 최대의 상관값이 출력되는 확산 코드를 탐색하고자 하는 셀의 확산 코드로 선정한다. 이를 통해 셀의 확산 코드를 탐색하게 된다. 따라서, 이를 "셀 확산 코드 탐색 과정"이라 한다.Then, a correlation value is calculated for the eight spreading codes corresponding to the code group secured in the frame synchronization and code group searching process, and then a spreading code for outputting a maximum correlation value is calculated. Select by spreading code. This leads to the search for the spreading code of the cell. Therefore, this is called " cell spreading code search process ".

상기와 같은 과정들을 통한 셀간 비동기식 코드분할다중접속(CDMA) 시스템에서의 셀 탐색 방법을 실제로 구현하기 위해서는 효율적인 하드웨어를 근거로 한 장치가 요구되며, 또한 전송 다이버시티 기법의 적용 여부를 탐색하는 방법이 포함하여야 한다. 이를 도 2 내지 도 5 를 참조하여 상세히 살펴보면 다음과 같다.In order to actually implement a cell search method in an inter-cell asynchronous code division multiple access (CDMA) system through the above processes, a device based on an efficient hardware is required, and a method of searching for the application of the transmit diversity technique Should be included. This will be described in detail with reference to FIGS. 2 to 5 as follows.

도 2 는 도 1 에 도시된 본 발명에 따른 셀 탐색부의 일실시예 상세 구성도이다.2 is a detailed configuration diagram of an embodiment of a cell search unit according to the present invention shown in FIG.

본 발명에 따른 셀 탐색부(200)는, 주 동기 채널을 이용하여 슬롯 동기를 획득하는 슬롯 동기 탐색부(210), 상기 슬롯 동기 탐색부(210)에서 획득한 슬롯 동기에 맞추어 부 동기 채널을 수신하여 프레임 동기와 코드 그룹을 획득하는 프레임 동기 및 코드 그룹 탐색부(220), 상기 프레임 동기 및 코드 그룹 탐색부(220)에서 획득한 프레임 동기에 타이밍을 맞추고, 코드 그룹에 해당되는 확산 코드를 이용하여 셀의 확산 코드를 탐색하는 셀 확산 코드 탐색부(230), 및 상기 셀 확산 코드 탐색부(230)에서 획득한 셀 확산 코드에 해당되는 확산 코드를 이용하여 공통 파일럿 채널을 수신하여 채널의 위상을 추정하고, 주 동기 채널과 부 동기 채널에 변조된 신호를 검출하여 전송 다이버시티 여부를 획득하는 전송 다이버시티 탐색부(240)를 구비한다. 이때, 상기 셀 탐색부(200)는 필터링부(100)로부터 신호를 수신하여 셀을 탐색하여 그 결과를 중앙 제어부(30) 및 핑거부(400)로 전달한다.The cell search unit 200 according to an embodiment of the present invention includes a slot synchronization search unit 210 for obtaining slot synchronization using a main synchronization channel, a sub synchronization channel selection unit 210 for selecting a sub synchronization channel according to slot synchronization acquired by the slot synchronization search unit 210, A frame synchronization and code group search unit 220 for obtaining a frame synchronization and a code group, timing synchronization with the frame synchronization acquired by the frame synchronization and code group search unit 220, and a spreading code corresponding to the code group And a spreading code corresponding to a cell spreading code obtained by the cell spreading code search unit 230 to receive a common pilot channel, And a transmission diversity search unit 240 for estimating a phase and detecting a modulated signal in the primary synchronization channel and the secondary synchronization channel to obtain transmission diversity. At this time, the cell search unit 200 receives a signal from the filtering unit 100 and searches for a cell, and transmits the result to the central control unit 30 and the fingering unit 400.

상기 각 구성요소를 좀 더 상세히 살펴보면 다음과 같다.Each of the above components will be described in more detail as follows.

상기 슬롯 동기 탐색부(210)는, 상기 필터링부(100)로부터 입력되는 신호를 이용하여 해당 샘플링 타이밍에서 획득되는 신호를 이용하여 주 동기 채널의 신호에 정합된 신호와 적분을 수행하는 디지털 정합 필터링부(211), 상기 디지털 정합 필터링부(211)에서 출력되는 동위상 신호와 직교 위상 신호를 입력받아 제곱과 덧셈을 통해 신호의 에너지를 계산하는 에너지 연산부(212), 상기 에너지 연산부(212)에서 입력되는 에너지 신호를 저장하고, 동일한 시점의 값들과 평균을 취하는 에너지 평균 처리부(213), 상기 에너지 평균 처리부(213)에 저장된 평균 에너지 신호를 입력받아 한 슬롯 뒤에 입력되는 신호와 동일한 타이밍에 상기 에너지 평균 처리부(213)로 입력시키는 시간 지연부(214), 및 상기 에너지 평균 처리부(213)에 저장된 평균 에너지 신호를 입력받아 최대값에 해당되는 타이밍을 슬롯의 시작 시점 및 샘플링 타이밍으로 설정하여 상기 프레임 동기 및 코드 그룹 탐색부(220)의 각 구성요소와 중앙 제어부(30)로 출력하는 슬롯 동기 결정부(215)를 구비한다.The slot synchronous search unit 210 performs a digital matched filtering (hereinafter, referred to as " digital-to-analog conversion ") for performing integration with a signal matched to a signal of a main synchronization channel using a signal obtained at a corresponding sampling timing using a signal input from the filtering unit 100. [ An energy calculator 212 receiving the in-phase signal and the quadrature-phase signal output from the digital matched filtering unit 211 and calculating the energy of the signal through squaring and addition, An energy averaging unit 213 for storing an energy signal to be input and taking an average of the values at the same point in time and averaging unit 220 for receiving the average energy signal stored in the energy averaging unit 213, A time delay unit 214 for inputting the average energy signal to the average processing unit 213, And a slot synchronization determination unit 215 for setting the timing corresponding to the largest value at the start time and the sampling timing of the slot and outputting each element of the frame synchronization and code group search unit 220 and the central control unit 30 .

상기 프레임 동기 및 코드 그룹 탐색부(220)는, 상기 디지털 정합 필터링부(211)로부터 16칩 동안 적분된 신호를 입력받아 코드 디매스킹(de-masking)을 수행한 후에 코드 주기에 해당되는 시각만큼 저장하는 부 동기 채널 상관부(221), 상기 부 동기 채널 상관부(221)에서 출력된 신호를 동시 처리를 위해 임시 저장하는 부 동기 채널 부상관 저장부(222), 상기 부 동기 채널 부상관 저장부(222)로부터 저장된 신호를 병렬로 입력받아 하다마드 변환을 수행하여 코드 주기에 해당되는 길이만큼 적분된 신호를 출력하는 고속 하다마드 변환부(223), 상기 디지털 정합 필터링부(211)로부터의 적분된 신호를 기준 채널 위상 신호로 설정하여, 상기 고속 하다마드 변환부(223)로부터 입력되는 복소 적분값의 채널 위상을보상하는 채널 위상 보상부(224), 상기 채널 위상 보상부(224)에서 채널 보상된 신호를 입력받아 부 동기 채널에 해당되는 모든 코드들의 인덱스에 해당되는 채널 보상된 신호를 누적시키는 그룹 코드 누적부(225), 및 상기 그룹 코드 누적부(225)에 저장된 누적 신호들 중에서 최대의 값을 갖는 신호에 해당되는 코드 그룹과 이에 해당되는 코드 옵셋을 이용하여 코드 그룹과 프레임 동기를 결정하여 상기 셀 확산 코드 탐색부(230)와 중앙 제어부(30)와 핑거부(400)로 출력하는 프레임 동기 및 코드 그룹 결정부(226)를 구비한다. 이때, 상기 프레임 동기 및 코드 그룹 탐색부(220)의 각 구성요소(221 내지 226)는 상기 슬롯 동기 탐색부(210)의 슬롯 동기 결정부(215)에서 결정된 타이밍을 이용하여 프레임 동기를 탐색한다.The frame synchronization and code group search unit 220 receives a signal integrated for 16 chips from the digital matched filtering unit 211 and performs code de-masking on the signal, A sub-synchronous channel unit correlation storage unit 222 for temporarily storing signals output from the sub-synchronous channel correlation unit 221 for simultaneous processing, a sub-synchronous channel unit correlation storing unit 222 for storing the sub- A fast Hadamard transforming unit 223 for receiving the stored signals from the storage unit 222 in parallel and performing Hadamard transform and outputting an integrated signal corresponding to the length of the code period, A channel phase compensator 224 for setting the integrated signal of the complex multiplier 223 as a reference channel phase signal and compensating for the channel phase of the complex integral value input from the fast Hadamard transformer 223, A group code accumulation unit 225 for accumulating the channel compensated signal corresponding to the index of all the codes corresponding to the sub-synchronization channel, A code group and a frame offset corresponding to a code group corresponding to a signal having a maximum value among the code groups and a code offset corresponding to the code group are used to determine a code group and a frame synchronization, and the cell spreading code search unit 230, the central control unit 30, And a frame synchronization and code group determination unit 226 for outputting the frame synchronization and code group. At this time, the respective components 221 to 226 of the frame synchronization and code group search unit 220 search for frame synchronization using the timing determined by the slot synchronization determination unit 215 of the slot synchronization search unit 210 .

상기 셀 확산 코드 탐색부(230)는, 상기 프레임 동기 및 코드 그룹 탐색부(220)에서 결정된 코드 그룹에 대한 정보를 입력받아 확산 코드들을 발생시키는 셀 코드 발생부(231), 상기 필터링부(100)로부터 출력되는 오버 샘플링된 신호들 중에서 상기 슬롯 동기 탐색부(210)에서 획득한 샘플링 타이밍(상기 중앙 제어부(30)를 통하여 제어받음)에 의해 칩당 한번의 샘플링을 한 신호와 상기 셀 코드 발생부(231)에서 발생되는 확산 코드를 상관시켜 적분하는 셀 코드 상관부(232), 상기 셀 코드 상관부(232)로부터 출력되는 동위상 및 직교 위상 신호를 이용하여 상기 셀 코드 발생부(231)에서 발생된 확산 코드에 해당되는 평균 에너지를 계산하는 확산 코드 에너지 계산부(233), 및 상기 확산 코드 에너지 계산부(212)에서 출력되는 셀 코드에 해당되는 에너지 중에서 최대의 값에 해당되는 셀 코드를 선택하여, 셀 확산 코드를 결정하여 상기 중앙 제어부(30)와 상기 전송 다이버시티 탐색부(240)의 전송 다이버시티 검출부(246)와 핑거부(400)로 출력하는 셀 확산 코드 결정부(234)를 구비한다. 여기서, 상기 셀 코드 상관부(232)는 공통 파일럿 채널에 사용된 전송 다이버시티 안테나 패턴의 한주기인 512 칩의 배수로 적분을 수행하고, 기본 안테나에 적용되는 파일럿 패턴을 이용하여 적분을 수행한다.The cell spreading code search unit 230 includes a cell code generation unit 231 for receiving information on a code group determined by the frame synchronization and code group search unit 220 and generating spreading codes, A signal obtained by performing sampling once per chip by the sampling timing (controlled through the central control unit 30) obtained by the slot synchronization searching unit 210 from the oversampled signals output from the cell code generating unit 210, A cell code correlating unit 232 for correlating and integrating spreading codes generated in the cell code correlating unit 231, and an in-phase and quadrature-phase signal output from the cell code correlating unit 232, A spreading code energy calculation unit 233 for calculating an average energy corresponding to the generated spreading code, And outputs the cell spreading code to the transmission diversity detection unit 246 of the central control unit 30 and the transmission diversity detection unit 246 and the fingering unit 400 And a spreading code determining unit 234. Here, the cell-code correlating unit 232 performs integration with a multiple of 512 chips, which is one period of the transmit diversity antenna pattern used in the common pilot channel, and performs integration using a pilot pattern applied to the basic antenna.

상기 전송 다이버시티 탐색부(240)는, 상기 셀 확산 코드 탐색부(230)에서 결정된 확산 코드에 해당되는 코드를 발생시키는 확산 코드 발생부(241), 상기 필터링부(100)로부터 출력되는 오버 샘플링된 신호들 중에서 상기 슬롯 동기 탐색부(210)에서 획득한 샘플링 타이밍(상기 중앙 제어부를 통하여 제어받음)에 의해 칩당 한번의 샘플링을 한 신호를 이용하여 상기 확산 코드 발생부(241)에서 발생되는 확산 코드를 상관시켜 적분하고, 주 동기 채널 및 부 동기 채널에 해당되는 코드와 상관시켜 적분하는 공통 파일럿 채널 상관부(242), 상기 공통 파일럿 채널 상관부(242)에서 출력되는 상관값을 이용하여 각 채널의 크기 및 위상 정보를 추정하는 채널 위상 추정부(243), 상기 디지털 정합 필터링부(211) 및 부 동기 채널 상관부(221)에서 출력되는 동기 채널의 상관값들을 이용(상기 중앙 제어부를 통하여 제어받음)하거나 또는 상기 필터링부(100)로부터 출력되는 오버 샘플링된 신호들 중에서 상기 슬롯 동기 탐색부(210)에서 획득한 샘플링 타이밍(상기 중앙 제어부를 통하여 제어받음)에 의해 칩당 한번의 샘플링을 한 신호를 이용하여 동기 채널에 대한 상관값을 별도로 계산하는 동기 채널 상관부(244), 상기 채널 위상 추정부(243)에서 추정된 채널 위상 신호를 이용하여, 상기 동기 채널 상관부(244)로부터 출력되는 주 동기 채널 및 부 동기 채널의 상관값에서 채널 위상을 보상하는 동기 채널 위상 보상부(245), 및 상기 동기 채널 위상 보상부(245)에서 채널 위상이 보상된 주 동기 채널 및 부 동기 채널의 상관값을 이용하여 전송 다이버시티 여부를 결정하는 전송 다이버시티 검출부(246)를 구비한다.The transmission diversity searching unit 240 includes a spreading code generating unit 241 for generating a code corresponding to a spreading code determined by the cell spreading code searching unit 230, Generated by the spreading code generation unit 241 using a signal obtained by sampling one chip per chip by the sampling timing (controlled through the central control unit) A common pilot channel correlation unit 242 for integrating and integrating codes and integrating them in correlation with codes corresponding to the main synchronization channel and the sub synchronization channel, A channel phase estimator 243 for estimating channel size and phase information, a correlation value calculator 242 for calculating a correlation value of a synchronization channel output from the digital matched filter 211 and the sub- (Controlled through the central control unit) or the sampling timing (controlled through the central control unit) acquired by the slot synchronization searching unit 210 from among the oversampled signals output from the filtering unit 100, A synchronization channel correlation unit 244 for separately calculating a correlation value for a synchronization channel using a signal obtained by sampling once per chip by the channel phase estimator 243, A synchronous channel phase compensator 245 for compensating a channel phase at a correlation value between a main sync channel and a sub-sync channel output from the channel correlator 244, And a transmission diversity detection unit 246 for determining transmission diversity using the correlation values of the primary synchronization channel and the secondary synchronization channel.

여기서, 상기 공통 파일럿 채널 상관부(242)는 공통 파일럿 채널에 사용된 전송 다이버시티 안테나 패턴의 한주기인 512 칩의 배수로 적분을 수행하고, 상기 동기 채널 상관부(244)에서는 동기 채널의 한주기인 256 칩씩 적분을 수행한다. 그리고, 상기 동기 채널 위상 보상부(245)는 초기에 전송 다이버시티 적용 여부를 검출할 경우에는 프레임 시작 시점부터 홀수번째 슬롯의 동기 채널에 해당되는 상관값을 이용하여 채널 보상을 수행하고, 전송 다이버시티 검출 검증시에는 모든 슬롯의 상관값에 대해 채널 보상을 수행한다. 그리고, 상기 전송 다이버시티 검출부(246)는 초기의 전송 다이버시티 검출시에는 단일 또는 복수 개의 홀수번째 슬롯의 채널 위상이 보상된 신호를 이용하여 전송 다이버시티를 검출하고, 전송 다이버시티 검출 검증시에는 단일 또는 복수 개의 모든 슬롯의 채널 위상 보상된 신호를 이용하여 전송 다이버시티 검출을 검증한다.Herein, the common pilot channel correlation unit 242 performs integration with a multiple of 512 chips, which is one period of the transmit diversity antenna pattern used in the common pilot channel, and the synchronization channel correlation unit 244 performs 256 Chip integration. The synchronization channel phase compensator 245 performs channel compensation using a correlation value corresponding to a synchronization channel of an odd-numbered slot from the start of a frame when the transmission diversity application is initially detected, At the time of city detection verification, channel compensation is performed on correlation values of all slots. During the initial transmission diversity detection, the transmission diversity detector 246 detects a transmission diversity using a signal with a channel phase compensated for one or a plurality of odd-numbered slots, and at the time of transmission diversity detection verification, And verify the transmit diversity detection using the channel phase compensated signal of all or one or all of the slots.

도 3 은 도 2 에 도시된 본 발명에 따른 디지털 정합 필터링부(211)의 일실시예 구성도이고, 도 4 는 도 3 에 도시된 본 발명에 따른 부 동기 채널 상관 계산부(211-4)의 일실시예 상세 회로도이다.FIG. 3 is a block diagram of an embodiment of the digital matched filtering unit 211 according to the present invention shown in FIG. 2. FIG. 4 is a block diagram of a sub-synchronous channel correlation calculation unit 211-4 according to the present invention, Fig.

상기 디지털 정합 필터링부(211)는, 상기 필터링부(100)로부터 입력되는 칩당 복수개로 샘플링된 동위상 채널 신호와 직교 위상 채널 신호를 입력받아 칩당정합 필터링의 해상도에 해당되는 샘플의 수만큼 샘플링하는 데시메이터(decimator)(211-1), 상기 데시메이터(211-1)에서 샘플링된 동위상 및 직교 위상 채널 신호를 입력받아 하나의 신호를 출력하는 멀티플렉서(211-2), 상기 데시메이터(211-1)에서 샘플링된 신호를 입력받아 저장하는 메모리부(211-3), 및 상기 멀티플렉서(211-2)와 상기 메모리부(211-3)로부터 출력되는 신호를 이용하여 정합 필터링을 위한 상관 연산을 수행하여 상관값을 상기 메모리부(211-3)와 상기 에너지 연산부(212)와 채널 위상 보상부(224)와 부 동기 채널 상관부(221)로 출력하는 부 동기 채널 상관 계산부(211-4)를 구비한다.The digital matched filtering unit 211 receives a plurality of sampled in-phase channel signals and a quadrature-phase channel signal input from the filtering unit 100 and samples the sampled signals according to the resolution of the matched filtering per chip A multiplexer 211-2 for receiving the in-phase and quadrature-phase channel signals sampled by the decimator 211-1 and outputting one signal, a demultiplexer 211-2 for receiving the in- -1) and a signal output from the multiplexer 211-2 and a signal output from the memory 211-3. The memory 211-3 stores the signal sampled by the correlation calculator 211-1 and the memory 211-3, And outputs a correlation value to the memory unit 211-3, the energy calculator 212, the channel phase compensator 224 and the sub-synchronous channel correlator 221. The sub- 4).

상기 메모리부(211-3)는, 제1 시간 지연의 크기를 가지며 상기 데시메이터(211-1)로부터 입력되는 신호를 저장하고, 저장된지 가장 오래된 값을 출력하는 제1 메모리부(211-3A), 제2 시간 지연의 크기를 가지며 이전 메모리부로부터 출력되어 제1 부상관 계산부(211-4A)에서 계산된 값을 저장하고, 저장된지 가장 오래된 값을 출력하는 제2 메모리부(211-3B), 제3 시간 지연의 크기를 가지며 이전 메모리부들로부터 출력되어 제2 부상관 계산부(211-4B)에서 계산된 값을 저장하고, 저장된지 가장 오래된 값을 출력하는 제3 메모리부(211-3C), 제4 시간 지연의 크기를 가지며 이전 메모리부들로부터 출력되어 제3 부상관 계산부(211-4C)에서 계산된 값을 저장하고, 저장된지 가장 오래된 값을 출력하는 제4 메모리부(211-3D), 제5 시간 지연의 크기를 가지며 이전 메모리부들로부터 출력되어 제4 부상관 계산부(211-4D)에서 계산된 값을 저장하고, 저장된지 가장 오래된 값을 출력하는 제5 메모리부(211-3E), 제6 시간 지연의 크기를 가지며 이전 메모리부들로부터 출력되어 제5 부상관 계산부(211-4E)에서 계산된 값을 저장하고, 저장된지 가장 오래된 값을 출력하는 제6 메모리부(211-3F), 제7 시간 지연의 크기를 가지며 이전 메모리부들로부터 출력되어 제6 부상관 계산부(211-4F)에서 계산된 값을 저장하고, 저장된지 가장 오래된 값을 출력하는 제7 메모리부(211-3G), 제8 시간 지연의 크기를 가지며 이전 메모리부들로부터 출력되어 제7 부상관 계산부(211-4G)에서 계산된 값을 저장하고, 저장된지 가장 오래된 값을 출력하는 제8 메모리부(211-3H), 및 상기 복수 개의 메모리부(211-3A 내지 211-3H)에 저장된 신호중에서 출력할 신호에 해당되는 메모리를 선택하고, 상기 부 동기 채널 상관 계산부(211-4)에서 계산된 값을 저장할 메모리를 선택하며, 상기 멀티플렉서(211-2)로 선택신호를 출력하는 메모리 선택부(211-3I)를 구비한다. 여기에서, 주 동기 채널의 주기(256 칩)에 해당되는 크기를 가지고, 주 동기 채널의 발생 규칙에서 사용된 반복 회수(본 실시예에서는 8)만큼 구분되며, 구분된 메모리의 크기는 주 동기 채널의 발생 규칙에서 사용된 시간 지연 계수의 역순으로 이루어진다.(본 실시예에서는 주 동기 채널의 발생 규칙에서 사용된 시간 지연 계수가 128, 64, 16, 32, 8, 1, 4, 2이므로, 상기 메모리부(211-3)에서 8개로 구분된 각 메모리의 크기는 2, 4, 1, 8, 32, 16, 64, 128이다.)The memory unit 211-3 includes a first memory unit 211-3A having a size of a first time delay and storing a signal input from the decimator 211-1 and outputting an oldest stored value, A second memory unit 211-2 having a size of a second time delay and being output from the previous memory unit and storing the value calculated by the first sub-correlation calculation unit 211-4A and outputting the oldest stored value, 3B), a third memory unit 211 having a size of a third time delay, which is output from previous memory units, stores the values calculated by the second sub-correlation calculation unit 211-4B, and outputs the oldest stored values A fourth memory unit having a size of a fourth time delay and storing a value calculated by the third sub-correlation calculation unit 211-4C and outputted from the previous memory units and outputting the oldest stored value, 211-3D), has a magnitude of the fifth time delay, A fifth memory unit 211-3E for storing the value calculated by the fourth sub-correlation calculation unit 211-4D and outputting the oldest stored value, a second memory unit 211-2 having a size of a sixth time delay, A sixth memory 211-3F for storing a value calculated by the fifth sub-correlation calculator 211-4E and outputting the oldest value stored in the fifth sub-correlation calculator 211-4E, A seventh memory unit 211-3G for outputting the oldest value stored in the sixth partial correlation calculator 211-4F and outputting the calculated value from the sixth partial correlation calculator 211-4F, An eighth memory unit 211-3H that is output from the memory units and stores the calculated value in the seventh sub-correlation calculator 211-4G and outputs the oldest stored value, and a plurality of memory units 211 -3A to 211-3H), a memory corresponding to a signal to be output is referred to as a line And selecting a memory to store the calculated value in the sub-synchronous channel correlation calculation section (211-4) and provided with a memory selector (211-3I) for outputting a selection signal to the multiplexer 211-2. Here, a size corresponding to the period (256 chips) of the main synchronization channel is divided by the number of repetitions (8 in this embodiment) used in the generation rule of the main synchronization channel, (In this embodiment, since the time delay coefficients used in the generation rule of the main synchronization channel are 128, 64, 16, 32, 8, 1, 4, and 2 in the generation rule of the main synchronization channel, The size of each memory divided into eight in the memory unit 211-3 is 2, 4, 1, 8, 32, 16, 64, 128.)

상기 부 동기 채널 상관 계산부(211-4)는, 주 동기 채널의 발생 규칙에서 사용된 반복 회수(본 실시예에서는 8)에 해당되는 부상관 계산부가 있으며, 주 동기 채널에 사용되는 코드를 발생시킬 때 사용된 웨이트(Weight) 값을 저장하기 위한 웨이트 저장 레지스터(211-4I), 상기 멀티플렉서(211-2)에서 선택된 신호와 제1 웨이트(Weight)값을 곱한 값을 상기 제1 메모리부(211-3A)에서 출력되는 신호와 더하여 상기 제2 메모리부(211-3B)로 출력하고, 상기 제1 메모리부(211-3A)에서 출력되는 신호에서 상기 멀티플렉서(211-2)의 선택 신호와 제1 웨이트를 곱한 값을 뺀 값을 출력하는 제1 부상관 계산부(211-4A), 상기 제1 부상관 계산부(211-4A)로부터 출력되는 신호를 입력받아 제2 웨이트을 곱한 값과 상기 제2 메모리부(211-3B)에서 출력되는 신호를 더한 값을 상기 제3 메모리부(211-3C)로 출력하는 제2 부상관 계산부(211-4B), 상기 제2 부상관 계산부(211-4B)에서 상기 제3 메모리부(211-3C)로 출력되는 신호와 제3 웨이트를 곱한 값과 상기 제3 메모리부(211-3C)에서 출력되는 신호를 더하여 제4 메모리부(211-3D)로 출력하고, 상기 제3 메모리부(211-3C)에서 출력되는 신호에서 상기 제2 부상관 계산부(211-4B)에서 상기 제3 메모리부(211-3C)로 출력되는 신호와 제3 웨이트를 곱한 값을 뺀 값을 출력하는 제3 부상관 계산부(211-4C), 상기 제3 부상관 계산부(211-4C)에서 출력되는 신호를 입력받아 제4 웨이트를 곱한 값과 상기 제4 메모리부(211-3D)에서 출력되는 신호를 더하여 상기 제5 메모리부(211-3E)로 출력하고, 상기 제4 메모리부(211-3D)에서 출력되는 신호에서 상기 제3 부상관 계산부(211-4C)에서 출력되는 신호를 입력받아 해당 웨이트값을 곱한 값을 뺀 신호를 상기 부 동기 채널 상관부(221-1)로 출력하는 제4 부상관 계산부(211-4D), 상기 제4 부상관 계산부(211-4D)에서 상기 제5 메모리부(211-3E)로 출력되는 신호와 제5 웨이트를 곱한 값과 상기 제5 메모리부(211-3E)에서 출력되는 신호를 더하여 제6 메모리부(211-3F)로 출력하고, 상기 제5 메모리부(211-3E)에서 출력되는 신호에서 상기 제4 부상관 계산부(211-4D)에서 상기 제5 메모리부(211-3E)로 출력되는 신호와 제5 웨이트를 곱한 값을 뺀 값을 출력하는 제5 부상관 계산부(211-4E), 상기 제5 부상관 계산부(211-4E)에서 출력되는 신호와 제6 웨이트를 곱한 값과 상기 제6 메모리부(211-3F)에서 출력되는 신호를 더하여 제7 메모리부(211-3G)로 출력하고, 상기 제6 메모리부(211-3F)에서 출력되는 신호에서 상기 제5 부상관 계산부(211-4E)에서 출력되는 신호와 제6 웨이트를 곱한 값을 뺀 값을 출력하는 제6 부상관 계산부(211-4F), 상기 제6 부상관 계산부(211-4F)에서 출력되는 신호와 제7 웨이트를 곱한 값과 상기 제7 메모리부(211-3G)에서 출력되는 신호를 더하여 제8 메모리부(211-3H)로 출력하고, 상기 제7 메모리부(211-3G)에서 출력되는 신호에서 상기 제6 부상관 계산부(211-4F)에서 출력되는 신호와 제7 웨이트를 곱한 값을 뺀 값을 출력하는 제7 부상관 계산부(211-4G), 및 상기 제7 부상관 계산부(211-4G)로부터 출력되는 신호를 입력받아 제8 웨이트를 곱한 값과 상기 제8 메모리부(211-3H)로부터 출력되는 신호를 더하여 상기 에너지 연산부(212)와 상기 채널 위상 보상부(224)로 출력하는 제8 부상관 계산부(211-4H)를 구비한다. 여기에서, 각 부상관 계산부에서 사용되는 웨이트 값들은 3GPP 표준 규격에서 설정하고 있는 값에 의해 결정되는데, 상기 메모리부(211-3)의 경우와 같이 정의된 웨이트 값을 역순으로 사용한다. 따라서, 제1 웨이트부터 시작하여 각 웨이트 값은 1,1,1,1,1,1,-1,1이다.The sub-synchronization channel correlation calculation section 211-4 has a sub-correlation calculation section corresponding to the number of repetitions (8 in this embodiment) used in the generation rule of the main synchronization channel, and generates a code used for the main synchronization channel A weight storage register 211-4I for storing a weight value used in the first memory unit 211-2 and a value obtained by multiplying a signal selected by the multiplexer 211-2 by a first weight value, 211-3A and outputs the selected signal to the second memory unit 211-3B and outputs the selection signal of the multiplexer 211-2 and the selection signal of the multiplexer 211-2 to the signal output from the first memory unit 211-3A, A first subcorrection calculation section 211-4A for outputting a value obtained by subtracting a value obtained by multiplying the first weight by a value obtained by multiplying a signal output from the first subcorrection calculation section 211-4A by a second weight, The third memory unit 211-3C adds a value obtained by adding the signal output from the second memory unit 211-3B, A second subcorrelation calculation section 211-4B for outputting a signal obtained by multiplying a signal output from the second subcorrelation calculation section 211-4B to the third memory section 211-3C by a third weight, And outputs the signal output from the third memory unit 211-3C to the fourth memory unit 211-3D and outputs the signal from the third memory unit 211-3C to the second sub- A third subcorrelation calculation unit 211-4C for outputting a value obtained by subtracting a value obtained by multiplying the signal output from the third memory unit 211-3C by the third weight in the unit 211-4B, The signal output from the correlation calculation unit 211-4C is multiplied by the fourth weight and the signal output from the fourth memory unit 211-3D is added to the fifth memory unit 211-3E, A signal obtained by subtracting the signal output from the third sub-correlation calculation unit 211-4C from the signal output from the fourth memory unit 211-3D by the weight value, A fourth sub-correlation calculation unit 211-4D for outputting the result to the fifth synchronization unit correlation unit 221-1, a fourth sub-correlation calculation unit 211-4D for outputting the fourth sub-correlation calculation result to the fifth memory unit 211-3E The fifth memory unit 211-3E outputs the signal obtained by multiplying the output signal by the fifth weight and the signal output from the fifth memory unit 211-3E to the sixth memory unit 211-3F. And outputs a value obtained by subtracting the signal output from the fourth sub-correlation calculation unit 211-4D from the signal output from the fifth memory unit 211-3E by the fifth weight, And a signal output from the sixth memory 211-3F is added to a value obtained by multiplying a signal output from the fifth sub-correlation calculator 211-4E by a sixth weight, (211-3G), and subtracts a value obtained by multiplying the signal output from the fifth sub-correlation calculation unit (211-4E) by the sixth weight from the signal output from the sixth memory unit (211-3F) Output value A sixth partial correlation calculation unit 211-4F for calculating a sixth partial correlation value by multiplying a signal output from the sixth sub-correlation calculation unit 211-4F by a seventh weight, Signal to the eighth memory unit 211-3H and outputs the signal output from the sixth sub-correlation calculation unit 211-4F and the signal output from the seventh memory unit 211-3G to the eighth memory unit 211-3H, A seventh sub-correlation calculation unit 211-4G for outputting a value obtained by subtracting the value obtained by multiplying the weight by a weight, and a seventh sub-correlation calculation unit 211-4G for multiplying a value obtained by multiplying the signal output from the seventh sub- And an eighth sub-correlation calculator 211-4H for adding the signal output from the eighth memory 211-3H to the energy calculator 212 and the channel phase compensator 224. Here, the weight values used in each sub-correlation calculation unit are determined by the values set in the 3GPP standard, and the weight values defined as in the case of the memory unit 211-3 are used in the reverse order. Thus, starting from the first weight, each weight value is 1,1,1,1,1,1,1,1,1.

도 5 는 도 2 에 도시된 본 발명에 따른 프레임 동기 및 코드 그룹 탐색부(220)의 일실시예 상세 구성도이다.FIG. 5 is a detailed configuration diagram of an embodiment of a frame synchronization and code group search unit 220 according to the present invention shown in FIG.

상기 부 동기 채널 상관부(221)는, 상기 디지털 정합 필터링부(211)의 제4부상관 계산부(211-4D)에서 출력되는 16 칩 적분된 신호를 래치시키는 부 동기 채널 상관 레지스터(221-1), 부 동기 채널에 매스킹된 신호를 디매스킹시키기 위한 코드를 발생시키는 매스크 코드 발생부(221-2), 및 상기 부 동기 채널 상관 레지스터(221-1)에 저장된 값과 상기 매스크 코드 발생부(221-2)에서 발생되는 코드를 곱하여 상기 부동기 채널 부상관 저장부(222)로 출력하는 디매스킹부(221-3)를 구비한다. 상기 매스크 코드 발생부(221-2)는 의사잡음(PN : Pseudo Noise)부호 발생기로 구성된다.The sub-synchronous channel correlation unit 221 includes a sub-synchronous channel correlation register 221-L for latching the 16-chip integrated signal output from the fourth sub-correlation calculation unit 211-4D of the digital matched filtering unit 211, A mask code generator 221-2 for generating a code for demultiplexing a signal masked on the sub-sync channel, and a mask code generator 221-2 for generating a code for demultiplexing a value stored in the sub-sync channel correlation register 221-1, And a demuxing unit 221-3 for multiplying the code generated in the generating unit 221-2 and outputting the resultant code to the sub-synchronous channel unit correlation storage unit 222. [ The mask code generator 221-2 is composed of a pseudo noise (PN) code generator.

상기 채널 위상 보상부(224)는, 상기 디지털 정합 필터링부(211)의 제8 부상관 계산부(211-4H)에서 출력되는 주 동기 채널의 256 칩 적분된 신호를 래치시키는 주 동기 채널 상관 레지스터(224-1), 상기 고속 하다마드 변환부(223)에서 출력되는 부 동기 채널의 256 칩 적분된 상관값을 저장하여 동위상 채널 신호와 직교 위상 채널 신호를 동시에 출력하는 부 동기 채널 멀티플렉서(224-2), 및 상기 주 동기 채널 상관 레지스터(224-1)의 출력 신호와 상기 부 동기 채널 멀티플렉서(224-2)의 출력 신호의 복소 곱셈을 통해 채널 보상을 수행하는 채널 보상 복수 연산부(224-3)를 구비한다.The channel phase compensation unit 224 includes a main synchronization channel correlation register for latching a 256 chip integrated signal of the main synchronization channel outputted from the eighth sub correlation calculation unit 211-4H of the digital matched filtering unit 211, A sub-synchronization channel multiplexer 224 for storing the 256-chip integrated value of the sub-synchronization channel output from the fast Hadamard transformer 223 and outputting the in-phase channel signal and the quadrature- And a channel compensation multiple operation unit 224-N that performs channel compensation through a complex multiplication of an output signal of the main synchronization channel correlation register 224-1 and an output signal of the sub-synchronization channel multiplexer 224-2. 3).

상기 그룹 코드 누적부(224)는, 상기 채널 위상 보상부(224)에서 출력되는 동위상 채널 신호 및 직교 위상 채널 신호를 입력받아 코드 그룹 탐색을 위해 저장하는 리드-솔로몬 디코딩 버퍼부(225-1), 모든 그룹 코드에 대한 정보를 저장하고 있는 그룹 코드 저장부(225-2), 상기 그룹 코드 저장부(225-2)에서 그룹 코드의 주기적 천이를 통해 상기 리드-솔로몬 디코딩 버퍼부(225-1)의 해당 어드레스를 발생시키는 그룹 코드 어드레스 발생부(225-3), 상기 그룹 코드 어드레스 발생부(225-3)에서 발생된 어드레스에 해당되는 저장값을 상기 리스-솔로몬 디코딩 버퍼부(225-1)로부터 읽어 해당되는 코드 그룹 및 주기적 천이 횟수에 따른 상관값을 계산하는 누적 레지스터(225-4), 및 상기 누적 레지스터(225-4)에서 계산된 상관값을 이용하여 에너지를 계산하고, 기 설정된 에너지 최대값과 비교하여 최대값을 갱신하는 최대값 갱신부(225-5)를 구비한다. 본 실시예에 따르면, 상기 리스-솔로몬 디코딩 버퍼부(225-1)는 최대 동위상 및 직교 위상 채널당 240개의 크기를 갖는다.The group code accumulation unit 224 includes a Reed-Solomon decoding buffer unit 225-1 for receiving the in-phase channel signal and the quadrature-phase channel signal output from the channel phase compensator 224, A group code storage unit 225-2 for storing information on all group codes and a group code storage unit 225-2 for storing the group code stored in the read- A group code address generating unit 225-3 for generating a corresponding address of the group code address generating unit 225-3 and a group code address generating unit 225-3 for generating a corresponding value of the address generated by the group code address generating unit 225-3, 1), calculates an energy using the correlation value calculated in the accumulation register 225-4, accumulates the accumulated value in the accumulation register 225-4, calculates the correlation value according to the code group and the periodic transition count, Set energy And a maximum value updating unit 225-5 for updating the maximum value by comparing with the maximum value. According to the present embodiment, the LeS-Solomon decoding buffer unit 225-1 has 240 sizes per maximum in-phase and quadrature-phase channel.

다음으로, 발명에 따른 셀 탐색 장치의 동작을 상세히 살펴보면 다음과 같다.Next, the operation of the cell search apparatus according to the present invention will be described in detail.

먼저, 주 동기 채널에 사용되는 코드와 부 동기 채널에 사용되는 코드에 대하여 설명하기로 한다. 주 동기 채널에 사용되는 코드는 일반화된 계층적 골레이 시퀀스(Generalized Hierarchical Golay sequence)라 불리우는 코드로서, 다음의 (수학식 1)에서의 y=a(k)와 같이 발생된다.First, the code used for the primary synchronization channel and the code used for the secondary synchronization channel will be described. The code used in the main synchronization channel is a code called Generalized Hierarchical Golay sequence, which is generated as y = a (k) in the following equation (1).

,…,N(j)., ... , N (j) .

상기 (수학식 1)에서 j = 0이면, N(0)= 8이다. 또한 상기 (수학식 1)에서 사용되는 파라미터인D (j) n 은 [D1 0,D2 0,D3 0,D4 0,D5 0,D6 0,D7 0,D8 0] = [128, 64, 16, 32, 8, 1, 4, 2]이며, 웨이트 값인 [W1 0,W2 0,W3 0,W4 0,W5 0,W6 0,W7 0,W8 0] = [1,-1,1,1,1,1,1,1]이다. 또한, 반복 수행중 4번째와 6번째에서는 bn(k)로 an(k)의 값을 이용한다.In the above equation (1), when j = 0, N (0) = 8. In addition, the D (j) the parameters used in the above (Equation 1) n is [D 1 0, D 2 0 , D 3 0, D 4 0, D 5 0, D 6 0, D 7 0, D 8 0 ] = [128, 64, 16, 32, 8, 1, 4, 2] and the weight values [W 1 0 , W 2 0 , W 3 0 , W 4 0 , W 5 0 , W 6 0 , W 7 0 , W 8 0 ] = [1, -1,1,1,1,1,1,1]. In addition, the value of a n (k) is used as b n (k) in the 4th and 6th times of the iterative process.

상기 (수학식 1)과 같이 발생된 주 동기 채널에 사용되는 코드는 다음의 (수학식 2)와 같이 계층적 시퀀스의 형태로 표현할 수 있다.The code used for the main synchronization channel generated as in Equation (1) can be expressed in the form of a hierarchical sequence as in Equation (2) below.

상기 (수학식 2)에서a시퀀스는 <0, 0, 0, 0, 0, 0, 1, 1, 0, 1, 0, 1, 0, 1, 1, 0>이다.In the above-mentioned (equation 2) a sequence of <0, 0, 0, 0, 0, 0, 1, 1, 0, 1, 0, 1, 0, 1, 1, 0> is.

한편, 부 동기 채널에 사용되는 16개의 코드는 하나의 기준 코드를 이용하여 하다마드 변환을 통해 발생시키는데, 이를 수학식으로 표현하면 다음의 (수학식 3)과 같다.On the other hand, the 16 codes used for the sub-synchronization channel are generated by Hadamard transformation using one reference code, which can be expressed by the following equation (3).

Csch,n= hn(0)+z(0), hn(1)+z(1), hn(2)+z(2),…,hn(255)+z(255)>, C sch, n = h n ( 0) + z (0), h n (1) + z (1), h n (2) + z (2), ... , h n (255) + z (255)>,

상기 (수학식 3)에서h n (i)시퀀스는 다음의 (수학식 4)에 표현된 256 길이의 하다마드 시퀀스 중에서 0번부터 16의 배수의 번호에 해당되는 하다마드 시퀀스이며,z(i)는 상기 (수학식 2)에 나타난a시퀀스와 직교성을 유지하는 b 시퀀스와 길이가 16인 m-시퀀스의 곱셈에 의해 다음의 (수학식 5)와 같이 만들어진 시퀀스이다.Wherein a h n (i) sequence is applicable to the following it is of 256 length expressed in (Equation 4) Hadamard code of a multiple of 16 from 0 in the sequence Hadamard sequence in (Equation 3), z (i ) Is a sequence generated by the following formula (5) by multiplying the b sequence maintaining the orthogonality with the a sequence shown in the formula (2) and the m-sequence having the length of 16.

상기와 같은 수학식에 의해서 발생되는 주 동기 채널에 사용되는 하나의 코드와 부 동기 채널에 사용되는 16개의 코드는 부 동기 채널의 기준 코드가 부 동기 채널에 사용되는 코드와 직교성을 유지하고, 상기 기준 코드가 나머지 15개의 부 동기 채널에 사용되는 코드와 직교성을 유지하므로, 동기 채널에 사용되는 17개의 모든 코드들간에는 직교성을 유지하는 특성을 가지고 있다.One code used for the primary synchronization channel and 16 codes used for the secondary synchronization channel generated by the above equations maintain orthogonality with the code used for the secondary synchronization channel in the reference code of the secondary synchronization channel, Since the reference code maintains orthogonality with the codes used for the remaining fifteen sub-synchronization channels, orthogonality is maintained between all the 17 codes used for the synchronization channel.

상기한 코드 그룹에는 부 동기 채널에 사용될 수 있는 16개의 코드들 중에서 15개를 선택하여 만든 시퀀스가 할당되는데, 이 시퀀스는 자기 상관성 및 타 신호와의 상관성이 작음과 동시에, 어떤 하나의 시퀀스를 선택해서 이 시퀀스를 사이클릭 천이를 수행해도 모든 코드 그룹에 할당된 시퀀스들이 사이클릭 천이된 어떤 시퀀스와도 일치되지 않는 특성을 가지고 있다. 따라서, 이 시퀀스를 일명 콤마 프리 코드(comma free code)라 부른다. 각 셀은 상기와 같은 특성을 갖는 하나의 콤마 프리 코드가 할당되어, 매 슬롯마다에 해당되는 부 동기 채널에 사용되는 코드를 전송한다. 물론, 상기한 바와 같이 주 동기 채널과 부 동기 채널은 동시에 전송되며, 하나의 슬롯 구간(2560 칩)중 슬롯 시작 시점에서 256 칩 동안 전송되고 나머지 2304 칩 동안은 전송되지 않는다.In the above code group, a sequence created by selecting 15 codes out of 16 codes that can be used for the sub-synchronization channel is allocated. This sequence has a small correlation with the autocorrelation and other signals, Therefore, even if cyclic shift is performed on this sequence, the sequences assigned to all the code groups have characteristics that they do not match any cyclic sequence. Therefore, this sequence is called a comma free code. Each cell is allocated a single comma free code having the above characteristics, and transmits a code used for a sub-synchronization channel corresponding to each slot. Of course, as described above, the main sync channel and the sub-sync channel are simultaneously transmitted, and during one slot period (2560 chips), 256 chips are transmitted at the start of the slot and are not transmitted during the remaining 2304 chips.

한편, 주 동기 채널과 부 동기 채널에는 "1" 또는 "-1"의 값이 곱해져서 전송되는데, 이는 전송 다이버시티가 적용되고 있는지 없는지를 알려주는 정보로서, 실제로 가장 먼저 수신하게 될 공통 제어 물리 채널의 데이터를 수신하기 위해서는 이 값을 알아야 하므로, 전송 다이버시티 여부의 탐색은 셀 탐색과 더불어 수행해야 한다. 물론, 이러한 전송 다이버시티 기능은 사업자에 따라 선택적으로 사용하거나 사용하지 않을 수 있는 부가적인 요소이다.On the other hand, the primary synchronization channel and the secondary synchronization channel are multiplied by a value of "1" or "-1" and transmitted. This information indicates whether or not the transmission diversity is applied. Since it is necessary to know this value in order to receive the data of the channel, the search for the transmission diversity should be performed together with the cell search. Of course, such a transmission diversity function is an additional element that can be selectively used or not used depending on the operator.

상기와 같이 구분된 코드 그룹은 64개가 있으며, 각 코드 그룹에는 8개의 셀이 포함된다. 하나의 코드 그룹에 속한 셀들은 셀마다 할당된 확산 코드에 의해서 구분된다. 상기 확산 코드는 셀에서 전송하는 공통 파일럿 채널 및 주 공통 제어 물리 채널을 확산시키는데 사용된다.There are 64 code groups divided as described above, and each code group includes 8 cells. Cells belonging to one code group are classified by spreading codes assigned to each cell. The spreading code is used to spread the common pilot channel and the primary common control physical channel transmitted in the cell.

상기한 바와 같은 동기 채널 및 공통 파일럿 채널을 이용하여, 우선 상기 셀 탐색부(200)에서는 주 동기 채널을 이용하여 슬롯 동기를 획득하고, 획득한 슬롯 동기에 맞추어 부 동기 채널을 수신하여 프레임 동기와 코드 그룹을 획득하며, 이어서 획득된 프레임 동기에 타이밍을 맞추고, 코드 그룹에 해당되는 확산 코드들을 이용하여 공통 파일럿 채널의 상관값을 통해 셀의 확산 코드를 탐색한 후에, 마지막으로 획득한 셀 확산 코드에 해당되는 확산 코드를 이용하여 공통 파일럿 채널을 수신하여 채널의 위상을 추정하고, 주 동기 채널과 부 동기 채널에 변조된 신호를 검출하여 전송 다이버시티 여부를 획득하는 동작을 수행한다.First, the cell search unit 200 acquires slot synchronization using the main synchronization channel using the above-described synchronization channel and common pilot channel, receives the sub-synchronization channel according to the acquired slot synchronization, Acquires the code group, then adjusts the timing of the acquired frame synchronization, searches the spreading code of the cell through the correlation value of the common pilot channel using the spreading codes corresponding to the code group, And estimates the phase of the channel, and detects a signal modulated in the primary synchronization channel and the secondary synchronization channel to acquire transmission diversity.

이하에서는 상기 동작을 더욱 상세히 설명하기로 한다.Hereinafter, the operation will be described in more detail.

먼저, 상기 필터링부(100)에서는 칩 속도의 4배 또는 8배 오버샘플링된 값들이 출력되므로, 상기 디지털 정합 필터링부(211)에서는 칩 당 하나의 샘플링을 통해 칩 속도로 변환된 신호와 주 동기 채널에 사용된 코드와의 적분값을 칩 마다 발생시킨다. 이때, 적분 구간은 주 동기 채널에 사용된 코드의 주기와 동일하다. 상기 디지털 정합 필터링부(211)에서는 상기와 같은 적분을 한 슬롯 동안 수행하는데, 한 슬롯동안 수행 후의 출력값은 모두 2560개가 존재하게 된다. 수신된 주 동기 채널과 정합 필터에 사용된 주 동기 채널의 코드의 옵셋이 "0"가 되는 경우에만큰 적분값이 출력되고, 나머지 타이밍에서는 상대적으로 작은 적분값들이 출력된다. 이는 상기 에너지 연산부(212)에서 적분값을 에너지로 변환해도 마찬가지로, 수신된 주 동기 채널과 정합 필터에 사용된 주 동기 채널의 코드의 옵셋이 "0"가 되는 경우에만 큰 에너지 값이 출력되고, 나머지 타이밍에서는 상대적으로 작은 에너지값들이 출력된다.First, in the filtering unit 100, four or eight times oversampled values of the chip rate are output. Thus, the digital matched filtering unit 211 performs a single sampling per chip, And generates an integration value for each chip from the code used for the channel. At this time, the integral period is the same as the period of the code used in the main synchronization channel. The digital matched filtering unit 211 performs the above-described integration for one slot, and there are 2560 output values after one slot. A large integral value is outputted only when the offset of the code of the main synchronization channel and the code of the main synchronization channel used for the matching filter becomes " 0 ", and relatively small integral values are outputted at the remaining timing. This is because a large energy value is output only when the offset of the code of the main synchronization channel used for the main synchronization channel and the received main synchronization channel becomes " 0 " And relatively small energy values are output at the remaining timing.

하지만, 이동통신 환경과 같이 페이딩(Fading) 효과가 나타나는 무선 채널 환경에서는 채널 상태에 따라 적분값들이 크게 영향을 받게 되므로, 다음 슬롯 동안에서도 상기한 방법과 마찬가지의 동작을 수행한다. 주 동기 채널은 슬롯마다 반복하게 되므로, 매 슬롯마다 동일한 과정을 반복하여 얻게 되는 적분값들은 시간 옵셋이 동일한 시점의 값들간에 평균을 얻어 저장한다. 따라서, 반복을 계속 수행해도 상기 에너지 평균 처리부(213)에 저장된 값은 모두 2560개이다. 이어서, 상기 슬롯 동기 결정부(215)에서는 에너지 평균 처리부(213)에 저장된 시간 옵셋에 따른 평균 에너지 값들 중에서 최대의 값을 가지는 시간 옵셋을 슬롯 동기로 설정한다.However, in a wireless channel environment in which a fading effect occurs as in a mobile communication environment, integration values are greatly influenced by a channel state, so that the same operation is performed during the next slot. Since the main synchronization channel is repeated for each slot, the integration values obtained by repeating the same process for each slot are averaged between values at the same time offset and stored. Therefore, even if the repetition is continued, the values stored in the energy averaging unit 213 are all 2560 values. Then, the slot synchronization determining unit 215 sets a time offset having the maximum value among the average energy values according to the time offset stored in the energy averaging unit 213 as slot synchronization.

실제, 주 동기 채널에 사용되는 코드의 발생 규칙을 이용하면, 256개의 버퍼와 256개의 곱셈 및 덧셈, 그리고 256번의 메모리 엑세스가 필요한 종래의 디지털 정합 필터와 같이 매우 복잡한 구조를 사용하지 않고, 256개의 버퍼와 16개의 곱셈 및 덧셈, 그리고 16번의 메모리 엑세스만으로 디지털 정합 필터를 구성할 수 있다. 이는 도 3 및 도 4 에 도시된 바와 같은 디지털 정합 필터링부(211)의 구조에서 간단히 확인할 수 있다. 도 3 및 도 4 에 도시된 디지털 정합 필터링부(211)는 현재 3GPP의 표준 규격으로 채택된 일반 계층적 골레이(GHG : Generalized HierarchicalGolay) 코드를 이용한 구조로서, 더욱 효율적인 구조를 위해 추려진 골레이 코드의 시간 대칭된 구조를 가지는 수신기를 이용하여 구성하였다.In practice, using the rules of code generation for the main synchronization channel, 256 complex multiplication and addition, and 256 conventional memory mathematical filters, which require 256 memory accesses, A digital matched filter can be constructed with a buffer, 16 multiplications and additions, and 16 memory accesses only. This can be easily confirmed by the structure of the digital matched filtering unit 211 as shown in FIG. 3 and FIG. The digital matched filtering unit 211 shown in FIG. 3 and FIG. 4 is a structure using a generalized hierarchical Golay (GHG) code adopted as a standard standard of the current 3GPP. For the more efficient structure, The time - symmetric structure of the code was constructed using a receiver.

상기와 같이 구성된 디지털 정합 필터링부(211)는 상기 프레임 동기 및 코드 그룹 탐색부(220)에서 부 동기 채널의 상관값을 계산하기 위한 상관기가 필요없이, 상기 부 동기 채널 상관부(221)에 부 동기 채널의 16 칩 적분된 신호를 래치시키는 부 동기 채널 상관 레지스터(221-1), 부 동기 채널에 매스킹된 신호를 디매스킹시키기 위한 코드를 발생시키는 매스크 코드 발생부(221-2), 및 상기 부 동기 채널 상관 레지스터(221-1)에 저장된 값과 상기 매스크 코드 발생부(221-2)에서 발생되는 코드를 곱하는 곱셈기 만으로 가능하다. 이는 주 동기 채널 및 부 동기 채널에 사용되는 코드들의 관계에서 비롯된 것으로, 상기 (수학식 3)에 나타난 관계식에 의해서 입증될 수 있다. 즉, 시간 대칭된 추려진 골레이 코드의 발생은 상기 (수학식 4)와 같이 표현되며, 골레이 코드의 시간 대칭된 구조를 가지는 수신기는 간단히 16칩 동안의 적분값을 계산하게 된다.The digital matched filtering unit 211 configured as described above may be configured such that the correlator for calculating the correlation value of the sub-sync channel in the frame sync and code group search unit 220 is unnecessary, A sub-sync channel correlation register 221-1 for latching the 16-chip integrated signal of the sync channel, a mask code generator 221-2 for generating a code for demultiplexing the signal masked on the sub-sync channel, And a multiplier for multiplying a value stored in the sub-sync channel correlation register 221-1 with a code generated in the mask code generator 221-2. This is derived from the relationship of the codes used in the main synchronization channel and the sub-synchronization channel, and can be proved by the relational expression shown in Equation (3). That is, the generation of the time-symmetric culled Golay code is expressed as Equation (4), and the receiver having the time symmetric structure of the Golay code simply calculates the integration value for 16 chips.

상기한 바와 같이 상기 슬롯 동기 탐색부(210)에서는 수신 신호의 슬롯 동기를 획득하고, 이 획득된 슬롯 동기의 타이밍을 상기 중앙 제어부(30)를 통하거나 직접 상기 프레임 동기 및 코드 그룹 탐색부(220)에 알려주게 된다. 이어서, 상기 부 동기 채널 상관부(221)에서는 상기 디지털 정합 필터링부(211)로부터 적분된 신호를 입력받아 코드 주기에 해당되는 시각만큼 저장하고 디매스킹을 수행하여 저장하고, 상기 고속 하다마드 변환부(223)에서는 상기 부 동기 채널 상관 저장부(222)로부터 저장된 신호를 병렬로 입력받아 하다마드 변환을 수행한다. 상기 채널 위상보상부(224)에서는 상기 디지털 정합 필터링부(211)로부터 적분된 신호를 기준 채널 위상 신호로 설정하여, 상기 고속 하다마드 변환부(223)로부터 입력되는 복소 적분값의 채널 위상을 보상하고, 상기 그룹 코드 누적부(225)에서는 상기 채널 위상 보상부(224)에서 채널 보상된 신호를 입력받아 부 동기 채널에 해당되는 모든 코드들의 인덱스에 해당되는 채널 보상된 신호를 누적시킨다. 상기 프레임 동기 및 코드 그룹 결정부(226)에서는 상기 그룹 코드 누적부(225)에 저장된 누적 신호들 중에서 최대의 값을 갖는 신호에 해당되는 코드 그룹과 이에 해당되는 코드 옵셋을 이용하여 코드 그룹과 프레임 동기를 결정하여 상기 셀 확산 코드 탐색부(230)와 중앙 제어부(30)와 핑거부(400)로 출력하게 된다.As described above, the slot synchronization searching unit 210 acquires the slot synchronization of the received signal and supplies the timing of the obtained slot synchronization to the frame synchronization and code group searching unit 220 ). Then, the sub-synchronization channel correlation unit 221 receives the signal integrated from the digital matched filtering unit 211 and stores the demodulated signal for a time corresponding to the code period, performs demuxing and stores the signal, In the unit 223, the stored signals are input in parallel from the sub-synchronous channel correlation storage unit 222 and are subjected to the Hadamard transformation. The channel phase compensation unit 224 sets the integrated signal from the digital matched filtering unit 211 as a reference channel phase signal and compensates the channel phase of the complex integral value input from the fast Hadamard transform unit 223 And the group code accumulator 225 receives the channel compensated signal from the channel phase compensator 224 and accumulates channel compensated signals corresponding to indexes of all the codes corresponding to the sub-synchronous channel. The frame synchronization and code group determination unit 226 uses the code group corresponding to the signal having the maximum value among the accumulated signals stored in the group code accumulation unit 225 and the code offset corresponding thereto, And outputs the result to the cell spreading code search unit 230, the central control unit 30, and the fingering unit 400.

한편, 상기 셀 확산 코드 탐색부(230)의 셀 코드 발생부(231)에서는 상기 프레임 동기 및 코드 그룹 탐색부(220)에서 결정된 코드 그룹에 대한 정보를 입력받아 확산 코드들을 발생시키고, 상기 셀 코드 상관부(232)에서는 상기 필터링부(100)로부터 출력되는 오버샘플링된 신호들 중에서 상기 슬롯 동기 탐색부(210)에서 획득한 샘플링 타이밍에 의해 칩당 한번의 샘플링을 한 신호와 상기 셀 코드 발생부(231)에서 발생되는 확산 코드를 상관시켜 적분하고, 상기 확산 코드 에너지 계산부(233)에서는 상기 셀 코드 상관부(232)로부터 출력되는 동위상 및 직교 위상 신호를 이용하여 상기 셀 코드 발생부(231)에서 발생된 확산 코드에 해당되는 평균 에너지를 계산하고, 상기 셀 확산 코드 결정부(234)에서는 상기 확산 코드 에너지 계산부(233)에서 출력되는 셀 코드에 해당되는 에너지 중에서 최대의 값에 해당되는 셀 코드를 선택하여, 셀 확산 코드를 결정하여 상기 중앙제어부(30)와 상기 전송 다이버시티 검출부(240)와 핑거부(400)로 출력한다. 이때, 상관값을 얻기 위한 적분 구간은 전송 다이버시티를 고려하여 256 칩의 짝수배로 설정한다.The cell code generator 231 of the cell spreading code search unit 230 receives the information on the code group determined by the frame synchronization and code group searching unit 220 to generate spreading codes, The correlation unit 232 receives a signal obtained by sampling one chip per sampling period from the oversampled signals output from the filtering unit 100 by the sampling timing acquired by the slot synchronization searching unit 210, And the spreading code energy calculator 233 calculates the spreading code energy using the in-phase and quadrature signals output from the cell code correlating unit 232, The cell spreading code determining unit 234 calculates the average energy corresponding to the spreading code generated in the spreading code energy calculating unit 233, Select the cell code corresponding to the maximum value among the energy by, in determining a cell spreading code and outputs it to the central control unit 30 and the transmission diversity detection unit 240 with the finger 400. At this time, the integration interval for obtaining the correlation value is set to an even multiple of 256 chips in consideration of the transmission diversity.

전송 다이버시티 검출을 위해, 상기 확산 코드 발생부(241)에서는 상기 셀 확산 코드 탬색부(230)에서 결정된 확산 코드에 해당되는 코드를 발생시키고, 공통 파일럿 채널 상관부(242)에서는 상기 필터링부(100)로부터 출력되는 오버 샘플링된 신호들 중에서 상기 슬롯 동기 탐색부(210)에서 획득한 샘플링 타이밍에 의해 칩당 한번의 샘플링을 한 신호를 이용하여 상기 확산 코드 발생부(241)에서 발생되는 확산 코드를 상관시켜 적분하고, 주 동기 채널 및 부 동기 채널에 해당되는 코드와 상관시켜 적분하며, 채널 위상 추정부(243)에서는 상기 공통 파일럿 채널 상관부(242)에서 출력되는 상관값을 이용하여 각 채널의 크기 및 위상 정보를 추정하고, 상기 동기 채널 상관부(244)에서는 상기 디지털 정합 필터링부(211) 및 부 동기 채널 상관부(221)에서 출력되는 동기 채널의 상관값들을 이용하거나 또는 동기 채널에 대한 상관값을 별도로 계산한다. 이때, 공통 파일럿 채널의 상관값을 얻기 위한 적분 구간은 전송 다이버시티를 고려하여 256 칩의 짝수 배로 설정하고, 동기 채널들을 위한 적분 구간은 256 칩으로 설정한다. 이어서, 상기 동기 채널 위상 보상부(245)에서는 상기 채널 위상 추정부(243)에서 추정된 채널 위상 신호를 이용하여, 상기 동기 채널 상관부(244)로부터 출력되는 주 동기 채널 및 부 동기 채널의 상관값에서 채널 위상을 보상하고, 상기 전송 다이버시티 검출부(246)에서는 상기 동기 채널 위상 보상부(245)로부터 채널 위상이 보상된 주 동기 채널 및부 동기 채널의 상관값을 이용하여 전송 다이버시티 여부를 결정하여 중앙 제어부(30)와 핑거부(400)로 출력하게 된다.The spreading code generating unit 241 generates a code corresponding to the spreading code determined in the cell spreading code despreading unit 230 and the common pilot channel correlating unit 242 calculates the spreading code The spreading code generated by the spreading code generation unit 241 using a signal obtained by sampling once per chip by the sampling timing acquired by the slot synchronization searching unit 210 from among the oversampled signals output from the slot synchronization unit 210, And correlates and integrates with the code corresponding to the main synchronization channel and the sub-synchronization channel, and the channel phase estimator 243 integrates the correlation values using the correlation values output from the common pilot channel correlation unit 242, And the synchronization channel correlation unit 244 estimates the size and phase information of the synchronization signal outputted from the digital matched filtering unit 211 and the sub-synchronization channel correlation unit 221, The channel correlation values are used or the correlation value for the synchronization channel is separately calculated. At this time, the integration interval for obtaining the correlation value of the common pilot channel is set to an even multiple of 256 chips in consideration of the transmission diversity, and the integration interval for the synchronization channels is set to 256 chips. The synchronous channel phase compensator 245 uses the estimated channel phase signal from the channel phase estimator 243 to calculate a correlation between the main sync channel and the sub-sync channel output from the sync channel correlator 244 And the transmission diversity detector 246 determines whether or not the transmission diversity is to be performed using the correlation value of the main synchronization channel and the synchronization channel compensated by the channel phase from the synchronization channel phase compensator 245 And outputs it to the central control unit 30 and the fingering unit 400.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Will be apparent to those of ordinary skill in the art.

상기와 같은 본 발명은, 현재 차세대 이동통신 시스템(IMT-2000)의 셀간 비동기 방식인 3GPP 표준안의 셀 탐색 장치 및 방법에 이용되어, 효율적인 하드웨어를 통한 셀 탐색을 가능하게 할 수 있는 효과가 있을 뿐만 아니라, 셀간 동기 방식에도 응용할 수 있다.As described above, the present invention can be applied to a cell search apparatus and method of a 3GPP standard, which is an inter-cell asynchronous method of the next generation mobile communication system (IMT-2000), to enable cell search through efficient hardware However, it can be applied to an inter-cell synchronization method.

또한, 본 발명은, 상기한 효율적 하드웨어 외에도, 전송 다이버시티의 적용 여부를 신뢰성있게 탐색하는 방법을 제공함으로써, 전반적인 셀간 비동기식 코드분할다중접속(CDMA)에서의 탐색 성능을 증대시킬 수 있는 효과가 있다.In addition to the above-described efficient hardware, the present invention also provides a method of reliably searching for the application of transmit diversity, thereby improving search performance in overall inter-cell asynchronous code division multiple access (CDMA) .

Claims (24)

삭제delete 무선통신 시스템에서의 셀 탐색 장치에 있어서,A cell search apparatus in a wireless communication system, 주 동기 채널을 이용하여 슬롯 동기를 획득하기 위한 슬롯 동기 탐색 수단;A slot synchronization search means for obtaining slot synchronization using a main synchronization channel; 상기 슬롯 동기 탐색 수단에서 획득한 슬롯 동기에 맞추어 부 동기 채널을 수신하여 프레임 동기와 코드 그룹을 획득하기 위한 프레임 동기 및 코드 그룹 탐색 수단;A frame synchronization and code group search means for receiving a sub-synchronization channel according to the slot synchronization acquired by the slot synchronization search means and acquiring a frame synchronization and a code group; 상기 프레임 동기 및 코드 그룹 탐색 수단에서 획득한 프레임 동기에 타이밍을 맞추고, 코드 그룹에 해당되는 확산 코드를 이용하여 셀의 확산 코드를 탐색하기 위한 셀 확산 코드 탐색 수단; 및A cell spreading code search means for matching the timing of frame synchronization acquired by the frame synchronization and code group search means and searching for a spreading code of a cell using a spreading code corresponding to a code group; And 상기 셀 확산 코드 탐색 수단에서 획득한 셀 확산 코드에 해당되는 확산 코드를 이용하여 공통 파일럿 채널을 수신하여 채널의 위상을 추정하고, 주 동기 채널과 부 동기 채널에 변조된 신호를 검출하여 전송 다이버시티 여부를 획득하기 위한 전송 다이버시티 탐색 수단Receiving a common pilot channel using a spreading code corresponding to a cell spreading code obtained by the cell spreading code search unit, estimating a phase of the channel, detecting a modulated signal in a main synchronization channel and a sub- The transmission diversity searching means 을 포함하는 셀 탐색 장치.The cell search apparatus comprising: 제 2 항에 있어서,3. The method of claim 2, 상기 전송 다이버시티 탐색 수단은,Wherein the transmission diversity searching means comprises: 상기 셀 확산 코드 탐색 수단에서 결정된 확산 코드에 해당되는 코드를 발생시키기 위한 확산 코드 발생 수단;Spreading code generation means for generating a code corresponding to the spreading code determined by the cell spreading code search means; 외부로로부터 입력되는 오버 샘플링된 신호들 중에서 상기 슬롯 동기 탐색 수단에서 획득한 샘플링 타이밍에 의해 칩당 한번 샘플링된 신호를 이용하여 상기 확산 코드 발생 수단에서 발생되는 확산 코드를 상관시켜 적분하기 위한 공통 파일럿 채널 상관 수단;A common pilot channel for correlating and integrating a spreading code generated in the spreading code generating means using a signal sampled once per chip by the sampling timing acquired by the slot synchronization searching means among the oversampled signals inputted from outside, Correlation means; 상기 공통 파일럿 채널 상관 수단으로부터 출력되는 상관값을 이용하여 채널 위상으 추정하기 위한 채널 위상 추정 수단;Channel phase estimation means for estimating a channel phase using a correlation value output from the common pilot channel correlation means; 기획득된 동기 채널의 상관값들을 이용하거나 또는 외부로로부터 입력되는 오버 샘플링된 신호들 중에서 상기 슬롯 동기 탐색 수단에서 획득한 샘플링 타이밍에 의해 칩당 한번 샘플링된 신호를 이용하여 동기 채널에 대한 상관값을 계산하기 위한 동기 채널 상관 수단;A correlation value for a synchronization channel is calculated using the correlation values of the previously obtained synchronization channel or a signal sampled per chip by the sampling timing acquired from the slot synchronization search means among the oversampled signals inputted from the outside Synchronization channel correlation means for calculating; 상기 채널 위상 추정 수단에서 추정된 채널 위상 신호를 이용하여, 상기 동기 채널 상관 수단으로부터 출력되는 주 동기 채널 및 부 동기 채널의 상관값에서 채널 위상을 보상하기 위한 동기 채널 위상 보상 수단; 및Synchronous channel phase compensation means for compensating a channel phase in a correlation value between a main synchronization channel and a sub-synchronization channel outputted from the synchronization channel correlation means, using the channel phase signal estimated by the channel phase estimation means; And 상기 동기 채널 위상 보상 수단에서 채널 위상이 보상된 주 동기 채널 및 부 동기 채널의 상관값을 이용하여 전송 다이버시티 여부를 결정하기 위한 전송 다이버시티 검출 수단And a transmission diversity detection means for determining whether or not a transmission diversity is to be performed using the correlation values of the primary synchronization channel and the secondary synchronization channel in which the channel phase is compensated by the synchronization channel phase compensation means 을 포함하는 셀 탐색 장치.The cell search apparatus comprising: 제 3 항에 있어서,The method of claim 3, 상기 공통 파일럿 채널 상관 수단은,Wherein the common pilot channel correlation means comprises: 공통 파일럿 채널에서는 공통 파일럿 채널에 사용된 전송 다이버시티 안테나 패턴의 한주기인 512 칩의 배수로 적분을 수행하는 것을 특징으로 하는 셀 탐색 장치.Wherein the integration is performed in a multiple of 512 chips, which is one period of the transmit diversity antenna pattern used for the common pilot channel in the common pilot channel. 제 3 항에 있어서,The method of claim 3, 상기 동기 채널 상관 수단은,Wherein the synchronization channel correlation means comprises: 동기 채널의 한주기인 256 칩씩 적분을 수행하는 것을 특징으로 하는 셀 탐색 장치.And performs integration by 256 chips as one cycle of the synchronization channel. 제 3 항에 있어서,The method of claim 3, 상기 동기 채널 위상 보상 수단은,Wherein the synchronization channel phase compensation means comprises: 초기에 전송 다이버시티 적용 여부를 검출할 경우에는 프레임 시작 시점부터홀수번째 슬롯의 동기 채널에 해당되는 상관값을 이용하여 채널 위상을 보상하고, 전송 다이버시티 검출 검증시에는 모든 슬롯의 상관값에 대해 채널 위상을 보상하는 것을 특징으로 하는 셀 탐색 장치.When the transmission diversity is initially detected, a channel phase is compensated using a correlation value corresponding to a synchronization channel of an odd-numbered slot from a start of a frame, and in a transmission diversity detection verification, And compensates for the channel phase. 제 3 항에 있어서,The method of claim 3, 상기 전송 다이버시티 검출 수단은,Wherein the transmission diversity detection means comprises: 초기의 전송 다이버시티 검출시에는 단일 또는 복수 개의 홀수번째 슬롯의 채널 위상이 보상된 신호를 이용하여 전송 다이버시티를 검출하고, 전송 다이버시티 검출 검증시에는 단일 또는 복수 개의 모든 슬롯의 채널 위상 보상된 신호를 이용하여 전송 다이버시티 검출을 검증하는 것을 특징으로 하는 셀 탐색 장치.In an initial transmission diversity detection, a transmission diversity is detected using a signal in which a channel phase of a single or a plurality of odd slots is compensated, and in a transmission diversity detection verification, channel phase compensation Signal to verify transmission diversity detection. 제 2 항에 있어서,3. The method of claim 2, 상기 주 동기 채널에 사용되는 하나의 코드와 상기 부 동기 채널에 사용되는 16개의 코드는 부 동기 채널의 기준 코드가 주 동기 채널에 사용되는 코드와 직교성을 유지하고, 상기 기준 코드가 나머지 15개의 부 동기 채널에 사용되는 코드와 직교성을 유지하여, 동기 채널에 사용되는 17개의 모든 코드들간에 직교성을 유지하는 것을 특징으로 하는 셀 탐색 장치.One code used for the main synchronization channel and sixteen codes used for the sub synchronization channel maintain orthogonality with a code used for the main synchronization channel in the reference code of the sub synchronization channel, Wherein orthogonality is maintained between the codes used for the synchronization channel and orthogonality is maintained between all 17 codes used for the synchronization channel. 제 8 항에 있어서,9. The method of claim 8, 상기 코드 그룹에는 부 동기 채널에 사용될 수 있는 16개의 코드들 중에서 15개를 선택하여 만든 시퀀스가 할당되되, 이 시퀀스는 자기 상관성 및 타 신호와의 상관성이 작음과 동시에, 어떤 하나의 시퀀스를 선택해서 이 시퀀스를 사이클릭 천이를 수행해도 모든 코드 그룹에 할당된 시퀀스들이 사이클릭 천이된 어떤 시퀀스와도 일치되지 않는 특성을 가지는 콤마 프리 코드(comma free code)인 것을 특징으로 하는 셀 탐색 장치.In the code group, a sequence created by selecting 15 codes out of 16 codes that can be used for the sub-synchronization channel is allocated. The sequence is correlated with the autocorrelation and other signals, and at the same time, Wherein the sequence assigned to all the code groups is a comma free code having characteristics that do not coincide with any sequence that has been cyclically shifted even if the sequence is cyclically shifted. 제 2 항 내지 제 9 항 중 어느 한 항에 있어서,10. The method according to any one of claims 2 to 9, 상기 슬롯 동기 탐색 수단은,Wherein the slot synchronization search means 외부로부터 입력되는 신호를 이용하여 해당 샘플링 타이밍에서 획득되는 신호를 이용하여 주 동기 채널의 신호에 정합된 신호와 적분을 수행하기 위한 디지털 정합 필터링 수단;A digital matched filtering means for performing integration with a signal matched to a signal of a main synchronization channel using a signal obtained from an externally input signal at a corresponding sampling timing; 상기 디지털 정합 필터링 수단으로부터 출력되는 동위상 신호와 직교 위상 신호를 입력받아 신호의 에너지를 계산하기 위한 에너지 연산 수단;An energy calculation means for receiving the in-phase signal and the quadrature-phase signal output from the digital matched filtering means and calculating the energy of the signal; 상기 에너지 연산 수단으로부터 입력되는 에너지 신호를 저장하고, 평균을 취하기 위한 에너지 평균 처리 수단;Energy averaging means for storing the energy signal input from the energy calculating means and taking an average; 상기 에너지 평균 처리 수단에 저장된 평균 에너지 신호를 입력받아 소정 슬롯 뒤에 입력되는 신호의 타이밍에 상기 에너지 평균 처리 수단으로 입력시키기 위한 시간 지연 수단; 및A time delay means for receiving an average energy signal stored in the energy averaging means and inputting the average energy signal to the energy averaging means at a timing of a signal input after a predetermined slot; And 상기 에너지 평균 처리 수단에 저장된 평균 에너지 신호를 입력받아 최대값에 해당되는 타이밍을 슬롯의 시작 시점 및 샘플링 타이밍으로 설정하기 위한 슬롯 동기 결정 수단A slot synchronization determining means for receiving the average energy signal stored in the energy averaging means and setting a timing corresponding to a maximum value at a start timing and a sampling timing of the slot, 을 포함하는 셀 탐색 장치.The cell search apparatus comprising: 제 10 항에 있어서,11. The method of claim 10, 상기 디지털 정합 필터링 수단은,Wherein the digital matched filtering means comprises: 필터링되고 칩당 복수개로 샘플링된 동위상 채널 신호와 직교 위상 채널 신호를 입력받아 칩당 정합 필터링의 해상도에 해당되는 샘플의 수만큼 샘플링하기 위한 데시메이팅 수단;Decimating means for sampling a plurality of sampled in-phase channel signals and quadrature-phase channel signals filtered and sampled corresponding to the resolution of the matched filtering per chip; 상기 데시메이팅 수단에서 샘플링된 동위상 및 직교 위상 채널 신호를 입력받아 하나의 신호를 선택하여 출력하기 위한 멀티플렉싱 수단;Multiplexing means for receiving the in-phase and quadrature-phase channel signals sampled by the decimating means and selecting and outputting one signal; 상기 데시메이팅 수단에서 샘플링된 신호를 입력받아 저장하기 위한 상관 저장 수단; 및Correlation storing means for receiving and storing the sampled signal from the decimating means; And 상기 멀티플렉싱 수단과 상기 상관 저장 수단으로부터 출력되는 신호를 이용하여 정합 필터링을 위한 상관 연산을 수행하여 상관값을 상기 상관 저장 수단으로 출력하기 위한 부 동기 채널 상관 계산 수단A sub-synchronization channel correlation calculation means for performing a correlation calculation for matched filtering using the signals output from the multiplexing means and the correlation storage means and outputting a correlation value to the correlation storage means; 을 포함하는 셀 탐색 장치.The cell search apparatus comprising: 제 11 항에 있어서,12. The method of claim 11, 상기 상관 저장 수단은,The correlation storage means stores, 제1 시간 지연의 크기를 가지며, 상기 데시메이팅 수단으로부터 입력되는 신호를 저장하고, 저장된지 가장 오래된 값을 출력하기 위한 제1 저장 수단;First storage means having a magnitude of a first time delay for storing a signal input from the decimating means and outputting an oldest stored value; 제n-1(n은 자연수) 시간 지연의 크기를 가지며, 이전 저장 수단으로부터 출력되어 상기 부동기 채널 상관 계산 수단의 제n-2 부상관 계산 수단에서 계산된 값을 저장하고, 저장된지 가장 오래된 값을 출력하기 위한 다수의 제n-1 저장 수단;(N is a natural number) time delay, stores the value output from the previous storage means and calculated by the n-2 &lt; th &gt; sub-correlation calculation means of the sub-synchronous channel correlation calculation means, A plurality of n-1-th storage means for outputting a value; 제n 시간 지연의 크기를 가지며, 이전 저장 수단으로부터 출력되어 상기 부동기 채널 상관 계산 수단의 제n-1 부상관 계산 수단에서 계산된 값을 저장하고, 저장된지 가장 오래된 값을 출력하기 위한 제n 저장 수단; 및Th sub-correlation calculation means of the sub-synchronous channel correlation calculation means, which is output from the previous storage means and has a magnitude of the n-th time delay, and outputs the n-th sub- Storage means; And 상기 각 저장 수단들중 신호를 입출력할 저장 수단을 선택하고, 상기 멀티플렉싱 수단으로 선택신호를 출력하기 위한 선택 수단Selecting means for selecting a storage means for inputting / outputting a signal among the storage means, and selection means for outputting a selection signal to the multiplexing means 을 포함하는 셀 탐색 장치.The cell search apparatus comprising: 제 11 항에 있어서,12. The method of claim 11, 상기 부동기 채널 상관 계산 수단은,Wherein the sub-synchronous channel correlation calculation means comprises: 주 동기 채널에 사용되는 코드를 발생시킬 때 사용된 웨이트(Weight) 값을 저장하기 위한 웨이트 저장 수단; 및A weight storing means for storing a weight value used when generating a code used for a main synchronization channel; And 상기 멀티플렉싱 수단과 상기 웨이트 저장 수단의 제1 웨이트 값과 제1 저장 수단으로부터 출력되는 신호를 이용하여 정합 필터링을 위한 제1 단계의 상관 연산을 수행하여 상관값을 제2 저장 수단으로 출력한 후에, 직전 단계의 상관 연산 과정의 출력값과 직전에 상관값을 저장한 저장 수단의 출력값과 상기 웨이트 저장 수단의 해당 웨이트 값을 이용하여 정합 필터링을 위한 상관 연산을 수행하여 상관값을 다음 단계의 저장 수단으로 출력하는 과정을 소정의 단계까지 순차적으로 수행하기 위한 다수의 부상관 계산 수단After performing the first-stage correlation operation for the matched filtering using the first weight value of the multiplexing means and the weight storage means and the signal output from the first storage means to output the correlation value to the second storage means, The correlation value for the matched filtering is performed using the output value of the storage means storing the correlation value immediately before the output value of the immediately preceding correlation calculation process and the corresponding weight value of the weight storage means, A plurality of sub-correlation calculation means for sequentially performing a process of outputting the sub- 을 포함하는 셀 탐색 장치.The cell search apparatus comprising: 제 13 항에 있어서,14. The method of claim 13, 상기 다수의 부상관 계산 수단은,Wherein the plurality of sub- 상기 멀티플렉싱 수단에서 선택된 신호와 제1 웨이트(Weight)값을 곱한 값을 상기 제1 저장 수단에서 출력되는 신호와 더하여 상기 제2 저장 수단으로 출력하고, 상기 제1 저장 수단에서 출력되는 신호에서 상기 멀티플렉싱 수단의 선택 신호와 제1 웨이트를 곱한 값을 뺀 값을 출력하는 제1 부상관 계산 수단;And outputs a value obtained by multiplying a signal selected by the multiplexing means by a first weight value to the second storage means in addition to a signal output from the first storage means, First subcorrelation calculation means for outputting a value obtained by subtracting a value obtained by multiplying a selection signal of the means by a first weight; 상기 제1 부상관 계산 수단으로부터 출력되는 신호를 입력받아 제2 웨이트을 곱한 값과 상기 제2 저장 수단에서 출력되는 신호를 더한 값을 제3 저장 수단으로출력하는 제2 부상관 계산 수단;Second subcorrelation calculation means for receiving a signal output from the first subcorrelation calculation means and adding a value obtained by multiplying the signal by the second weight and a signal output from the second storage means to a third storage means; 상기 제2 부상관 계산 수단에서 상기 제3 저장 수단으로 출력되는 신호와 제3 웨이트를 곱한 값과 상기 제3 저장 수단에서 출력되는 신호를 더하여 제4 저장 수단으로 출력하고, 상기 제3 저장 수단에서 출력되는 신호에서 상기 제2 부상관 계산 수단에서 상기 제3 저장 수단으로 출력되는 신호와 제3 웨이트를 곱한 값을 뺀 값을 출력하는 제3 부상관 계산 수단;The signal output from the second subcorrelation calculation means by multiplying the signal output from the third storage means by the third weight and the signal output from the third storage means are output to the fourth storage means, A third subcorrelation calculation means for outputting a value obtained by subtracting a value obtained by multiplying a signal output from the second subcorrelation calculation means to the third storage means by a third weight in an output signal; 상기 제3 부상관 계산 수단에서 출력되는 신호를 입력받아 제4 웨이트를 곱한 값과 상기 제4 저장 수단에서 출력되는 신호를 더하여 제5 저장 수단으로 출력하고, 상기 제4 저장 수단에서 출력되는 신호에서 상기 제3 부상관 계산 수단에서 출력되는 신호를 입력받아 해당 웨이트값을 곱한 값을 뺀 신호를 상기 프레임 동기 및 코드 그룹 탐색 수단의 부 동기 채널 상관 수단으로 출력하는 제4 부상관 계산 수단;A signal output from the third subcorrelation calculation unit, and a signal multiplied by a fourth weight and a signal output from the fourth storage unit are added to a fifth storage unit, and a signal output from the fourth storage unit A fourth subcorrelation calculation means for receiving a signal output from the third subcorrelation calculation means and subtracting the value obtained by multiplying the weight value by the weight value and outputting the signal to the subchannel channel correlation means of the frame synchronization and code group search means; 상기 제4 부상관 계산 수단에서 상기 제5 저장 수단으로 출력되는 신호와 제5 웨이트를 곱한 값과 상기 제5 저장 수단에서 출력되는 신호를 더하여 제6 저장 수단으로 출력하고, 상기 제5 저장 수단에서 출력되는 신호에서 상기 제4 부상관 계산 수단에서 상기 제5 저장 수단으로 출력되는 신호와 제5 웨이트를 곱한 값을 뺀 값을 출력하는 제5 부상관 계산 수단;Wherein the signal output from the fourth subcorrelation calculation means is multiplied by a fifth weight and a signal output from the fifth storage means to output to the sixth storage means, A fifth sub correlation calculating means for outputting a value obtained by subtracting a value obtained by multiplying a signal output from the fourth sub correlation calculating means to the fifth storing means by a fifth weight in an output signal; 상기 제5 부상관 계산 수단에서 출력되는 신호와 제6 웨이트를 곱한 값과 상기 제6 저장 수단에서 출력되는 신호를 더하여 제7 저장 수단으로 출력하고, 상기 제6 저장 수단에서 출력되는 신호에서 상기 제5 부상관 계산 수단에서 출력되는 신호와 제6 웨이트를 곱한 값을 뺀 값을 출력하는 제6 부상관 계산 수단;Wherein the signal output from the fifth storage means is multiplied by a sixth weight and a signal output from the sixth storage means is added to a seventh storage means, Sixth partial correlation calculation means for outputting a value obtained by subtracting a value obtained by multiplying a signal outputted from the five-part correlation calculation means by a sixth weight; 상기 제6 부상관 계산 수단에서 출력되는 신호와 제7 웨이트를 곱한 값과 상기 제7 저장 수단에서 출력되는 신호를 더하여 제8 저장 수단으로 출력하고, 상기 제7 저장 수단에서 출력되는 신호에서 상기 제6 부상관 계산 수단에서 출력되는 신호와 제7 웨이트를 곱한 값을 뺀 값을 출력하는 제7 부상관 계산 수단; 및A seventh storage means for storing a signal obtained by multiplying a seventh weight by a signal output from the sixth subcorrelation calculation means and a signal output from the seventh storage means, Seventh sub-correlation calculation means for outputting a value obtained by subtracting the value obtained by multiplying the signal outputted from the six-part correlation calculation means by the seventh weight; And 상기 제7 부상관 계산 수단으로부터 출력되는 신호를 입력받아 제8 웨이트를 곱한 값과 상기 제8 저장 수단으로부터 출력되는 신호를 더하여 상기 에너지 연산 수단과 상기 프레임 동기 및 코드 그룹 탐색 수단의 채널 위상 보상 수단으로 출력하는 제8 부상관 계산 수단And a signal output from said eighth storing means is added to a signal output from said seventh sub-correlation calculating means and multiplied by an eighth weight, and a signal output from said eighth storing means is supplied to said energy calculating means, The eighth sub-correlation calculation means 을 포함하는 셀 탐색 장치.The cell search apparatus comprising: 제 2 항 내지 제 9 항 중 어느 한 항에 있어서,10. The method according to any one of claims 2 to 9, 상기 프레임 동기 및 코드 그룹 탐색 수단은,Wherein the frame synchronization and code group search means comprises: 상기 슬롯 동기 탐색 수단으로부터 적분된 신호를 입력받아 코드 디매스킹(de-masking)을 수행한 후에 코드 주기에 해당되는 시각만큼 저장하기 위한 부 동기 채널 상관 수단;A sub-synchronization channel correlation means for receiving a signal integrated from the slot synchronization searching means and performing code de-masking and storing the signal for a time corresponding to the code period; 상기 부 동기 채널 상관 수단에서 출력된 신호를 동시 처리를 위해 임시 저장하기 위한 부 동기 채널 부상관 저장 수단;A sub-synchronization channel unit correlation storage means for temporarily storing signals output from the sub-synchronization channel correlation means for simultaneous processing; 상기 부 동기 채널 부상관 저장 수단으로부터 저장된 신호를 병렬로 입력받아 하다마드 변환을 수행하여 코드 주기에 해당되는 길이만큼 적분된 신호를 출력하기 위한 고속 하다마드 변환 수단;A fast Hadamard transforming unit for receiving the stored signals in parallel from the sub-synchronous channel unit correlation storing unit and performing Hadamard transform to output a signal integrated by a length corresponding to the code period; 상기 슬롯 동기 탐색 수단으로부터의 적분된 신호를 기준 채널 위상 신호로 설정하여, 상기 고속 하다마드 변환 수단으로부터 입력되는 복소 적분값의 채널 위상을 보상하기 위한 채널 위상 보상 수단;Channel phase compensation means for setting the integrated signal from the slot synchronization search means as a reference channel phase signal and compensating for the channel phase of the complex integral value input from the fast Hadamard transform means; 상기 채널 위상 보상 수단에서 채널 보상된 신호를 입력받아 부 동기 채널에 해당되는 코드들의 인덱스에 해당되는 채널 보상된 신호를 누적시키기 위한 그룹 코드 누적 수단; 및A group code accumulation means for receiving a channel compensated signal from the channel phase compensation means and accumulating a channel compensated signal corresponding to an index of codes corresponding to a sub-synchronous channel; And 상기 그룹 코드 누적 수단에 저장된 누적 신호들 중에서 최대의 값을 갖는 신호에 해당되는 코드 그룹과 이에 해당되는 코드 옵셋을 이용하여 코드 그룹과 프레임 동기를 결정하기 위한 프레임 동기 및 코드 그룹 결정 수단A frame synchronization and code group determination means for determining a code group and a frame synchronization using a code group corresponding to a signal having a maximum value among accumulated signals stored in the group code accumulation means and a code offset corresponding thereto, 을 포함하는 셀 탐색 장치.The cell search apparatus comprising: 제 15 항에 있어서,16. The method of claim 15, 상기 부 동기 채널 상관 수단은,Wherein the sub-synchronization channel correlation means comprises: 상기 슬롯 동기 탐색 수단으로부터 출력되는 적분된 신호를 래치시키기 위한 부 동기 채널 상관 저장 수단;A sub-synchronous channel correlation storing means for latching an integrated signal outputted from the slot synchronous searching means; 부 동기 채널에 매스킹된 신호를 디매스킹시키기 위한 코드를 발생시키기 위한 매스크 코드 발생 수단; 및A mask code generating means for generating a code for demultiplexing a signal masked on the sub-sync channel; And 상기 부 동기 채널 상관 저장 수단에 저장된 값과 상기 매스크 코드 발생 수단에서 발생되는 코드를 곱하여 상기 부동기 채널 부상관 저장 수단으로 출력하기 위한 디매스킹 수단A demultiplexing means for multiplying a value stored in the sub-synchronous channel correlation storing means by a code generated by the mask code generating means and outputting the result to the sub-synchronous channel unit correlation storing means; 을 포함하는 셀 탐색 장치.The cell search apparatus comprising: 제 16 항에 있어서,17. The method of claim 16, 상기 매스크 코드 발생 수단은,Wherein the mask code generating means comprises: 주기가 15인 의사잡음(PN : Pseudo Noise)부호 발생기로 이루어진 것을 특징으로 하는 셀 탐색 장치.And a pseudo noise (PN) code generator having a period of 15. 제 15 항에 있어서,16. The method of claim 15, 상기 채널 위상 보상 수단은,Wherein the channel phase compensation means comprises: 상기 슬롯 동기 탐색 수단으로부터 출력되는 주 동기 채널의 적분된 신호를 래치시키기 위한 주 동기 채널 상관 저장 수단;Main synchronization channel correlation storage means for latching an integrated signal of the main synchronization channel output from the slot synchronization search means; 상기 고속 하다마드 변환 수단으로부터 출력되는 부 동기 채널의 적분된 상관값을 저장하여 동위상 채널 신호와 직교 위상 채널 신호를 출력하기 위한 부 동기 채널 멀티플렉싱 수단; 및A sub-synchronization channel multiplexing means for storing an integrated correlation value of a sub-synchronization channel output from the fast Hadamard transform means and outputting an in-phase channel signal and a quadrature-phase channel signal; And 상기 주 동기 채널 상관 저장 수단으로부터의 출력 신호와 상기 부 동기 채널 멀티플렉싱 수단으로부터의 출력 신호의 복소 곱셈을 통해 채널 보상을 수행하기 위한 채널 보상 복수 연산 수단A channel compensation multiple operation means for performing channel compensation through a complex multiplication of an output signal from the main synchronization channel correlation storage means and an output signal from the sub-synchronous channel multiplexing means; 을 포함하는 셀 탐색 장치.The cell search apparatus comprising: 제 15 항에 있어서,16. The method of claim 15, 상기 그룹 코드 누적 수단은,Wherein the group code accumulation means comprises: 상기 채널 위상 보상 수단으로부터 출력되는 동위상 채널 신호 및 직교 위상 채널 신호를 입력받아 코드 그룹 탐색을 위해 저장하기 위한 리드-솔로몬 디코딩 저장 수단;A Reed-Solomon decoding storing means for receiving the in-phase channel signal and the quadrature-phase channel signal output from the channel phase compensating means and storing the same for code group search; 그룹 코드에 대한 정보를 저장하고 있는 그룹 코드 저장 수단;A group code storing means for storing information on a group code; 상기 그룹 코드 저장 수단에서 그룹 코드의 주기적 천이를 통해 상기 리드-솔로몬 디코딩 저장 수단의 해당 어드레스를 발생시키기 위한 그룹 코드 어드레스 발생 수단;A group code address generating means for generating the corresponding address of the Reed-Solomon decoding storing means through the periodic transition of the group code in the group code storing means; 상기 그룹 코드 어드레스 발생 수단에서 발생된 어드레스에 해당되는 저장값을 상기 리스-솔로몬 디코딩 저장 수단으로부터 읽어 해당되는 코드 그룹 및 주기적 천이 횟수에 따른 상관값을 계산하기 위한 누적 저장 수단; 및A cumulative storage means for reading a stored value corresponding to an address generated by the group code address generating means from the Reesol-Solomon decoding storing means and calculating a correlation value according to the code group and the number of cyclic transitions; And 상기 누적 저장 수단에서 계산된 상관값을 이용하여 에너지를 계산하고, 기 설정된 에너지 최대값과 비교하여 최대값을 갱신하기 위한 최대값 갱신 수단A maximum value updating means for calculating an energy by using the correlation value calculated by the cumulative storage means and for comparing the maximum value with a preset maximum energy value, 을 포함하는 셀 탐색 장치.The cell search apparatus comprising: 제 19 항에 있어서,20. The method of claim 19, 상기 리스-솔로몬 디코딩 저장 수단은,Wherein the lease-solomon decoding storage means comprises: 최대 동위상 및 직교 위상 채널당 240개의 크기를 갖는 것을 특징으로 하는 셀 탐색 장치.And has 240 sizes per maximum in-phase and quadrature-phase channel. 제 2 항 내지 제 9 항 중 어느 한 항에 있어서,10. The method according to any one of claims 2 to 9, 상기 셀 확산 코드 탐색 수단은,Wherein the cell spreading code search means comprises: 상기 프레임 동기 및 코드 그룹 탐색 수단에서 결정된 코드 그룹에 대한 정보를 입력받아 확산 코드들을 발생시키기 위한 셀 코드 발생 수단;Cell code generation means for receiving information on a code group determined by the frame synchronization and code group search means and generating spreading codes; 외부로부터 입력되는 오버 샘플링된 신호들 중에서 상기 슬롯 동기 탐색 수단에서 획득한 샘플링 타이밍에 의해 칩당 한번 샘플링된 신호와 상기 셀 코드 발생 수단에서 발생되는 확산 코드를 상관시켜 적분하기 위한 셀 코드 상관 수단;A cell code correlating means for correlating and integrating a signal sampled once per chip by a sampling timing acquired from the slot synchronous searching means among externally input oversampled signals and a spreading code generated by the cell code generating means; 상기 셀 코드 상관 수단으로부터 출력되는 동위상 및 직교 위상 신호를 이용하여 상기 셀 코드 발생 수단에서 발생된 확산 코드에 해당되는 평균 에너지를 계산하기 위한 확산 코드 에너지 계산 수단; 및A spreading code energy calculation means for calculating an average energy corresponding to a spreading code generated by the cell code generation means using the in-phase and quadrature signals output from the cell code correlation means; And 상기 확산 코드 에너지 계산 수단으로부터 출력되는 셀 코드에 해당되는 에너지 중에서 최대의 값에 해당되는 셀 코드를 선택하여, 셀 확산 코드를 결정하기 위한 셀 확산 코드 결정 수단A cell spreading code determining means for selecting a cell code corresponding to a maximum value among the energy corresponding to the cell code output from the spreading code energy calculating means, 을 포함하는 셀 탐색 장치.The cell search apparatus comprising: 제 21 항에 있어서,22. The method of claim 21, 상기 셀 코드 상관 수단은,Wherein the cell code correlating means comprises: 공통 파일럿 채널에 사용된 전송 다이버시티 안테나 패턴의 한주기인 512 칩의 배수로 적분을 수행하고, 기본 안테나에 적용되는 파일럿 패턴을 이용하여 적분을 수행하는 것을 특징으로 하는 셀 탐색 장치.Wherein integration is performed with a multiple of 512 chips that is one period of the transmit diversity antenna pattern used in the common pilot channel and integration is performed using a pilot pattern applied to the basic antenna. 삭제delete 무선통신 시스템에서의 셀 탐색 장치에 적용되는 셀 탐색 방법에 있어서,A cell search method applied to a cell search apparatus in a wireless communication system, 주 동기 채널을 이용하여 슬롯 동기를 획득하는 슬롯 동기 탐색 단계;A slot synchronization search step of obtaining slot synchronization using a main synchronization channel; 상기 슬롯 동기 탐색 단계에서 획득한 슬롯 동기에 맞추어 부 동기 채널을 수신하여 프레임 동기와 코드 그룹을 획득하는 프레임 동기 및 코드 그룹 탐색 단계;A frame synchronization and code group searching step of receiving frame synchronization and a code group by receiving a sub-synchronization channel according to the slot synchronization acquired in the slot synchronization searching step; 상기 프레임 동기 및 코드 그룹 탐색 단계에서 획득된 프레임 동기에 타이밍을 맞추고, 코드 그룹에 해당되는 확산 코드를 이용하여 셀의 확산 코드를 탐색하는 셀 확산 코드 탐색 단계; 및A cell spreading code searching step of timing the frame synchronization acquired in the frame synchronization and code group searching step and searching for a spreading code of a cell using a spreading code corresponding to a code group; And 상기 셀 확산 코드 탐색 수단에서 획득한 셀 확산 코드에 해당되는 확산 코드를 이용하여 공통 파일럿 채널을 수신하여 채널의 위상을 추정하고, 주 동기 채널과 부 동기 채널에 변조된 신호를 검출하여 전송 다이버시티 여부를 획득하는 전송 다이버시티 탐색 단계Receiving a common pilot channel using a spreading code corresponding to a cell spreading code obtained by the cell spreading code search unit, estimating a phase of the channel, detecting a modulated signal in a main synchronization channel and a sub- The transmission diversity search step &lt; RTI ID = 0.0 &gt; 를 포함하는 셀 탐색 방법./ RTI &gt;
KR1020000008048A 2000-02-19 2000-02-19 Apparatus and method for serearching cell in wireless communication system KR100353840B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000008048A KR100353840B1 (en) 2000-02-19 2000-02-19 Apparatus and method for serearching cell in wireless communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000008048A KR100353840B1 (en) 2000-02-19 2000-02-19 Apparatus and method for serearching cell in wireless communication system

Publications (2)

Publication Number Publication Date
KR20010081863A KR20010081863A (en) 2001-08-29
KR100353840B1 true KR100353840B1 (en) 2002-09-27

Family

ID=19648091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000008048A KR100353840B1 (en) 2000-02-19 2000-02-19 Apparatus and method for serearching cell in wireless communication system

Country Status (1)

Country Link
KR (1) KR100353840B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100525543B1 (en) * 2000-12-29 2005-10-31 엘지전자 주식회사 Detector of detecting code group having tracking function
KR100479169B1 (en) * 2001-10-26 2005-03-25 삼성전자주식회사 Apparatus for cell search and method thereof in mobile communication system
KR100775346B1 (en) * 2001-12-26 2007-11-12 엘지전자 주식회사 Apparatus for searching neighboring cell
KR100836046B1 (en) * 2001-12-31 2008-06-09 엘지전자 주식회사 Tx diversity detection apparatus and method for mobile communication system
KR100705899B1 (en) * 2005-02-17 2007-04-10 엘지전자 주식회사 Cell searcher of asynchronous terminal modem and Method for detecting downlink STTD encoding indicator

Also Published As

Publication number Publication date
KR20010081863A (en) 2001-08-29

Similar Documents

Publication Publication Date Title
KR100298565B1 (en) Spread spectrum signal reception method and spread spectrum signal reception apparatus
KR100319927B1 (en) Apparatus for cell search and method for acquiring the code perculiar to each cell in asynchronous wideband CDMA receiver
US7623562B2 (en) Initial synchronization acquiring device and method for parallel processed DS-CDMA UWB system and DS-CDMA system&#39;s receiver using the same
CA2184184C (en) Apparatus and method for establishing acquisition of spreading code in cdma transmission system
US8411552B2 (en) Cell search method in OFDM cellular system, frame transmission method thereof, and forward link frame structure thereof
EP0701333B1 (en) Synchronisation method and apparatus for a direct sequence spread spectrum communications system
KR100552076B1 (en) Signal receiving device in CDMA communication system
US8345714B2 (en) Cell search method and apparatus for asynchronous mobile communication system
US20090219882A1 (en) Cell search method, forward link frame transmission method, apparatus using the same and forward link frame structure
EP1289163B1 (en) Frequency offset correction circuit for WCDMA
JP2001007734A (en) Code synchronization obtaining method for cdma communication system and apparatus thereof
US7352704B1 (en) Method and apparatus for multi-path delay spread detection in wideband CDMA systems
JP2007525101A (en) Method and apparatus for performing frequency robust detection of secondary synchronization channel for wideband code division multiple access
KR100353840B1 (en) Apparatus and method for serearching cell in wireless communication system
EP1443671B1 (en) Cell search method and apparatus in a WCDMA System
WO2007055526A1 (en) Cell search method, forward link frame transmission method, apparatus using the same and forward link frame structure
KR100347512B1 (en) Neighbor Cell Search scheme and method for W-CDMA Mobile station
KR100354164B1 (en) Signal Demodulation Apparatus in CDMA
JP3824482B2 (en) CDMA receiver
Bahl Designing hardware efficient acquisition units for initial cell search in WCDMA
Mishra Performance Enhancements to the WCDMA Cell Search Algorithms
KR20030062810A (en) transmission and receiving method and receiving apparatus for synchronization word using Polarization module in CDMA Communication system
Hussain Robust Cell Search Synchronization Techniques In WCDMA Systems
JP2003018046A (en) Cdma baseband reception circuit
KR20020004671A (en) Apparatus and mathod for searching cell in umts

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee