KR100705248B1 - Semiconductor package and method for manufacturing the same - Google Patents

Semiconductor package and method for manufacturing the same Download PDF

Info

Publication number
KR100705248B1
KR100705248B1 KR1020000073054A KR20000073054A KR100705248B1 KR 100705248 B1 KR100705248 B1 KR 100705248B1 KR 1020000073054 A KR1020000073054 A KR 1020000073054A KR 20000073054 A KR20000073054 A KR 20000073054A KR 100705248 B1 KR100705248 B1 KR 100705248B1
Authority
KR
South Korea
Prior art keywords
conductive pattern
chip
bonding
resin film
attaching
Prior art date
Application number
KR1020000073054A
Other languages
Korean (ko)
Other versions
KR20020043394A (en
Inventor
우찬희
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020000073054A priority Critical patent/KR100705248B1/en
Publication of KR20020043394A publication Critical patent/KR20020043394A/en
Application granted granted Critical
Publication of KR100705248B1 publication Critical patent/KR100705248B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로서, 칩 적층형 반도체 패키지의 제조 추세에 따라, 회로필름 부재를 이용하여 반도체 칩을 상하로 적층되게 부착하되, 상부칩의 본딩패드는 회로필름의 전도성패턴과 플립칩 본딩 방식으로, 하부칩의 본딩패드에는 회로필름의 전도성패턴이 직접 탭 본딩되는 방식을 채택하고, 또한 별도의 몰딩공정없이 코팅재로 인캡슐레이션하는 공정을 진행하여 상하칩의 일면이 모두 외부로 노출되도록 한 구조의 반도체 패키지 및 그 제조방법을 제공하고자 한 것이다.The present invention relates to a semiconductor package and a method of manufacturing the same. According to a manufacturing trend of a chip stacked semiconductor package, a semiconductor chip is attached to be stacked up and down using a circuit film member, and the bonding pad of the upper chip is a conductive pattern of the circuit film. In the flip chip bonding method, the conductive pad of the circuit film is directly tab-bonded to the bonding pad of the lower chip, and the encapsulation with the coating material is performed without any molding process. It is an object of the present invention to provide a semiconductor package having a structure that is exposed to the outside and a method of manufacturing the same.

이에, 적층된 상하칩의 일면이 모두 외부로 노출되어, 칩에서 발생하는 열의 방출 효과를 극대화시킬 수 있는 효과를 제공할 수 있게 된다.
Thus, one surface of the stacked upper and lower chips are all exposed to the outside, thereby providing an effect of maximizing the heat emission effect generated from the chip.

반도체 패키지, 반도체 칩, 적층, 탭 본딩, 플립칩Semiconductor Packages, Semiconductor Chips, Lamination, Tab Bonding, Flip Chip

Description

반도체 패키지 및 그 제조방법{Semiconductor package and method for manufacturing the same} Semiconductor package and method for manufacturing the same             

도 1a,1b는 본 발명에 따른 반도체 패키지 및 그 제조방법의 제1실시예를 나타내는 단면도,1A and 1B are cross-sectional views showing a first embodiment of a semiconductor package and a method of manufacturing the same according to the present invention;

도 2a,2b는 본 발명에 따른 반도체 패키지 및 그 제조방법의 제2실시예를 나타내는 단면도,2A and 2B are cross-sectional views illustrating a second embodiment of a semiconductor package and a method of manufacturing the same according to the present invention;

도 3a,3b는 본 발명에 따른 반도체 패키지 및 그 제조방법의 제3실시예를 나타내는 단면도,3A and 3B are cross-sectional views showing a third embodiment of a semiconductor package and a method of manufacturing the same according to the present invention;

도 4a,4b는 본 발명에 따른 반도체 패키지 및 그 제조방법의 제4실시예를 나타내는 단면도,4A and 4B are cross-sectional views showing a fourth embodiment of a semiconductor package and a method of manufacturing the same according to the present invention;

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 회로필름 12 : 가요성 수지필름10: circuit film 12: flexible resin film

14 : 탭본딩용 전도성패턴 16 : 인출단자 부착용 전도성패턴14: Conductive pattern for tap bonding 16: Conductive pattern for attaching outgoing terminal

18 : 와이어 본딩용 전도성패턴 20 : 상부칩18: conductive pattern for wire bonding 20: upper chip

22 : 하부칩 24 : 접착수단22: lower chip 24: bonding means

26 : 플립칩 28 : 와이어 26: flip chip 28: wire                 

30 : 인출단자 32 : 코팅재30: drawing terminal 32: coating material

34 : 커버코트 36 : 캐비티34: cover coat 36: cavity

38 : 플립칩 본딩용 전도성패턴38: conductive pattern for flip chip bonding

100,200,300,400 : 반도체 패키지
100,200,300,400: Semiconductor Package

본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 회로필름 부재를 이용하여 반도체 칩을 상하로 적층한 새로운 구조의 반도체 패키지 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package and a method of manufacturing the same, and more particularly, to a semiconductor package having a new structure in which semiconductor chips are stacked up and down using a circuit film member and a method of manufacturing the same.

일반적으로 반도체 패키지는 전자기기의 급진전인 발전과 소형화 경향으로 인하여 고집적화, 소형화, 고기능화를 실현할 수 있는 제조 추세에 있는 바, 리드프레임, 인쇄회로기판, 회로필름등의 부재를 이용하여 다양한 구조로 제조되고 있다.In general, semiconductor packages have been manufactured to realize high integration, miniaturization, and high functionality due to the rapid development and miniaturization of electronic devices, and are manufactured in various structures using members such as lead frames, printed circuit boards, and circuit films. It is becoming.

한편, 각종 부재를 이용하여 칩을 상하로 적층한 구조의 반도체 패키지를 제조함에 있어서, 동일한 크기의 칩을 적층하는 경우에는 상부칩과 하부칩 사이에 비전도성의 인터포져와 같은 비전도성 소재를 끼워넣어 하부칩의 와이어 본딩 공간을 확보하여야 함에 따라, 반도체 패키지의 두께가 크게 증가하는 단점이 있었다.On the other hand, in manufacturing a semiconductor package having a structure in which chips are stacked up and down using various members, when stacking chips of the same size, a non-conductive material such as a non-conductive interposer is sandwiched between an upper chip and a lower chip. As the wire bonding space of the lower chip must be secured, the thickness of the semiconductor package is greatly increased.

이에, 최근에는 칩을 적층한 구조의 반도체 패키지로서, 그 두께를 최소화시 키고, 보다 경박단소화를 실현할 수 있으며, 집적도를 크게 높이는 등의 신뢰성과 성능을 향상시킬 수 있도록 한 칩 적층형 구조의 반도체 패키지의 개발이 계속 이루어지고 있다.
Therefore, in recent years, as a semiconductor package having a chip stacked structure, the semiconductor device having a chip stacked structure capable of minimizing its thickness, realizing lighter and shorter size, and improving reliability and performance such as greatly increasing the degree of integration Development of the package continues.

따라서, 본 발명은 상기와 같은 칩 적층형 반도체 패키지의 제조 추세에 따라, 회로필름 부재를 이용하여 반도체 칩을 상하로 적층되게 부착하되, 상부칩의 본딩패드는 회로필름의 전도성패턴과 플립칩 본딩 방식으로, 하부칩의 본딩패드에는 회로필름의 전도성패턴이 직접 탭 본딩되는 방식을 채택하고, 또한 별도의 몰딩공정없이 코팅재로 인캡슐레이션하는 공정을 진행하여 상하칩의 일면이 모두 외부로 노출되도록 한 구조의 반도체 패키지 및 그 제조방법을 제공하는데 그 목적이 있다.Therefore, in accordance with the manufacturing trend of the chip stacked semiconductor package as described above, the semiconductor chip is attached to be stacked up and down using a circuit film member, the bonding pad of the upper chip is a conductive pattern and a flip chip bonding method of the circuit film In this case, the bonding pad of the lower chip adopts a method of directly tap-bonding the conductive pattern of the circuit film, and also encapsulates the coating material without a separate molding process so that one surface of the upper and lower chips are exposed to the outside. It is an object of the present invention to provide a semiconductor package having a structure and a method of manufacturing the same.

이에, 적층된 상하칩의 일면이 모두 외부로 노출되어, 칩에서 발생하는 열의 방출 효과를 극대화시킬 수 있는 효과를 제공할 수 있다.
Thus, one surface of the stacked upper and lower chips may be exposed to the outside, thereby providing an effect of maximizing the heat emission effect generated from the chip.

상기한 목적을 달성하기 위한 본 발명의 반도체 패키지는:The semiconductor package of the present invention for achieving the above object is:

가요성 수지필름과, 이 수지필름상에 식각 처리된 전도성패턴과, 이 전도성패턴의 일부를 외부로 노출시키며 상기 가요성 수지필름상에 도포된 커버코트로 구성되고, 중앙면에 캐비티가 형성된 회로필름과; 상기 캐비티를 마감하며 회로필름의 저면에 접착수단으로 부착된 하부칩과; 상기 수지필름의 전도성패턴중 캐비티로 연장되어 상기 하부칩의 본딩패드에 부착된 탭 본딩용 전도성패턴과; 상기 탭 본딩용 전도성패턴의 사방 바깥쪽에 인접되어 수지필름상의 커버코트 사이로 노출된 플립칩 본딩용 전도성패턴에 본딩되는 플립칩과; 상기 플립칩에 전기적 신호 교환 가능하게 부착되는 상부칩과; 상기 하부칩의 저면 및 둘레면을 제외하고 상기 캐비티를 통해 노출된 본딩패드가 형성된 하부칩의 상면과, 상기 탭본딩용 전도성패턴과, 상기 플립칩과, 상부칩의 상면을 제외한 저면 및 둘레면을 외부로부터 보호하기 위하여 인캡슐레이션하고 있는 코팅재와; 상기 수지필름의 커버코트상으로 노출된 인출단자 부착용 전도성패턴에 부착된 다수의 인출단자로 구성된 것을 특징으로 한다.A circuit comprising a flexible resin film, a conductive pattern etched on the resin film, and a cover coat coated on the flexible resin film while exposing a portion of the conductive pattern to the outside, and having a cavity formed in the center surface thereof. A film; A lower chip closing the cavity and attached to the bottom of the circuit film by an adhesive means; A tab bonding conductive pattern extending into a cavity among the conductive patterns of the resin film and attached to a bonding pad of the lower chip; A flip chip bonded to the flip chip bonding conductive pattern adjacent to the outer sides of the tab bonding conductive pattern and exposed between the cover coats on the resin film; An upper chip attached to the flip chip to exchange electrical signals; Except for the bottom and the circumferential surface of the lower chip, an upper surface of the lower chip having the bonding pads exposed through the cavity, the tab bonding conductive pattern, the flip chip, and the bottom and the peripheral surface except the upper surface of the upper chip. A coating material encapsulated to protect the product from the outside; Characterized in that it consists of a plurality of lead terminals attached to the conductive pattern for attaching the lead terminal exposed on the cover coat of the resin film.

바람직한 구현예로서, 상기 하부칩의 본딩패드는 상면 중앙에서 일방향으로 2열 배열을 갖도록 형성되고, 상기 상부칩의 본딩패드는 각 양측면에서 일방향으로 2열 배열을 갖도록 형성된 것을 특징으로 한다.In a preferred embodiment, the bonding pads of the lower chip are formed to have a two-row arrangement in one direction at the center of the upper surface, and the bonding pads of the upper chip are formed to have a two-row arrangement in one direction on each side.

또 다른 구현예로서, 상기 회로필름의 탭 본딩용 전도성패턴 자리를 와이어 본딩용 전도성패턴으로 대체하여, 상기 하부칩의 본딩패드와 와이어로 연결시킬 수 있도록 한 것을 특징으로 한다.In another embodiment, the tab bonding conductive pattern seat of the circuit film is replaced with a conductive pattern for wire bonding, so as to be connected to the bonding pad of the lower chip by a wire.

특히, 상기 인출단자 부착용 전도성패턴을 수지필름의 저면으로 노출시켜서 이곳에 인출단자를 부착시킬 수 있는 것을 특징으로 한다.In particular, the conductive pattern for attaching the lead-out terminal may be exposed to the bottom of the resin film to attach the lead-out terminal thereto.

상기한 목적을 달성하기 위한 본 발명의 반도체 패키지 제조방법은:The semiconductor package manufacturing method of the present invention for achieving the above object is:

가요성 수지필름과, 이 수지필름상에 식각 처리된 전도성패턴과, 이 전도성패턴의 일부를 노출시키며 상기 가요성 수지필름상에 도포된 커버코트로 구성되고, 중앙면에 캐비티가 형성된 회로필름를 제공하는 단계와; 상기 캐비티를 마감시키며 회로필름의 저면에 접착수단을 사용하여 하부칩을 부착하는 단계와; 상기 수지필름상에 식각처리되어 캐비티로 소정의 길이를 갖으며 연장된 탭 본딩용 전도성패턴을 상기 하부칩의 본딩패드에 절곡시켜 부착하는 탭 본딩 단계와; 상기 가요성 수지필름상의 커버코트로 노출된 전도성패턴에 플립칩을 부착하는 단계와; 상기 플립칩에 상부칩을 부착시키되, 상부칩의 본딩패드를 일치시켜 부착하는 단계와; 상기 하부칩의 저면 및 둘레면을 제외하고 상기 캐비티를 통해 노출된 본딩패드가 형성된 하부칩의 상면과, 상기 탭본딩용 전도성패턴과, 상기 플립칩과, 상기 상부칩의 상면을 제외한 저면 및 둘레면을 외부로부터 보호하기 위하여 코팅재로 인캡슐레이션하는 단계와; 상기 가요성 수지필름의 커버코트 사이로 노출되거나, 수지필름의 저면으로 노출된 인출단자 부착용 전도성패턴에 인출단자를 부착하는 단계로 이루어진 것을 특징으로 한다.Provided is a circuit film composed of a flexible resin film, a conductive pattern etched on the resin film, and a cover coat coated on the flexible resin film while exposing a portion of the conductive pattern, the cavity having a cavity formed in the center surface thereof. Making a step; Closing the cavity and attaching the lower chip to the bottom of the circuit film using an adhesive means; A tab bonding step of etching the resin film by bending and attaching a conductive pattern for tab bonding having a predetermined length into a cavity to a bonding pad of the lower chip; Attaching a flip chip to the conductive pattern exposed by the cover coat on the flexible resin film; Attaching an upper chip to the flip chip, wherein the bonding pads of the upper chip are matched to each other; Except for the bottom and the circumferential surface of the lower chip, an upper surface of the lower chip having the bonding pads exposed through the cavity, the tab bonding conductive pattern, the flip chip, and the bottom and the circumference except the upper surface of the upper chip. Encapsulating with a coating to protect the cotton from the outside; It is characterized by consisting of the step of attaching the lead-out terminal to the conductive pattern for attaching the lead-out terminal exposed between the cover coat of the flexible resin film, or exposed to the bottom surface of the resin film.

바람직한 구현예로서, 상기 회로필름을 제공하는 단계에서 수지필름상의 탭 본딩용 전도성패턴 자리를 와이어 본딩용 전도성패턴으로 형성하는 단계가 진행되는 것을 특징으로 한다.As a preferred embodiment, in the step of providing the circuit film, the step of forming a conductive pattern for wire bonding on the tab bonding conductive pattern is carried out.

그에따라, 상기 탭 본딩 단계를 대신하여, 상기 와이어 본딩용 전도성패턴과 상기 하부칩의 본딩패드간을 와이어로 본딩하는 단계가 진행되는 것을 특징으로 한다.Therefore, in place of the tab bonding step, the step of bonding the wire between the conductive pattern for wire bonding and the bonding pad of the lower chip is performed.

여기서 본 발명의 각 실시예를 첨부한 도면에 의거하여 보다 상세하게 설명한다.Herein, each embodiment of the present invention will be described in more detail with reference to the accompanying drawings.

본 발명의 반도체 패키지는 회로필름(10) 부재를 이용하여 제조된 것으로서, 이 회로필름은 베이스층인 가요성 수지필름(12)과, 이 가요성 수지필름(12)상에 식각처리된 동재질의 전도성패턴과, 이 전도성패턴간을 전기적으로 절연시키기 위하여 가요성 수지필름(12)상에 도포된 커버코트(34)층으로 구성되어 있고, 통상적으로 상기 전도성패턴의 표면은 산화를 방지하고 와이어가 용이하게 붙도록 금으로 도금되어 있다.The semiconductor package of the present invention is manufactured by using the circuit film 10 member, and the circuit film is made of a flexible resin film 12 which is a base layer and a copper material etched on the flexible resin film 12. And a cover coat layer 34 applied on the flexible resin film 12 to electrically insulate the conductive patterns from the conductive patterns. It is plated with gold for easy attachment.

특히, 상기와 같은 구조로 이루어진 본 발명의 반도체 패키지 제조용 회로필름(10) 부재는 다수의 반도체 패키지 영역이 스트립 단위로 형성된 것을 사용한다.In particular, the circuit film 10 member for manufacturing a semiconductor package according to the present invention having the above structure uses a plurality of semiconductor package regions formed in strip units.

상기 회로필름(10) 부재의 구조를 하나의 반도체 패키지 영역을 기준으로 보다 상세하게 설명하면, 상기 가요성 수지필름(12)의 중앙면에는 대략 사각 형상의 캐비티(36)가 형성되어 있고, 상기 가요성 수지필름(12)에 식각 처리되어 커버코트(34)층 사이로 노출된 전도성패턴중에서 탭 본딩용 전도성패턴(14)의 일끝단이 상기 캐비티(36)내에 소정의 길이로 연장되어 있다.When the structure of the circuit film 10 member is described in more detail based on one semiconductor package region, a substantially rectangular cavity 36 is formed on the central surface of the flexible resin film 12. One end of the tab bonding conductive pattern 14 is extended to a predetermined length in the cavity 36 among the conductive patterns etched on the flexible resin film 12 and exposed between the cover coat layers 34.

또한, 상기 탭 본딩용 전도성패턴(14)에서 바깥쪽으로 인접한 위치에는 후술하는 플립칩 본딩용 전도성패턴(38)이 커버코트(34)층 사이로 노출되어 있고, 더 바깥쪽 위치에는 인출단자 부착용 전도성패턴(16)이 커버코트(34)층 사이로 노출되어 있다.In addition, a flip chip bonding conductive pattern 38, which will be described later, is exposed between the cover coat 34 layers at a position adjacent to the outer side of the tab bonding conductive pattern 14, and a conductive pattern for attaching the lead terminal is located at a further outer side thereof. 16 is exposed between the layers of cover coat 34.

한편, 상기 인출단자를 가요성 수지필름(12)의 저면에 부착하는 경우에는, 상기 인출단자 부착용 전도성패턴(16)의 저면을 가요성 수지필름(12)에 형성된 홀을 통하여 밑으로 노출시키게 된다.On the other hand, when attaching the lead-out terminal to the bottom of the flexible resin film 12, the bottom of the conductive pattern for attaching the lead-out terminal 16 is exposed through the hole formed in the flexible resin film 12. .

여기서 첨부한 도 1a,1b를 참조로 본 발명의 반도체 패키지 및 그 제조방법의 제1실시예를 순서대로 설명한다.1A and 1B, the first embodiment of the semiconductor package and the manufacturing method of the present invention will be described in order.

먼저, 상기 캐비티(36)를 마감시키면서 가요성 수지필름(12)의 저면에 하부칩(22)을 일레스토머와 같은 접착수단(24)으로 부착하는 단계(110)를 진행하게 된다. First, the step of attaching the lower chip 22 to the bottom surface of the flexible resin film 12 with an adhesive means 24 such as an elastomer while closing the cavity 36 is performed.                     

이때, 상기 하부칩(22)의 상면 중앙에 본딩패드가 일방향으로 2열 배열을 이루며 형성되어 있는 바, 상기 캐비티(36)를 통하여 하부칩(22)의 본딩패드가 위쪽을 향하며 노출된 상태가 된다.In this case, the bonding pads are formed in the middle of the upper surface of the lower chip 22 in two rows in one direction. The bonding pads of the lower chip 22 are exposed upward through the cavity 36. do.

다음으로, 상기 가요성 수지필름(12)의 캐비티(36)내로 일정 길이가 연장되어 있는 탭 본딩용 전도성패턴(14)의 일끝단을 펀칭수단(미도시됨)을 사용하여 밑으로 절곡시켜, 상기 하부칩의 본딩패드에 부착시키는 탭 본딩 단계(120)를 진행하게 된다.Next, one end of the tab bonding conductive pattern 14 having a predetermined length extending into the cavity 36 of the flexible resin film 12 is bent downward using punching means (not shown), The tab bonding step 120 is attached to the bonding pad of the lower chip.

상기 탭(TAB : Tape Automated Bonding)본딩은 통상 회로필름에 식각 처리된 전도성패턴을 반도체 칩의 본딩패드에 전기적 신호 교환 가능하게 직접 절곡시켜 부착시키는 본딩 방식이다.The tab (TAB: Tape Automated Bonding) bonding is a bonding method in which a conductive pattern etched in a circuit film is directly bent and attached to a bonding pad of a semiconductor chip so as to be electrically exchanged.

다음으로, 상기 가요성 수지필름(12)의 탭 본딩용 전도성패턴(14)의 바깥쪽 사방에 인접된 위치에서 플립칩 본딩용 전도성패턴(38)이 커버코트(34)층 사이로 2열 배열을 이루며 등간격으로 노출되어 있는 바, 이 플립칩 본딩용 전도성패턴(38)에 플립칩(26)을 부착하는 단계(130)를 진행하게 된다.Next, at a position adjacent to the outer sides of the tab bonding conductive pattern 14 of the flexible resin film 12, the flip chip bonding conductive pattern 38 forms a two-column array between the cover coat layers 34. As a result, bar 130 is attached to the flip chip bonding conductive pattern 38 to be exposed at equal intervals.

이어서, 상기 플립칩(Flip chip)에 상부칩(20)을 부착시키는 단계(140)를 진행하게 되고, 이때 플립칩(38)과 상부칩(20)의 본딩패드는 서로 전기적 신호 교환 가능하게 열융착된 상태로 부착된다.Subsequently, the step 140 of attaching the upper chip 20 to the flip chip is performed, wherein the bonding pads of the flip chip 38 and the upper chip 20 are opened to exchange electrical signals with each other. It is attached in a fused state.

다음으로, 상기 캐비티(36)로 노출된 하부칩(22)의 상면과, 탭 본딩용 전도성패턴(14)과, 플립칩(26)과, 플립칩 본딩용 전도성패턴(38)과, 상기 상부칩(20)의 측면등을 코팅재(32)로 인캡슐레이션(Encapsulation)하는 단계(150)를 진행하게 된 다.Next, the upper surface of the lower chip 22 exposed to the cavity 36, the tab bonding conductive pattern 14, the flip chip 26, the flip chip bonding conductive pattern 38, and the upper portion The encapsulation of the side surface of the chip 20 with the coating material 32 is performed (150).

마지막으로, 상기 가요성 수지필름(12)의 플립칩 본딩용 전도성패턴(38)의 바깥쪽 사방에 인접되어, 커버코트(34)층 사이로 등간격을 이루며 노출된 상기 인출단자 부착용 전도성패턴(16)에 인출단자(30)를 부착하는 단계(160)를 진행함으로써, 첨부한 도 1b에 도시한 바와 같은 구조의 반도체 패키지(100)로 제조된다.Finally, the conductive pattern 16 for attaching the lead-out terminal exposed at equal intervals between the cover coat layers 34 is adjacent to the outer sides of the flip chip bonding conductive pattern 38 of the flexible resin film 12. By attaching the lead terminal 30 to the step 160, it is manufactured as a semiconductor package 100 having a structure as shown in FIG.

이때, 상기 인출단자(30)는 전도성의 솔더볼로서, 접착력을 보유하고 있는 플럭스(Flux)를 도포하여 부착하게 된다.In this case, the lead terminal 30 is a conductive solder ball, and is applied by applying a flux (Flux) having an adhesive force.

여기서 첨부한 도 2a,2b를 참조로 본 발명의 반도체 패키지 및 그 제조방법의 제2실시예를 설명하면 다음과 같다.Hereinafter, a second embodiment of a semiconductor package and a method of manufacturing the same will be described with reference to FIGS. 2A and 2B.

제2실시예로서, 반도체 패키지 및 그 제조방법은 상술한 제1실시예와 동일한 구조와 제조 방법으로 달성되고, 단지 인출단자의 부착 위치에서 차이가 있다.As the second embodiment, the semiconductor package and its manufacturing method are achieved with the same structure and manufacturing method as those of the first embodiment described above, and differ only in the attachment position of the lead terminal.

즉, 회로필름(10)의 구조를 보면, 인출단자 부착용 전도성패턴(16)이 가요성 수지필름(12)상의 커버코트(34)층 사이로 노출되지 않고, 가요성 수지필름(12)에 형성된 홀을 통하여 상기 인출단자 부착용 전도성패턴의 저면이 밑으로 노출되어 있다.That is, in the structure of the circuit film 10, the conductive pattern 16 for attaching the lead-out terminal is not exposed between the layers of the cover coat 34 on the flexible resin film 12, and the holes formed in the flexible resin film 12 are not exposed. The bottom surface of the conductive pattern for attaching the lead terminal is exposed through the bottom.

따라서, 첨부한 도 2a에 도시한 바와 같이 상기 캐비티(36)를 마감시키면서 가요성 수지필름(12)의 저면에 하부칩(22)을 접착수단(24)으로 부착하는 단계(110)와; 상기 가요성 수지필름(12)의 탭 본딩용 전도성패턴(14)을 상기 하부칩(22)의 본딩패드에 절곡시켜 탭 본딩하는 단계(120)와; 상기 가요성 수지필름(12)의 플립칩 본딩용 전도성패턴(38)에 플립칩(26)을 부착하는 단계(130)와; 이 플립칩(36)에 상부칩(20)을 부착하는 단계(140)와; 상기 하부칩(22)의 상면과, 플립칩(26)등을 포함하며 상부칩(20)의 측면까지 코팅재(32)로 인캡슐레이션하는 단계(150)가 상술한 일실시예와 동일하게 진행되고, 마지막으로 상기 가요성 수지필름(12)의 저면으로 노출된 인출단자 부착용 전도성패턴(16)에 인출단자(30)를 부착하는 단계(160')를 마지막으로 첨부한 도 2b에 도시한 바와 같은 구조의 반도체 패키지(200)로 제조된다.Accordingly, as shown in FIG. 2A, the lower chip 22 is attached to the bottom surface of the flexible resin film 12 by an adhesive means 24 while closing the cavity 36; Bending tabs (120) by bending the conductive patterns (14) for bonding tabs of the flexible resin film (12) to the bonding pads of the lower chip (22); Attaching the flip chip 26 to the flip chip bonding conductive pattern 38 of the flexible resin film 12 (130); Attaching the upper chip 20 to the flip chip 36 (140); The encapsulation step 150 including the upper surface of the lower chip 22, the flip chip 26, and the like to the side surface of the upper chip 20 proceeds in the same manner as in the above-described embodiment. Finally, as shown in FIG. 2B, the step 160 ′ of attaching the lead terminal 30 to the conductive pattern 16 for attaching the lead terminal exposed to the bottom surface of the flexible resin film 12 is finally attached. The semiconductor package 200 may be manufactured in the same structure.

여기서 첨부한 도 3a,3b를 참조로 본 발명의 반도체 패키지 및 그 제조방법의 제3실시예를 설명하면 다음과 같다.A third embodiment of the semiconductor package of the present invention and a method of manufacturing the same will now be described with reference to FIGS. 3A and 3B.

제3실시예로서, 반도체 패키지 및 그 제조방법은 상술한 제1,2실시예와 동일한 구조와 제조 방법으로 달성되고, 하부칩(22)과 회로필름의 전도성패턴간의 본딩방식에서 차이가 있다.As a third embodiment, the semiconductor package and its manufacturing method are achieved with the same structure and manufacturing method as those of the first and second embodiments described above, and there is a difference in bonding method between the lower chip 22 and the conductive pattern of the circuit film.

즉, 상기 회로필름(10)의 구조에서 다소 차이가 있는 바, 상기 가요성 수지필름(12)의 캐비티(36)와 인접된 위치에 탭 본딩용 전도성패턴(14)이 아닌 와이어 본딩용 전도성패턴(18)을 커버코트(34)층 사이로 노출시킨 점에서 차이가 있다.That is, the structure of the circuit film 10 is slightly different, the conductive pattern for wire bonding instead of the conductive pattern 14 for tab bonding at a position adjacent to the cavity 36 of the flexible resin film 12. There is a difference in that (18) is exposed between the cover coat 34 layers.

따라서, 상기 캐비티(36)를 마감시키면서 가요성 수지필름(12)의 저면에 하부칩(22)을 접착수단(24)으로 부착하는 단계(110)와; 상기 가요성 수지필름(12)의 와이어 본딩용 전도성패턴(18)과 상기 하부칩(22)의 본딩패드간을 와이어(28)로 본딩하는 단계(120')와; 상기 가요성 수지필름(12)의 플립칩 본딩용 전도성패턴(38)에 플립칩(26)을 부착하는 단계(130)와; 이 플립칩(26)에 상부칩(20)을 부착하는 단계(140)와; 상기 하부칩(22)의 상면과, 와이어(28)와, 플립칩(26)등을 포함하며 상부칩(20)의 측면까지 코팅재(32)로 인캡슐레이션(Encapsulation)하는 단계(150)를 진행하고, 마지막으로 상기 가요성 수지필름(12)의 커버코트(34)층 사이로 등간격을 이루며 노출된 상기 인출단자 부착용 전도성패턴(16)에 전도성의 솔더볼과 같은 인출단자(30)를 부착하는 단계(160)를 진행함으로써, 첨부한 도 3b에 도시한 바와 같은 구조의 반도체 패키지(300)로 제조된다.Therefore, the step (110) of attaching the lower chip (22) to the bottom surface of the flexible resin film (12) with an adhesive means (24) while closing the cavity (36); Bonding 120 'between the conductive pattern 18 for wire bonding of the flexible resin film 12 and the bonding pads of the lower chip 22 with a wire 28; Attaching the flip chip 26 to the flip chip bonding conductive pattern 38 of the flexible resin film 12 (130); Attaching the upper chip 20 to the flip chip 26 (140); The encapsulation step 150 including an upper surface of the lower chip 22, a wire 28, a flip chip 26, and the like to the side surface of the upper chip 20 with the coating material 32. Finally, attaching the drawing terminal 30 such as a conductive solder ball to the drawing terminal attaching conductive pattern 16 exposed at equal intervals between the cover coat 34 layers of the flexible resin film 12. By proceeding to step 160, a semiconductor package 300 having a structure as shown in FIG. 3B is attached.

여기서 첨부한 도 4a,4b를 참조로 본 발명의 반도체 패키지 및 그 제조방법의 제4실시예를 설명하면 다음과 같다.A fourth embodiment of the semiconductor package of the present invention and a method of manufacturing the same will now be described with reference to FIGS. 4A and 4B.

제3실시예로서, 반도체 패키지 및 그 제조방법은 상술한 제3실시예와 동일한 구조와 제조 방법으로 달성되고, 상기 회로필름(10)의 구조에서 다소 차이가 있어, 인출단자(30)의 부착 위치가 다른 점에서 차이가 있다.As a third embodiment, the semiconductor package and its manufacturing method are achieved with the same structure and manufacturing method as the above-described third embodiment, and there is a slight difference in the structure of the circuit film 10, so that the attachment of the drawing terminal 30 The difference is that the location is different.

즉, 회로필름(10)의 구조를 보면, 제2실시예와 같이 인출단자 부착용 전도성패턴(16)이 가요성 수지필름(12)상의 커버코트(34)층 사이로 노출되지 않고, 가요성 수지필름(12)에 형성된 홀을 통하여 저면으로 노출되어 있다.That is, in the structure of the circuit film 10, as in the second embodiment, the conductive pattern 16 for attaching the lead-out terminal is not exposed between the cover coat layers 34 on the flexible resin film 12, and the flexible resin film It is exposed to the bottom surface through the hole formed in (12).

따라서, 상기 캐비티(36)를 마감시키면서 가요성 수지필름(12)의 저면에 하부칩을 접착수단으로 부착하는 단계(110)와; 상기 가요성 수지필름(12)의 와이어 본딩용 전도성패턴(18)과 상기 하부칩(22)의 본딩패드간을 와이어로 본딩하는 단계(120')와; 상기 가요성 수지필름(12)의 플립칩 본딩용 전도성패턴(38)에 플립칩(26)을 부착하는 단계(130)와; 이 플립칩(26)에 상부칩을 부착하는 단계(140)와; 상기 하부칩(22)의 상면과, 와이어(28)와, 플립칩(26)등을 포함하며 상부칩(20)의 측면까지 코팅재(32)로 인캡슐레이션(Encapsulation)하는 단계(150)가 상술한 제3 실시예와 동일하게 진행하고, 마지막으로 상기 가요성 수지필름(12)의 저면으로 노출된 인출단자 부착용 전도성패턴(16)에 전도성의 솔더볼과 같은 인출단자(30)를 부착하는 단계(160')를 진행함으로써, 첨부한 도 4b에 도시한 바와 같은 구조의 반도체 패키지(400)로 제조된다.Therefore, the step (110) of attaching the lower chip to the bottom surface of the flexible resin film 12 with an adhesive means while closing the cavity 36; Bonding (120 ') the wires between the conductive pattern 18 for wire bonding of the flexible resin film 12 and the bonding pads of the lower chip 22; Attaching the flip chip 26 to the flip chip bonding conductive pattern 38 of the flexible resin film 12 (130); Attaching an upper chip to the flip chip 26 (140); An encapsulation step 150 including an upper surface of the lower chip 22, a wire 28, a flip chip 26, and the like to the side surface of the upper chip 20 with the coating material 32 is performed. Proceeding in the same manner as in the above-described third embodiment, and finally attaching the lead terminal 30, such as a conductive solder ball, to the conductive terminal 16 for attaching the lead terminal exposed to the bottom surface of the flexible resin film 12. By proceeding at 160 ', the semiconductor package 400 having the structure as shown in FIG. 4B is manufactured.

상술한 각 실시예의 반도체 패키지는 상부칩과 하부칩의 일면이 모두 외부로 노출되게 제조되어, 반도체 칩의 열방출 효과를 크게 얻어낼 수 있고, 상기 상부칩과 하부칩은 동일한 크기 또는 서로 다른 크기를 적층하여도 무방하다.
The semiconductor package of each embodiment described above is manufactured such that one surface of the upper chip and the lower chip are exposed to the outside, thereby obtaining a large heat dissipation effect of the semiconductor chip, and the upper chip and the lower chip are the same size or different sizes. May be laminated.

이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지 및 그 제조방법에 의하면, 상부칩과 하부칩의 일면이 외부로 노출되어, 칩에서 발생되는 열의 방출 효과를 극대화시킬 수 있고, 전기적 저항이 적은 플립칩과 두께가 매우 얇은 회로필름 부재를 사용하여 반도체 칩을 적층하여 제조함으로써, 칩 적층형 패키지의 두께를 크게 줄일 수 있고 집적도를 크게 향상시킬 수 있는 장점이 있다.As described above, according to the semiconductor package and the method of manufacturing the same according to the present invention, one surface of the upper chip and the lower chip is exposed to the outside, thereby maximizing the heat dissipation effect generated from the chip, the flip is less electrical resistance By stacking a semiconductor chip using a chip and a circuit film member having a very thin thickness, there is an advantage in that the thickness of the chip stacked package can be greatly reduced and the degree of integration can be greatly improved.

또한, 적층되는 칩의 크기는 동일한 크기와 서로 다른 크기등을 모두 수용할 수 있다.In addition, the size of the stacked chip can accommodate both the same size and different sizes.

또한, 별도의 몰딩공정이 배제되어, 공수를 절감할 수 있는 잇점이 있다.In addition, the separate molding process is excluded, there is an advantage that can reduce the labor.

Claims (5)

가요성 수지필름과, 이 수지필름상에 식각 처리된 전도성패턴과, 이 전도성패턴의 일부를 외부로 노출시키며 상기 가요성 수지필름상에 도포된 커버코트로 구성되고, 중앙면에 캐비티가 형성된 회로필름과; A circuit comprising a flexible resin film, a conductive pattern etched on the resin film, and a cover coat coated on the flexible resin film while exposing a portion of the conductive pattern to the outside, and having a cavity formed in the center surface thereof. A film; 상기 캐비티를 마감하며 회로필름의 저면에 접착수단으로 부착된 하부칩과;A lower chip closing the cavity and attached to the bottom of the circuit film by an adhesive means; 상기 수지필름의 전도성패턴중 캐비티로 연장되어 상기 하부칩의 본딩패드에 부착된 탭 본딩용 전도성패턴과; A tab bonding conductive pattern extending into a cavity among the conductive patterns of the resin film and attached to a bonding pad of the lower chip; 상기 탭 본딩용 전도성패턴의 사방 바깥쪽에 인접되어 수지필름상의 커버코트 사이로 노출된 플립칩 본딩용 전도성패턴에 본딩되는 플립칩과; A flip chip bonded to the flip chip bonding conductive pattern adjacent to the outer sides of the tab bonding conductive pattern and exposed between the cover coats on the resin film; 상기 플립칩에 전기적 신호 교환 가능하게 부착되는 상부칩과; An upper chip attached to the flip chip to exchange electrical signals; 상기 하부칩의 저면 및 둘레면을 제외하고 상기 캐비티를 통해 노출된 본딩패드가 형성된 하부칩의 상면과, 상기 탭본딩용 전도성패턴과, 상기 플립칩과, 상부칩의 상면을 제외한 저면 및 둘레면을 외부로부터 보호하기 위하여 인캡슐레이션하고 있는 코팅재와;Except for the bottom and the circumferential surface of the lower chip, an upper surface of the lower chip having the bonding pads exposed through the cavity, the tab bonding conductive pattern, the flip chip, and the bottom and the peripheral surface except the upper surface of the upper chip. A coating material encapsulated to protect the product from the outside; 상기 수지필름의 커버코트상으로 노출된 인출단자 부착용 전도성패턴에 부착된 다수의 인출단자로 구성된 것을 특징으로 하는 반도체 패키지.A semiconductor package comprising a plurality of lead terminals attached to the conductive pattern for attaching the lead terminals exposed on the cover coat of the resin film. 제 1 항에 있어서, 상기 회로필름의 탭 본딩용 전도성패턴 자리를 와이어 본딩용 전도성패턴으로 대체 형성하여, 상기 하부칩의 본딩패드와 와이어로 연결시킬 수 있도록 한 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein the tab bonding conductive pattern spot of the circuit film is replaced with a conductive pattern for wire bonding, so as to be connected to the bonding pad of the lower chip by a wire. 가요성 수지필름과, 이 수지필름상에 식각 처리된 전도성패턴과, 이 전도성패턴의 일부를 노출시키며 상기 가요성 수지필름상에 도포된 커버코트로 구성되고, 중앙면에 캐비티가 형성된 회로필름를 제공하는 단계와; Provided is a circuit film composed of a flexible resin film, a conductive pattern etched on the resin film, and a cover coat coated on the flexible resin film while exposing a portion of the conductive pattern, the cavity having a cavity formed in the center surface thereof. Making a step; 상기 캐비티를 마감시키며 회로필름의 저면에 접착수단을 사용하여 하부칩을 부착하는 단계와; Closing the cavity and attaching the lower chip to the bottom of the circuit film using an adhesive means; 상기 수지필름상에 식각처리되어 캐비티로 소정의 길이를 갖으며 연장된 탭 본딩용 전도성패턴을 상기 하부칩의 본딩패드에 절곡시켜 부착하는 탭 본딩 단계와; A tab bonding step of etching the resin film by bending and attaching a conductive pattern for tab bonding having a predetermined length into a cavity to a bonding pad of the lower chip; 상기 가요성 수지필름상의 커버코트로 노출된 전도성패턴에 플립칩을 부착하는 단계와; Attaching a flip chip to the conductive pattern exposed by the cover coat on the flexible resin film; 상기 플립칩에 상부칩을 부착시키되, 상부칩의 본딩패드를 일치시켜 부착하는 단계와;Attaching an upper chip to the flip chip, wherein the bonding pads of the upper chip are matched to each other; 상기 하부칩의 저면 및 둘레면을 제외하고 상기 캐비티를 통해 노출된 본딩패드가 형성된 하부칩의 상면과, 상기 탭본딩용 전도성패턴과, 상기 플립칩과, 상기 상부칩의 상면을 제외한 저면 및 둘레면을 외부로부터 보호하기 위하여 코팅재로 인캡슐레이션하는 단계와;Except for the bottom and the circumferential surface of the lower chip, an upper surface of the lower chip having the bonding pads exposed through the cavity, the tab bonding conductive pattern, the flip chip, and the bottom and the circumference except the upper surface of the upper chip. Encapsulating with a coating to protect the cotton from the outside; 상기 가요성 수지필름의 커버코트 사이로 노출되거나, 수지필름의 저면으로 노출된 인출단자 부착용 전도성패턴에 인출단자를 부착하는 단계로 이루어진 것을 특징으로 하는 반도체 패키지 제조방법.A semiconductor package manufacturing method comprising the step of attaching the lead-out terminal to the conductive pattern for attaching the lead-out terminal exposed between the cover coat of the flexible resin film, or exposed to the bottom surface of the resin film. 제 3 항에 있어서, 상기 회로필름을 제공하는 단계에서 수지필름상의 탭 본딩용 전도성패턴 자리를 와이어 본딩용 전도성패턴으로 형성하는 단계가 진행되는 것을 특징으로 하는 반도체 패키지 제조방법.The method of claim 3, wherein the providing of the circuit film comprises forming a tab bonding conductive pattern on the resin film as a conductive pattern for wire bonding. 제 3 항 또는 제 4 항에 있어서, 상기 탭 본딩 단계를 대신하여, 상기 와이어 본딩용 전도성패턴과 상기 하부칩의 본딩패드간을 와이어로 본딩하는 단계로 진행하는 것을 특징으로 하는 반도체 패키지 제조방법.5. The method of claim 3, wherein in place of the tab bonding step, a step of bonding the wire bonding conductive pattern to the bonding pad of the lower chip is performed by wire bonding.
KR1020000073054A 2000-12-04 2000-12-04 Semiconductor package and method for manufacturing the same KR100705248B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000073054A KR100705248B1 (en) 2000-12-04 2000-12-04 Semiconductor package and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000073054A KR100705248B1 (en) 2000-12-04 2000-12-04 Semiconductor package and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20020043394A KR20020043394A (en) 2002-06-10
KR100705248B1 true KR100705248B1 (en) 2007-04-06

Family

ID=27679427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000073054A KR100705248B1 (en) 2000-12-04 2000-12-04 Semiconductor package and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR100705248B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200452155Y1 (en) * 2008-08-29 2011-02-10 한양이엔지 주식회사 Table For Chemicals Supplying Valve Establishment

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
KR20020027042A (en) * 2000-10-04 2002-04-13 마이클 디. 오브라이언 Semiconductor package and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
KR20020027042A (en) * 2000-10-04 2002-04-13 마이클 디. 오브라이언 Semiconductor package and method for manufacturing the same

Also Published As

Publication number Publication date
KR20020043394A (en) 2002-06-10

Similar Documents

Publication Publication Date Title
US8866280B2 (en) Chip package
US7511365B2 (en) Thermal enhanced low profile package structure
US8030135B2 (en) Methods for a multiple die integrated circuit package
US7514297B2 (en) Methods for a multiple die integrated circuit package
US7190071B2 (en) Semiconductor package and method for fabricating the same
US6452278B1 (en) Low profile package for plural semiconductor dies
US20030197290A1 (en) Stackable semiconductor package and method for manufacturing same
JP2002110898A (en) Semiconductor device
KR950015727A (en) Semiconductor device and manufacturing method thereof
CN208767298U (en) Sensor encapsulation
US6894904B2 (en) Tab package
JP3660663B2 (en) Chip package manufacturing method
KR19990069438A (en) Chip stack package
JP3632024B2 (en) Chip package and manufacturing method thereof
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
KR100705248B1 (en) Semiconductor package and method for manufacturing the same
KR100243376B1 (en) Semiconductor package &amp;manufacturing method thereof
KR100437821B1 (en) semiconductor package and metod for fabricating the same
TWI475662B (en) Multiple die integrated circuit package
KR100199287B1 (en) Chip scaled package using clip lead
US20080179721A1 (en) Stacking of transfer carriers with aperture arrays as interconnection joints
KR100533762B1 (en) Semiconductor package
KR100808586B1 (en) Stack type package
KR100708040B1 (en) Circuit tape and semiconductor package using it and its manufacturing method
KR20210069754A (en) Multi-chip Semiconductor Package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140304

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150303

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180313

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190313

Year of fee payment: 13