KR100702305B1 - Recess gate of semiconductor device - Google Patents

Recess gate of semiconductor device Download PDF

Info

Publication number
KR100702305B1
KR100702305B1 KR1020050066273A KR20050066273A KR100702305B1 KR 100702305 B1 KR100702305 B1 KR 100702305B1 KR 1020050066273 A KR1020050066273 A KR 1020050066273A KR 20050066273 A KR20050066273 A KR 20050066273A KR 100702305 B1 KR100702305 B1 KR 100702305B1
Authority
KR
South Korea
Prior art keywords
region
recess gate
active region
semiconductor device
trenches
Prior art date
Application number
KR1020050066273A
Other languages
Korean (ko)
Other versions
KR20070011745A (en
Inventor
윤지윤
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050066273A priority Critical patent/KR100702305B1/en
Publication of KR20070011745A publication Critical patent/KR20070011745A/en
Application granted granted Critical
Publication of KR100702305B1 publication Critical patent/KR100702305B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Abstract

본 발명은 반도체 소자의 리세스 게이트에 관한 것으로, 리세스 게이트 영역 식각 공정에서 리세스 게이트 마스크와 활성영역의 오정렬에 의해 반도체 소자의 특성이 저하되는 문제를 해결하기 위하여, 리세스 게이트 영역을 형성을 위한 트렌치 형성 시 상기 활성영역 상에 형성된 트렌치는 2 개씩 쌍을 이루며 평행하고, 상기 소자분리영역 상에 형성된 트렌치는 서로 교차되도록 함으로써, 공정 마진을 증가시킬 수 있는 반도체 소자의 리세스 게이트에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a recess gate of a semiconductor device. In order to solve the problem that a characteristic of a semiconductor device is degraded due to a misalignment of a recess gate mask and an active region in a recess gate region etching process, a recess gate region is formed. The trenches formed on the active region are parallel to each other in pairs when the trenches are formed, and the trenches formed on the device isolation region cross each other, thereby increasing the process margin. will be.

Description

반도체 소자의 리세스 게이트{RECESS GATE OF SEMICONDUCTOR DEVICE}Recess gate of semiconductor device {RECESS GATE OF SEMICONDUCTOR DEVICE}

도 1은 종래 기술에 따른 리세스 게이트 영역을 도시한 평면도.1 is a plan view of a recess gate region according to the prior art;

도 2는 도 1의 A - A' 방향을 따른 단면도.FIG. 2 is a cross-sectional view taken along the AA ′ direction of FIG. 1.

도 3은 본 발명에 따른 반도체 소자의 리세스 게이트 형성을 위한 트렌치를 도시한 평면도.3 is a plan view showing a trench for forming a recess gate of a semiconductor device according to the present invention.

도 4는 도 3의 B - B' 방향을 따른 단면도.4 is a cross-sectional view taken along the line BB ′ of FIG. 3.

본 발명은 반도체 소자의 리세스 게이트에 관한 것으로, 리세스 게이트 영역 식각 공정에서 리세스 게이트 마스크와 활성영역의 오정렬에 의해 반도체 소자의 특성이 저하되는 문제를 해결하기 위하여, 리세스 게이트 영역을 형성을 위한 트렌치 형성 시 상기 활성영역 상에 형성된 트렌치는 2 개씩 쌍을 이루며 평행하고, 상기 소자분리영역 상에 형성된 트렌치는 서로 교차되도록 함으로써, 공정 마진을 증가시킬 수 있는 반도체 소자의 리세스 게이트에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a recess gate of a semiconductor device. In order to solve the problem that a characteristic of a semiconductor device is degraded due to a misalignment of a recess gate mask and an active region in a recess gate region etching process, a recess gate region is formed. The trenches formed on the active region are parallel to each other in pairs when the trenches are formed, and the trenches formed on the device isolation region cross each other, thereby increasing the process margin. will be.

반도체소자가 고집적화됨에 따라 게이트 패턴의 크기가 작아지면서 채널 길이의 감소로 반도체 소자의 특성이 저하되었다. 특히 100nm 이하 공정에서 이런 문제가 자주 발생하는데 이를 극복하기 위하여 리세스 게이트를 사용하게 되었다. 리세스 게이트는 게이트 채널 길이를 증가시키기 위하여 게이트 패턴이 형성될 영역의 채널 영역 반도체 기판을 소정 깊이 리세스 하여 게이트와 활성영역 사이의 접촉면적을 넓히는 것이다.As the semiconductor devices are highly integrated, the gate pattern becomes smaller and the characteristics of the semiconductor devices are degraded due to the decrease in the channel length. In particular, this problem occurs frequently in sub-100nm processes. To overcome this, recess gates are used. The recess gate is to extend a contact area between the gate and the active region by recessing the channel region semiconductor substrate in the region where the gate pattern is to be formed in order to increase the gate channel length.

도 1은 종래 기술에 따른 리세스 게이트 영역을 도시한 평면도이다.1 is a plan view illustrating a recess gate region according to the related art.

도 1을 참조하면, 소자분리영역(20) 및 활성영역(30)을 구비한 반도체 기판(10) 상에 리세스 게이트 영역(40)을 형성한다. 여기서, 정상적인 리세스 게이트 영역은 점선으로 표시된 부분이지만, 오정렬에 의하여 활성영역(30) 에지부와 소자분리영역(20)에 걸쳐서 리세스 게이트 영역(40)이 형성된 영역(ⓐ)을 볼 수 있다.Referring to FIG. 1, a recess gate region 40 is formed on a semiconductor substrate 10 having an isolation region 20 and an active region 30. Here, although the normal recess gate region is a portion indicated by a dotted line, the region ⓐ where the recess gate region 40 is formed over the edge portion of the active region 30 and the device isolation region 20 may be seen due to misalignment. .

도 2는 도 1의 A - A' 방향을 따른 단면도이다.FIG. 2 is a cross-sectional view taken along the AA ′ direction of FIG. 1.

도 2를 참조하면, 활성영역(30) 및 소자분리영역(20)에 리세스 게이트 영역(40)이 2 개씩 쌍을 이루어 각각 형성된다. 여기서, 소자분리영역(20)에 형성되는 리세스 게이트 영역(40)이 오정렬에 의하여 인접 활성영역(30)에 걸쳐서 형성되는데, 이 영역(ⓑ)에서 누설전류가 증가하는 문제를 유발된다.Referring to FIG. 2, two recess gate regions 40 are formed in the active region 30 and the device isolation region 20, respectively. Here, the recess gate region 40 formed in the device isolation region 20 is formed over the adjacent active region 30 by misalignment, which causes a problem of an increase in leakage current in this region ⓑ.

따라서, 반도체 소자의 전기적 특성이 열화 될 뿐만 아니라 리세스 게이트 영역 형성을 위한 공정 마진이 감소하고, 수율이 감소하는 문제가 있다.Therefore, not only the electrical characteristics of the semiconductor device are deteriorated but also the process margin for forming the recess gate region is reduced, and the yield is reduced.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 리세스 게이트 영역 식각 공정에서 리세스 게이트 마스크와 활성영역의 오정렬에 의해 반도체 소자의 특성이 저하되는 문제를 해결하기 위하여, 리세스 게이트 영역을 형성을 위한 트렌치 형성 시 상기 활성영역 상에 형성된 트렌치는 2 개씩 쌍을 이루며 평행하고, 상기 소자분리영역 상에 형성된 트렌치는 서로 교차되도록 함으로써, 공정 마진을 증가시킬 수 있는 반도체 소자의 리세스 게이트를 제공하는 것을 그 목적으로 한다.The present invention provides a recess gate region in order to solve the problem of deterioration of the characteristics of a semiconductor device due to misalignment of a recess gate mask and an active region in a recess gate region etching process. When trenches are formed, trenches formed on the active region are paired in parallel and parallel to each other, and trenches formed on the device isolation region cross each other, thereby forming a recess gate of a semiconductor device, which may increase a process margin. Its purpose is to provide.

이상의 목적을 달성하기 위해 본 발명에 따른 반도체 소자의 리세스 게이트는,
활성영역 및 소자분리영역을 구비한 반도체 기판과,
상기 활성영역과 교차하는 라인형태의 트렌치가 형성되되,
상기 활성영역 상에 형성된 트렌치는 2개씩 쌍을 이루며 서로 평행하고,
상기 활성영역의 단축방향으로 상기 활성영역과 활성영역 사이의 상기 소자분리영역 상에서 트렌치가 서로 교차되며,
상기 활성영역 상에 형성된 트렌치 상부에 리세스 게이트가 구비되는 것을 특징으로 한다. In order to achieve the above object, the recess gate of the semiconductor device according to the present invention,
A semiconductor substrate having an active region and an isolation region;
Line-shaped trenches intersecting the active region are formed,
The trenches formed on the active region are paired and parallel to each other,
Trenchs intersect each other on the device isolation region between the active region and the active region in a minor direction of the active region,
Recess gates are formed on the trenches formed on the active region.

이하, 첨부된 도면을 참고로 하여 본 발명에 따른 반도체 소자의 리세스 게이트를 상세히 설명하면 다음과 같다.Hereinafter, a recess gate of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

삭제delete

삭제delete

삭제delete

삭제delete

도 3은 본 발명에 따른 반도체 소자의 리세스 게이트 형성을 위한 트렌치를 도시한 평면도이다.3 is a plan view illustrating a trench for forming a recess gate of a semiconductor device according to the present invention.

도 3을 참조하면, 활성영역(130) 및 소자분리영역(120)을 구비한 반도체 기판(100)에 활성영역(130)과 교차하는 라인형태의 트렌치(140)가 형성된다. 이때, 동일한 활성영역(130) 상에 형성된 트렌치(140)는 2 개씩 쌍을 이루며 평행하고, 활성영역(130)의 단축방향으로 상기 활성영역과 활성영역의 소자분리영역(120) 상에서 트렌치(140)가 서로 교차되도록 형성된다. 따라서, 트렌치(140)가 트위스트 형태로 나타난다.Referring to FIG. 3, a trench 140 having a line shape intersecting with the active region 130 is formed in the semiconductor substrate 100 having the active region 130 and the device isolation region 120. At this time, the trenches 140 formed on the same active region 130 are paired and parallel to each other, and the trench 140 is formed on the device isolation region 120 of the active region and the active region in the short axis direction of the active region 130. ) Are formed to cross each other. Thus, trench 140 appears in a twisted form.

여기서, 활성영역(130)의 단축방향에 수직하도록 라인/스페이스 형태로 게이트가 형성되는데 이 경우 서로 교차되는 부분의 트렌치(140)에 의해서 게이트가 서로 브릿지 되는 문제가 발생하는 것처럼 보인다. 그러나, 게이트 폴리실리콘층으로 트렌치(40)를 매립한 후 금속층 및 하드마스크층을 순차적으로 적층한 후 게이트 마스크를 이용한 식각 공정을 수행하는데, 이 공정에서 트렌치(140)가 서로 교차하는 부분의 게이트 폴리실리콘층도 동시에 식각 되면서 게이트가 브릿지되는 문제가 발생하지 않게 된다.Here, the gate is formed in a line / space shape so as to be perpendicular to the short axis direction of the active region 130. In this case, it appears that the gates are bridged with each other by the trenches 140 intersecting each other. However, after the trench 40 is filled with the gate polysilicon layer, the metal layer and the hard mask layer are sequentially stacked, and an etching process using a gate mask is performed. In this process, the gates of the portions where the trenches 140 cross each other are formed. As the polysilicon layer is simultaneously etched, the gate bridge is not generated.

이와 같이 게이트가 형성될 경우 리세스 게이트 영역이 부분적으로 게이트 하부에 형성되므로, 게이트 하부 전면에 걸쳐 형성되는 종래의 리세스 게이트에서 문제가 될 수 있는 게이트가 쓰러지는 문제를 방지할 수 있는 효과를 제공한다.When the gate is formed in this way, the recess gate region is partially formed under the gate, thereby providing an effect of preventing the gate from falling down, which may be a problem in the conventional recess gate formed over the entire bottom surface of the gate. do.

도 4는 도 3의 B - B' 방향을 따른 단면도이다.4 is a cross-sectional view taken along the direction BB ′ of FIG. 3.

도 4를 참조하면, 소자분리영역(120) 중심부에 트렌치(140)가 교차되어 하나로 형성된다. 따라서, 소자분리영역(120) 상에 형성되는 트렌치(140)가 오정렬에 의하여 활성영역(130)의 에지부가 식각 될 위험이 원천적으로 방지되고, 그 만큼 공정 마진이 증가하게 된다.Referring to FIG. 4, the trenches 140 cross each other at the center of the device isolation region 120 to form one. Therefore, the risk that the edge portion of the active region 130 is etched by the misalignment of the trench 140 formed on the device isolation region 120 is prevented, thereby increasing the process margin.

상술한 바와 같이, 리세스 게이트 영역을 위한 트렌치를 형성하면서 소자분리영역에 형성되는 트렌치가 서로 교차하도록 함으로써, 리세스 게이트 영역 형성을 위한 공정 마진을 증가시킬 수 있다.As described above, the trenches formed in the device isolation region may cross each other while forming the trench for the recess gate region, thereby increasing the process margin for forming the recess gate region.

이상에서 설명한 바와 같이 본 발명에 따른 반도체 소자의 리세스 게이트는, 리세스 게이트 영역 형성을 위한 트렌치를 형성하면서 서로 쌍을 이루는 트렌치가 활성영역 상에서는 평행하고, 소자분리영역 상에서는 서로 교차하도록 형성함으로써, 리세스 게이트 영역 형성을 위한 공정 마진을 증가시킬 수 있다. 또한, 오정렬에 의해서 트렌치가 소자분리영역과 활성영역에 교차하여 형성되면서 발생할 수 있는 누설전류 문제를 해결할 수 있으므로 반도체 소자의 전기적 특성 향상 및 생산 수율을 증가 시킬 수 있는 효과를 제공한다.As described above, the recess gate of the semiconductor device according to the present invention is formed by forming trenches for forming the recess gate region so that the paired trenches are parallel in the active region and cross each other in the isolation region. The process margin for forming the recess gate region may be increased. In addition, because the misalignment solves the leakage current problem that may occur when the trench is formed to cross the device isolation region and the active region, it provides an effect of improving the electrical characteristics of the semiconductor device and increasing the production yield.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

Claims (1)

활성영역 및 소자분리영역을 구비한 반도체 기판과, A semiconductor substrate having an active region and an isolation region; 상기 활성영역과 교차하는 라인형태의 트렌치가 형성되되,Line-shaped trenches intersecting the active region are formed, 상기 활성영역 상에 형성된 트렌치는 2개씩 쌍을 이루며 서로 평행하고, The trenches formed on the active region are paired and parallel to each other, 상기 활성영역의 단축방향으로 상기 활성영역과 활성영역 사이의 상기 소자분리영역 상에서 트렌치가 서로 교차되며,Trenchs intersect each other on the device isolation region between the active region and the active region in a minor direction of the active region, 상기 활성영역 상에 형성된 트렌치 상부에 리세스 게이트가 구비되는 것을 특징으로 하는 반도체 소자의 리세스 게이트.The recess gate of the semiconductor device, wherein a recess gate is provided on the trench formed on the active region.
KR1020050066273A 2005-07-21 2005-07-21 Recess gate of semiconductor device KR100702305B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050066273A KR100702305B1 (en) 2005-07-21 2005-07-21 Recess gate of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050066273A KR100702305B1 (en) 2005-07-21 2005-07-21 Recess gate of semiconductor device

Publications (2)

Publication Number Publication Date
KR20070011745A KR20070011745A (en) 2007-01-25
KR100702305B1 true KR100702305B1 (en) 2007-03-30

Family

ID=38012338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050066273A KR100702305B1 (en) 2005-07-21 2005-07-21 Recess gate of semiconductor device

Country Status (1)

Country Link
KR (1) KR100702305B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050027294A (en) * 2003-09-15 2005-03-21 삼성전자주식회사 Method for forming recess gate for use in semiconductor memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050027294A (en) * 2003-09-15 2005-03-21 삼성전자주식회사 Method for forming recess gate for use in semiconductor memory

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
10200527294

Also Published As

Publication number Publication date
KR20070011745A (en) 2007-01-25

Similar Documents

Publication Publication Date Title
KR100763330B1 (en) Isolation method defining active fins, method for fabricating semiconductor device using the same, and semiconductor device fabricated thereby
KR101827353B1 (en) DRAM device and method of manufacturing the same
KR100842908B1 (en) Semiconductor device having recess gate and method of manufacturing the same
US8614481B2 (en) Semiconductor device and method for fabricating the same
US10410886B2 (en) Methods of fabricating a semiconductor device
KR101692718B1 (en) Method of manufacturing a DRAM device
KR20150044645A (en) Semiconductor appratus having multi-type wall oxides and manufacturing method of the same
KR100790571B1 (en) Transistor and the method for manufacturing the same
KR20060112853A (en) Method for forming semiconductor device
KR100702305B1 (en) Recess gate of semiconductor device
KR101194960B1 (en) Semiconductor device and method for manufacturing the same
KR20090046201A (en) Vertical transistor and method of forming the same
US8030697B2 (en) Cell structure of semiconductor device having an active region with a concave portion
KR101096522B1 (en) Semiconductor device and method for forming the same
KR101128915B1 (en) Method for forming semiconductor device
KR20090103508A (en) Semiconductor device
KR20070017655A (en) Method for forming semiconductor device
US7687878B2 (en) MOSFET device having screening layers formed between main gate and passing gate and method for manufacturing the same
CN111048512B (en) Memory structure
KR20070089544A (en) Non planar anti fuse
KR20070016630A (en) Method of manufacturing semiconductor device
US9640629B1 (en) Semiconductor device and method of manufacturing the same
KR20060062358A (en) Method for manufacturing semiconductor device having recessed channel transistor
KR20070021504A (en) Method of manufacturing semiconductor device
KR100549581B1 (en) Transistor and forming method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee