KR100702130B1 - Semiconductor device having high-k gate insulating layer and method of fabricating the same - Google Patents

Semiconductor device having high-k gate insulating layer and method of fabricating the same Download PDF

Info

Publication number
KR100702130B1
KR100702130B1 KR1020050092377A KR20050092377A KR100702130B1 KR 100702130 B1 KR100702130 B1 KR 100702130B1 KR 1020050092377 A KR1020050092377 A KR 1020050092377A KR 20050092377 A KR20050092377 A KR 20050092377A KR 100702130 B1 KR100702130 B1 KR 100702130B1
Authority
KR
South Korea
Prior art keywords
film
hafnium
titanium oxide
semiconductor device
gas supply
Prior art date
Application number
KR1020050092377A
Other languages
Korean (ko)
Inventor
이종민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050092377A priority Critical patent/KR100702130B1/en
Application granted granted Critical
Publication of KR100702130B1 publication Critical patent/KR100702130B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Abstract

A semiconductor device and its manufacturing method are provided to control easily a threshold voltage and to improve the resistivity against a thermal process and an oxidation process by using a hafnium titanium oxide layer as a gate insulating layer. A semiconductor device comprises a hafnium titanium oxide layer(240) on a semiconductor substrate(200), a barrier metal(250) arranged on the hafnium titanium oxide layer, and a gate electrode layer(260) arranged on the barrier metal. The hafnium titanium oxide layer is used as a gate insulating layer. The semiconductor device further includes a silicon oxide layer or a silicon oxide nitride layer between the substrate and the hafnium titanium oxide layer.

Description

고유전율의 게이트절연막을 갖는 반도체소자 및 그 제조방법{Semiconductor device having high-k gate insulating layer and method of fabricating the same}Semiconductor device having a high dielectric constant gate insulating film and a method for manufacturing the same {Semiconductor device having high-k gate insulating layer and method of fabricating the same

도 1은 종래의 고유전율을 갖는 게이트절연막을 갖는 반도체소자를 나타내 보인 단면도이다.1 is a cross-sectional view illustrating a semiconductor device having a gate insulating film having a conventional high dielectric constant.

도 2 및 도 3은 본 발명에 따른 고유전율의 게이트절연막을 갖는 반도체소자 및 그 제조방법을 설명하기 위하여 나타내 보인 단면도들이다.2 and 3 are cross-sectional views illustrating a semiconductor device having a high dielectric constant gate insulating film and a method of manufacturing the same according to the present invention.

도 4는 본 발명에 따른 고유전율의 게이트절연막을 갖는 반도체소자의 제조방법에 있어서 원자층증착방법을 사용하여 하프늄티타늄옥사이드막을 형성하는 과정의 일 예를 설명하기 위하여 나타내 보인 도면이다.4 is a view illustrating an example of a process of forming a hafnium titanium oxide film using an atomic layer deposition method in the method of manufacturing a semiconductor device having a high dielectric constant gate insulating film according to the present invention.

도 5는 본 발명에 따른 고유전율의 게이트절연막을 갖는 반도체소자의 제조방법에 있어서 원자층증착방법을 사용하여 하프늄티타늄옥사이드막을 형성하는 과정의 다른 예를 설명하기 위하여 나타내 보인 도면이다.FIG. 5 is a view illustrating another example of a process of forming a hafnium titanium oxide film using an atomic layer deposition method in a method of manufacturing a semiconductor device having a high dielectric constant gate insulating film according to the present invention.

본 발명은 반도체소자 및 그 제조방법에 관한 것으로서, 특히 고유전율의 게 이트절연막을 갖는 반도체소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a semiconductor device having a high dielectric constant gate insulating film and a method for manufacturing the same.

최근 반도체소자의 집적도가 증가하면서, 선폭이 0.1㎛급 또는 그 이하의 소자에서는 숏채널효과(short channel effect)의 감소, 효과적인 채널 컨트롤 등을 위하여, 게이트절연막이 대략 40Å 이하의 전기적 두께를 갖는 것이 요구되고 있다. 그러나 이와 같은 두께에서는 반도체기판과 게이트전극 사이의 직접 터널링(direct tunneling)에 의해 누설전류가 증가하여 트랜지스터의 이상동작을 유발하며, 디램(DRAM)과 같은 반도체 메모리소자의 경우 커패시터와 관련된 리플래시 타임(refresh time)이 감소되는 등의 여러 가지 문제들이 발생한다. 따라서 최근에는 이와 같은 직접 터널링이 방지될 수 있을 정도로 충분한 물리적 두께를 유지하면서 전기적 두께를 감소시킬 수 있는 고유전율의 절연막(high-k dielectric)으로 게이트절연막을 형성하고자 하는 연구가 활발하게 진행되고 있다.With the recent increase in the degree of integration of semiconductor devices, in devices with a line width of 0.1 μm or less, the gate insulating film has an electrical thickness of about 40 μs or less for reducing short channel effects and effective channel control. It is required. However, at such a thickness, leakage current increases due to direct tunneling between the semiconductor substrate and the gate electrode, causing abnormal operation of the transistor. In the case of semiconductor memory devices such as DRAM, the refresh time associated with the capacitor Many problems arise, such as reduced refresh time. Therefore, recent studies have been actively conducted to form a gate insulating film using a high-k dielectric that can reduce electrical thickness while maintaining a sufficient physical thickness to prevent such direct tunneling. .

도 1은 종래의 고유전율을 갖는 게이트절연막을 갖는 반도체소자를 나타내 보인 단면도이다.1 is a cross-sectional view illustrating a semiconductor device having a gate insulating film having a conventional high dielectric constant.

도 1을 참조하면, 반도체기판(100)은 소자분리막(110)에 의해 한정되는 활성영역(120)을 갖는다. 활성영역(120) 위에는 게이트스택(gate stack)이 배치되는데, 이 게이트스택은 실리콘옥사이드막(130), 고유전율의 금속산화막(140), 장벽금속막(150) 및 게이트전극막(160)이 순차적으로 배치된 구조를 갖는다. 실리콘옥사이드막(130) 대신에 실리콘옥사이드나이트라이드막(SiON)막이 사용될 수 있다. 고유전율의 금속산화막(140)은 하프늄옥사이드(HfO2)막 또는 탄탈륨옥사이드(Ta2O5)막으로 이루어질 수 있다. 장벽금속막(150)은 티타늄나이트라이드(TiN)막 또는 텅스텐나이트라이드(WN)막으로 이루어질 수 있다. 그리고 게이트전극막(160)은 텅스텐실리사이드(WSi)막, 텅스텐(W)막 또는 티타늄실리사이드(TiSi2)막으로 이루어질 수 있다.Referring to FIG. 1, the semiconductor substrate 100 has an active region 120 defined by the device isolation layer 110. A gate stack is disposed on the active region 120. The gate stack includes a silicon oxide film 130, a metal oxide film 140 having a high dielectric constant, a barrier metal film 150, and a gate electrode film 160. It has a structure arranged sequentially. Instead of the silicon oxide film 130, a silicon oxide nitride film (SiON) film may be used. The high dielectric constant metal oxide film 140 may be formed of a hafnium oxide (HfO 2 ) film or a tantalum oxide (Ta 2 O 5 ) film. The barrier metal film 150 may be formed of a titanium nitride (TiN) film or a tungsten nitride (WN) film. The gate electrode layer 160 may be formed of a tungsten silicide (WSi) film, a tungsten (W) film, or a titanium silicide (TiSi 2 ) film.

이와 같이 고유전율의 게이트절연막으로서 하프늄옥사이드(HfO2)막 또는 탄탈륨옥사이드(Ta2O5)막을 사용함으로써, 앞서 언급한 바와 같이, 충분한 물리적 두께를 유지하면서도 작은 전기적 두께를 얻을 수 있다. 이는 하프늄옥사이드(HfO2)막 또는 탄탈륨옥사이드(Ta2O5)막의 높은 유전율 때문이다. 하프늄옥사이드(HfO2)막의 유전율(ε)은 대략 20이고, 탄탈륨옥사이드(Ta2O5)막의 유전율(ε)은 대략 25인 것으로 알려져 있다.As described above, by using a hafnium oxide (HfO 2 ) film or a tantalum oxide (Ta 2 O 5 ) film as the high dielectric constant gate insulating film, a small electrical thickness can be obtained while maintaining a sufficient physical thickness. This is due to the high dielectric constant of the hafnium oxide (HfO 2 ) film or the tantalum oxide (Ta 2 O 5 ) film. It is known that the dielectric constant? Of the hafnium oxide (HfO 2 ) film is approximately 20, and the dielectric constant? Of the tantalum oxide (Ta 2 O 5 ) film is approximately 25.

그러나 금속게이트전극막을 사용하는 경우, 이와 같은 유전율의 크기만으로는 소자의 성능열화를 억제하는데 한계가 있다. 일 예로서 게이트절연막으로서 탄탈륨옥사이드(Ta2O5)막을 사용하고 게이트전극막으로서 금속막을 사용하는 구조에서는 금속게이트전극막의 일함수(work function)가 크고, 이로 인하여 n채널형 모스트랜지스터의 문턱전압이 대략 1V 이상으로 높게 측정되는 문제가 발생한다. 이와 같은 문제를 해결하기 위해서는, 높은 문턱전압을 감소시켜야 하고, 이에 따라 채널 이온주입시 기존의 보론(B) 대신 포스포러스(P)를 주입되는 불순물이온으로 사용하여야 하는데, 포스포러스(P)의 상대적으로 높은 확산속도로 인하여 채널이 표면 부근에서 형성되지 않고 상대적으로 매몰된 채널이 형성되어 소자의 성능을 열 화시킨다는 문제가 발생한다.However, in the case of using a metal gate electrode film, only such a dielectric constant has a limit in suppressing the performance deterioration of the device. As an example, in a structure in which a tantalum oxide (Ta 2 O 5 ) film is used as the gate insulating film and a metal film is used as the gate electrode film, the work function of the metal gate electrode film is large, which causes the threshold voltage of the n-channel type transistor. The problem arises that this is measured as high as approximately 1V or more. In order to solve this problem, high threshold voltage should be reduced, and thus, when implanting channel ions, phosphorus (P) should be used as impurity ions to be injected instead of boron (B). Due to the relatively high diffusion rate, there is a problem that a channel is not formed near the surface but a relatively buried channel is formed, which degrades the performance of the device.

본 발명이 이루고자 하는 기술적 과제는, 충분한 물리적 두께를 가지면서도 얇은 전기적 두께를 확보할 수 있고, 금속막을 게이트전극막으로 사용하더라도 금속게이트전극막의 높은 일함수로 인한 문턱전압 조절의 어려움을 해소할 수 있도록 하는 고유전율의 게이트절연막을 갖는 반도체소자를 제공하는 것이다.The technical problem to be achieved by the present invention is to secure a thin electrical thickness while having a sufficient physical thickness, and to solve the difficulty of controlling the threshold voltage due to the high work function of the metal gate electrode film even when the metal film is used as the gate electrode film. A semiconductor device having a high dielectric constant gate insulating film is provided.

본 발명이 이루고자 하는 다른 기술적 과제는, 상기와 같은 반도체소자를 제조하는 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing the semiconductor device as described above.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 고유전율의 게이트절연막을 갖는 반도체소자는, 반도체기판 위에서 게이트절연막으로 배치되는 하프늄티타늄옥사이드(HfTiO)막; 상기 하프늄티타늄옥사이드막 위에 배치되는 장벽금속막; 및 상기 장벽금속막 위에 배치되는 게이트전극막을 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, a semiconductor device having a high dielectric constant gate insulating film according to the present invention, a hafnium titanium oxide (HfTiO) film disposed as a gate insulating film on a semiconductor substrate; A barrier metal film disposed on the hafnium titanium oxide film; And a gate electrode film disposed on the barrier metal film.

상기 반도체기판과 하프늄티타늄옥사이드막 사이에 배치되는 실리콘옥사이드막 또는 실리콘옥사이드나이트라이드막을 더 구비할 수 있다.A silicon oxide film or a silicon oxide nitride film may be further disposed between the semiconductor substrate and the hafnium titanium oxide film.

이 경우, 상기 실리콘옥사이드막 또는 실리콘옥사이드나이트라이드막은 15Å보다 작은 두께를 갖는 것이 바람직하다.In this case, the silicon oxide film or silicon oxide nitride film preferably has a thickness of less than 15 kPa.

상기 하프늄티타늄옥사이드막은 20-500Å의 두께를 갖는 것이 바람직하다.The hafnium titanium oxide film preferably has a thickness of 20-500 GPa.

상기 장벽금속막은 티타늄나이트라이드막 또는 텅스텐나이트라이드막으로 이 루어질 수 있다.The barrier metal film may be formed of a titanium nitride film or a tungsten nitride film.

상기 게이트전극막은 폴리실리콘막, 텅스텐실리사이드막, 텅스텐막 또는 티타늄실리사이드막으로 이루어질 수 있다.The gate electrode film may be formed of a polysilicon film, a tungsten silicide film, a tungsten film, or a titanium silicide film.

상기 다른 기술적 과제를 달성하기 위하여, 본 발명에 따른 고유전율의 게이트절연막을 갖는 반도체소자의 제조방법은, 반도체기판 위에 버퍼절연막을 형성하는 단계; 상기 버퍼절연막 위에 하프늄티타늄옥사이드막을 형성하는 단계; 상기 하프늄티타늄옥사이드막 위에 장벽금속막을 형성하는 단계; 및 상기 장벽금속막 위에 게이트전극막을 형성하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, a method of manufacturing a semiconductor device having a high dielectric constant gate insulating film according to the present invention, forming a buffer insulating film on a semiconductor substrate; Forming a hafnium titanium oxide film on the buffer insulating film; Forming a barrier metal film on the hafnium titanium oxide film; And forming a gate electrode film on the barrier metal film.

상기 버퍼절연막을 형성하는 단계는, 산소 분위기 또는 이산화질소 분위기 및 700 내지 1100℃의 온도에서 급속열처리방법을 사용하여 수행할 수 있다.The forming of the buffer insulating film may be performed by using a rapid heat treatment method in an oxygen atmosphere or a nitrogen dioxide atmosphere and a temperature of 700 to 1100 ° C.

상기 하프늄티타늄옥사이드막은 원자층증착방법을 사용하여 수행할 수 있다.The hafnium titanium oxide film may be performed using an atomic layer deposition method.

이 경우, 상기 원자층증착방법은, 하프늄성분의 소스가스로서 C16H36HfO4, TDEAHf 또는 TEMAHf를 사용하고, 티타늄성분의 소스가스로서 Ti[OCH(CH3)2]4를 사용하며, 반응가스로서 오존, 플라즈마 산소 또는 H20 증기를 사용하여 수행할 수 있다.In this case, the atomic layer deposition method uses C 16 H 36 HfO 4 , TDEAHf or TEMAHf as a source gas of hafnium, and Ti [OCH (CH 3 ) 2 ] 4 as a source gas of titanium. It can be carried out using ozone, plasma oxygen or H 2 O vapor as the reaction gas.

상기 원자층증착방법을 사용하여 하프늄티타늄옥사이드막을 형성하는 단계는, 하프늄 소스가스 공급, 퍼지가스 공급, 반응가스 공급 및 퍼지가스 공급을 순차적으로 수행하는 제1 단계와, 티타늄 소스가스 공급, 퍼지가스 공급, 반응가스 공급 및 퍼지가스 공급을 순차적으로 수행하는 제2 단계를 반복적으로 실시하여 수 행하되, 상기 제1 단계와 제2 단계의 비율은 적어도 9:1 이하가 되도록 하는 것이 바람직하다.The forming of the hafnium titanium oxide film using the atomic layer deposition method may include a first step of sequentially performing hafnium source gas supply, purge gas supply, reaction gas supply, and purge gas supply, and titanium source gas supply and purge gas. The second step of sequentially performing the supply, the supply of the reactant gas and the supply of the purge gas may be performed repeatedly, but the ratio of the first step and the second step may be at least 9: 1 or less.

상기 원자층증착방법을 사용하여 하프늄티타늄옥사이드막을 형성하는 단계는, 하프늄 소스가스 공급, 퍼지가스 공급, 티타늄 소스가스 공급, 퍼지가스 공급, 반응가스 공급 및 퍼지가스 공급을 순차적으로 수행하는 단계를 반복적으로 실시하여 수행하되, 상기 하프늄 소스가스의 공급과 상기 티타늄 소스가스의 공급의 횟수가 적어도 9:1 이하가 되도록 할 수도 있다.Forming a hafnium titanium oxide film using the atomic layer deposition method, the hafnium source gas supply, purge gas supply, titanium source gas supply, purge gas supply, reaction gas supply and purge gas supply sequentially It may be carried out as, but the number of times the supply of the hafnium source gas and the supply of the titanium source gas may be at least 9: 1 or less.

상기 하프늄티타늄옥사이드막을 형성한 후에 100 내지 500W의 바이어스, 200 내지 500℃의 저온 및 N2O 분위기에서 플라즈마 어닐링을 수행하는 단계를 더 포함할 수 있다.After the hafnium titanium oxide film is formed, the method may further include performing plasma annealing in a bias of 100 to 500 W, a low temperature of 200 to 500 ° C., and an N 2 O atmosphere.

상기 하프늄티타늄옥사이드막을 형성한 후에 500 내지 900℃의 온도 및 N2 분위기 또는 0.1 이하의 비를 갖는 O2/N2 분위기에서 어닐링을 수행하는 단계를 더 포함할 수도 있다.After the hafnium titanium oxide film is formed, the method may further include performing annealing in an O 2 / N 2 atmosphere having a temperature of 500 to 900 ° C. and an N 2 atmosphere or a ratio of 0.1 or less.

상기 장벽금속막은 티타늄나이트라이드막 또는 텅스텐나이트라이드막으로 형성할 수 있다.The barrier metal film may be formed of a titanium nitride film or a tungsten nitride film.

상기 게이트전극막은 폴리실리콘막, 텅스텐실리사이드막, 텅스텐막 또는 티타늄실리사이드막으로 형성할 수 있다.The gate electrode film may be formed of a polysilicon film, a tungsten silicide film, a tungsten film, or a titanium silicide film.

이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below.

도 2 및 도 3은 본 발명에 따른 고유전율의 게이트절연막을 갖는 반도체소자 및 그 제조방법을 설명하기 위하여 나타내 보인 단면도들이다.2 and 3 are cross-sectional views illustrating a semiconductor device having a high dielectric constant gate insulating film and a method of manufacturing the same according to the present invention.

먼저 도 3을 참조하면, 본 발명에 따른 반도체소자는, 소자분리막(210)에 의해 한정되는 활성영역(220)을 갖는 반도체기판(200)에 형성된다. 반도체기판(200)의 활성영역(220) 위에는 버퍼절연막(230)이 배치된다. 이 버퍼절연막(230)은 대략 15Å보다 작은 두께의 실리콘옥사이드(SiO2)막 또는 실리콘옥사이드나이트라이드(SiON)막으로 이루어진다. 상기 버퍼절연막(230)은 후속의 게이트절연막과 반도체기판(200) 사이의 계면특성을 향상시킨다.First, referring to FIG. 3, a semiconductor device according to the present invention is formed on a semiconductor substrate 200 having an active region 220 defined by an isolation layer 210. The buffer insulating layer 230 is disposed on the active region 220 of the semiconductor substrate 200. The buffer insulating film 230 is formed of a silicon oxide (SiO 2 ) film or a silicon oxide nitride (SiON) film having a thickness of less than about 15 kV. The buffer insulating film 230 improves the interface between the subsequent gate insulating film and the semiconductor substrate 200.

버퍼절연막(230) 위에는 고유전율의 게이트절연막으로서 하프늄티타늄옥사이드(HfTiO)막(240)이 배치된다. 하프늄티타늄옥사이드(HfTiO)막(240)의 유전율(ε)은 대략 30-50으로, 일반적으로 게이트절연막으로서 사용되는 탄탈륨옥사이드(Ta2O5)막(ε=25), 하프늄옥사이드(HfO2)막(ε=20), 알루미늄옥사이드(Al2O3)막(ε=9)의 유전율보다 크다. 따라서 충분한 물리적 두께를 가지면서도 얇은 전기적 두께를 확보할 수 있다. 하프늄티타늄옥사이드(HfTiO)막(240)은 대략 20-500Å의 두께를 갖는다.A hafnium titanium oxide (HfTiO) film 240 is disposed on the buffer insulating film 230 as a gate insulating film having a high dielectric constant. The dielectric constant ε of the hafnium titanium oxide (HfTiO) film 240 is approximately 30-50, and a tantalum oxide (Ta 2 O 5 ) film (ε = 25) and hafnium oxide (HfO 2 ) are generally used as gate insulating films. It is larger than the dielectric constant of the film (ε = 20) and the aluminum oxide (Al 2 O 3 ) film (ε = 9). Therefore, it is possible to secure a thin electrical thickness while having a sufficient physical thickness. The hafnium titanium oxide (HfTiO) film 240 has a thickness of approximately 20-500 GPa.

상기 하프늄티타늄옥사이드(HfTiO)막(240) 위에는 장벽금속막(250) 및 게이트전극막(260)이 순차적으로 배치된다. 장벽금속막(250)은 티타늄나이트라이드 (TiN)막 또는 텅스텐나이트라이드(WN)막으로 형성할 수 있다. 게이트전극막(260)은 티타늄실리사이드(TiSix)막, 텅스텐실리사이드(WSi)막 또는 텅스텐(W)막과 같은 금속막으로 형성할 수 있으며, 경우에 따라서 폴리실리콘막으로 형성할 수도 있다. 비록 도면에 나타내지는 않았지만, 반도체기판(200)의 활성영역(220) 내에는 소스/드레인영역(미도시)이 배치된다.The barrier metal layer 250 and the gate electrode layer 260 are sequentially disposed on the hafnium titanium oxide (HfTiO) layer 240. The barrier metal film 250 may be formed of a titanium nitride (TiN) film or a tungsten nitride (WN) film. The gate electrode film 260 may be formed of a metal film such as a titanium silicide (TiSi x ) film, a tungsten silicide (WSi) film, or a tungsten (W) film, and in some cases, may be formed of a polysilicon film. Although not shown in the drawing, a source / drain region (not shown) is disposed in the active region 220 of the semiconductor substrate 200.

이와 같은 본 발명에 따른 반도체소자를 제조하기 위해서는, 먼저 도 2에 나타낸 바와 같이, 소자분리막(210)에 의해 한정되는 활성영역(220)을 갖는 반도체기판(200) 위에 버퍼용 절연막(231), 하프늄티타늄옥사이드(HfTiO)막(241), 장벽금속용 물질막(251) 및 게이트전극용 물질막(261)을 순차적으로 형성한다. 장벽금속용 물질막(251)은 티타늄나이트라이드(TiN)막 또는 텅스텐나이트라이드(WN)막으로 형성한다. 게이트전극용 물질막(261)은 티타늄실리사이드(TiSix)막, 텅스텐실리사이드(WSi)막 또는 텅스텐(W)막과 같은 금속막으로 형성하며, 경우에 따라서 폴리실리콘막으로도 형성한다.In order to manufacture the semiconductor device according to the present invention, as shown in FIG. 2, an insulating film 231 for a buffer is formed on a semiconductor substrate 200 having an active region 220 defined by an isolation layer 210. A hafnium titanium oxide (HfTiO) film 241, a barrier metal material film 251, and a gate electrode material film 261 are sequentially formed. The barrier metal material layer 251 is formed of a titanium nitride (TiN) film or a tungsten nitride (WN) film. The gate electrode material film 261 is formed of a metal film such as a titanium silicide (TiSi x ) film, a tungsten silicide (WSi) film, or a tungsten (W) film. In some cases, the gate electrode material film 261 is also formed of a polysilicon film.

상기 버퍼용 절연막(231)은, 실리콘옥사이드(SiO2)막이나 실리콘옥사이드나이트라이드(SiON)막으로 형성한다. 실리콘옥사이드(SiO2)막으로 형성하는 경우, 산소(O2) 분위기와, 대략 700-1100℃의 온도에서 급속열처리방법(RTP; Rapid Thermal Process)을 사용하여 형성한다. 실리콘옥사이드나이트라이드(SiON)막으로 형성하는 경우, 이산화질소(N2O) 분위기와, 대략 700-1100℃의 온도에서 급속열처리방법을 사 용하여 형성한다. 어느 경우이던지 버퍼용 절연막(231)의 두께가 두꺼운 경우에는 게이트절연막의 유전율특성이 저하되므로, 버퍼용 절연막(231)의 두께는 15Å 이하가 되도록 한다.The buffer insulating film 231 is formed of a silicon oxide (SiO 2 ) film or a silicon oxide nitride (SiON) film. In the case of forming a silicon oxide (SiO 2 ) film, the film is formed using an oxygen (O 2) atmosphere and a rapid thermal process (RTP) at a temperature of approximately 700-1100 ° C. In the case of forming a silicon oxide nitride (SiON) film, it is formed using a rapid heat treatment method at a nitrogen dioxide (N 2 O) atmosphere and at a temperature of approximately 700-1100 ° C. In either case, when the thickness of the buffer insulating film 231 is thick, the dielectric constant characteristic of the gate insulating film is reduced, so that the thickness of the buffer insulating film 231 is 15 kΩ or less.

상기 하프늄티타늄옥사이드(HfTiO)막(241)은 원자층증착(ALD; Atomic Layer Deposition)방법을 사용하여 형성한다. 상기 원자층증착방법은, 하프늄(Hf)성분의 소스가스로서 C16H36HfO4, TDEAHf 또는 TEMAHf를 사용하고, 티타늄(Ti)성분의 소스가스로서 Ti[OCH(CH3)2]4를 사용하며, 반응가스(reactants)로서 오존(O3), 플라즈마 산소(O2) 또는 H20 증기를 사용하여 대략 20-500Å 두께의 하프늄티타늄옥사이드(HfTiO)막(241)이 형성되도록 수행된다.The hafnium titanium oxide (HfTiO) film 241 is formed using an atomic layer deposition (ALD) method. The atomic layer deposition method uses C 16 H 36 HfO 4 , TDEAHf or TEMAHf as a source gas of hafnium (Hf), and Ti [OCH (CH 3 ) 2 ] 4 as a source gas of titanium (Ti). And a hafnium titanium oxide (HfTiO) film 241 having a thickness of approximately 20-500 kW using ozone (O 3 ), plasma oxygen (O 2 ), or H 2 0 vapor as reactants. .

도 4는 본 발명에 따른 고유전율의 게이트절연막을 갖는 반도체소자의 제조방법에 있어서 원자층증착방법을 사용하여 하프늄티타늄옥사이드(HfTiO)막을 형성하는 과정의 일 예를 설명하기 위하여 나타내 보인 도면이다.4 is a view illustrating an example of a process of forming a hafnium titanium oxide (HfTiO) film using an atomic layer deposition method in the method of manufacturing a semiconductor device having a high dielectric constant gate insulating film according to the present invention.

도 4를 참조하면, 먼저 버퍼용 절연막(231)이 형성된 반도체기판(200)을 원자층증착설비 내에 로딩한다. 그리고 하프늄(Hf) 소스가스, 퍼지가스, 반응가스 및 퍼지가스를 순차적으로 공급한다. 그러면 하프늄옥사이드 원자층이 형성되는 1 사이클(cycle)이 수행되는 것이다.Referring to FIG. 4, first, a semiconductor substrate 200 on which a buffer insulating film 231 is formed is loaded into an atomic layer deposition facility. And hafnium (Hf) source gas, purge gas, reaction gas and purge gas are sequentially supplied. Then, one cycle in which the hafnium oxide atomic layer is formed is performed.

하프늄(Hf) 소스가스로는 C16H36HfO4, TDEAHf 또는 TEMAHf를 사용하고, 반응가스(reactants gas)로는 오존(O3), 플라즈마 산소(O2) 또는 H20 증기를 사용하며, 그 리고 퍼지가스로는 질소(N2)가스 또는 아르곤(Ar)가스를 사용한다. 하프늄(Hf) 소스가스는 대략 50-500sccm만큼 공급한다. 반응가스로서 대략 200±20g/㎥ 농도의 오존(O3)을 사용하는 경우 공급량은 대략 0.1-1slm이 되도록 한다.Hafnium (Hf) source gas uses C 16 H 36 HfO 4 , TDEAHf or TEMAHf, and reactants gas uses ozone (O 3 ), plasma oxygen (O 2 ) or H 2 0 vapor. In addition, nitrogen (N 2 ) gas or argon (Ar) gas is used as the purge gas. Hafnium (Hf) source gas is supplied by approximately 50-500 sccm. When using ozone (O 3 ) at a concentration of approximately 200 ± 20 g / m 3 as the reaction gas, the supply amount is approximately 0.1-1 slm.

하프늄옥사이드 원자층 형성을 위한 1 사이클이 수행된 후에는 티타늄옥사이드 원자층 형성을 위한 1 사이클이 수행한다. 즉 티타늄(Ti) 소스가스, 퍼지가스, 반응가스 및 퍼지가스를 순차적으로 공급한다. 티타늄(Ti) 소스가스로는 Ti[OCH(CH3)2]4를 사용하고, 반응가스로는 오존(O3), 플라즈마 산소(O2) 또는 H20 증기를 사용하며, 그리고 퍼지가스로는 질소(N2)가스 또는 아르콘(Ar)가스를 사용한다. 티타늄(Ti) 소스가스도 대략 50-500sccm만큼 공급한다. 반응가스로서 대략 200±20g/㎥ 농도의 오존(O3)을 사용하는 경우 공급량은 대략 0.1-1slm이 되도록 한다.After one cycle for forming a hafnium oxide atomic layer is performed, one cycle for forming a titanium oxide atomic layer is performed. That is, titanium (Ti) source gas, purge gas, reaction gas and purge gas are sequentially supplied. Ti [OCH (CH 3 ) 2 ] 4 is used as the titanium source gas, ozone (O 3 ), plasma oxygen (O 2 ) or H 2 0 vapor is used as the reaction gas, and nitrogen is used as the purge gas. (N 2 ) gas or arcon (Ar) gas is used. Ti source gas is also supplied by approximately 50-500 sccm. When using ozone (O 3 ) at a concentration of approximately 200 ± 20 g / m 3 as the reaction gas, the supply amount is approximately 0.1-1 slm.

이와 같이 하프늄옥사이드 원자층이 형성되는 1 사이클과 티타늄옥사이드 원자층이 형성되는 1 사이클이 수행되면, 버퍼용 절연막(231) 상에 원자층 단위의 하프늄티타늄옥사이드(HfTiO)막(241)이 만들어지며, 상기 과정을 반복적으로 수행함으로써 최종적으로 원하는 두께, 예컨대 대략 20-500Å 두께의 하프늄티타늄옥사이드(HfTiO)막(241)을 형성할 수 있다. 이때 하프늄옥사이드 원자층이 형성되는 1 사이클과 티타늄옥사이드 원자층이 형성되는 1 사이클은 대략 9:1 이하의 비율이 되도록 수행하여 하프늄(Hf)과 티타늄(Ti)의 상대적인 조성비를 조절한다.When one cycle in which the hafnium oxide atomic layer is formed and one cycle in which the titanium oxide atomic layer is formed are performed, an hafnium titanium oxide (HfTiO) film 241 in atomic layer units is formed on the buffer insulating film 231. By repeatedly performing the above process, a hafnium titanium oxide (HfTiO) film 241 having a desired thickness, for example, about 20-500 Å thickness can be finally formed. At this time, one cycle in which the hafnium oxide atomic layer is formed and one cycle in which the titanium oxide atomic layer is formed are performed in a ratio of about 9: 1 or less to control the relative composition ratio of hafnium (Hf) and titanium (Ti).

도 5는 본 발명에 따른 고유전율의 게이트절연막을 갖는 반도체소자의 제조 방법에 있어서 원자층증착방법을 사용하여 하프늄티타늄옥사이드(HfTiO)막을 형성하는 과정의 다른 예를 설명하기 위하여 나타내 보인 도면이다.FIG. 5 is a view illustrating another example of a process of forming a hafnium titanium oxide (HfTiO) film using an atomic layer deposition method in the method of manufacturing a semiconductor device having a high dielectric constant gate insulating film according to the present invention.

도 5를 참조하면, 먼저 버퍼용 절연막(231)이 형성된 반도체기판(200)을 원자층증착설비 내에 로딩한다. 그리고 하프늄(Hf) 소스가스, 퍼지가스, 티타늄(Ti) 소스가스, 퍼지가스, 반응가스 및 퍼지가스를 순차적으로 공급한다. 그러면 하프늄티타늄옥사이드(HfTiO)막이 원자층 단위로 형성되는 1 사이클이 수행되는 것이다.Referring to FIG. 5, first, a semiconductor substrate 200 on which a buffer insulating film 231 is formed is loaded into an atomic layer deposition facility. Then, hafnium (Hf) source gas, purge gas, titanium (Ti) source gas, purge gas, reaction gas and purge gas are sequentially supplied. Then, one cycle in which the hafnium titanium oxide (HfTiO) film is formed in atomic layer units is performed.

이 경우에도 하프늄(Hf) 소스가스로는 C16H36HfO4, TDEAHf 또는 TEMAHf를 사용하고, 티타늄(Ti) 소스가스로는 Ti[OCH(CH3)2]4를 사용한다. 반응가스(reactants gas)로는 오존(O3), 플라즈마 산소(O2) 또는 H20 증기를 사용하며, 그리고 퍼지가스로는 질소(N2)가스 또는 아르곤(Ar)가스를 사용한다. 하프늄(Hf) 소스가스 및 티타늄(Ti) 소스가스는 대략 50-500sccm만큼 공급한다. 반응가스로서 대략 200±20g/㎥ 농도의 오존(O3)을 사용하는 경우 공급량은 대략 0.1-1slm이 되도록 한다. 이때 하프늄(Hf) 소스가스의 공급과 티타늄(Ti) 소스가스의 공급의 횟수가 적어도 9:1 이하가 되도록 하여 하프늄(Hf)과 티타늄(Ti)의 상대적인 조성비를 조절한다. 경우에 따라서는 하프늄(Hf) 소스가스의 공급과 티타늄(Ti) 소스가스의 공급양을 조절할 수도 있다.In this case, C 16 H 36 HfO 4 , TDEAHf, or TEMAHf is used as the hafnium (Hf) source gas, and Ti [OCH (CH 3 ) 2 ] 4 is used as the titanium (Ti) source gas. As a reactant gas, ozone (O 3 ), plasma oxygen (O 2 ) or H 2 O vapor is used, and as a purge gas, nitrogen (N 2 ) gas or argon (Ar) gas is used. Hafnium (Ti) source gas and titanium (Ti) source gas are supplied by approximately 50-500 sccm. When using ozone (O 3 ) at a concentration of approximately 200 ± 20 g / m 3 as the reaction gas, the supply amount is approximately 0.1-1 slm. At this time, the number of supply of hafnium (Hf) source gas and the supply of titanium (Ti) source gas is at least 9: 1 or less to adjust the relative composition ratio of hafnium (Hf) and titanium (Ti). In some cases, the supply of hafnium (Hf) source gas and the amount of supply of titanium (Ti) source gas may be adjusted.

이와 같이 상기 하프늄티타늄옥사이드(HfTiO)막(241)을 형성한 후에는 대략 100-500W의 바이어스, 대략 200-500℃의 저온 및 N2O 분위기에서의 플라즈마 어닐링 을 수행하여, 증착된 하프늄티타늄옥사이드(HfTiO)막(241) 내의 산소결핍부분에 산소를 공급하여 보이드를 제거하고, 증착과정에서 하프늄티타늄옥사이드(HfTiO)막(241) 내에 포함된 유기물 및 질소성분을 제거한다. 상기 플라즈마 어닐링을 수행하는데 있어서, 챔버의 압력은 대략 0.1-10torr를 유지하고, 분위기가스의 공급량은 대략 5sccm 내지 5slm이 되도록 하며, 수행시간은 대략 1-5분 정도로 설정한다.After forming the hafnium titanium oxide (HfTiO) film 241 as described above, plasma anneal is performed by a bias of about 100-500 W, a low temperature of about 200-500 ° C., and an N 2 O atmosphere, and then deposited hafnium titanium oxide. Oxygen is supplied to the oxygen deficient portion of the (HfTiO) film 241 to remove voids, and organic matter and nitrogen contained in the hafnium titanium oxide (HfTiO) film 241 are removed during the deposition process. In performing the plasma annealing, the pressure of the chamber is maintained at about 0.1-10torr, the supply amount of the atmospheric gas is set to about 5sccm to 5slm, and the running time is set at about 1-5 minutes.

상기 저온의 플라즈마 어닐링을 수행한 후에는, 대략 500-900℃의 온도 및 N2 분위기 또는 0.1 이하의 비를 갖는 O2/N2 분위기에서의 고온어닐링을 수행할 수 있다. 이 경우는 하프늄티타늄옥사이드(HfTiO)막(241)을 비정질로 형성한 경우로서, 상기 고온어닐링에 의해 비정질 하프늄티타늄옥사이드(HfTiO)막(241)의 결정화가 이루어져 유전성이 향상되며, 또한 하프늄티타늄옥사이드(HfTiO)막(241) 내의 불순물도 제거된다. 상기 고온어닐링은 퍼니스(furnace)에서 수행될 수 있으며, 또는 급속열처리챔버내에서 수행될 수 있다. 상기 고온어닐링을 수행하는데 있어서, 퍼니스를 사용하는 경우 퍼니스 내의 온도는 대략 600-800℃가 되도록 하며, 급속열처리챔버를 사용하는 경우 급속열처리챔버 내의 온도는 대략 500-800℃가 되도록 한다. 어느 경우이던지 대략 700-760torr의 상압 또는 대략 1-100torr의 감압을 유지하고, 분위기가스의 공급량은 대략 5sccm 내지 5slm이 되도록 하며, 수행시간은 대략 60초가 되도록 설정한다.After performing the low temperature plasma annealing, high temperature annealing may be performed in an O 2 / N 2 atmosphere having a temperature of approximately 500-900 ° C. and an N 2 atmosphere or a ratio of 0.1 or less. In this case, the hafnium titanium oxide (HfTiO) film 241 is formed amorphous, the crystallization of the amorphous hafnium titanium oxide (HfTiO) film 241 by the high temperature annealing, the dielectric properties are improved, and the hafnium titanium oxide Impurities in the (HfTiO) film 241 are also removed. The high temperature annealing can be carried out in a furnace or in a rapid heat treatment chamber. In performing the high temperature annealing, the temperature in the furnace is approximately 600-800 ° C. when the furnace is used, and the temperature in the rapid heat treatment chamber is approximately 500-800 ° C. when the rapid heat treatment chamber is used. In either case, an atmospheric pressure of approximately 700-760 torr or a reduced pressure of approximately 1-100 torr is maintained, and the supply amount of atmospheric gas is set to about 5 sccm to 5 slm, and the running time is set to about 60 seconds.

이와 같이 반도체기판(200) 위에 버퍼용 절연막(231), 하프늄티타늄옥사이드(HfTiO)막(241), 장벽금속용 물질막(251) 및 게이트전극용 물질막(261)을 순차적으 로 형성한 후에는, 통상의 패터닝을 수행하여, 도 3에 나타낸 바와 같이, 반도체기판(200) 위에 버퍼절연막(230), 게이트절연막으로서의 하프늄티타늄옥사이드(HfTiO)막(240), 장벽금속막(250) 및 게이트전극막(260)이 순차적으로 적층되는 구조체를 형성한다. 상기 패터닝을 수행한 후에는 통상의 열처리를 수행할 수 있다.As described above, after the buffer insulating film 231, the hafnium titanium oxide (HfTiO) film 241, the barrier metal material 251 and the gate electrode material film 261 are sequentially formed on the semiconductor substrate 200. As shown in FIG. 3, the buffer insulating film 230, the hafnium titanium oxide (HfTiO) film 240 as the gate insulating film, the barrier metal film 250, and the gate are formed on the semiconductor substrate 200 by performing normal patterning. A structure in which the electrode films 260 are sequentially stacked is formed. After the patterning is performed, normal heat treatment may be performed.

지금까지 설명한 바와 같이, 본 발명에 따른 고유전율의 게이트절연막을 갖는 반도체소자 및 그 제조방법에 의하면, 하프늄티타늄옥사이드(HfTiO)막을 게이트절연막으로 사용함으로써 금속게이트전극막 사용에 의한 문턱전압 조절의 어려움을 감소시킬 수 있으며, 후속의 열공정 및 산화분위기에 대한 저항성을 증대시킬 수 있다는 이점이 제공된다. 특히 금속게이트전극막 채용시 수행되는 선택적 산화공정에 의해 게이트절연막의 유효두께 증가 및 H2가 풍부한 분위기에서의 신뢰성 저하에 대한 저항성이 종래의 경우보다 커지므로, 공정마진이 증가하고 소자의 신뢰도를 향상시킬 수 있다는 이점도 제공된다.As described above, according to the semiconductor device having a high dielectric constant gate insulating film and a method of manufacturing the same, it is difficult to control the threshold voltage by using a metal gate electrode film by using a hafnium titanium oxide (HfTiO) film as the gate insulating film. It is possible to reduce the temperature and to increase resistance to subsequent thermal process and oxidation atmosphere. In particular, the selective oxidation process performed when the metal gate electrode film is employed increases resistance to increase the effective thickness of the gate insulating film and decrease the reliability in the H 2 rich atmosphere, thereby increasing the process margin and improving the reliability of the device. There is also an advantage to this.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the technical spirit of the present invention. Do.

Claims (16)

반도체기판 위에서 게이트절연막으로 배치되는 하프늄티타늄옥사이드막;A hafnium titanium oxide film disposed on the semiconductor substrate as a gate insulating film; 상기 하프늄티타늄옥사이드막 위에 배치되는 장벽금속막; 및A barrier metal film disposed on the hafnium titanium oxide film; And 상기 장벽금속막 위에 배치되는 게이트전극막을 포함하는 것을 특징으로 하는 반도체소자.And a gate electrode film disposed on the barrier metal film. 제1항에 있어서,The method of claim 1, 상기 반도체기판과 하프늄티타늄옥사이드막 사이에 배치되는 실리콘옥사이드막 또는 실리콘옥사이드나이트라이드막을 더 구비하는 것을 특징으로 하는 반도체소자.And a silicon oxide film or a silicon oxide nitride film disposed between the semiconductor substrate and the hafnium titanium oxide film. 제2항에 있어서,The method of claim 2, 상기 실리콘옥사이드막 또는 실리콘옥사이드나이트라이드막은 15Å보다 작은 두께를 갖는 것을 특징으로 하는 반도체소자.The silicon oxide film or the silicon oxide nitride film has a thickness of less than 15 kHz. 제1항에 있어서,The method of claim 1, 상기 하프늄티타늄옥사이드막은 20-500Å의 두께를 갖는 것을 특징으로 하는 반도체소자.The hafnium titanium oxide film has a thickness of 20-500 를. 제1항에 있어서,The method of claim 1, 상기 장벽금속막은 티타늄나이트라이드막 또는 텅스텐나이트라이드막으로 이루어진 것을 특징으로 하는 반도체소자.The barrier metal film is a semiconductor device, characterized in that consisting of a titanium nitride film or a tungsten nitride film. 제1항에 있어서,The method of claim 1, 상기 게이트전극막은 폴리실리콘막, 텅스텐실리사이드막, 텅스텐막 또는 티타늄실리사이드막으로 이루어진 것을 특징으로 하는 반도체소자.The gate electrode film is a semiconductor device, characterized in that consisting of a polysilicon film, tungsten silicide film, tungsten film or titanium silicide film. 반도체기판 위에 버퍼절연막을 형성하는 단계;Forming a buffer insulating film on the semiconductor substrate; 상기 버퍼절연막 위에 하프늄티타늄옥사이드막을 형성하는 단계;Forming a hafnium titanium oxide film on the buffer insulating film; 상기 하프늄티타늄옥사이드막 위에 장벽금속막을 형성하는 단계; 및Forming a barrier metal film on the hafnium titanium oxide film; And 상기 장벽금속막 위에 게이트전극막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.And forming a gate electrode film on the barrier metal film. 제7항에 있어서, 상기 버퍼절연막을 형성하는 단계는,The method of claim 7, wherein forming the buffer insulating film, 산소 분위기 또는 이산화질소 분위기 및 700 내지 1100℃의 온도에서 급속열처리방법을 사용하여 수행하는 것을 특징으로 하는 반도체소자의 제조방법.A method of manufacturing a semiconductor device, characterized in that performed using an rapid heat treatment method in an oxygen atmosphere or a nitrogen dioxide atmosphere and a temperature of 700 to 1100 ℃. 제7항에 있어서,The method of claim 7, wherein 상기 하프늄티타늄옥사이드막은 원자층증착방법을 사용하여 수행하는 것을 특징으로 하는 반도체소자의 제조방법.The hafnium titanium oxide film is a method of manufacturing a semiconductor device, characterized in that performed using the atomic layer deposition method. 제9항에 있어서,The method of claim 9, 상기 원자층증착방법은, 하프늄성분의 소스가스로서 C16H36HfO4, TDEAHf 또는 TEMAHf를 사용하고, 티타늄성분의 소스가스로서 Ti[OCH(CH3)2]4을 사용하며, 반응가스로서 오존, 플라즈마 산소 또는 H20 증기를 사용하여 수행하는 것을 특징으로 하는 반도체소자의 제조방법.In the atomic layer deposition method, C 16 H 36 HfO 4 , TDEAHf or TEMAHf is used as a hafnium source gas, and Ti [OCH (CH 3 ) 2 ] 4 is used as a source gas of titanium, and as a reaction gas. Method of manufacturing a semiconductor device, characterized in that performed using ozone, plasma oxygen or H 2 0 vapor. 제9항에 있어서,The method of claim 9, 상기 원자층증착방법을 사용하여 하프늄티타늄옥사이드막을 형성하는 단계는, 하프늄 소스가스 공급, 퍼지가스 공급, 반응가스 공급 및 퍼지가스 공급을 순차적으로 수행하는 제1 단계와, 티타늄 소스가스 공급, 퍼지가스 공급, 반응가스 공급 및 퍼지가스 공급을 순차적으로 수행하는 제2 단계를 반복적으로 실시하여 수행하되, 상기 제1 단계와 제2 단계의 비율은 적어도 9:1 이하가 되도록 하는 것을 특징으로 하는 반도체소자의 제조방법.The forming of the hafnium titanium oxide film using the atomic layer deposition method may include a first step of sequentially performing hafnium source gas supply, purge gas supply, reaction gas supply, and purge gas supply, and titanium source gas supply and purge gas. Performing a second step of sequentially supplying, supplying reactant gas and supplying purge gas, wherein the ratio of the first step and the second step is at least 9: 1 or less. Manufacturing method. 제9항에 있어서,The method of claim 9, 상기 원자층증착방법을 사용하여 하프늄티타늄옥사이드막을 형성하는 단계는, 하프늄 소스가스 공급, 퍼지가스 공급, 티타늄 소스가스 공급, 퍼지가스 공급, 반응가스 공급 및 퍼지가스 공급을 순차적으로 수행하는 단계를 반복적으로 실시하여 수행하되, 상기 하프늄 소스가스의 공급과 상기 티타늄 소스가스의 공급의 횟수가 적어도 9:1 이하가 되도록 하는 것을 특징으로 하는 반도체소자의 제조방법.Forming a hafnium titanium oxide film using the atomic layer deposition method, the hafnium source gas supply, purge gas supply, titanium source gas supply, purge gas supply, reaction gas supply and purge gas supply sequentially The method of manufacturing a semiconductor device, wherein the number of supply of the hafnium source gas and the supply of the titanium source gas is at least 9: 1 or less. 제7항에 있어서,The method of claim 7, wherein 상기 하프늄티타늄옥사이드막을 형성한 후에 100 내지 500W의 바이어스, 200 내지 500℃의 저온 및 N2O 분위기에서 플라즈마 어닐링을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 제조방법.And forming a plasma anneal in a bias of 100 to 500 W, a low temperature of 200 to 500 ° C., and an N 2 O atmosphere after the hafnium titanium oxide film is formed. 제7항에 있어서,The method of claim 7, wherein 상기 하프늄티타늄옥사이드막을 형성한 후에 500 내지 900℃의 온도 및 N2 분위기 또는 0.1 이하의 비를 갖는 O2/N2 분위기에서 어닐링을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 제조방법.And forming an hafnium titanium oxide film and then performing annealing in an O 2 / N 2 atmosphere having a temperature of 500 to 900 ° C. and an N 2 atmosphere or a ratio of 0.1 or less. . 제7항에 있어서,The method of claim 7, wherein 상기 장벽금속막은 티타늄나이트라이드막 또는 텅스텐나이트라이드막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.And the barrier metal film is formed of a titanium nitride film or a tungsten nitride film. 제7항에 있어서,The method of claim 7, wherein 상기 게이트전극막은 폴리실리콘막, 텅스텐실리사이드막, 텅스텐막 또는 티타늄실리사이드막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.And the gate electrode film is formed of a polysilicon film, a tungsten silicide film, a tungsten film or a titanium silicide film.
KR1020050092377A 2005-09-30 2005-09-30 Semiconductor device having high-k gate insulating layer and method of fabricating the same KR100702130B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050092377A KR100702130B1 (en) 2005-09-30 2005-09-30 Semiconductor device having high-k gate insulating layer and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050092377A KR100702130B1 (en) 2005-09-30 2005-09-30 Semiconductor device having high-k gate insulating layer and method of fabricating the same

Publications (1)

Publication Number Publication Date
KR100702130B1 true KR100702130B1 (en) 2007-03-30

Family

ID=41565371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050092377A KR100702130B1 (en) 2005-09-30 2005-09-30 Semiconductor device having high-k gate insulating layer and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR100702130B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050005726A (en) * 2003-06-24 2005-01-14 삼성전자주식회사 Method for forming high dielectric layer by atomic layer deposition and method for manufacturing capacitor having the layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050005726A (en) * 2003-06-24 2005-01-14 삼성전자주식회사 Method for forming high dielectric layer by atomic layer deposition and method for manufacturing capacitor having the layer

Similar Documents

Publication Publication Date Title
US9070749B2 (en) Semiconductor device including fluorine-free tungsten barrier layer and method for fabricating the same
US6303481B2 (en) Method for forming a gate insulating film for semiconductor devices
JP3773448B2 (en) Semiconductor device
KR100545706B1 (en) Semiconductor device manufacturing method
US20030185980A1 (en) Thin film forming method and a semiconductor device manufacturing method
JP4647682B2 (en) Semiconductor device and manufacturing method thereof
KR20030027180A (en) Semiconductor with high-k dielectric layer and Method for fabricating the same
US8404575B2 (en) Semiconductor device and method for manufacturing same
WO2004107451A1 (en) Semiconductor device fitted with mis type field-effect transistor, process for producing the same and method of forming metal oxide film
US6448166B2 (en) Method for forming a gate for semiconductor devices
KR100755072B1 (en) Semiconductor device having ternary system oxide gate insulating layer and method of fabricating the same
KR100702130B1 (en) Semiconductor device having high-k gate insulating layer and method of fabricating the same
KR100668753B1 (en) Semiconductor device having high-k gate insulating layer and method of fabricating the same
KR100745073B1 (en) Semiconductor device having HfNbO gate insulating layer and method of fabricating the same
KR100712988B1 (en) Semiconductor device having talao gate insulating layer and method of fabricating the same
KR100702133B1 (en) Semiconductor device having TiLaO gate insulating layer and method of fabricating the same
KR20080062743A (en) Semiconductor device and method of fabricating the same
KR100721202B1 (en) Semiconductor device having ternary system oxide gate insulating layer and method of fabricating the same
KR100721208B1 (en) Semiconductor device having high-k gate insulating layer and method of fabricating the same
KR100721203B1 (en) Semiconductor device having ternary system oxide gate insulating layer and method of fabricating the same
KR20070044930A (en) Semiconductor device having high-k gate insulating layer and method of fabricating the same
KR100680970B1 (en) Method for forming gate of semiconductor device
US20070221968A1 (en) Transistor of semiconductor device and method for manufacturing the same
KR100790567B1 (en) Semiconductor device having high-k composite gate insulating layer and method of fabricating the same
KR100650758B1 (en) Method for forming gate of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee