KR100721208B1 - Semiconductor device having high-k gate insulating layer and method of fabricating the same - Google Patents

Semiconductor device having high-k gate insulating layer and method of fabricating the same Download PDF

Info

Publication number
KR100721208B1
KR100721208B1 KR1020060062210A KR20060062210A KR100721208B1 KR 100721208 B1 KR100721208 B1 KR 100721208B1 KR 1020060062210 A KR1020060062210 A KR 1020060062210A KR 20060062210 A KR20060062210 A KR 20060062210A KR 100721208 B1 KR100721208 B1 KR 100721208B1
Authority
KR
South Korea
Prior art keywords
film
nbtio
niobium
titanium oxide
gas supply
Prior art date
Application number
KR1020060062210A
Other languages
Korean (ko)
Inventor
이종민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060062210A priority Critical patent/KR100721208B1/en
Application granted granted Critical
Publication of KR100721208B1 publication Critical patent/KR100721208B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명의 고유전율(high-k)의 게이트 절연막을 갖는 반도체 소자는, 반도체 기판 위에 배치되는 게이트 절연막으로서의 니오븀티탄옥사이드(NbTiO)막 패턴과, 그리고 니오븀티탄옥사이드(NbTiO)막 위에 배치되는 게이트 전극막을 포함한다.A semiconductor device having a high-k gate insulating film of the present invention includes a niobium titanium oxide (NbTiO) film pattern as a gate insulating film disposed on a semiconductor substrate, and a gate electrode disposed on a niobium titanium oxide (NbTiO) film. Contains the membrane.

고유전율(high-k)의 게이트 절연막, 니오븀티탄옥사이드(NbTiO), 원자층 증착 방법 High-k gate insulating film, niobium titanium oxide (NbTiO), atomic layer deposition method

Description

고유전율의 게이트 절연막을 갖는 반도체 소자 및 그 제조방법{Semiconductor device having high-k gate insulating layer and method of fabricating the same}Semiconductor device having a high dielectric constant gate insulating film and a method of manufacturing the same {Semiconductor device having high-k gate insulating layer and method of fabricating the same}

도 1 및 도 2는 본 발명에 따른 고유전율의 게이트 절연막을 갖는 반도체 소자 및 그 제조방법을 설명하기 위하여 나타내 보인 단면도들이다.1 and 2 are cross-sectional views illustrating a semiconductor device having a high dielectric constant gate insulating film and a method of manufacturing the same.

도 3은 원자층 증착 방법을 사용하여 니오븀티탄옥사이드(NbTiO)막을 형성하는 과정의 일 예를 보다 구체적으로 설명하기 위하여 나타내 보인 도면이다.FIG. 3 is a diagram illustrating an example of a process of forming a niobium titanium oxide (NbTiO) film using an atomic layer deposition method in more detail.

도 4는 원자층 증착 방법을 사용하여 니오븀티탄옥사이드(NbTiO)막을 형성하는 과정의 다른 예를 구체적으로 설명하기 위하여 나타내 보인 도면이다.FIG. 4 is a diagram illustrating another example of a process of forming a niobium titanium oxide (NbTiO) film using an atomic layer deposition method.

본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 특히 고유전율의 게이트 절연막을 갖는 반도체 소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a semiconductor device having a high dielectric constant gate insulating film and a method for manufacturing the same.

최근 반도체 소자의 직접도가 증가하면서, 0.1um 급 또는 그 이하의 반도체 소자를 요구하게 됨에 따라, 숏채널효과(Short Channel Effect)의 감소, 효과적인 채널 컨트롤 등을 위하여, 대략 40Å 이하의 전기적 두께를 갖는 게이트 절연막이 요구되 고 있다. 이와 같이 얇은 두께를 가진 게이트 절연막은 반도체 기판과 게이트전극 사이의 직접 터널링(Direct Tunneling)에 의한 누설전류가 증가하게 되어 트랜지스터의 열화를 일으키며, 디램(DRAM)과 같은 반도체 메모리소자의 경우 커패시터와 관련된 리플레시 타임(refresh time)이 감소되어 동작속도에 영향을 미치는 등 여러 가지 문제들이 발생하게 된다. 이를 개선하기 위해 직접 터널링이 방지될 수 있을 정도로 충분한 물리적 두께를 유지하면서 전기적 두께를 감소시킬 수 있는 고유전율의 절연막(High-k Dielectric)이 제안된 바 있다. 제안된 고유전율의 절연막은 하프늄옥사이드(HfO2)막 또는 탄탈륨옥사이드(Ta2O5)막을 이용하였다. 이러한 고유전율의 절연막을 사용함으로서 앞서 언급한 바와 같이, 충분한 물리적 두께를 유지하면서도 얇은 전기적 두께를 갖는 반도체 소사를 제조할 수 있다. 이는 하프늄옥사이드(HfO2)막 또는 탄탈륨옥사이드(Ta2O5)막의 높은 유전율 때문이다. 하프늄옥사이드(HfO2)막의 유전율(ε)은 대략 20이고, 탄탈륨옥사이드(Ta2O5)막의 유전율(ε)은 대략 25인 것으로 알려져 있다.In recent years, as the directivity of semiconductor devices has increased, the demand for semiconductor devices of 0.1um or less has been required. Therefore, in order to reduce short channel effects and effective channel control, an electrical thickness of about 40 kW or less is required. The gate insulating film which has is required. As described above, the gate insulating layer having a thin thickness increases the leakage current due to direct tunneling between the semiconductor substrate and the gate electrode, causing deterioration of the transistor. In the case of semiconductor memory devices such as DRAM, Various problems arise, such as reduced refresh time, which affects the speed of operation. In order to improve this, a high-k dielectric has been proposed to reduce the electrical thickness while maintaining a sufficient physical thickness to prevent direct tunneling. As the proposed high dielectric constant insulating film, a hafnium oxide (HfO 2 ) film or a tantalum oxide (Ta 2 O 5 ) film was used. By using the high dielectric constant insulating film, as mentioned above, it is possible to manufacture a semiconductor yarn having a thin electrical thickness while maintaining a sufficient physical thickness. This is due to the high dielectric constant of the hafnium oxide (HfO 2 ) film or the tantalum oxide (Ta 2 O 5 ) film. It is known that the dielectric constant? Of the hafnium oxide (HfO 2 ) film is approximately 20, and the dielectric constant? Of the tantalum oxide (Ta 2 O 5 ) film is approximately 25.

그러나 게이트 전극막으로서 금속막을 사용하는 경우, 이와 같은 유전율의 크기만으로는 소자의 성능 열화를 억제하는데 한계가 있다. 일 예로서 게이트 절연막으로서 탄탈륨옥사이드(Ta2O5)막을 사용하고 게이트 전극막으로서 금속막을 사용하는 구조에서는, 금속 게이트 전극막의 일함수(work function)가 크고, 이로 인하여 n채널형 모스트랜지스터의 문턱전압이 대략 1V 이상으로 높게 측정되는 문제가 발생한다. 이와 같은 문제를 해결하기 위해서는, 높은 문턱전압을 감소시켜야 하 고, 이에 따라 채널 이온 주입시 기존의 보론(B) 대신 포스포러스(P)를 불순물이온으로 사용하여야 하는데, 포스포러스(P)의 상대적으로 높은 확산속도로 인하여 채널이 표면 부근에서 형성되지 않고 매몰된 채널(buried channel)이 형성되며, 이는 결국 소자의 성능을 열화시킨다.However, in the case of using a metal film as the gate electrode film, only such a dielectric constant has a limit in suppressing the deterioration of device performance. As an example, in a structure in which a tantalum oxide (Ta 2 O 5 ) film is used as the gate insulating film and a metal film is used as the gate electrode film, the work function of the metal gate electrode film is large, which causes a threshold of the n-channel morph transistor. The problem arises that the voltage is measured as high as approximately 1V or higher. In order to solve this problem, high threshold voltage should be reduced, and therefore, phosphorus (P) should be used as impurity ions instead of boron (B) during channel ion implantation. Due to the high diffusion rate, channels are not formed near the surface, but buried channels are formed, which in turn degrades the performance of the device.

본 발명이 이루고자 하는 기술적 과제는, 충분한 물리적 두께를 가지면서도 얇은 전기적 두께를 확보할 수 있고, 금속막을 게이트 전극막으로 사용하더라도 금속 게이트 전극막의 높은 일함수로 인한 문턱전압 조절의 어려움을 해소할 수 있도록 하는 고유전율의 게이트 절연막을 갖는 반도체소자를 제공하는 것이다.The technical problem to be achieved by the present invention is to secure a thin electrical thickness while having a sufficient physical thickness, and to solve the difficulty of adjusting the threshold voltage due to the high work function of the metal gate electrode film even when the metal film is used as the gate electrode film. A semiconductor device having a high dielectric constant gate insulating film is provided.

본 발명이 이루고자 하는 다른 기술적 과제는, 상기와 같은 고유전율의 게이트 절연막을 갖는 반도체소자를 제조하는 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing a semiconductor device having a gate insulating film having a high dielectric constant as described above.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 고유전율의 옥사이드 게이트 절연막을 갖는 반도체 소자는, 반도체 기판 위에 배치되는 게이트 절연막으로서의 니오븀티탄옥사이드(NbTiO)막 패턴; 및 상기 니오븀티탄옥사이드(NbTiO)막 위에 배치되는 게이트 전극막을 포함한다.In order to achieve the above technical problem, a semiconductor device having an oxide gate insulating film of high dielectric constant according to the present invention, the Niobium titanium oxide (NbTiO) film pattern as a gate insulating film disposed on a semiconductor substrate; And a gate electrode film disposed on the niobium titanium oxide (NbTiO) film.

상기 반도체 기판과 니오븀티탄옥사이드(NbTiO)막 사이에 배치되는 버퍼 절연막을 더 구비할 수 있다.A buffer insulating film may be further disposed between the semiconductor substrate and the niobium titanium oxide (NbTiO) film.

상기 버퍼 절연막은 실리콘 옥사이드막 또는 실리콘 옥사이드 나이트라이드막으로 형성하는 것이 바람직하다.The buffer insulating film is preferably formed of a silicon oxide film or a silicon oxide nitride film.

상기 게이트 전극막은 폴리 실리콘막, 또는 장벽 금속막/금속막으로 이루어진 것이 바람직하다. The gate electrode film is preferably made of a polysilicon film or a barrier metal film / metal film.

상기 장벽 금속막은 티타늄 나이트라이드막 또는 텅스텐 나이트라이드막으로 이루어진 것이 바람직하다.The barrier metal film is preferably made of a titanium nitride film or a tungsten nitride film.

반도체 기판 전면에 니오븀티탄옥사이드(NbTiO)막을 형성하는 단계; 상기 니오븀티탄옥사이드(NbTiO)막 전면에 게이트 전극막을 적층하여 스택 구조를 형성하는 단계; 및 상기 스택 구조에 대해 식각 및 패턴닝하여 게이트 스택을 형성하는 단계를 포함한다.Forming a niobium titanium oxide (NbTiO) film on the entire surface of the semiconductor substrate; Stacking a gate electrode film on the entire surface of the niobium titanium oxide (NbTiO) film to form a stack structure; And etching and patterning the stack structure to form a gate stack.

상기 니오븀티탄옥사이드(NbTiO)막을 형성하는 단계 이전에, 상기 반도체기판 전면에 버퍼 절연막을 형성하는 단계를 더 포함할 수 있다.Prior to forming the niobium titanium oxide (NbTiO) film, the method may further include forming a buffer insulating film on the entire surface of the semiconductor substrate.

상기 버퍼 절연막은 산소 또는 이산화질소 분위기 및 700 내지 1100℃의 온도에서 급속 어닐링 공정을 이용하되, 15Å의 두께를 넘지않도록 형성하는 것이 바람직하다.The buffer insulating film is formed using a rapid annealing process at an oxygen or nitrogen dioxide atmosphere and at a temperature of 700 to 1100 ° C., but not more than 15 μm thick.

상기 니오븀티탄옥사이드(NbTiO)막은 원자층 증착 방법을 이용하여 20 ~ 500Å의 두께로 형성하는 것이 바람직하다.The niobium titanium oxide (NbTiO) film is preferably formed to a thickness of 20 to 500 kW using an atomic layer deposition method.

상기 원자층 증착 방법은, 니오븀(Nb) 성분의 소스가스로서 Nb(OEt)5이나 니오븀(Nb)을 함유한 유기금속화합물을 전구체로 사용하고, 티탄(Ti) 성분의 소스가스로서 Ti[OCH(CH3)2]4이나 티탄(Ti)을 함유한 유기금속화합물을 전구체로 사용하고, 반응가스로서 오존 또는 플라즈마 산소, 수증기를 사용하여 증착하는 것이 바 람직하다.The atomic layer deposition method uses an organometallic compound containing Nb (OEt) 5 or niobium (Nb) as a precursor as a source gas of niobium (Nb) component, and Ti [OCH as a source gas of titanium (Ti) component. It is preferable to use an organometallic compound containing (CH 3 ) 2 ] 4 or titanium (Ti) as a precursor, and to deposit using ozone, plasma oxygen, or water vapor as a reaction gas.

상기 원자층 증착 방법을 사용하여 니오븀티탄옥사이드(NbTiO)막을 형성하는 단계는, 니오븀(Nb) 소스가스 공급, 퍼지가스 공급, 반응가스 공급 및 퍼지가스 공급을 순차적으로 수행하는 제1 단계와, 티탄(Ti) 소스가스 공급, 퍼지가스 공급, 반응가스 공급 및 퍼지가스 공급을 순차적으로 수행하는 제2 단계를 반복적으로 실시하여 수행하되, 상기 제1 단계와 제2 단계의 비율은 적어도 9:1 이하가 되도록 하는 것이 바람직하다.Forming a niobium titanium oxide (NbTiO) film by using the atomic layer deposition method may include a first step of sequentially performing a niobium (Nb) source gas supply, a purge gas supply, a reaction gas supply, and a purge gas supply, and titanium (Ti) The second step of sequentially performing the source gas supply, the purge gas supply, the reactant gas supply, and the purge gas supply is repeatedly performed, and the ratio of the first step and the second step is at least 9: 1 or less. It is preferable to

상기 원자층 증착 방법을 사용하여 니오븀티탄옥사이드(NbTiO)막을 형성하는 단계는, 니오븀(Nb) 소스가스 공급, 퍼지가스 공급, 티탄(TI) 소스가스 공급, 퍼지가스 공급, 반응가스 공급 및 퍼지가스 공급을 순차적으로 수행하는 단계를 반복적으로 실시하여 수행하되, 상기 니오븀(Nb) 소스가스의 공급과 상기 티탄(Ti) 소스가스의 공급의 횟수가 적어도 9:1 이하가 되도록 하는 것이 바람직하다.Forming a niobium titanium oxide (NbTiO) film by using the atomic layer deposition method, the niobium (Nb) source gas supply, purge gas supply, titanium (TI) source gas supply, purge gas supply, reaction gas supply and purge gas The step of sequentially performing the supply may be performed repeatedly, but the number of supply of the niobium (Nb) source gas and the supply of the titanium (Ti) source gas may be at least 9: 1 or less.

상기 니오븀티탄옥사이드(NbTiO)막을 형성하는 단계 이후에, 상기 니오븀티탄옥사이드(NbTiO)막을 N2O 분위기에서 플라즈마 어닐링하는 단계를 더 포함할 수 있다.After forming the niobium titanium oxide (NbTiO) film, the method may further include plasma annealing the niobium titanium oxide (NbTiO) film in an N 2 O atmosphere.

상기 플라즈마 어닐링하는 단계는 200~500℃의 온도 및 100~500W에서 1~5분동안 수행하는 것이 바람직하다. The plasma annealing may be performed at a temperature of 200 to 500 ° C. and 100 to 500 W for 1 to 5 minutes.

상기 플라즈마 어닐링하는 단계 이후에, 상기 니오븀티탄옥사이드(NbTiO)막을 N2 분위기 또는 0.1 이하의 비를 갖는 O2/N2 분위기 및 500℃ 내지 900℃의 온도 에서 어닐링하는 단계를 더 포함할 수 있다.After the plasma annealing, the niobium-titanium oxide (NbTiO) film may further comprise annealing in an N 2 atmosphere or an O 2 / N 2 atmosphere having a ratio of 0.1 or less and a temperature of 500 ° C. to 900 ° C. .

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity.

도 1 및 도 2는 본 발명에 따른 고유전율의 게이트 절연막을 갖는 반도체 소자 및 그 제조방법을 설명하기 위하여 나타내 보인 단면도들이다.1 and 2 are cross-sectional views illustrating a semiconductor device having a high dielectric constant gate insulating film and a method of manufacturing the same.

본 발명에 따른 고유전율의 게이트 절연막을 갖는 반도체 소자는, 도 2에 도시된 바와 같이, 소자 분리막(110)을 및 활성영역을 갖는 반도체 기판(100) 위에 배치되는 버퍼 절연막 패턴(120)을 구비한다. 버퍼 절연막 패턴(120)은 실리콘 옥사이막 패턴 또는 실리콘 옥사이드 나이트라이드막 패턴으로 이루어진다. 상기 버퍼 절연막 패턴(120)은 후속의 게이트 절연막 패턴과 반도체 기판(100) 사이의 계면특성을 향상시킨다. 다음에 버퍼 절연막 패턴(120) 위에 고유전율의 게이트 절연막으로서의 니오븀티탄옥사이드(NbTiO)막 패턴(130)이 배치된다. 니오븀티탄옥사이드(NbTiO)막의 유전율(ε)은 대략 30-50으로, 일반적으로 고유전율의 게이트 절연막으로 사용되는 탄탈륨옥사이드(Ta2O5)막(ε=25), 하프늄옥사이드(HfO2)막(ε=20), 또는 알루미늄옥사이드(Al2O3)막(ε=9)의 유전율보다 크다. 따라서 충분한 물리적 두께를 가지면서도 얇은 전기적 두께를 확보하여 직접 터널링을 방지할 수 있다. 니오븀티탄옥사이드(NbTiO)막 패턴(130)은 대략 20-500Å의 두께를 갖는다. A semiconductor device having a high dielectric constant gate insulating film according to the present invention, as shown in FIG. 2, has a device isolation film 110 and a buffer insulating film pattern 120 disposed on the semiconductor substrate 100 having an active region. do. The buffer insulating layer pattern 120 may be formed of a silicon oxime layer pattern or a silicon oxide nitride layer pattern. The buffer insulation layer pattern 120 may improve the interface between the subsequent gate insulation layer pattern and the semiconductor substrate 100. Next, a niobium titanium oxide (NbTiO) film pattern 130 as a high dielectric constant gate insulating film is disposed on the buffer insulating film pattern 120. The dielectric constant (ε) of the niobium-titanium oxide (NbTiO) film is approximately 30-50, and a tantalum oxide (Ta 2 O 5 ) film (ε = 25) and a hafnium oxide (HfO 2 ) film are generally used as gate insulating films having high dielectric constant. (ε = 20) or greater than the dielectric constant of the aluminum oxide (Al 2 O 3 ) film (ε = 9). Therefore, it is possible to prevent direct tunneling by ensuring a thin electrical thickness while having a sufficient physical thickness. The niobium titanium oxide (NbTiO) film pattern 130 has a thickness of about 20-500-.

니오븀티탄옥사이드(NbTiO)막 패턴(130) 위에는 게이트 전극막 패턴(140)이 배친된다. 게이트 전극막 패턴(140)은 폴리 실리콘막 패턴(141), 장벽 금속막 패턴(142) 및 게이트 금속막 패턴(143)으로 이루어질 수 있다. 장벽 금속막 패턴(142)은 티타늄 나이트라이드(TiN)막 패턴 또는 텅스텐 나이트라이드(WN)막으로 이루어질 수 있으며, 게이트 금속막 패턴(143)은 티타늄 실리사이드(TiSiX)막 패턴, 텅스텐 실리사이드(WSi)막 패턴 또는 텅스텐(W)막 패턴으로 이루어질 수 있다. 비록 도면에 나타내지는 않았지만, 반도체기판의 활성영역 내에는 소스/드레인영역(미도시)이 형성된다.The gate electrode film pattern 140 is disposed on the niobium titanium oxide (NbTiO) film pattern 130. The gate electrode layer pattern 140 may be formed of a polysilicon layer pattern 141, a barrier metal layer pattern 142, and a gate metal layer pattern 143. The barrier metal film pattern 142 may be formed of a titanium nitride (TiN) film pattern or a tungsten nitride (WN) film, and the gate metal film pattern 143 may be formed of a titanium silicide (TiSi X ) film pattern or a tungsten silicide (WSi) film. ) Film pattern or a tungsten (W) film pattern. Although not shown, a source / drain region (not shown) is formed in the active region of the semiconductor substrate.

이와 같은 본 발명에 따른 고유전율의 게이트 절연막을 갖는 반도체 소자를 제조하기 위해서는, 도 1 내지 도 2에 나타낸 바와 같이, 먼저 소자 분리막(110) 및 활성영역을 갖는 반도체 기판(100) 위에 버퍼 절연막(220)을 형성한다. 버퍼 절연막(220)은 실리콘 옥사이드(SiO2)막이나 실리콘 옥사이드 나이트라이드(SiON)막으로 형성한다. 실리콘 옥사이드(SiO2)막으로 형성하는 경우, 산소(O2) 분위기 및 700 내지 1100℃의 온도에서 급속 열처리 방법(RTP; Rapid Thermal Process)을 사용하여 형성한다. 실리콘 옥사이드 나이트라이드(SiON)막으로 형성하는 경우, 이산화질소(N2O) 분위기와, 대략 700-1100℃의 온도에서 급속 열처리 방법을 사용하여 형성한다. 어느 경우이던지 버퍼 절연막(220)의 두께가 두꺼운 경우에는 게이트 절연막의 유전율 특성이 저하되므로, 버퍼 절연막(220)의 두께는 15Å의 두께를 넘지않도록 형성한다. 다음에 버퍼 절연막(220) 전면에 게이트 절연막으로서의 니오븀티탄 옥사이드(NbTiO)막(230)을 형성한다. In order to manufacture the semiconductor device having the high dielectric constant gate insulating film according to the present invention, as shown in FIGS. 1 to 2, first, a buffer insulating film (1) is formed on the semiconductor device 100 having the device isolation layer 110 and the active region. 220). The buffer insulating film 220 is formed of a silicon oxide (SiO 2 ) film or a silicon oxide nitride (SiON) film. In the case of forming a silicon oxide (SiO 2 ) film, the silicon oxide (SiO 2 ) film is formed by using a rapid thermal process (RTP) at an oxygen (O 2 ) atmosphere and a temperature of 700 to 1100 ° C. When formed of a silicon oxide nitride (SiON) film, it is formed using a rapid heat treatment method at a nitrogen dioxide (N 2 O) atmosphere and at a temperature of approximately 700-1100 ° C. In any case, when the thickness of the buffer insulating film 220 is thick, the dielectric constant of the gate insulating film is deteriorated, so that the thickness of the buffer insulating film 220 does not exceed 15 Å. Next, a niobium-titanium oxide (NbTiO) film 230 as a gate insulating film is formed over the buffer insulating film 220.

다음에 니오븀티탄옥사이드(NbTiO)막(230)이 형성된 결과물 전면에 게이트 전극막(240)을 순차 적층하여 스택 구조를 형성한다. 게이트 전극막(240)은 폴리 실리콘막(241), 장벽 금속막(242) 및 게이트 금속막(243)으로 형성할 수 있다. 장벽 금속막(242)은 티타늄 나이트라이드(TiN)막 또는 텅스텐 나이트라이드(WN)막으로 형성하며, 게이트 금속막(243)은 티타늄 실리사이드(TiSiX)막, 텅스텐 실리사이드(WSi)막 또는 텅스텐(W)막으로 형성할 수 있다. 그 다음에 게이트 마스크 패턴을 이용한 식각 공정을 실시하여 버퍼 절연막 패턴(120), 니오븀티탄옥사이드(NbTiO)막 패턴(130), 게이트 전극막 패턴(140)이 순차적으로 적층되는 게이트 스택을 형성한다. Next, a stack structure is formed by sequentially stacking the gate electrode film 240 on the entire surface of the resultant product on which the niobium titanium oxide (NbTiO) film 230 is formed. The gate electrode layer 240 may be formed of the polysilicon layer 241, the barrier metal layer 242, and the gate metal layer 243. The barrier metal film 242 is formed of a titanium nitride (TiN) film or a tungsten nitride (WN) film, and the gate metal film 243 is a titanium silicide (TiSi X ) film, a tungsten silicide (WSi) film, or tungsten ( W) can be formed into a film. Next, an etching process using a gate mask pattern is performed to form a gate stack in which the buffer insulating film pattern 120, the niobium titanium oxide (NbTiO) film pattern 130, and the gate electrode film pattern 140 are sequentially stacked.

상기 고유전율의 게이트 절연막으로서의 니오븀티탄옥사이드(NbTiO)막(230)은 원자층 증착(ALD; Atomic Layer Deposition)방법을 사용하여 형성한다. 원자층 증착 방법을 사용하여 니오븀티탄옥사이드(NbTiO)막(230)을 형성하기 위해서는, 니오븀(Nb) 성분의 소스가스로서 Nb(OEt)5이나 니오븀(Nb)을 함유한 유기금속화합물을 전구체로 사용한다, 티탄(Ti) 성분의 소스가스로서 Ti[OCH(CH3)2]4이나 티탄(Ti)을 함유한 유기금속화합물을 전구체로 사용한다. 반응가스로는 오존(O3), 플라즈마 산소(plasma O2) 또는 수증기(H30 증기)를 사용한다. 니오븀티탄옥사이드(NbTiO)막(230)의 두께는 대략 20 내지 500Å이 되도록 한다.The niobium titanium oxide (NbTiO) film 230 as the high dielectric constant gate insulating film is formed using an atomic layer deposition (ALD) method. In order to form the niobium titanium oxide (NbTiO) film 230 using an atomic layer deposition method, an organometallic compound containing Nb (OEt) 5 or niobium (Nb) as a source gas of niobium (Nb) component is used as a precursor. As a source gas of a titanium component, an organometallic compound containing Ti [OCH (CH 3 ) 2 ] 4 or titanium (Ti) is used as a precursor. As the reaction gas, ozone (O 3 ), plasma oxygen (plasma O 2 ), or water vapor (H 3 0 vapor) is used. The thickness of the niobium titanium oxide (NbTiO) film 230 is approximately 20 to 500 kPa.

도 3는 원자층 증착 방법을 사용하여 니오븀티탄옥사이드(NbTiO)막을 형성하는 과정의 일 예를 보다 구체적으로 설명하기 위하여 나타내 보인 도면이다.FIG. 3 is a diagram illustrating an example of a process of forming a niobium titanium oxide (NbTiO) film using an atomic layer deposition method in more detail.

도 3에 도시된 바와 같이, 먼저 버퍼 절연막(220)이 형성된 반도체 기판을 원자층 증착 설비 내에 로딩한다. 그리고 니오븀(Nb) 소스가스, 퍼지가스, 반응가스 및 퍼지가스를 순차적으로 공급한다. 그러면 니오븀옥사이드(NbxOy) 원자층이 형성되는 1 사이클(cycle)이 수행된다. 니오븀(Nb)성분의 소스가스로는 Nb(OEt)5이나 니오븀(Nb)을 함유한 유기금속화합물을 전구체로 사용한다.니오븀(Nb) 소스가스는 대략 50-500sccm만큼 공급한다. 반응가스로는 오존(O3), 플라즈마 산소(plasma O2) 또는 수증기(H20 vapor)를 사용한다. 반응가스로서 대략 200±20g/㎥ 농도의 오존(O3)을 사용하는 경우 공급량은 대략 0.1-1slm이 되도록 한다. 퍼지가스로는 질소(N2)가스 또는 아르곤(Ar)가스를 사용한다.As shown in FIG. 3, first, a semiconductor substrate on which a buffer insulating layer 220 is formed is loaded into an atomic layer deposition facility. Then, niobium (Nb) source gas, purge gas, reaction gas and purge gas are sequentially supplied. Then, one cycle in which the niobium oxide (Nb x O y ) atomic layer is formed is performed. As a source gas of niobium (Nb), an organometallic compound containing Nb (OEt) 5 or niobium (Nb) is used as a precursor. Niobium (Nb) source gas is supplied by approximately 50-500 sccm. As the reaction gas, ozone (O 3 ), plasma oxygen (plasma O 2 ) or water vapor (H 2 0 vapor) is used. When using ozone (O 3 ) at a concentration of approximately 200 ± 20 g / m 3 as the reaction gas, the supply amount is approximately 0.1-1 slm. Nitrogen (N 2 ) gas or argon (Ar) gas is used as the purge gas.

니오븀옥사이드(NbxOy) 원자층 형성을 위한 1 사이클을 수행한 후에는 티탄옥사이드(TixOy) 원자층 형성을 위한 1 사이클을 수행한다. 구체적으로, 티탄(Ti) 소스가스, 퍼지가스, 반응가스 및 퍼지가스를 순차적으로 공급한다. 티탄(Ti) 성분의 소스가스로는 Ti[OCH(CH3)2]4이나 티탄(Ti)을 함유한 유기금속화합물을 전구체로 사용한다. 티탄(Ti) 소스가스는 대략 50-500sccm만큼 공급한다. 반응가스로는 오존(O3), 플라즈마 산소(plasma O2) 또는 수증기(H20 vapor)를 사용한다. 반응가스로 서 대략 200±20g/㎥ 농도의 오존(O3)을 사용하는 경우 공급량은 대략 0.1-1slm이 되도록 한다. 퍼지가스로는 질소(N2)가스 또는 아르곤(Ar)가스를 사용한다.After performing one cycle for forming a niobium oxide (Nb x O y ) atomic layer, one cycle for forming a titanium oxide (Ti x O y ) atomic layer is performed. Specifically, titanium (Ti) source gas, purge gas, reaction gas and purge gas are sequentially supplied. As a source gas of the titanium (Ti) component, an organometallic compound containing Ti [OCH (CH 3 ) 2 ] 4 or titanium (Ti) is used as a precursor. Titanium (Ti) source gas is supplied by approximately 50-500 sccm. As the reaction gas, ozone (O 3 ), plasma oxygen (plasma O 2 ) or water vapor (H 2 0 vapor) is used. When using ozone (O 3 ) at a concentration of approximately 200 ± 20 g / ㎥ as the reaction gas, the supply amount is approximately 0.1-1 slm. Nitrogen (N 2 ) gas or argon (Ar) gas is used as the purge gas.

이와 같이 니오븀옥사이드(NbxOy) 원자층이 형성되는 1 사이클과 티탄옥사이드(TixOy) 원자층이 형성되는 1 사이클이 수행되면, 버퍼 절연막 상에는 원자층 단위의 니오븀티탄옥사이드(NbTiO)막(230)이 만들어지며, 상기 과정을 반복적으로 수행함으로써 최종적으로 원하는 두께, 예컨대 대략 20-500Å 두께의 니오븀티탄옥사이드(NbTiO)(230)을 형성할 수 있다. 이때 니오븀옥사이드(NbxOt) 원자층이 형성되는 1 사이클과, 티탄옥사이드(TixOy) 원자층이 형성되는 1 사이클을 대략 9:1 이하의 비율이 되도록 수행하여 니오븀(Nb)과 티탄(Ti)의 상대적인 조성비를 조절한다.As such, when one cycle in which a niobium oxide (Nb x O y ) atomic layer is formed and one cycle in which a titanium oxide (Ti x O y ) atomic layer is formed are performed, niobium titanium oxide (NbTiO) in atomic layer units is formed on the buffer insulating film. The film 230 is made, and by repeatedly performing the above process, it is possible to finally form niobium titanium oxide (NbTiO) 230 having a desired thickness, for example, approximately 20-500 microns thick. At this time, one cycle in which the niobium oxide (Nb x O t ) atomic layer is formed and one cycle in which the titanium oxide (Ti x O y ) atomic layer is formed are performed at a ratio of about 9: 1 or less, and thus niobium (Nb) and Control the relative composition of titanium (Ti).

도 4는 원자층 증착 방법을 사용하여 니오븀티탄옥사이드(NbTiO)막을 형성하는 과정의 다른 예를 구체적으로 설명하기 위하여 나타내 보인 도면이다.FIG. 4 is a diagram illustrating another example of a process of forming a niobium titanium oxide (NbTiO) film using an atomic layer deposition method.

도 4에 도시된 바와 같이, 먼저 버퍼 절연막(220)이 형성된 반도체 기판을 원자층 증착 설비 내에 로딩한다. 그리고 니오븀(Nb) 소스가스, 퍼지가스, 티탄(Ti) 소스가스, 퍼지가스, 반응가스 및 퍼지가스를 원자층 증착 설비 내로 순차적으로 공급한다. 그러면 니오븀티탄옥사이드(NbTiO)막(230)이 원자층 단위로 형성되는 1 사이클이 수행된다. 이 경우에도, 니오븀(Nb) 소스가스와 티탄(Ti) 소스가스는 각각 대략 50-500sccm만큼 공급한다. 반응가스로는 오존(O3), 플라즈마 산소(plasma O2) 또는 수증기(H20 vapor)를 사용한다. 반응가스로서 대략 200±20g/㎥ 농도의 오존(O3)을 사용하는 경우 공급량은 대략 0.1-1slm이 되도록 한다. 퍼지가스로는 질소(N2)가스 또는 아르곤(Ar)가스를 사용한다. 이때, 니오븀(Nb) 소스가스의 공급과 티탄(Ti) 소스가스의 공급 횟수를 적어도 9:1 이하가 되도록 하여 니오븀(Nb)과 티탄(Ti)의 상대적인 조성비를 조절한다. 경우에 따라서는 공급 횟수를 조절하는 대신에 니어븀(Nb) 소스가스의 공급량과 티탄(Ti) 소스가스의 공급량을 조절할 수도 있다.As shown in FIG. 4, a semiconductor substrate on which a buffer insulating film 220 is formed is first loaded into an atomic layer deposition facility. Niobium (Nb) source gas, purge gas, titanium (Ti) source gas, purge gas, reaction gas, and purge gas are sequentially supplied into the atomic layer deposition facility. Then, one cycle in which the niobium titanium oxide (NbTiO) film 230 is formed in atomic layer units is performed. Even in this case, the niobium (Nb) source gas and the titanium (Ti) source gas are supplied by approximately 50-500 sccm, respectively. As the reaction gas, ozone (O 3 ), plasma oxygen (plasma O 2 ) or water vapor (H 2 0 vapor) is used. When using ozone (O 3 ) at a concentration of approximately 200 ± 20 g / m 3 as the reaction gas, the supply amount is approximately 0.1-1 slm. Nitrogen (N 2 ) gas or argon (Ar) gas is used as the purge gas. In this case, the relative composition ratio of niobium (Nb) and titanium (Ti) is controlled by supplying the niobium (Nb) source gas and the number of supply of the titanium (Ti) source gas to be at least 9: 1 or less. In some cases, instead of adjusting the supply frequency, the supply amount of the nibium (Nb) source gas and the supply amount of the titanium (Ti) source gas may be adjusted.

니오븀티탄옥사이드(NbTiO)막(230)을 형성한 후에는 대략 100-500W의 바이어스, 대략 200-500℃의 저온 및 이산화질소(N2O) 분위기에서의 플라즈마 어닐링을 수행하여, 증착된 니오븀티탄옥사이드(NbTiO)막(230) 내의 산소결핍부분에 산소를 공급하여 보이드(void)를 제거하고, 증착 과정에서 포함된 니오븀티탄옥사이드(NbTiO)막(230) 내에 포함된 유기물 및 질소성분을 제거한다. 플라즈마 어닐링을 수행하는데 있어서, 챔버의 압력은 대략 0.1-10torr를 유지하고, 분위기가스의 공급량은 대략 5sccm 내지 5slm이 되도록 하며, 수행시간은 대략 1-5분 정도로 설정한다. 저온의 플라즈마 어닐링을 수행한 후에는, 대략 500-900℃의 온도 및 질소(N2) 분위기 또는 0.1 이하의 비를 갖는 산소/질소(O2/N2) 분위기에서의 고온의 열처리를 수행할 수 있다. 이 경우는 니오븀티탄옥사이드(NbTiO)막(230)을 비정질로 형성한 경우로서, 고온 열처리에 의해 비정질 니오븀티탄옥사이드(NbTiO)막(230)의 결정화가 이루어져 유전성이 향상되며, 니오븀티탄옥사이드(NbTiO)막(230) 내의 불순물도 제거된다. 고온열처리는 퍼니스(furnace)에서 수행될 수 있 으며, 또는 급속열처리(RTP; Rapid Thermal Process) 챔버내에서 수행될 수 있다. 고온열처리를 수행하는데 있어서, 퍼니스를 사용하는 경우 퍼니스 내의 온도는 대략 600-800℃가 되도록 하며, 급속 열처리 챔버를 사용하는 경우 급속 열처리 챔버 내의 온도는 대략 500-800℃가 되도록 한다. 어느 경우이던지 대략 700-760torr의 상압 또는 대략 1-100torr의 감압을 유지하고, 분위기가스의 공급량은 대략 5sccm 내지 5slm이 되도록 하며, 수행시간은 대략 60초가 되도록 설정한다.After forming the niobium titanium oxide (NbTiO) film 230, plasma annealing was performed by a bias of approximately 100-500 W, a low temperature of approximately 200-500 ° C., and a nitrogen dioxide (N 2 O) atmosphere, and deposited niobium titanium oxide. The oxygen is supplied to the oxygen depleted portion of the (NbTiO) film 230 to remove voids, and the organic and nitrogen components included in the niobium titanium oxide (NbTiO) film 230 included in the deposition process are removed. In performing the plasma annealing, the pressure of the chamber is maintained at about 0.1-10torr, the supply amount of the atmospheric gas is set to about 5sccm to 5slm, and the running time is set at about 1-5 minutes. After performing low temperature plasma annealing, high temperature heat treatment in a nitrogen (N 2 ) atmosphere or an oxygen / nitrogen (O 2 / N 2 ) atmosphere having a ratio of 0.1 or less can be performed. Can be. In this case, when the niobium titanium oxide (NbTiO) film 230 is formed amorphous, the amorphous niobium titanium oxide (NbTiO) film 230 is crystallized by high temperature heat treatment to improve the dielectric property, and niobium titanium oxide (NbTiO). The impurities in the film 230 are also removed. The high temperature heat treatment may be carried out in a furnace or in a Rapid Thermal Process (RTP) chamber. In carrying out the high temperature heat treatment, the temperature in the furnace is approximately 600-800 ° C. when the furnace is used and the temperature in the rapid heat treatment chamber is approximately 500-800 ° C. when the rapid heat treatment chamber is used. In either case, an atmospheric pressure of approximately 700-760 torr or a reduced pressure of approximately 1-100 torr is maintained, and the supply amount of atmospheric gas is set to about 5 sccm to 5 slm, and the running time is set to about 60 seconds.

지금까지 설명한 바와 같이, 본 발명에 따른 고유전율의 게이트 절연막을 갖는 반도체 소자 및 그 제조방법은, 니오븀티탄옥사이드(NbTiO)막을 게이트 절연막으로 사용함으로써 금속 게이트 전극막 사용에 의한 문턱전압의 조절을 용이하게 할 수 있으며, 후속의 열처리공정 및 산화분위기에 대한 저항성을 증대시킬 수 있다는 이점이 제공된다. 특히 금속 게이트 전극막 증착시 수행되는 선택적 산화공정에 의해 게이트 절연막의 유효두께 증가 및 H2가 풍부한 분위기에서의 신뢰성 저하에 대한 저항성이 종래의 경우보다 커지므로, 공정마진이 증가하고 소자의 신뢰도를 향상시킬 수 있다는 이점도 제공된다.As described so far, a semiconductor device having a high dielectric constant gate insulating film and a method of manufacturing the same according to the present invention facilitate the adjustment of the threshold voltage by using a metal gate electrode film by using a niobium titanium oxide (NbTiO) film as the gate insulating film. It is possible to increase the resistance to the subsequent heat treatment process and oxidation atmosphere. In particular, the selective oxidation process performed during the deposition of the metal gate electrode film increases the effective thickness of the gate insulating film and the resistance to deterioration of reliability in an H 2 rich atmosphere is greater than in the prior art, thereby increasing the process margin and increasing the reliability of the device. There is also the advantage of being able to improve.

Claims (15)

반도체 기판 위에 배치되는 게이트 절연막으로서의 니오븀티탄옥사이드(NbTiO)막 패턴; 및A niobium titanium oxide (NbTiO) film pattern as a gate insulating film disposed on a semiconductor substrate; And 상기 니오븀티탄옥사이드(NbTiO)막 위에 배치되는 게이트 전극막을 포함하는 반도체 소자.A semiconductor device comprising a gate electrode film disposed on the niobium titanium oxide (NbTiO) film. 제1항에 있어서, The method of claim 1, 상기 반도체 기판과 니오븀티탄옥사이드(NbTiO)막 사이에 배치되는 버퍼 절연막을 더 구비하는 것을 특징으로 하는 반도체 소자.And a buffer insulating film disposed between the semiconductor substrate and the niobium titanium oxide (NbTiO) film. 제2항에있어서,According to claim 2, 상기 버퍼 절연막은 실리콘 옥사이드막 또는 실리콘 옥사이드 나이트라이드막으로 형성하는 것을 특징으로 하는 반도체 소자.And the buffer insulating film is formed of a silicon oxide film or a silicon oxide nitride film. 제1항에 있어서,The method of claim 1, 상기 게이트 전극막은 폴리 실리콘막, 또는 장벽 금속막/금속막으로 이루어진 것을 특징으로 하는 반도체 소자. And the gate electrode film is formed of a polysilicon film or a barrier metal film / metal film. 제4항에 있어서,The method of claim 4, wherein 상기 장벽 금속막은 티타늄 나이트라이드막 또는 텅스텐 나이트라이드막으로 이루어진 것을 특징으로 하는 반도체 소자.The barrier metal film comprises a titanium nitride film or a tungsten nitride film. 반도체 기판 전면에 니오븀티탄옥사이드(NbTiO)막을 형성하는 단계;Forming a niobium titanium oxide (NbTiO) film on the entire surface of the semiconductor substrate; 상기 니오븀티탄옥사이드(NbTiO)막 전면에 게이트 전극막을 적층하여 스택 구조를 형성하는 단계; 및Stacking a gate electrode film on the entire surface of the niobium titanium oxide (NbTiO) film to form a stack structure; And 상기 스택 구조에 대해 식각 및 패턴닝하여 게이트 스택을 형성하는 단계를 포함하는 반도체 소자의 제조방법.Forming a gate stack by etching and patterning the stack structure. 제6항에 있어서, The method of claim 6, 상기 니오븀티탄옥사이드(NbTiO)막을 형성하는 단계 이전에, 상기 반도체기판 전면에 버퍼 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.Before forming the niobium titanium oxide (NbTiO) film, further comprising forming a buffer insulating film on the entire surface of the semiconductor substrate. 제7항에 있어서,The method of claim 7, wherein 상기 버퍼 절연막은 산소 또는 이산화질소 분위기 및 700 내지 1100℃의 온도에서 급속 어닐링 공정을 이용하되, 15Å의 두께를 넘지않도록 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.Wherein the buffer insulating film using a rapid annealing process in an oxygen or nitrogen dioxide atmosphere and the temperature of 700 to 1100 ℃, the method of manufacturing a semiconductor device, characterized in that not to exceed the thickness of 15Å. 제6항에 있어서,The method of claim 6, 상기 니오븀티탄옥사이드(NbTiO)막은 원자층 증착 방법을 이용하여 20 ~ 500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.The niobium titanium oxide (NbTiO) film is a method of manufacturing a semiconductor device, characterized in that to form a thickness of 20 ~ 500Å by the atomic layer deposition method. 제9항에 있어서,The method of claim 9, 상기 원자층 증착 방법은, 니오븀(Nb) 성분의 소스가스로서 Nb(OEt)5이나 니오븀(Nb)을 함유한 유기금속화합물을 전구체로 사용하고, 티탄(Ti) 성분의 소스가스로서 Ti[OCH(CH3)2]4이나 티탄(Ti)을 함유한 유기금속화합물을 전구체로 사용하고, 반응가스로서 오존 또는 플라즈마 산소, 수증기를 사용하여 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.The atomic layer deposition method uses an organometallic compound containing Nb (OEt) 5 or niobium (Nb) as a precursor as a source gas of niobium (Nb) component, and Ti [OCH as a source gas of titanium (Ti) component. (CH 3 ) 2 ] 4 A method for manufacturing a semiconductor device, comprising using an organometallic compound containing titanium (Ti) as a precursor and depositing using ozone, plasma oxygen, or water vapor as a reaction gas. 제9항에 있어서,The method of claim 9, 상기 원자층 증착 방법을 사용하여 니오븀티탄옥사이드(NbTiO)막을 형성하는 단계는, 니오븀(Nb) 소스가스 공급, 퍼지가스 공급, 반응가스 공급 및 퍼지가스 공급을 순차적으로 수행하는 제1 단계와, 티탄(Ti) 소스가스 공급, 퍼지가스 공급, 반응가스 공급 및 퍼지가스 공급을 순차적으로 수행하는 제2 단계를 반복적으로 실시하여 수행하되, 상기 제1 단계와 제2 단계의 비율은 적어도 9:1 이하가 되도록 하는 것을 특징으로 하는 반도체소자의 제조방법.Forming a niobium titanium oxide (NbTiO) film by using the atomic layer deposition method may include a first step of sequentially performing a niobium (Nb) source gas supply, a purge gas supply, a reaction gas supply, and a purge gas supply, and titanium (Ti) The second step of sequentially performing the source gas supply, the purge gas supply, the reactant gas supply, and the purge gas supply is repeatedly performed, and the ratio of the first step and the second step is at least 9: 1 or less. Method for manufacturing a semiconductor device, characterized in that to be. 제9항에 있어서,The method of claim 9, 상기 원자층 증착 방법을 사용하여 니오븀티탄옥사이드(NbTiO)막을 형성하는 단계는, 니오븀(Nb) 소스가스 공급, 퍼지가스 공급, 티탄(TI) 소스가스 공급, 퍼지가스 공급, 반응가스 공급 및 퍼지가스 공급을 순차적으로 수행하는 단계를 반복적으로 실시하여 수행하되, 상기 니오븀(Nb) 소스가스의 공급과 상기 티탄(Ti) 소스가스의 공급의 횟수가 적어도 9:1 이하가 되도록 하는 것을 특징으로 하는 반도체소자의 제조방법.Forming a niobium titanium oxide (NbTiO) film by using the atomic layer deposition method, the niobium (Nb) source gas supply, purge gas supply, titanium (TI) source gas supply, purge gas supply, reaction gas supply and purge gas The method may be performed by repeatedly performing a supplying step, wherein the number of supply of the niobium (Nb) source gas and the supply of the titanium (Ti) source gas is at least 9: 1 or less. Method of manufacturing the device. 제6항에 있어서, The method of claim 6, 상기 니오븀티탄옥사이드(NbTiO)막을 형성하는 단계 이후에, 상기 니오븀티탄옥사이드(NbTiO)막을 N2O 분위기에서 플라즈마 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.And after the step of forming the niobium titanium oxide (NbTiO) film, plasma annealing the niobium titanium oxide (NbTiO) film in an N 2 O atmosphere. 제13항에 있어서, The method of claim 13, 상기 플라즈마 어닐링하는 단계는 200~500℃의 온도 및 100~500W에서 1~5분동안 수행하는 것을 특징으로 하는 반도체 소자의 제조방법. The plasma annealing step is a method of manufacturing a semiconductor device, characterized in that performed for 1 to 5 minutes at a temperature of 200 ~ 500 ℃ and 100 ~ 500W. 제13항에 있어서,The method of claim 13, 상기 플라즈마 어닐링하는 단계 이후에, 상기 니오븀티탄옥사이드(NbTiO)막을 N2 분위기 또는 0.1 이하의 비를 갖는 O2/N2 분위기 및 500℃ 내지 900℃의 온도 에서 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.After the plasma annealing, further comprising the step of annealing the niobium titanium oxide (NbTiO) film in an N 2 atmosphere or O 2 / N 2 atmosphere having a ratio of 0.1 or less and a temperature of 500 ℃ to 900 ℃. A method of manufacturing a semiconductor device.
KR1020060062210A 2006-07-03 2006-07-03 Semiconductor device having high-k gate insulating layer and method of fabricating the same KR100721208B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060062210A KR100721208B1 (en) 2006-07-03 2006-07-03 Semiconductor device having high-k gate insulating layer and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060062210A KR100721208B1 (en) 2006-07-03 2006-07-03 Semiconductor device having high-k gate insulating layer and method of fabricating the same

Publications (1)

Publication Number Publication Date
KR100721208B1 true KR100721208B1 (en) 2007-05-23

Family

ID=38278029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060062210A KR100721208B1 (en) 2006-07-03 2006-07-03 Semiconductor device having high-k gate insulating layer and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR100721208B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000025935A (en) * 1998-10-15 2000-05-06 정선종 Ferroelectric field effect transistor and method for fabricating the same
JP2005311194A (en) 2004-04-23 2005-11-04 Seiko Epson Corp Mfs field effect transistor and manufacturing method therefor, ferroelectric memory, and semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000025935A (en) * 1998-10-15 2000-05-06 정선종 Ferroelectric field effect transistor and method for fabricating the same
JP2005311194A (en) 2004-04-23 2005-11-04 Seiko Epson Corp Mfs field effect transistor and manufacturing method therefor, ferroelectric memory, and semiconductor device

Similar Documents

Publication Publication Date Title
KR101990051B1 (en) Semiconductor device with fluorine free tungsten barrier layer and method for fabricating the same
KR100545706B1 (en) Semiconductor device manufacturing method
JP4647682B2 (en) Semiconductor device and manufacturing method thereof
JP2004111447A (en) Semiconductor device and method for manufacturing the same
JP2001257208A (en) Method for forming gate insulating film of semiconductor device
KR20020056260A (en) Method for forming metal gate of semiconductor devoie
KR20120117641A (en) Semiconductor device, method of manufacturing semiconductor device and substrate processing system
KR100653994B1 (en) Method for fabricating interlayer of dielectric in semiconductor device
KR100451569B1 (en) Method for fabricating semiconductor device having Hydrogen barrier
WO2004107451A1 (en) Semiconductor device fitted with mis type field-effect transistor, process for producing the same and method of forming metal oxide film
KR100859256B1 (en) Semiconductor device and fabrication method thereof
KR100721208B1 (en) Semiconductor device having high-k gate insulating layer and method of fabricating the same
KR100755072B1 (en) Semiconductor device having ternary system oxide gate insulating layer and method of fabricating the same
US20110306171A1 (en) Methods of fabricating semiconductor devices with differentially nitrided gate insulators
KR100745073B1 (en) Semiconductor device having HfNbO gate insulating layer and method of fabricating the same
KR100712988B1 (en) Semiconductor device having talao gate insulating layer and method of fabricating the same
KR100668753B1 (en) Semiconductor device having high-k gate insulating layer and method of fabricating the same
KR100702133B1 (en) Semiconductor device having TiLaO gate insulating layer and method of fabricating the same
KR100702130B1 (en) Semiconductor device having high-k gate insulating layer and method of fabricating the same
KR100721202B1 (en) Semiconductor device having ternary system oxide gate insulating layer and method of fabricating the same
KR100721203B1 (en) Semiconductor device having ternary system oxide gate insulating layer and method of fabricating the same
KR20080062743A (en) Semiconductor device and method of fabricating the same
US6566189B2 (en) Method for manufacturing gate in semiconductor device
US20070221968A1 (en) Transistor of semiconductor device and method for manufacturing the same
KR20070044930A (en) Semiconductor device having high-k gate insulating layer and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee