KR100701715B1

KR100701715B1 - 데이터를 재생하고 처리하는 데이터 캐리어 및 회로

Info

Publication number: KR100701715B1
Application number: KR1020007004006A
Authority: KR
Inventors: 에버볼프강; 서링거피터
Original assignee: 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date: 1998-08-17
Filing date: 1999-08-03
Publication date: 2007-03-29
Also published as: CN1213385C; US6831548B1; EP1044425A1; JP2002523945A; JP4288005B2; WO2000011600A1; CN1287644A; DE69942854D1; KR20010031115A; ATE484808T1; EP1044425B1

Abstract

데이터(DA)에 따라 진폭 변조되는 캐리어 신호(CSM)를 수신하도록 구성되는 데이터 캐리어(1) 또는 이러한 데이터 캐리어(1)용의 회로(2)는 진폭 변조 캐리어 신호(CSM)에 따라 변조된 데이터(DA)를 재생하는 데이터 재생 수단(12)과, 데이터(DA)를 처리하는 데이터 처리 수단(28)을 구비하는데, 이 데이터 재생 수단(12)은 사전 결정된 양의 데이터(DA)를 일시적으로 저장하는 수신 저장 수단(20)과, 사전 결정된 양의 데이터(DA)가 수신 저장 수단(20)에서 버퍼링(buffering)되었다는 사실을 검출하는 검출 수단(22)을 추가적으로 포함하고, 이 검출 수단(22)은 제어 정보(CI1)를 생성하여 데이터 처리 수단(28)이 절전 동작 모드로부터 정상 동작 모드로 스위칭될 수 있게 한다.

Description

데이터를 재생하고 처리하는 데이터 캐리어 및 회로{DATA CARRIER WITH MEANS FOR REDUCING THE POWER CONSUMPTION UPON RECEPTION OF DATA}

본 발명은 수신되는 데이터에 따라 진폭 변조되어 높은 진폭의 하이 세그먼트(high segment)와 감소된 진폭의 포즈 세그먼트(pause segment)로 이루어진 진폭 변조 캐리어 신호(amplitude modulated carrier signal)를 수신하는 수신 수단 및 수신 수단에 접속된 회로를 포함하는 데이터 캐리어(data carrier)에 관한 것으로, 이 회로는 수신된 진폭 변조 캐리어 신호를 인가받을 수 있고 캐리어 신호에 따라 변조된 데이터를 재생할 수 있는 데이터 재생 수단과, 재생된 데이터를 인가받을 수 있고 재생된 데이터를 처리할 수 있는 데이터 처리 수단을 포함한다.

본 발명은 또한 수신되는 데이터에 따라서 진폭 변조되어 높은 진폭의 하이 세그먼트와 감소된 진폭의 포즈 세그먼트로 구성되는 수신된 진폭 변조 캐리어 신호를 인가받을 수 있고 캐리어 신호에 따라 변조된 데이터를 재생할 수 있는 데이터 재생 수단과, 재생된 데이터를 인가받을 수 있고 재생된 데이터를 처리할 수 있는 데이터 처리 수단을 포함하는 회로에 관한 것이다.

첫 번째 단락에 제시된 종류의 데이터 캐리어 및 두 번째 단락에 제시된 종류의 종래 회로는 예컨대 미국 특허 제 US 5,345,231 A 호에 공지되어 있다. 공지된 데이터 캐리어는 별도의 전원 공급원을 포함하는 것이 아니고, 데이터 캐리어에 인가된 진폭 변조 캐리어 신호로부터 데이터 처리 동작에 요구되는 전력을 추출하는, 다시 말하면 기본적으로 정류기 스테이지(rectifier stage)와 전압 제어 또는 전압 제한 스테이지에 의해 형성되는 공급 전압 생성 수단에 의해 전력을 추출하는 소위 패시브(passive) 데이터 캐리어이다. 공지된 데이터 캐리어 내의 데이터 재생 수단은 진폭 변조 캐리어 신호에 따라 변조된 데이터를 재생할 수 있는 복조기(demodulator)를 포함한다. 이 재생된 데이터는 마이크로컴퓨터에 의해 형성되는 제어 유닛에 인가될 수 있다. 제어 유닛(즉, 마이크로컴퓨터)과 저장 수단은 재생된 데이터를 인가받고, 예를 들면 저장 수단 내에 저장하기 위해서 재생된 데이터를 처리할 수 있는 데이터 처리 수단을 구성한다.

공지된 데이터 캐리어 또는 이러한 데이터 캐리어의 공지된 회로에 있어서, 데이터 수신 동작 시, 데이터 재생 수단과 데이터 처리 수단은 데이터 수신 동작의 전체 지속 기간 동안에 정상 동작 모드로 활성화되어, 데이터 재생 수단과 데이터 처리 수단이 소모되는 전력을 필요로 하게 되므로, 결과적으로 이러한 데이터 수신 동작 동안에 공급 전압 생성 수단에는 비교적 매우 높은 부하가 걸린다. 이러한 데이터 수신 동작 동안에는 실질적으로 진폭 변조 캐리어 신호의 포즈 세그먼트 시의 데이터 캐리어에 전력이 인가되지 않아야 하는데도 불구하고, 이들 포즈 세그먼트 동안에 전력이 소모된다는 것은 상당히 문제가 된다. 결과적으로, 바람직하지 않게 높은 전력 소모가 존재하게 되어, 데이터 캐리어 또는 회로의 통신 범위 감소를 유발한다.
US 4,641,374호에는 외부 디바이스로부터/로 정보를 수신/전달하는 데 사용하는 정보 매체가 개시되어 있는데, 이 매체는 외부 디바이스로부터 변조 입력 신호를 수신하는 수신기 회로와, 그 변조 입력 신호를 복조하여 특정 정보를 제공하는 복조기와, 그 특정 정보를 디코딩하여 디코딩된 명령을 제공하는 디코더와, 주어진 데이터를 저장하는 메모리와, 그 디코딩된 명령의 콘텐츠에 따라서 메모리의 기록 또는 판독 동작을 제어하는 제어기와, 메모리로부터 판독된 데이터에 대응하는 변조 신호를 생성하는 변조기와, 그 변조된 신호에 대응하는 전송 신호를 외부 디바이스에 전달하는 송신기 회로와, 전기 전력을 생성하는 배터리와, 전기 전력을 수신기 회로, 복조기, 변조기 및 송신기 회로 중 어느 하나에 선택적으로 공급하는 스위치 회로를 포함한다. 전원용 스위치 회로의 선택은 특정 정보의 콘텐츠에 의존한다.
EP 0,4511,060에는 입력으로서 제어 펄스 트레인, 예를 들어 무선 주파수 원격 제어 신호의 수신기의 출력단에서 생성한 복조 신호를 수신하며, 새로운 수신 펄스의 각 검출 시에 주어진 증분만큼 제어 신호의 레벨 - 이 제어 신호의 레벨은 이후에 다음 펄스가 검출될 때까지 점진적으로 감소함 - 을 증가시키는 변환기 수단과, 입력단에서 인가되는 제어 펄스의 수가 사전결정된 최소 값에 도달하고 이러한 펄스의 재생 주파수가 사전결정된 한도 주파수보다 낮지 않을 때에만 상기 웨이크-업 신호를 생성하는 방식으로, 상기 제어 신호의 레벨이 사전결정된 임계 값에 도달할 때 웨이크-업 신호를 생성할 수 있는 임계 수단을 포함하는 회로가 개시되어 있다.
DE 32 15 415에는 마이크로프로세서를 이용하는 데이터 획득 및 데이터 수집용 배터리-동작 주요 독립 디바이스가 개시되어 있다. 이것은 처리를 위한 데이터의 존재 유무에 따라서 마이크로프로세서의 전원을 온 또는 오프로 스위칭함으로써 대기 모드에서 이러한 디바이스의 전력 소비를 현저히 감소시키도록 제공된다. 데이터는 (마이크로프로세서에 대해서 볼 때) 외부에 있는 데이터 메모리에 저장된다.
US 5,686,920에는 호출자로부터 트랜스폰더로 영구적 또는 반영구적 정보를 통신하되, 바람직하게는 톨 에이전시(toll agency) 또는 그 밖의 인증 개체에 의해 조작되는 방법 및 시스템이 개시되어 있다. 이 영구적 또는 반영구적 정보는 인증된 호출자로부터 트랜스폰더로 특수한 액세스 코드를 전송함으로써 진입하는 특정 모드 또는 지속 모드 동안에만 유효한 특정 명령에 의해서 통신될 수 있다. 트랜스폰더는, 바람직하게는, 사실상 호출자가 특정 명령을 비밀로 전송할 수 있도록 트랜스폰더가 지속 모드에서 동작하고 있음을 인증된 호출자에게 알릴 것이다.
EP 0,675,459에는 시작 플래그를 안전하게 검출하여, 통신 오차율을 감소시키고 더 높은 통신 신뢰성을 달성할 수 있는 비접촉식 IC 카드, 카드 판독기/기록기 및 카드 시스템이 개시되어 있다. 비접촉식 IC 카드는 CPU, ROM, RAM 등을 포함하는 제어 유닛을 구비하고 있으며, 수신 회로와 제어 유닛 사이에 접속된 1-비트 플립-플롭(F/F)을 더 구비하고 있다. 제어 유닛의 프로그램에 따르면, 데이터는 한 번에 하나의 비트씩 수신되며, UART는 시작 플래그의 비트 패턴이 언제 검출되는지를 수신하도록 설정된다. 카드 판독기/기록기는 CPU, ROM, RAM 등을 포함하는 제어 유닛을 갖추고 있다. 전술한 제어 유닛은 전송 시에 트리거 신호와 시작 플래그 사이에 1-바이트 더미 데이터를 삽입한다. 카드 시스템은 카드 판독기/기록기 및 비접촉식 IC 카드를 구비하고 있다. 카드 판독기/기록기는 제어 유닛, 직렬 공진 회로를 포함하는 송신 안테나, 및 수신 안테나와 수신 회로 사이에 접속된 스위칭 회로를 갖추고 있다. 또한, 비접촉식 IC 카드에는 수신 회로와 제어 유닛 사이에 접속된 1-비트 플립-플롭(F/F)이 제공된다.

본 발명의 목적은 전술한 문제점을 회피하고, 공지된 데이터 캐리어 또는 공지된 회로에 비해서 데이터 수신 동작 동안의 전력 소모를 상당히 감소시키는 개선된 데이터 캐리어 및 개선된 회로를 제공하는 것이다.

전술한 목적을 이루기 위해서, 본 발명에 따른 첫 번째 단락에 제시한 종류의 데이터 캐리어에는 청구항 제 11 항에 따른 특징이 제공된다. 이러한 데이터 캐리어에서는, 데이터 재생 수단이 주어진 데이터 양에 따라서 재생된 데이터를 저장하도록 구성되고 정렬되는 수신 저장 수단과 관련되어 있다는 사실과, 데이터 재생 수단이 주어진 데이터 양에 따라 재생된 데이터가 데이터 재생 수단에 의해 재생되어 수신 저장 수단에 저장되었다는 사실을 검출할 수 있는 검출 수단을 추가적으로 포함하여, 이러한 사실이 검출되면, 제어 정보가 생성되어 데이터 처리 수단에 인가될 수 있다는 것과, 데이터 처리 수단이 정상 동작 모드와 절전 동작 모드 사이에서 스위칭될 수 있도록 구성된다는 것과, 데이터 처리 수단이 제어 정보에 따라 절전 동작 모드로부터 정상 동작 모드로 스위칭될 수 있다는 것과, 데이터 처리 수단이 정상 동작 모드로 스위칭될 때, 수신 저장 수단에 저장된 재생된 데이터가 데이터 처리 수단에 전송될 수 있되, 데이터 처리 수단은, 제어 정보에 따라서 자신의 절전 동작 모드로부터 자신의 정상 동작 모드로 스위칭한 후에, 주어진 데이터 양을 이루는 데이터 블록의 정확한 처리를 확보할 수 있을 정도의 긴 시간 주기가 경과한 후에 자신들의 절전 동작 모드로 자동으로 복귀한다.

전술한 목적을 이루기 위해서, 본 발명에 따른 두 번째 단락에 제시한 종류의 회로에는 청구항 제 21 항에 따른 특징이 제공된다. 이러한 데이터 캐리어에서는, 데이터 재생 수단이 주어진 데이터 양에 따라 재생된 데이터를 저장하도록 구성되고 정렬되는 수신 저장 수단과 관련되어 있다는 사실과, 데이터 재생 수단이 주어진 데이터 양에 따라 재생된 데이터가 데이터 재생 수단에 의해 재생되어 수신 저장 수단에 의해 저장되었다는 사실을 검출할 수 있는 검출 수단을 추가적으로 포함하여, 이러한 사실이 검출되면 제어 정보가 생성되어 데이터 처리 수단에 인가될 수 있다는 것과, 데이터 처리 수단이 정상 동작 모드와 절전 동작 모드 사이에서 스위칭될 수 있도록 구성되었다는 것과, 데이터 처리 수단이 제어 정보에 따라서 절전 동작 모드로부터 정상 동작 모드로 스위칭될 수 있다는 것과, 데이터 처리 수단이 정상 동작 모드로 스위칭될 때, 수신 저장 수단에 저장된 재생된 데이터가 데이터 처리 수단에 전송될 수 있되, 데이터 처리 수단은, 제어 정보에 따라서 자신의 절전 동작 모드로부터 자신의 정상 동작 모드로 스위칭한 후에, 주어진 데이터 양을 이루는 데이터 블록의 정확한 처리를 확보할 수 있을 정도의 긴 시간 주기가 경과한 후에 자신들의 절전 동작 모드로 자동으로 복귀한다.

간단한 수단만을 이용하면, 본 발명에 따른 단계들은, 본 발명에 따른 데이터 캐리어 또는 본 발명에 따른 회로를 포함하는 데이터 수신 동작 동안에, 데이터를 수신하고 재생하는 데 꼭 필요한 수단, 즉 데이터 재생 수단만이 활성화되는 반면에, 그의 정상 동작 모드 동안에 많은 전력을 소모하는 데이터 처리 수단은 실질적으로 데이터 수신 동작의 대부분 동안에 불활성화(즉, 에너지 절약 동작 모드로 스위칭)되고, 데이터 재생 수단으로부터 전송되는 재생된 데이터를 처리하기 위해서 비교적으로 짧은 시간 동안만 그의 활성 상태, 즉 그의 정상 동작 모드로 스위칭되게 한다. 이것으로, 본 발명에 따른 데이터 캐리어 또는 본 발명에 따른 회로에 의한 데이터 수신 동작 동안에 전력이 상당히 절약되고, 이것에 의해 통신 범위가 비교적 커지게 된다.

본 발명에 따른 데이터 캐리어 또는 본 발명에 따른 회로에 대한 또 다른 유리한 실시예들은 청구항 2 내지 청구항 10 및 청구항 12 내지 청구항 20에 개시한 단계를 특징으로 한다.

본 발명의 전술한 특징과 다른 특징은 이하에 설명되는 실시예로부터 명확해질 것이며, 이러한 실시예를 기초로 하여 설명될 것이다.

본 발명은 도면에 도시한 실시예를 참조하여 이하에 상세히 설명되고 있지만, 본 발명은 이것으로 한정되지 않는다.

도 1은 데이터 캐리어와 이 데이터 캐리어용 회로의 필수적 부분에 대한 본 발명의 실시예를 도시하는 블록도,

도 2는 도 1에 도시한 데이터 캐리어에 인가되어 데이터 수신 동작 시 데이터 캐리어 내부에서 처리되는 진폭 변조 캐리어 신호를 도시하는 도면.

도 1은 본 발명에 따른 데이터 캐리어(1) 또는 이 데이터 캐리어(1)용 회로(2)의 일부에 대한 실시예를 블록도 형태로 도시한다. 본 실시예에서, 데이터 캐리어(1)는 소위 칩 카드(chip card)이다. 그러나, 데이터 캐리어(1)는 상이한 구성을 가질 수도 있는데, 예를 들면 소위 태그(tag) 또는 라벨(label)로 구성될 수 있다. 회로(2)는 집적 기술로 구현된다.

데이터 캐리어(1)는 도 2에 도시된 바와 같은 진폭 변조 캐리어 신호(CSM)를 수신하도록 구성된 수신 수단(3)을 구비한다. 수신 수단(3)은 데이터 캐리어(1)가 기록/판독 스테이션(도시하지 않음)의 송신기 코일과 유도 방식으로 통신할 수 있게 하는 송신기 코일(4)을 포함한다. 이러한 기록/판독 스테이션은 진폭 변조 캐리어 신호(CSM)를 생성하는데, 이 진폭 변조 캐리어 신호(CSM)는 데이터 캐리어(1)의 수신 수단(3)의 송신기 코일(4)에 유도 방식으로 전송될 수 있다. 수신 수단(3)은 이와 동시에, 송신기 코일(4)에 의해 데이터 캐리어(1)로부터 기록/판독 스테이션으로 유도 방식으로 통신할 수 있게 하는 송신 수단을 구성한다는 것을 주지하라.

진폭 변조 캐리어 신호(CSM)는 데이터 캐리어(1)에 의해 수신되는 데이터에 따라 진폭 변조된다. 도 2에 도시한 바와 같은 진폭 변조 캐리어 신호(CSM)의 경우에, 100% 진폭 변조가 적용된다. 진폭 변조 캐리어 신호(CSM)는 높은 진폭의 하이 세그먼트(H) 및 감소된 진폭의 포즈 세그먼트(P)로 구성되며, 본 실시예의 경우에 감소된 진폭은 100% 진폭 변조에 기인하여 0 값으로 감소한다. 그러나, 반드시 그렇게 되는 것이 아니라, 포즈 세그먼트(P)의 감소된 진폭은 하이 세그먼트(H)의 높은 진폭에 대해서 주어진 백분율만큼 감소된 값을 가질 수 있는데, 예를 들면 75%만큼이거나 단지 10% 만큼 감소된 진폭을 갖기도 한다.

도 2의 캐리어 신호(CSM)에 있어서, 캐리어 신호(CSM)는 소위 밀러 코드(Miller code)에 따라 진폭 변조된다는 것을 주지하라. 이러한 타입의 코드에 따르면, 각 비트에 대한 인코딩을 위해 고정된 시간 간격(T)이 제공된다. 도 2에 도시한 바와 같이, "0" 비트의 인코딩은 포즈 세그먼트(P)를 이러한 시간 간격(T)의 처음으로 고정함으로써 실행되고, "1" 비트는 포즈 세그먼트(P)를 이러한 시간 간격(T)의 중앙에 고정함으로써 인코딩된다.

그러나, 데이터 전송용 캐리어 신호의 진폭 변조를 위해 다른 종류의 코드를 사용할 수 있다는 것도 주지해야 한다. 예를 들면, 인코딩은 지속 기간(T1)을 갖는 하이 세그먼트(H)로 "0" 비트를 나타내고, 지속 기간(T2)을 갖는 하이 세그먼트(H)로 "1" 비트를 나타내며, 모든 하이 세그먼트들(H) 사이에 고정된 포즈 지속 기간(T3)을 갖는 포즈 세그먼트(P)를 제공하는 방식으로도 실행될 수 있다.

그러나, 인코딩은 예컨대 각 비트의 인코딩을 위해 고정된 시간 간격(T)을 제공함으로써 구현될 수 있는데, 여기에서 "0" 비트는 포즈 세그먼트(P)를 이러한 시간 간격(T)의 처음에 고정함으로써 인코딩되고, "1" 비트는 포즈 세그먼트를 이러한 시간 간격(T) 끝에 고정함으로써 인코딩된다.

데이터 캐리어(1)의 회로(2)는 수신 수단(3)에 접속되고, 이를 위하여, 회로(2)는 수신 수단(3)에 접속된 제 1 접속 컨택트(5) 및 제 2 접속 컨택트(6)를 포함한다.

회로(2)는 접속부(8)를 통해 제 1 접속 컨택트(5)에 접속되는 공급 전압 생성 수단(7)을 포함하고, 수신된 진폭 변조 캐리어 신호(CSM)를 수신할 수 있으며, 진폭 변조 캐리어 신호(CSM)를 이용하여 회로(2) 전체에 공급되도록 제공되는 DC 공급 전압(V)을 생성할 수 있다. 공급 전압 생성 수단(7)은 그 자체로도 잘 알려져 있는 바와 같이 지나치게 높은 공급 전압(V)이 발생되지 않도록 전압 제한 수단을 포함한다는 것을 주지하라.

또한, 데이터 캐리어(1)는 접속부(8)를 통해 제 1 접속 컨택트(5)에 접속되는 클록 신호 재생 수단(9)을 포함한다. 클록 신호 재생 수단(9)은 수신된 진폭 변조 캐리어 신호(CSM)로부터 클록 신호(CLK)를 재생하여, 해당하는 캐리어 신호(CSM)를 생성 및 전송하는 기록/판독 스테이션뿐만 아니라 데이터 캐리어(1)에서도 클록 신호(CLK)가 이용될 수 있게 한다. 이 재생된 캐리어 신호(CLK)는 접속부(10)를 통해 출력될 수 있다. 또한, 재생된 클록 신호(CLK)는 접속부(10)로부터 분기되는(branched) 접속부(11)를 통해서도 이용될 수 있다.

또한, 데이터 캐리어(1) 또는 회로(2)는 아날로그부(13) 및 디지털부(14)를 포함하는 데이터 재생 수단(12)을 포함하고, 수신된 진폭 변조 캐리어 신호(CSM)를 수신할 수 있으며, 캐리어 신호(CSM)에 따라 변조된 데이터(DA)를 재생할 수 있다. 아날로그부(13)는 주로 접속부(16)를 통해 회로(2)의 제 1 접속 컨택트(5)에 또한 접속되는 진폭 복조 수단(15)을 포함한다. 진폭 복조 수단(15)은 기록/판독 스테이션에 의해 송신되어 데이터 캐리어(1)의 송신기 코일(4)에 의해 수신되는 진폭 변조 캐리어 신호(CSM)를 복조할 수 있다. 성공적인 진폭 복조 후에, 진폭 복조 수단(15)은 접속부(17)를 통해 인코딩된 데이터(CDA)를 출력한다.

데이터 재생 수단(12)의 디지털부(14)는 접속부(17)를 통해 인코딩된 데이터(CDA)를 수신할 수 있는 디코딩 수단(18)을 포함한다. 또한, 재생된 클록 신호(CLK)는 접속부(11)를 통해 디코딩 수단(18)에 인가될 수 있다. 디코딩 수단(18)은 밀러 코드에 따라 인코딩된 데이터(CDA)를 디코딩하도록 구성된다. 디코딩 수단(18)을 이용하여 인코딩된 데이터(CDA)를 성공적으로 디코딩한 후에, 디코딩 수단(18)은 접속부(19)를 통해 재생된 데이터를 출력한다.

바람직하게는, 데이터 재생 수단(12)의 디지털부(14)는 본 실시예에서 데이터 재생 수단(12)에 포함되며, 재생된 데이터(DA)를 저장하기 위해서 디코딩 수단(18)에 의해 도출되는 재생된 데이터(DA)를 접속부(19)를 통해 수신할 수 있는 또다른 수신 저장 수단(20)과 관련된다. 수신 저장 수단(20)은 접속부(21)를 통해 재생된 데이터(DA)를 출력할 수 있다. 수신 저장 수단(20)은 주어진 데이터 양에 따라 재생된 데이터를 저장하도록 구성된다. 본 실시예에서, 수신 저장 수단(20)은 1바이트에 대응하는 재생된 데이터를 저장하도록 구성되어, 데이터 블록이 8비트의 데이터 길이를 갖게 되고, 수신 저장 수단은 1바이트를 저장하는 레지스터로 형성된다.

또한, 데이터 재생 수단(12)의 디지털부(14)는 본 실시예에서 1바이트에 대응하는 주어진 데이터 양에 따라 재생된 데이터(DA)가 데이터 재생 수단(12)에 의해 재생되고, 수신 저장 수단(20)에 의해 저장되었다는 사실을 검출할 수 있는 제 1 검출 수단(22)을 포함하는 것이 바람직하다. 본 실시예에서, 제 1 검출 수단(22)은 접속부(23)를 통해 디코딩 수단(18)에 접속된다. 그러나, 이와 다르게 제 1 검출 수단(22)은 접속부(23)를 통해 접속부(19)로, 또는 접속부(23)를 통해 수신 저장 수단(20)에 접속될 수 있다. 제 1 검출 수단(22)은 1바이트에 대응하는 재생된 데이터(DA)가 데이터 재생 수단(12)에 의해 재생되고 수신 저장 수단(20)에 의해 저장되었다는 사실이 검출되면, 제 1 제어 정보(CI1)를 생성할 수 있는데, 이 제 1 제어 정보(CI1)는 제 1 검출 수단(22)에 의해 접속부(24)를 통해 출력될 수 있다.

또한, 데이터 재생 수단(12)의 디지털부(14)는 접속부(26)를 통해 디코딩 수단(18)에 접속되는 제 2 검출 수단(25)을 포함한다. 제 2 검출 수단(25)은, 데이터 수신 동작이 종결되었다는 사실, 즉 데이터 수신 동작 동안 데이터 캐리어(1)에 의해 수신되는 모든 데이터(DA)가 디코딩 수단(18)에 의해 디코딩되었다는 사실을 검출하도록 구성된다. 제 2 검출 수단(25)에 의해서 이 사실이 검출되면, 이들 수단은 다른 접속부(27)를 통해 출력되는 다른 제어 정보(CI2)를 생성한다.

또한, 데이터 캐리어(1)의 회로(2)는 데이터 처리 수단(28)을 포함한다. 데이터 처리 수단(28)은 접속부(10)를 통해 재생된 클록 신호(CLK)를 수신할 수 있다. 또한, 데이터 처리 수단(28)은 접속부(21)를 통해 재생된 데이터(DA)를 수신할 수 있는데, 이 재생된 데이터(DA)는 데이터 재생 수단(12)에 의해 재생되고 데이터 재생 수단(12)의 수신 저장 수단(20)에 일시적으로 저장된 것이다. 수신되는 재생된 데이터(DA)는 데이터 처리 수단(28)에 의해 처리될 수 있다. 데이터 처리 수단(28)은 접속부(24)를 통해 제 1 제어 정보(CI1)를 수신하고, 접속부(27)를 통해 제 2 제어 정보(CI2)를 추가적으로 수신할 수 있다.

데이터 처리 수단(28)은 마이크로프로세서(29), 제 1 저장 수단(30), 제 2 저장 수단(31) 및 제 3 저장 수단(32)을 포함한다. 이 실시예에서, 제 1 저장 수단(30)은 특히 데이터 처리 수단(28)에 의해 처리된 재생된 데이터(DA)를 일시적으로 저장할 수 있는 RAM으로 형성된다. 이 재생된 데이터(DA)는 예컨대 계속 암호화된 형태로 제공되고, 제 1 저장 수단(RAM)(30)에 일시적으로 저장될 수 있다. 제 1 저장 수단(30) 내에서의 일시적 저장이 완료된 후에, 여전히 암호화되어 있는 재생된 데이터(DA)는 마이크로프로세서(29)에 의해 해독화될 수 있으며, 그 이후에 해독화된 데이터는 제 3 저장 수단(32)에 저장된다. 본 실시예에서, 제 3 저장 수단(32)은 EEPROM으로 형성된다. 최종적으로 제 2 저장 수단(31)은 ROM으로 형성되고, 주로 프로그램 코드를 저장하기 위한 용도로 의도된다는 것을 주지해야 한다.

데이터 처리 수단(28)의 마이크로프로세서(29)는 다수의 수단과 기능들을 구현하지만, 단순성을 위해서 본 명세서에서는 설명하지 않는다. 그러나, 이와 관련하여, 제어 수단(33)은 마이크로프로세서(29)에 의해 구현된다는 점을 주지하라. 제어 수단(33)은, 데이터 처리 수단(28)의 모든 구성 요소들이 활성화되고 DC 공급 전압(V)을 수신하는 정상 동작 모드와, 마이크로프로세서(29) 및 전체 데이터 처리 수단(28)의 최소 부분(이 최소 부분은 마이크로프로세서(29)와, 그 후에 전체 데이터 처리 수단(28)을 절전 동작 모드로부터 재기동시키기 위해 필요한 부분임)만이 활성화되는 절전 동작 모드 사이에서 마이크로프로세서(29)를 스위칭하고 그 후에 데이터 처리 수단(28)을 스위칭할 수 있다. 이러한 마이크로프로세서를 재기동시키는 것은 그 자체로도 잘 알려진 단계이다.

도 1에 도시한 데이터 캐리어(1)에 있어서, 전원 전압 생성 수단(7)은 도 1에는 도시하지 않은 소위 파워-온-리셋(power-on-reset) 스테이지를 구비하거나 함께 작동한다는 것을 주지해야 한다. 이러한 파워-온-리셋 스테이지는 이러한 종류의 데이터 캐리어 내에 오랫동안 통상적으로 이용되어 왔다. 데이터 캐리어(1)가 기록/판독 스테이션의 통신 범위에 들어가고, 기록/판독 스테이션이 캐리어 신호를 출력할 때에는 공급 전압 생성 수단(7)이 DC 공급 전압(V)을 바로 생성하기 시작하며, 이 DC 공급 전압(V)이 주어진 임계값에 도달하거나 또는 초과한 후에는 파워-온-리셋 스테이지가 리셋 신호를 생성하는데, 이 리셋 신호는 데이터 처리 수단(28)에 인가되고, 데이터 처리 수단(28) 또는 마이크로프로세서(29) 내에서 초기화 동작을 개시 및 실행하여 데이터 처리 수단(28) 또는 마이크로프로세서(29)가 초기 상태로 설정되게 한다. 데이터 처리 수단(28) 또는 마이크로프로세서(29)에서 이러한 초기화 동작이 종결된 후에, 데이터 캐리어(1) 내에서 마이크로프로세서(29)와, 그 후에 데이터 처리 수단(28)은 그의 절전 동작 모드로 자동으로 스위칭된다.

마이크로프로세서(29)의 제어 수단(33)은 제 1 제어 정보(CI1) 및 제 2 제어 정보(CI2)를 수신할 수 있다. 해당하는 수신된 제어 정보(CI1 또는 CI2)는 제어 수단(33) 내에서 평가된다. 제 1 제어 정보(CI1)를 수신하고 평가한 후에, 마이크로프로세서(29)와, 그 후에 데이터 처리 수단(28)은 제 1 제어 정보(CI1)에 따라 그의 절전 동작 모드로부터 그의 정상 동작 모드로 스위칭될 수 있다. 제어 수단(33)은, 제 1 제어 정보(CI1)에 따라 그의 절전 동작 상태로부터 그의 정상 동작 모드로 마이크로프로세서(29)와 데이터 처리 수단(28)을 스위칭한 후에, 즉 1 바이트의 정확한 처리를 보장할 수 있을 정도로 충분히 긴 시간이 경과한 후에 마이크로프로세서(29)와 데이터 처리 수단(28)이 자동적으로 그의 절전 동작 모드로 복귀되게 한다.

데이터 캐리어(1)의 회로(2) 내에서 데이터 처리 수단(28) 또는 데이터 처리 수단(28)에 포함된 마이크로프로세서(29)는, 마이크로프로세서(29)가 그의 정상 동작 모드로 스위칭되고, 그 후에 데이터 처리 수단(28)이 그의 정상 동작 모드로 스위칭될 때, 수신 저장 수단(20)에 저장된 재생된 데이터(DA)가 데이터 처리 수단(28) 또는 마이크로프로세서(29)로 전달될 수 있게 하는 방식으로 구성된다. 마이크로프로세서(29)가 자신의 제어 수단(33)에 의해 그의 정상 동작 모드로 스위칭되자 마자, 마이크로프로세서(29)는 레지스터에 의해 형성된 수신 저장 수단(20)에 저장되며 1 바이트에 대응하는 데이터(DA)를 접속부(21)를 통해서 자동으로 받아들인다. 이러한 바이트에 대응하는 데이터(DA)의 전달 및 이러한 바이트에 대응하는 데이터(DA)의 처리(예를 들면, 제 1 저장 수단(RAM)(30)으로의 저장)이 완료되자 마자, 제어 수단(33)은 마이크로프로세서(29)와, 그 후에 데이터 처리 수단(28)이 자동적으로 그의 절전 동작 모드로 복귀되게 한다.

데이터 재생 수단(12)의 제 2 검출 수단(25)에 있어서, 완전한 데이터 수신 동작 후에 제 2 검출 수단(25)이 접속부(27)를 통해 데이터 처리 수단(28)에 제 2 제어 정보(CI2)를 인가할 때, 제 2 제어 정보(CI2)는 마이크로컴퓨터(29)의 제어 수단(33)에 의해 평가된다는 것을 또한 주지해야 한다. 이러한 평가 후에, 제어 수단(33)은 마이크로프로세서(29) 또는 데이터 처리 수단(28)이 그의 정상 동작 모드로 영구적으로 스위칭되게 하며, 이전에 실행되고 종결된 데이터 수신 동작 동안에 수신되고 재생되어, 수신 저장 수단(20)에 일시적으로 저장된 후에 데이터 처리 수단(28)의 제 1 저장 수단(RAM)(30)에 저장된 데이터(DA)가 다른 데이터 처리 동작, 예컨대 해독화 및 저장, 또는 그 외의 데이터 처리 동작 등으로 처리되게 한다.

최종적으로, 데이터 처리 수단(28)으로 처리되고 데이터 전송 동작 중에 기록/판독 스테이션에 인가되는 데이터는 데이터 처리 수단(28)에 의해서 접속부(34)를 통해 데이터 작성 수단(35)에 인가될 수 있고, 이것에 의해서 인가된 데이터는 기록/판독 스테이션으로 전송하기에 적당한 형태가 되며, 그 후에 이 데이터는 송신기 코일(4)을 통해 기록/판독 스테이션의 송신기 코일로 유도 방식으로 전송되게 하기 위해서 다른 접속부(36)를 통해 송신기 코일(4)에 인가될 수 있다. 이러한 데이터 전송 동작을 완료한 뒤에, 데이터 캐리어(1)에서 마이크로프로세서(29)와, 그 후에 데이터 처리 수단(28)이 자동적으로 그의 절전 동작 모드로 스위칭되거나 설정되게 한다.

간단한 수단을 사용하면, 전술한 설명에서 나타낸 바와 같이, 도 1의 데이터 캐리어(1) 또는 그의 회로(2)에서 데이터 수신 동작 동안에 오직 데이터 재생 수단(12)만이 연속적으로 활성화되고, 그에 따라 공급 전압 생성 수단(7)에 오직 데이터 재생 수단(12)에 의한 부하만 걸리는 반면에, 그의 정상 동작 모드에서 비교적 높은 전력을 소모하는 데이터 처리 수단(28)이 활성화, 즉, 매우 작고 절대적으로 필요한 시간 동안에만 공급 전압 생성 수단(7)에 부하가 걸리도록 그의 정상 동작 모드가 제어되지만, 데이터 수신 동작의 대부분 동안에는, 공급 전압 생성 수단(7)에 실질적으로 부하가 걸리게 하지 않는 그의 절전 동작 모드로 스위칭된다는 것이 확인된다. 데이터 처리 수단이 도 1에 도시된 데이터 캐리어(1) 또는 데이터 캐리어(1)의 회로(2)에서 전체 데이터 수신 동작 동안에 그의 정상 동작 모드로 유지되는 공지된 동작 모드에 비해서, 데이터 수신 동작 동안에 상당한 전력이 절약이 달성된다.

본 발명에 따른 데이터 캐리어(1) 또는 본 발명에 따른 회로(2)에 대한 제 2 실시예(도 1에 도시된 데이터 캐리어(1) 또는 회로(2)와 도면 상으로 거의 다르지 않기 때문에 도시하지 않음)에서, 수신 저장 수단(20)은 1비트에 따라 재생된 데이터(DA)를 저장하도록 구성되고, 플립-플롭(flip-flop)으로 형성된다. 이 실시예에서 마이크로프로세서(29)의 제어 수단(33)은, 제 1 제어 정보(CI1)에 따라 그의 절전 동작 모드로부터 그들의 정상 동작 모드로 마이크로프로세서(29) 또는 데이터 처리 수단(28)을 스위칭한 뒤에, 이러한 스위칭 이후에 1비트를 올바르게 처리하기에 충분한 시간이 경과된 뒤, 데이터 처리 수단(28) 또는 마이크로프로세서(29)가 자동적으로 그의 절전 동작 모드로 복귀되게 한다.

본 발명에 따른 데이터 캐리어(1) 또는 회로(2)의 다른 실시예(도 1에 도시된 데이터 캐리어(1) 또는 회로(2)와 도면 상으로 거의 다르지 않기 때문에 도시하지 않음)에서, 수신 저장 수단(20)은 다수의 바이트로 이루어진 데이터 블록에 따라 재생된 데이터(DA)를 저장하도록 구성된다. 다음에, 수신 저장 수단(20)은 RAM의 일부로 형성된다. 이 실시예에서, RAM의 이 부분이 데이터 처리 수단(28)에 포함되고 데이터 재생 수단(12)과 관련된 제 1 저장 수단(RAM)(30)의 일부분에 의해 형성되는 것이 매우 바람직한 것으로 확인되었다. 이 데이터 캐리어(1) 또는 이 회로(2) 내의 마이크로프로세서(29)의 제어 수단(33)은, 제 1 제어 정보(CI1)에 따라 마이크로프로세서(29) 또는 데이터 처리 수단(28)을 절전 동작 모드로부터 정상 동작 모드로 스위칭한 뒤에, 이러한 스위칭 후에 다수의 바이트로 구성되어 있는 데이터 블록을 올바르게 처리할 만큼 충분히 긴 시간이 경과된 뒤 데이터 처리 수단(28) 또는 마이크로프로세서(29)가 자동적으로 그의 절전 동작 모드로 복귀되게 한다.

도 1의 데이터 캐리어(1) 또는 도 1의 회로(2)를 참조하여 이미 설명된 장점들은, 도면 상에서 별도로 도시되지 않은 본 발명에 따른 데이터 캐리어(1) 또는 본 발명에 따른 회로(2)에 대한 상술된 2개의 실시예들에 대해서도 그대로 적용된다.
도 1을 참조하여 설명된, 본 발명에 따른 데이터 캐리어(1) 또는 회로(2)에 대한 실시예에서, 제 1 검출 수단(22)에 의해 출력된 제 1 제어 정보(CI1)는 마이크로프로세서(29)의 제어 수단(33)에 인가되고, 마이크로프로세서 내에서 절전 동작 모드로부터 정상 동작 모드로의 스위칭을 유발한다. 그러나, 이러한 데이터 캐리어(1) 또는 이러한 회로(2)에서 절전 동작 모드와 정상 동작 모드 사이의 스위칭은 다음 단락에 설명되는 바와 같은 다른 방법으로 실행될 수 있다.

도 1의 데이터 캐리어(1)의 경우에, 클록 신호(CLK)가 데이터 처리 수단(28)에 공급되고 그 후에 마이크로프로세서(29)에 공급되도록 제어함으로써, 즉 공급을 가능하게 하거나 공급을 중단시키는 것에 의해 절전 동작 모드와 정상 동작 모드 사이에서 매우 간단한 스위칭을 달성할 수 있다. 데이터 처리 수단(28)과 마이크로프로세서(29)에 대한 클록 신호(CLK)의 공급이 중단될 때, 그에 따라 마이크로프로세서(29)가 불활성화되기 때문에 절전 동작 모드로의 스위칭이 발생된다. 그러나, 데이터 처리 수단(28)과 마이크로프로세서(29)에 대한 클록 신호(CLK)의 공급이 가능해질 때, 그에 따라 마이크로프로세서(29)가 활성화되기 때문에 정상 동작 모드가 활성화된다.

데이터 처리 수단(28)에 대한 클록 신호(CLK)의 공급 제어는, 예를 들면, 클록 신호 재생 수단(9)과 데이터 처리 수단(28) 사이의 접속부(10)에 포함되는 OR 게이트에 의해 매우 간단한 방법으로 실현될 수 있는데, 여기에서 OR 게이트의 제 1 입력단은 클록 신호 재생 수단(9)에 의해 출력된 클록 신호(CLK)를 수신할 수 있는 반면, 이 OR 게이트의 제 2 입력단은 제 1 검출 수단(22)에 의해 출력된 제 1 제어 정보(CI1)를 수신할 수 있다. 이 구성은, OR 게이트의 제 2 입력단이 낮은 레벨의 제어 신호를 제 1 제어 정보(CI1)로서 수신할 때, OR 게이트가 공급된 클록 신호(CLK)를 전송하게 하고, OR 게이트의 제 2 입력단이 높은 레벨의 제어 신호를 제 1 제어 정보(CI1)로서 수신할 때, OR 게이트가 클록 신호(CLK) 전송을 중단시키는 방식일 수 있다.

도 1을 참조하여 설명된 데이터 캐리어(1)는 무접촉 방법으로만, 즉 송신기 코일(4)에 의해서만 기록/판독 스테이션과 통신할 수 있는 데이터 캐리어에 관한 것이다. 그러나, 이러한 데이터 캐리어(1)는 외부적으로 액세스 가능한 컨택트 패드(contact pad)에 의해서 아날로그 방식으로 구성된 기록/판독 스테이션과의 통신을 가능하게 수단을 추가적으로 구비할 수 있다.

도 1을 참조하여 설명된 데이터 캐리어(1)는 그 자신의 전원 소스를 갖지 않고 전압 생성 수단(7)을 통해 전력을 받는 소위 패시브 데이터 캐리어이다. 그러나, 본 발명에서 제안되는 단계는 예컨대 배터리 형태의 전력 공급원이 제공되는 이른바 액티브 데이터 캐리어(active data carrier)용으로 유리하게 사용될 수도 있고, 본 발명에 따른 단계로 인해 전력 소모가 감소되기 때문에 본 발명에 따른 단계는 배터리의 사용 수명을 상당히 연장시킬 수 있다.

Claims

삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
수신되는 데이터(DA)에 따라 진폭 변조되며 높은 진폭의 하이 세그먼트(H)와 감소된 진폭의 포즈 세그먼트(P)로 구성되는 수신된 진폭 변조 캐리어 신호(CSM)를 인가받을 수 있고, 상기 캐리어 신호(CSM) 상에서 변조된 상기 데이터(DA)를 재생할 수 있는 데이터 재생 수단(12)과,

상기 재생된 데이터(DA)를 인가받을 수 있고, 상기 재생된 데이터(DA)를 처리할 수 있는 데이터 처리 수단(28)을 포함하되,

상기 데이터 재생 수단(12)은 주어진 데이터 양에 따라서 상기 재생된 데이터(DA)를 저장하도록 구성되고 정렬된 수신 저장 수단(20)과 관련되고,

상기 데이터 재생 수단(12)은 상기 주어진 데이터 양에 따라서 상기 재생된 데이터(DA)가 상기 데이터 재생 수단(12)에 의해 재생되어 상기 수신 저장 수단(20)에 저장되었다는 사실을 검출할 수 있는 검출 수단(22)을 추가적으로 포함하며,

상기 검출 수단(22)은 상기 사실이 검출되면 제어 정보(CI1)를 생성하여, 상기 생성된 제어 정보(CI1)를 상기 데이터 처리 수단(28)에 인가하도록 적응되고,

상기 데이터 처리 수단(28)은 정상 동작 모드와 절전 동작 모드 사이에서 스위칭될 수 있도록 구성되며,

상기 데이터 처리 수단(28)은 상기 제어 정보(CI1)에 따라서 절전 동작 모드로부터 정상 동작 모드로 스위칭될 수 있고,

상기 데이터 처리 수단(28)이 정상 동작 모드로 스위칭될 때, 상기 수신 저장 수단(20)에 저장된 상기 재생된 데이터(DA)는 상기 데이터 처리 수단(28)으로 전달될 수 있으며,

상기 데이터 처리 수단(28)은, 상기 제어 정보(CI1)에 따라서 절전 동작 모드로부터 정상 동작 모드로 스위칭된 후, 주어진 데이터 양을 이루는 데이터 블록의 정확한 처리를 확보할 수 있을 정도의 긴 시간 주기가 경과한 후에 절전 동작 모드로 자동으로 복귀하는

회로.
제 11 항에 있어서,

상기 수신 저장 수단(20)은 1비트에 따라 상기 재생된 데이터(DA)를 저장하도록 구성되는 회로.
제 12 항에 있어서,

상기 수신 저장 수단(20)은 플립-플롭으로 형성되는 회로.
제 12 항에 있어서,

상기 데이터 처리 수단(28)은 상기 제어 정보(CI1)에 따라 절전 동작 모드로부터 정상 동작 모드로 스위칭된 뒤, 1비트를 올바르게 처리할 만큼의 충분히 긴 시간이 경과된 후에 자동적으로 절전 동작 모드로 복귀되도록 구성되는 회로.
제 11 항에 있어서,

상기 수신 저장 수단(20)은 1바이트에 따라 상기 재생된 데이터(DA)를 저장하도록 구성되는 회로.
제 15 항에 있어서,

상기 수신 저장 수단(20)은 1바이트를 저장하는 레지스터로 형성되는 회로.
제 15 항에 있어서,

상기 데이터 처리 수단(28)은 상기 제어 정보(CI1)에 따라 절전 동작 모드로부터 정상 동작 모드로 스위칭된 뒤, 1바이트를 올바르게 처리할 만큼의 충분히 긴 시간이 경과된 후에 자동적으로 절전 동작 모드로 복귀되도록 구성되는 회로.
제 11 항에 있어서,

상기 수신 저장 수단(20)은 다수의 바이트로 구성되는 데이터 블록에 따라 재생된 데이터(DA)를 저장하도록 구성되는 회로.
제 18 항에 있어서,

상기 수신 저장 수단은 RAM의 일부분에 의해 형성되는 회로.
제 18 항에 있어서,

상기 데이터 처리 수단(28)은 상기 제어 정보(CI1)에 따라 절전 동작 모드로부터 정상 동작 모드로 스위칭된 뒤, 다수의 바이트로 구성되는 데이터 블록을 올바르게 처리할 만큼의 충분히 긴 시간이 경과된 후에 자동적으로 절전 동작 모드로 복귀되도록 구성되는 회로.
수신되는 데이터(DA)에 따라서 진폭 변조되며, 높은 진폭의 하이 세그먼트(H)와 감소된 진폭의 포즈 세그먼트(P)로 구성된 진폭 변조 캐리어 신호(CSM)을 수신하는 수신기 수단(3)과,

상기 수신기 수단(3)에 접속되며 청구항 제 11 항 내지 제 20 항 중 어느 한항에 따른 회로(2)를 포함하는

데이터 캐리어(1).