KR100693321B1 - High-frequency power amplifier module - Google Patents

High-frequency power amplifier module Download PDF

Info

Publication number
KR100693321B1
KR100693321B1 KR1020057003926A KR20057003926A KR100693321B1 KR 100693321 B1 KR100693321 B1 KR 100693321B1 KR 1020057003926 A KR1020057003926 A KR 1020057003926A KR 20057003926 A KR20057003926 A KR 20057003926A KR 100693321 B1 KR100693321 B1 KR 100693321B1
Authority
KR
South Korea
Prior art keywords
transistor
wiring layer
high frequency
power supply
supply line
Prior art date
Application number
KR1020057003926A
Other languages
Korean (ko)
Other versions
KR20050043934A (en
Inventor
마사유키 수기우라
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Priority to KR1020057003926A priority Critical patent/KR100693321B1/en
Publication of KR20050043934A publication Critical patent/KR20050043934A/en
Application granted granted Critical
Publication of KR100693321B1 publication Critical patent/KR100693321B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microwave Amplifiers (AREA)

Abstract

접지층(GND1)이 제1 및 제2배선층(LY1,LY2) 사이에 형성된다. 제1배선층(LY1)에 형성되는 제1트랜지스터(Q1)가 공급된 고주파신호를 증폭한다. 제1배선층(LY1)에 형성되는 제2트랜지스터(Q2)가 제1트랜지스터의 출력신호를 증폭한다. 제1트랜지스터(Q1)에 전력을 공급하는 제1전력공급선(ML1)이 제1배선층(LY1)에 형성된다. 제2트랜지스터(Q2)에 전력을 공급하는 제2전력공급선(ML2)이 제2배선층(LY2)에 형성된다.The ground layer GND1 is formed between the first and second wiring layers LY1 and LY2. The first transistor Q1 formed in the first wiring layer LY1 amplifies the supplied high frequency signal. The second transistor Q2 formed in the first wiring layer LY1 amplifies the output signal of the first transistor. A first power supply line ML1 for supplying power to the first transistor Q1 is formed in the first wiring layer LY1. A second power supply line ML2 for supplying power to the second transistor Q2 is formed in the second wiring layer LY2.

Description

고주파 전력증폭기 모듈{HIGH-FREQUENCY POWER AMPLIFIER MODULE}High Frequency Power Amplifier Modules {HIGH-FREQUENCY POWER AMPLIFIER MODULE}

본 발명은 고주파 전력증폭기에 관한 것으로, 특히, 예컨대 모바일 폰이나 휴대형 단말의 고주파 전력을 증폭하기 위한 소형 고주파 전력증폭기 모듈에 관한 것이다.The present invention relates to a high frequency power amplifier, and more particularly, to a small high frequency power amplifier module for amplifying high frequency power of a mobile phone or a portable terminal.

단말의 소형화 및 보다 긴 통화의 요구에 따라, 휴대형 터미널의 신호 전송 섹션의 최종단에서의 고주파 전력증폭기는 보다 작으면서 보다 높은 효율을 갖는 것이 요구되고 있다. 최근, 소형화 요구가 특히 강해지고 있었다. 이러한 요구에 대처하기 위해, 입력 및 출력 임피던스가 50Ω으로 매치됨에 따라, 전력증폭기는 증폭기를 구성하는 트랜지스터 및 주변 부품이 작은 패키지 내로 넣는 방법으로 전력증폭기가 모듈화되고 있다. 모퓰의 크기는 4∼5mm 정방형이다.Due to the miniaturization of the terminal and the demand for longer calls, the high frequency power amplifier at the end of the signal transmission section of the portable terminal is required to have a smaller and higher efficiency. In recent years, the demand for miniaturization has become particularly strong. To meet these demands, as the input and output impedances are matched to 50 kHz, the power amplifiers are modularized in such a way that the transistors and peripheral components that make up the amplifier are put into small packages. The morph is 4-5 mm square.

성능 특성 중 하나는, 모듈이 사용하기 쉬운 형상을 갖는 것을 요구하는 것이다. 특히, 모듈은 특정 임피던스와 매칭되는 입력 및 출력을 갖추어, 전압 변동에 대한 서지 저항, 온도 특성 및, 안정성에 있어서 우수한 것을 필요로 한다. 더욱이, 모듈은 외부 회로의 변동에 대해 안정될 필요가 있다. 특히, 전력증폭기는 스위치나 듀플렉서와 같은 수동 구성요소를 통해 외부 근처에 형성된다. 이러한 이유로 인해, 증폭기는, 부하 변동, 예컨대 안테나에 대한 대미지나 안테나의 변형과 같은 외부 상황의 예상되는 변동이 있을 때, 고장이나 발진과 같은 오기능이 일어나지 않아야 한다.One of the performance characteristics is to require that the module have a shape that is easy to use. In particular, the module has inputs and outputs that match specific impedances and require excellent surge resistance, temperature characteristics, and stability against voltage fluctuations. Moreover, the module needs to be stable against fluctuations in external circuits. In particular, power amplifiers are formed near the outside through passive components such as switches or duplexers. For this reason, the amplifier should not cause malfunctions such as failure or oscillation when there are load fluctuations, for example, expected fluctuations in external conditions such as damage to the antenna or deformation of the antenna.

이런 종류의 오기능의 하나의 전형적 예가 f0/2 발진이다. 이는 f0의 주파수의 전송신호가 입력되고 있는 상태에서 부하가 크게 변할 때, 전송주파수(f0)의 반에서 일어난다. 다양한 발진의 원인이 고려된다. 이하, 원인 중 하나에 대해설명한다.One typical example of this type of malfunction is f 0/2 oscillations. This occurs at half of the transmission frequency f 0 when the load is greatly changed while the transmission signal of the frequency f 0 is being input. Various causes of rashes are considered. Hereinafter, one of the causes will be described.

도 1은 전력증폭기 모듈을 구성하는 2단 증폭기의 회로를 나타낸 도면이다. 전력증폭기 모듈은, 증폭기부로서 기능하는 GaAs칩(11)과, 입력매칭회로(12), 출력매칭회로(13), 예컨대 인덕턴스 성분(L1,L2)를 갖는 전류공급선(전력공급선)(ML1,ML2) 및, 칩 부품을 구성하는 캐패시터(C1,C2)를 갖추고 있다. 헤테로졍션 바이폴라 트랜지스터(HBT)로 이루어진 GaAs칩(11)은, 제1단 증폭기를 구성하는 트랜지스터(Q1)와, 제2단 증폭기를 구성하는 트랜지스터(Q2), MIM(Metal Insulator Metal) 캐패시터(C3) 및, 바이어스회로(14)를 갖고 있다.1 is a diagram illustrating a circuit of a two stage amplifier constituting a power amplifier module. The power amplifier module includes a GaAs chip 11 functioning as an amplifier section, an input matching circuit 12, an output matching circuit 13, for example, a current supply line (power supply line) ML1, having inductance components L1 and L2. ML2) and capacitors C1 and C2 constituting the chip component. The GaAs chip 11 made of a heterojunction bipolar transistor (HBT) includes a transistor Q1 constituting the first stage amplifier, a transistor Q2 constituting the second stage amplifier, and a metal insulator metal capacitor (MIM). ) And a bias circuit 14.

입력매칭회로(12)는 입력핀(Pin) 및 트랜지스터(Q1)의 베이스 사이에 접속된다. 출력매칭회로(13)는 트랜지스터(Q2)의 콜렉터와 출력핀(Pout) 사이에 접속된다. 인덕턴스 성분(L1)을 갖는 전력공급선(ML1)은 전력핀(Vcc1)과 트랜지스터(Q1)의 콜렉터 사이에 접속된다. 인덕턴스 성분(L2)을 갖는 전력공급선(ML2)은 전력핀(Vcc2)과 트랜지스터(Q2)의 콜렉터 사이에 접속된다. 캐패시터(C1)는 전력핀(Vcc1)과 접지 사이에 접속되고, 캐패시터(C2)는 전력핀(Vcc2)과 접지 사이에 접속된다. 부하(Zout)는 출력핀(Pout)과 접지 사이에 접속된다.The input matching circuit 12 is connected between the input pin Pin and the base of the transistor Q1. The output matching circuit 13 is connected between the collector of the transistor Q2 and the output pin Pout. The power supply line ML1 having the inductance component L1 is connected between the power pin Vcc1 and the collector of the transistor Q1. The power supply line ML2 having the inductance component L2 is connected between the power pin Vcc2 and the collector of the transistor Q2. Capacitor C1 is connected between power pin Vcc1 and ground, and capacitor C2 is connected between power pin Vcc2 and ground. The load Zout is connected between the output pin Pout and ground.

트랜지스터(Q2)의 부하임피던스는 원래 선형 또는 근소하게 포화된 영역에서 동작하도록 설계되어 있다. 그러나, 예컨대 전력증폭기 모듈에 접속되고 있는 안테나(도시되지 않았음)가 고장일 때, 부하(Zout)의 값은 심각하게 변동하게 된다. 부하(Zout)의 변동은 트랜지스터의 부하임피던스가 설계된 값과 다른 값을 취하게 한다. 이러한 상황 하에서, 신호가 출력핀(Pout)으로 출력되면, 반사파가 부하(Zout)에서 발생되고, 이는 트랜지스터(Q2)에서 큰 전류 흐름이나 큰 전압 진폭을 야기시키게 된다. 그 결과, 트랜지스터(Q2)는 비선형으로 동작하여, 왜곡된 파형을 초래하게 된다. 이 때, 트랜지스터(Q2)는 소위 믹서와 동일한 방법으로 동작하고, 따라서 주파수 변환 이득을 갖게 된다.The load impedance of transistor Q2 is originally designed to operate in a linear or slightly saturated region. However, for example, when an antenna (not shown) connected to the power amplifier module fails, the value of the load Zout fluctuates significantly. Variation in the load Zout causes the load impedance of the transistor to take a different value than the designed value. Under this situation, when a signal is output to the output pin Pout, a reflected wave is generated at the load Zout, which causes a large current flow or a large voltage amplitude in the transistor Q2. As a result, transistor Q2 operates nonlinearly, resulting in a distorted waveform. At this time, the transistor Q2 operates in the same manner as the so-called mixer, and thus has a frequency conversion gain.

도 1에 나타낸 바와 같이, 전력증폭기 모듈에 피드백 루프(LP1)를 구성하는 회로가 있을 때, 트랜지스터(Q1,Q2)의 변환 이득은 fO/2 주파수의 신호에 대해 "1"을 넘는 루프 이득을 허용할 수 있게 된다. 이러한 상태에서, fO/2 주파수신호의 작은 잡음신호가 있어도, 신호 레벨은 점차적으로 증가하여 결국 발진이 일어나게 된다. 이는 fO/2 발진으로 불리워진다.As shown in Fig. 1, when the power amplifier module has a circuit forming the feedback loop LP1, the conversion gain of the transistors Q1 and Q2 exceeds the loop gain of " 1 " for a signal of fO / 2 frequency. Can be allowed. In this state, even a small noise signal of f O / 2-frequency signals, the signal level is gradually increased to be eventually let this oscillation. This is called the f O / 2 oscillations.

큰 모듈이 소형화되지 않는 경우, 도 1에 도시된 인덕턴스 성분(L1,L2)을 갖는 전력공급선(ML1,ML2) 사이의 거리는 충분히 크게 될 수가 있다. 결과적으로, 루프(LP1)를 형성하는 인덕턴스 성분(L1,L2) 사이의 전자계 결합이 존재하지 않거나, 그들 사이에는 매우 약한 전자계 결합만이 존재하게 된다. 따라서, 큰 모듈 의 경우, 루프 이득은 "1"을 넘지 않게 되고, 따라서 fO/2 발진이 일어나지 않게 된다.When the large module is not miniaturized, the distance between the power supply lines ML1 and ML2 having the inductance components L1 and L2 shown in FIG. 1 can be sufficiently large. As a result, there is no electromagnetic coupling between the inductance components L1 and L2 forming the loop LP1, or only very weak electromagnetic coupling exists between them. Therefore, in the case of a large module, a loop gain is no more than "1", so that f O / 2 oscillation is not happen.

그러나, 모듈은 상기한 바와 같이 소형화되고 있다. 따라서, 신호선은 매우 높은 밀도로 모듈의 좁은 영역에 배치된다. 따라서, 선 사이의 전자계 결합이 더 강해지고, 이는 루프이득이 "1"을 넘게 하여 fO/2 발진이 용이하게 일어나도록 한다.However, the module is miniaturized as described above. Thus, the signal lines are arranged in narrow areas of the module with very high density. Thus, the electromagnetic field coupling between the lines is getting stronger, which to easily up the f O / 2 exceeds the oscillation loop-gain is "1".

트랜지스터(Q2)에 대한 전력공급선(ML2)은 특히 출력매칭회로(13)에 대해 무시될 수 있는 높은 임피던스를 갖도록 설계된다. 높은 임피던스를 얻기 위해, 전력공급선(ML2)은 매우 긴 선 길이를 필요로 한다. 전력공급선(ML2)의 전형적 예는 λ/4의 길이를 갖는 λ/4 선이다. 여기서, λ는 주파수(F0)의 신호의 파장이다. 칩 성분이 배열된 모듈의 표면에서 긴 선을 형성하는 것은 어렵다. 이러한 이유로 인해, 모듈 기판이 다층 구조를 갖도록 설계되어 긴 선이 다수의 배선층을 이용해서 실현된다.The power supply line ML2 for the transistor Q2 is especially designed to have a high impedance which can be ignored for the output matching circuit 13. To obtain high impedance, the power supply line ML2 needs a very long line length. A typical example of the power supply line ML2 is a λ / 4 line having a length of λ / 4. Is the wavelength of the signal at frequency F 0 . It is difficult to form long lines on the surface of the module where the chip components are arranged. For this reason, the module substrate is designed to have a multi-layer structure so that long lines are realized by using a plurality of wiring layers.

한편, 트랜지스터(Q1)에 대한 전력공급선(ML1) 또한 도 1에 나타낸 회로에서 매칭회로로서 작용하게 된다. 따라서, 전력공급선은 어느 정도 길어질 필요가 있다. 작은 모듈에서 특히 주파수가 낮을 때, 필요로 되므로, 기판의 표면층에만 선을 형성하는 것은 어렵다. 이러한 이유로 인해, 선은 기판 내의 층에 형성된다.On the other hand, the power supply line ML1 for the transistor Q1 also serves as a matching circuit in the circuit shown in FIG. Therefore, the power supply line needs to be somewhat longer. In small modules, especially when the frequency is low, it is difficult to form lines only on the surface layer of the substrate. For this reason, lines are formed in the layers in the substrate.

상기한 바와 같이, 종래의 다층 모듈 기판에 있어서, 트랜지스터(Q1,Q2)에 대한 전력공급선(ML1,ML2)은 동일한 층에 복잡하게 놓여있다. 따라서, 전력공급선(ML1,ML2) 사이의 전자계 결합은 회피할 수 없게 된다. 결과적으로, 도 1에 나타낸 루프(LP1)는, 부하 변동이 상기한 바와 같을 때 f0/2 발진을 일으킨다는 문제를 야기시킨다.As described above, in the conventional multilayer module substrate, the power supply lines ML1 and ML2 for the transistors Q1 and Q2 are complicatedly placed on the same layer. Therefore, the electromagnetic coupling between the power supply lines ML1 and ML2 cannot be avoided. As a result, the loop (LP1) indicated in Figure 1, when be as the load variations which cause the f 0/2 oscillations cause problems.

더욱이, 루프(LP2)가 도 1에 도시된 루프(LP1)에 부가해서 야기될 가능성이 있다. 루프(LP2)는 입력매칭회로(12)를 구성하는 선(ML3)과 트랜지스터(Q1)에 대한 전력공급선(ML1) 사이의 전자계 결합에 의해 형성된다. 입력매칭회로(12)를 구성하는 선 또한 어느 정도는 길어질 필요가 있다. 따라서, 이러한 선은 또한 내부층에 형성될 수가 있다. 결과적으로도, 이 경우 역시 , fO/2 발진이 일어나게 된다.Moreover, there is a possibility that a loop LP2 is caused in addition to the loop LP1 shown in FIG. The loop LP2 is formed by the electromagnetic field coupling between the line ML3 constituting the input matching circuit 12 and the power supply line ML1 for the transistor Q1. The line constituting the input matching circuit 12 also needs to be lengthened to some extent. Thus, such lines can also be formed in the inner layer. As a result, also, in which case this occurs, too, f O / 2 oscillations.

상기한 바와 같이, 종래의 다층 구조 기판을 사용하고 있는 작은 모듈은 다음가 같은 문제를 갖고 있다. 즉, 부하의 변동과 같은 왜곡에 기인하여 트랜지스터가 비선형적으로 동작할 때, 루프 이득은 "1"을 초과하여 fO/2 발진을 일으키게 된다.As mentioned above, the small module which uses the conventional multilayer structure board has the following problem. That is, due to distortion such as the load varies when the transistor is operating in a nonlinear fashion, the loop gain is in excess of "1" will cause the f O / 2 oscillations.

이러한 기술에 관한 하나의 특허참조는 일본국 공개특허공보 제2000-357771호이다. 이러한 참조에 있어서, 능동소자에 직류전력을 공급하기 위한 전력공급선이 접지층과 접지층 사이의 층에 형성된다. 그러나, 이러한 특허 참조에 개시된 기술은 직류 전력 공급으로 들어가는 것으로부터 고주파 회로에 의해 야기되는 교류 잡음 성분을 방지하기 위한 것이다. 따라서, 이러한 참조는 루프 이득의 감 소도 fO/2 진동의 방지도 포함하고 있지 않고 있다.One patent reference for this technique is Japanese Patent Laid-Open No. 2000-357771. In this reference, a power supply line for supplying DC power to the active element is formed in the layer between the ground layer and the ground layer. However, the technique disclosed in this patent reference is for preventing the AC noise component caused by the high frequency circuit from entering the DC power supply. Accordingly, these references does not contain a sense Soto f O / prevention of vibration of the second loop gain.

따라서, fO/2 발진을 방지할 수 있는 고주파의 전력증폭기 모듈이 요구된다.Thus, the high-frequency power amplifier module capable of preventing the O f / 2 oscillator is required.

본 발명의 실시예에 따르면, 적어도 제1 및 제2배선층과, 이 제1 및 제2배선층 사이에 형성되는 적어도 하나의 접지층을 갖는 기판과; 제1배선층에 형성되면서 공급된 고주파신호를 증폭하는 제1트랜지스터; 제1배선층에 형성되면서 제1트랜지스터의 출력신호를 증폭하는 제2트랜지스터; 제1트랜지스터에 전력을 공급함과 더불어 제1배선층에 형성되고, 제1트랜지스터의 출력단에 결합된 제1전력공급선 및; 제2트랜지스터에 전력을 공급함과 더불어 제2배선층에 형성되고, 제2트랜지스터의 출력단에 결합된 제2전력공급선을 갖추어 구성된 것을 특징으로 하는 고주파 전력증폭기가 제공된다.According to an embodiment of the present invention, there is provided a semiconductor device comprising: a substrate having at least a first and a second wiring layer and at least one ground layer formed between the first and second wiring layers; A first transistor formed on the first wiring layer and amplifying the supplied high frequency signal; A second transistor formed on the first wiring layer and amplifying the output signal of the first transistor; A first power supply line formed on the first wiring layer and coupled to an output terminal of the first transistor while supplying power to the first transistor; In addition to supplying power to the second transistor, a high frequency power amplifier is provided, which is formed on the second wiring layer and has a second power supply line coupled to an output terminal of the second transistor.

본 발명의 다른 실시예에 따르면, 적어도 제1,제2,제3배선층과, 제2 및 제3배선층 사이에 형성되는 제1접지층을 갖는 기판과; 제1배선층에 형성되면서 공급된 고주파신호를 증폭하는 제1트랜지스터; 제1배선층에 형성되면서 제1트랜지스터의 출력신호를 증폭하는 제2트랜지스터; 제1트랜지스터에 전력을 공급함과 더불어 제3배선층에 형성되고, 제1트랜지스터의 출력단에 결합된 제1전력공급선 및; 제2트랜지스터에 전력을 공급함과 더불어 제2배선층에 형성되고, 제2트랜지스터의 출력단에 결합된 제2전력공급선을 갖추어 구성된 것을 특징으로 하는 고주파 전력증폭기가 제공된다.According to another embodiment of the invention, a substrate having at least a first, second, third wiring layer and a first ground layer formed between the second and third wiring layer; A first transistor formed on the first wiring layer and amplifying the supplied high frequency signal; A second transistor formed on the first wiring layer and amplifying the output signal of the first transistor; A first power supply line formed on the third wiring layer and supplying power to the first transistor, and coupled to an output terminal of the first transistor; In addition to supplying power to the second transistor, a high frequency power amplifier is provided, which is formed on the second wiring layer and has a second power supply line coupled to an output terminal of the second transistor.

도 1은, 루프가 고주파 증폭기에 형성되는 장소의 예를 나타낸 회로도,1 is a circuit diagram showing an example of a place where a loop is formed in a high frequency amplifier,

도 2는, 본 발명의 제1실시예에 따른 고주파 전력증폭기 모듈의 기판 표면의 평면도,2 is a plan view of a substrate surface of a high frequency power amplifier module according to a first embodiment of the present invention;

도 3은, 도 2의 3-3선에 따른 단면도,3 is a cross-sectional view taken along line 3-3 of FIG. 2;

도 4a∼도 4e는, 도 3의 개개의 층을 나타낸 평면도,4A to 4E are plan views showing individual layers of FIG. 3,

도 5는, 본 발명의 제2실시예에 따른 고주파 전력증폭기 모듈의 제1배선층의 평면도,5 is a plan view of a first wiring layer of a high frequency power amplifier module according to a second embodiment of the present invention;

도 6은, 도 5의 6-6선에 따른 단면도,6 is a cross-sectional view taken along line 6-6 of FIG. 5;

도 7a∼도 7e는, 도 6의 개개의 층을 나타낸 평면도이다,7A to 7E are plan views showing individual layers of FIG. 6,

이하, 예시도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제1실시예First embodiment

도 2 내지 도 4e는 본 발명의 제1실시예를 나타낸다.2 to 4E show a first embodiment of the present invention.

도 1의 회로와 동일한 제1실시예에 적용되는 회로는, 예컨대 1900MHz 대역의 CDMA(Code Division Multiple Access) 신호를 위한 전력증폭기이다. 도 2 내지 도 4e에 있어서, 도 1과 동일한 부분에는 동일한 참조부호를 붙인다.A circuit applied to the same first embodiment as the circuit of Fig. 1 is, for example, a power amplifier for a CDMA (Code Division Multiple Access) signal in the 1900 MHz band. In Figs. 2 to 4E, the same parts as in Fig. 1 are denoted by the same reference numerals.

도 2 및 도 3에 있어서, 고주파 전력증폭기 모듈(21)은 다층유전체층 및 배선층을 포함한다. 특히, 고주파 전력증폭기 모듈(21)은 복수의 세라믹 박막 기판이 다른 것의 상부에 하나가 적층되는 구조를 갖추고 있다. 박막 기판의 주성분은, 예컨대 알루미나이다. 각 기판(21A)의 앞뒤에는 배선층이 형성된다. 특히, 제1,제2,제3배선층(LY1,LY2,LY3)은 모듈(21)의 상부로부터 아래쪽으로 연속적으로 배열된다. 제1접지층(GND1)이 제1 및 제2배선층(LY1,LY2) 사이에 형성되고, 제2접지층(GND2)이 제2 및 제3배선층(LY2,LY3) 사이에 형성되며, 제3접지층(GND3)이 최하부층의 기판의 뒤에 형성된다. 각 제1,제2,제3접지층(GND1,GND2,GND3) 표면의 대부분은 도 4a,c,e에서 사선으로 나타낸 바와 같이, 금속접지패턴과 같은 도전막으로 덮여지고 있다. 기판 사이의 배선은 비어홀(VH)을 통해 접속된다.2 and 3, the high frequency power amplifier module 21 includes a multilayer dielectric layer and a wiring layer. In particular, the high frequency power amplifier module 21 has a structure in which a plurality of ceramic thin film substrates are stacked on top of one another. The main component of the thin film substrate is alumina, for example. Wiring layers are formed before and after each substrate 21A. In particular, the first, second, and third wiring layers LY1, LY2, and LY3 are continuously arranged from the top of the module 21 downward. The first ground layer GND1 is formed between the first and second wiring layers LY1 and LY2, the second ground layer GND2 is formed between the second and third wiring layers LY2 and LY3, and the third The ground layer GND3 is formed behind the substrate of the lowermost layer. Most of the surfaces of each of the first, second, and third ground layers GND1, GND2, and GND3 are covered with a conductive film such as a metal ground pattern, as indicated by the diagonal lines in FIGS. The wiring between the substrates is connected via the via hole VH.

제1실시예에 있어서, 모듈(21)의 각 측의 길이는, 예컨대 5mm 이다. 최하부층의 기판에 형성되는 제3접지층(GND3) 및 랜드패턴(land pattern)은 모듈(21)이 탑재된 보드(도시되지 않았음)에 접속된다.In the first embodiment, the length of each side of the module 21 is, for example, 5 mm. The third ground layer GND3 and the land pattern formed on the lowermost substrate are connected to a board (not shown) on which the module 21 is mounted.

최상부층[또는 제1배선층(LY1)]에는, 도 1에 도시된 GaAs칩(11)과, 입력매칭회로(12), 출력매칭회로(13), 인덕턴스 성분(L1)을 갖는 전력공급선(ML1), 제어신호 등을 GaAs칩(DC회로)에 공급하기 위한 배선 및, 다양한 칩 성분이 형성된다. 전력공급선(ML1)은 전력핀(Vcc1)과 GaAs칩(11)의 트랜지스터(Q1)의 콜렉터 사이에 접속된다.On the uppermost layer (or first wiring layer LY1), a power supply line ML1 having a GaAs chip 11 shown in FIG. 1, an input matching circuit 12, an output matching circuit 13, and an inductance component L1. ), Wirings for supplying control signals and the like to the GaAs chip (DC circuit), and various chip components are formed. The power supply line ML1 is connected between the power pin Vcc1 and the collector of the transistor Q1 of the GaAs chip 11.

1900MHz 대역의 전력증폭기의 경우, 특정 임피던스를 얻기 위해 길이가 짧아질 수도 있다. 따라서, 전력공급선(ML1)은 제1배선층(LY1)에 형성될 수가 있다. 전력공급선(ML1)은 입력매칭회로(12)와 출력매칭회로(13)로부터 떨어진 부분에 형성된다. 따라서, 전력공급선(ML1)은 입력매칭회로(12)와 출력매칭회로(13)와 함께 루프를 형성하지 않게 된다. GaAs칩(11) 및 기판 배선은 금배선(본딩와이어)으로 접속된다.For power amplifiers in the 1900 MHz band, the length may be shortened to achieve a specific impedance. Therefore, the power supply line ML1 may be formed in the first wiring layer LY1. The power supply line ML1 is formed at a portion away from the input matching circuit 12 and the output matching circuit 13. Therefore, the power supply line ML1 does not form a loop with the input matching circuit 12 and the output matching circuit 13. The GaAs chip 11 and the substrate wiring are connected by gold wiring (bonding wire).

한편, 트랜지스터(Q2)에 전류를 공급하기 위한 전력공급선(ML2)은 도 3 및 도 4b에 나타낸 바와 같이, 제1배선층(LY1) 보다 낮은 제2배선층(LY2)에 형성된다. 제2배선층(LY2)은 하부 배선에 제1배선층(LY1)의 배선을 접속하기 위한 비어홀 영역을 갖고 있다. 비어홀 영역을 제외한 대부분의 영역은 트랜지스터(Q2)에 전력을 공급하기 위한 전력공급선(ML2)에 의해 점유되고 있다. 즉, 제2배선층(LY2)은 고임피던스를 실현하는데 필요한 긴 선을 형성할 수가 있다.Meanwhile, the power supply line ML2 for supplying current to the transistor Q2 is formed in the second wiring layer LY2 lower than the first wiring layer LY1 as shown in FIGS. 3 and 4B. The second wiring layer LY2 has a via hole region for connecting the wiring of the first wiring layer LY1 to the lower wiring. Most of the area except the via hole area is occupied by the power supply line ML2 for supplying power to the transistor Q2. In other words, the second wiring layer LY2 can form long lines necessary for realizing high impedance.

더욱이, 랜드패턴으로 향하고 있는 선은 제2배선층(LY2) 아래의 제3배선층(LY3)에 주로 형성된다. 제1배선층(LY1)과 제2배선층(LY2) 사이에서, 제1접지층(GND1)이 도 4a에 나타낸 바와 같이 형성된다. 더욱이, 제2배선층(LY2)과 제3배선층(LY3) 사이에서, 제2접지층(GND2)이 도 4c에 나타낸 바와 같이 형성된다.Further, the line directed to the land pattern is mainly formed in the third wiring layer LY3 under the second wiring layer LY2. Between the first wiring layer LY1 and the second wiring layer LY2, the first ground layer GND1 is formed as shown in Fig. 4A. Further, a second ground layer GND2 is formed between the second wiring layer LY2 and the third wiring layer LY3 as shown in Fig. 4C.

상기 구성에 따르면, 트랜지스터(Q1)를 위한 전력공급선(ML1)은 그들 사이에 형성된 제1접지층(GND1)에 의해 트랜지스터(Q2)를 위한 전력공급선(ML2)으로부터 완전히 분리된다. 그 결과, 전력공급선(ML1)과 전력공급선(ML2) 사이에는 전자계 결합이 존재하지 않게 된다. 따라서, 전력공급선(ML1,ML2)과 트랜지스터(Q2)는 루프(LP1)를 형성하지 않게 된다. 따라서, fO/2 발진을 억제할 수 있게 된다.According to the above configuration, the power supply line ML1 for the transistor Q1 is completely separated from the power supply line ML2 for the transistor Q2 by the first ground layer GND1 formed therebetween. As a result, there is no electromagnetic coupling between the power supply line ML1 and the power supply line ML2. Therefore, the power supply lines ML1 and ML2 and the transistor Q2 do not form the loop LP1. Thus, it is possible to suppress the f O / 2 oscillations.

상기 설명에 있어서, 트랜지스터(Q2)의 비선형의 동작이 설명되고 있다. 트랜지스터(Q2)와 같이 임피던스의 변동에 기인해서 트랜지스터(Q1) 또한 비선형적으로 동작할 수가 있다. 이 경우, 루프(LP2)가 도 1의 파선으로 나타낸 바와 같이, 트랜지스터(Q1)를 위한 전력공급선(ML1)과, 입력신호선(ML3) 및, 입력매칭회로(12)에 의해 형성된다. 이러한 경우에도, 제1실시예의 도 4b에 나타낸 바와 같 이, 입력신호선(ML3)이 전력공급선(ML1) 보다 낮은 제2배선층(LY2)에 형성되고, 접지층(GND1)이 선(ML1,ML3) 사이에 형성된다. 이는 트랜지스터(Q1)를 위한 전력공급선(ML1)과 입력신호선(ML3) 사이의 전자계 결합을 억제할 수 있도록 한다. 그 결과, 입력단측의 루프(LP2)의 형성이 방지될 수가 있다. 따라서, 출력단에서의 임피던스 변동 뿐만 아니라 입력단에서의 임피던스 변동에 기인해서 트랜지스터(Q1)가 비선형 동작상태로 들어갈 때에도, fO/2 발진이 억제될 수가 있다.In the above description, the nonlinear operation of the transistor Q2 has been described. Like the transistor Q2, the transistor Q1 can also operate nonlinearly due to variations in impedance. In this case, the loop LP2 is formed by the power supply line ML1 for the transistor Q1, the input signal line ML3, and the input matching circuit 12, as shown by the broken line in FIG. Even in this case, as shown in Fig. 4B of the first embodiment, the input signal line ML3 is formed in the second wiring layer LY2 lower than the power supply line ML1, and the ground layer GND1 is formed in the lines ML1 and ML3. Formed between). This makes it possible to suppress the electromagnetic coupling between the power supply line ML1 and the input signal line ML3 for the transistor Q1. As a result, formation of the loop LP2 on the input end side can be prevented. Therefore, when entering the impedance variations, as well as due to the impedance variation of the input transistor (Q1) is non-linear in the operating state of the output stage, the f O / 2 oscillation can be suppressed.

제2실시예Second embodiment

도 5 내지 도 7e는 본 발명의 제2실시예를 나타낸다. 제2실시예는 제1실시 예에서의 주파수 대역 보다 낮은 900MHz 대역에서의 CDMA신호를 위한 전력증폭기에 적용된다. 제2실시예의 주요 구성은, 주파수가 제1실시예의 주파수의 반과 동일하거나 그 이하인 점을 제외하고, 제1실시예와 동일하다. 이러한 이유로 인해, 제1실시예와 동일한 임피던스를 실현하기 위해, 선 길이는 제1실시예 보다 길게 되어야만 한다. 따라서, 트랜지스터(Q1)를 위한 전력공급선(ML1)은 제1실시예에서와 같이 제1배선층(LY1)으로서 기능하는 상부층 영역만을 이용해서는 형성할 수가 없게 된다.5 to 7E show a second embodiment of the present invention. The second embodiment is applied to a power amplifier for CDMA signals in the 900 MHz band lower than the frequency band in the first embodiment. The main configuration of the second embodiment is the same as that of the first embodiment except that the frequency is equal to or less than half of the frequency of the first embodiment. For this reason, in order to realize the same impedance as in the first embodiment, the line length must be longer than in the first embodiment. Therefore, the power supply line ML1 for the transistor Q1 cannot be formed using only the upper layer region functioning as the first wiring layer LY1 as in the first embodiment.

이러한 문제를 회피하기 위해, 도 6 및 도 7d에 나타낸 바와 같이, 트랜지스터(Q1)를 위한 전력공급선(ML1)이 제3배선층(LY3)에 형성된다. 도 7b에 나타낸 바와 같이, 트랜지스터(Q2)를 위한 전력공급선(ML2)이 제2배선층(LY2)에 형성된다. 제2접지층(GND2)이 트랜지스터(Q1)를 위한 전력공급선(ML1)과 트랜지스터(Q2)를 위 한 전력공급선(ML2) 사이에 형성된다. 따라서, 제1 및 제2전력공급선(ML1,ML2) 사이에 전자계 결합이 없게 되는 결과에 따라, 제2접지층(GND2)은 전력공급선(ML2)으로부터 전력공급선(ML1)을 분리하게 된다. 결과적으로, 전력공급선(ML1,ML2)을 포함하는 루프가 없게 되어 fO/2 발진을 억제하게 된다.To avoid this problem, as shown in Figs. 6 and 7D, a power supply line ML1 for the transistor Q1 is formed in the third wiring layer LY3. As shown in FIG. 7B, a power supply line ML2 for the transistor Q2 is formed in the second wiring layer LY2. The second ground layer GND2 is formed between the power supply line ML1 for the transistor Q1 and the power supply line ML2 for the transistor Q2. Therefore, as a result of the absence of electromagnetic coupling between the first and second power supply lines ML1 and ML2, the second ground layer GND2 separates the power supply line ML1 from the power supply line ML2. As a result, it eliminates the loop including the power supply lines (ML1, ML2) is inhibited f O / 2 oscillations.

더욱이, 제2실시예에 따르면, 출력매칭회로(13)와 트랜지스터(Q1)를 위한 전력공급선(ML1) 사이의 전자계 결합을 회피할 수 있게 된다. 전자계 결합은 다른 루프에 기여할 수 있다. 특히, 출력매칭회로(13)는 도 5 및 도 6에 도시된 제1배선층(LY1)에 형성된다. 반면, 트랜지스터(Q1)를 위한 전력공급선(ML1)은 도 6 및 도 7d에 도시된 제3배선층(LY3)에 형성된다. 제1배선층(LY1)과 제3배선층(LY3) 사이에는 제1접지층(GND1)과 제2접지층(GND2)이 형성된다. 이는 출력매칭회로(13)와 트랜지스터(Q1)를 위한 전력공급선(ML1) 사이의 전자계 결합을 회피할 수 있도록 한다. 결과적으로, 출력매칭회로(13)와 트랜지스터(Q1)를 위한 전력공급선(ML1)을 포함하는 루프의 형성을 방지할 수 있게 한다. 따라서, fO/2 발진이 억제될 수가 있다.Further, according to the second embodiment, electromagnetic field coupling between the output matching circuit 13 and the power supply line ML1 for the transistor Q1 can be avoided. Electromagnetic field coupling can contribute to other loops. In particular, the output matching circuit 13 is formed in the first wiring layer LY1 shown in FIGS. 5 and 6. On the other hand, the power supply line ML1 for the transistor Q1 is formed in the third wiring layer LY3 shown in FIGS. 6 and 7D. The first ground layer GND1 and the second ground layer GND2 are formed between the first wiring layer LY1 and the third wiring layer LY3. This makes it possible to avoid electromagnetic field coupling between the output matching circuit 13 and the power supply line ML1 for the transistor Q1. As a result, it is possible to prevent the formation of a loop including the output matching circuit 13 and the power supply line ML1 for the transistor Q1. Thus, the f O / 2 oscillation can be suppressed.

모듈의 출력단에서의 임피던스가, 전력공급선이 동일한 배선층 상에 형성되는 종래 구조에서의 최대 비율 출력(또는 28dBm 출력)인 때에 크게 변하게 되는 경우, fO/2 발진이 관찰되었다. 반면, 종래 구조와 동일한 조건 하에서, fO/2 발진이 제1 및 제2의 실시예에서는 관찰될 수가 없었다. 특히, 종래 구조에 있어서, 출력단에서의 임피던스가 VSWR = 5:1을 넘어 변화할 경우, fO/2 발진이 관찰되었다. 그러나, VSWR가 VSWR = 7：1까지 변화했을 때에도, 제1 및 제2실시예에서는 발진이 관찰되지 않았다.If the impedance at the output terminal of the module, a power supply line that is largely changed when the maximum output rate (or 28dBm output) of a conventional structure formed on the same wiring layer, f O / 2 rash was observed. On the other hand, under the same conditions as the conventional structure, f O / 2 oscillations could not be observed in the embodiment of the first and second. In particular, in the conventional structure, the impedance at the output VSWR = 5: in this case to change over the 1, f O / 2 rash was observed. However, no oscillation was observed in the first and second embodiments even when the VSWR changed to VSWR = 7: 1.

본 발명은 제1 및 제2실시예로 한정되지 않는다. 예컨대, 하나의 접지층이 전력공급선(ML1)과 전력공급선(ML2) 사이에 형성되어 있지만, 2개 이상의 접지층이 전력공급선(ML1)과 전력공급선(ML2) 사이에 형성될 수도 있다.The present invention is not limited to the first and second embodiments. For example, one ground layer is formed between the power supply line ML1 and the power supply line ML2, but two or more ground layers may be formed between the power supply line ML1 and the power supply line ML2.

한편, 본 발명은 발명의 요지를 벗어나지 않는 범위 내에서 다양하게 실시할 수 있음은 물론이다.On the other hand, the present invention can of course be carried out in various ways without departing from the gist of the invention.

상기한 바와 같이, 모듈이 소형화되는 경우, 본 발명은 트랜지스터가 방해에 기인해서 비선형으로 동작하여도 fO/2 발진을 억제할 수가 있고, 따라서 고주파 전력증폭기 모듈의 기술 분야에 유효하다.If, the module is miniaturized as described above, the present invention is possible to the transistor due to the interference suppression to FIG f O / 2 oscillator operates in a non-linear, and thus it is effective in the technical field of high-frequency power amplifier module.

Claims (20)

적어도 제1 및 제2배선층과, 이 제1 및 제2배선층 사이에 형성되는 적어도 하나의 접지층을 갖는 기판과;A substrate having at least a first and a second wiring layer and at least one ground layer formed between the first and second wiring layers; 제1배선층에 형성되면서 공급된 고주파신호를 증폭하는 제1트랜지스터;A first transistor formed on the first wiring layer and amplifying the supplied high frequency signal; 제1배선층에 형성되면서 제1트랜지스터의 출력신호를 증폭하는 제2트랜지스터;A second transistor formed on the first wiring layer and amplifying the output signal of the first transistor; 제1트랜지스터에 전력을 공급함과 더불어 제1배선층에 형성되고, 제1트랜지스터의 출력단에 결합된 제1전력공급선 및;A first power supply line formed on the first wiring layer and coupled to an output terminal of the first transistor while supplying power to the first transistor; 제2트랜지스터에 전력을 공급함과 더불어 제2배선층에 형성되고, 제2트랜지스터의 출력단에 결합된 제2전력공급선을 갖추어 구성된 것을 특징으로 하는 고주파 전력증폭기.And supplying power to the second transistor and having a second power supply line formed in the second wiring layer and coupled to an output terminal of the second transistor. 제1항에 있어서, 상기 적어도 하나의 접지층 표면이 도전막으로 덮여지도록 된 것을 특징으로 하는 고주파 전력증폭기.2. The high frequency power amplifier of claim 1, wherein the at least one ground layer surface is covered with a conductive film. 제1항에 있어서, 고주파신호를 제1트랜지스터로 향하게 하면서 제2배선층에 형성된 신호선을 더 갖추어 구성된 것을 특징으로 하는 고주파 전력증폭기.The high frequency power amplifier according to claim 1, further comprising a signal line formed in the second wiring layer while directing the high frequency signal to the first transistor. 제3항에 있어서, 신호선과 제1트랜지스터 사이에 접속되고, 제1배선층 상에 형성되면서 제1전력공급선과는 떨어진 위치에 있는 입력매칭회로를 더 갖추어 구성된 것을 특징으로 하는 고주파 전력증폭기.4. The high frequency power amplifier of claim 3, further comprising an input matching circuit connected between the signal line and the first transistor and formed on the first wiring layer, the input matching circuit being located apart from the first power supply line. 제1항에 있어서, 제2트랜지스터의 출력단에 접속되고, 제1배선층 상에 형성되면서 제1전력공급선과 떨어진 위치에 있는 출력매칭회로를 더 갖추어 구성된 것을 특징으로 하는 고주파 전력증폭기.2. The high frequency power amplifier of claim 1, further comprising an output matching circuit connected to an output terminal of the second transistor and formed on the first wiring layer and positioned apart from the first power supply line. 적어도 제1,제2,제3배선층과, 제2 및 제3배선층 사이에 형성되는 제1접지층을 갖는 기판과;A substrate having at least a first, second, third wiring layer, and a first ground layer formed between the second and third wiring layers; 제1배선층에 형성되면서 공급된 고주파신호를 증폭하는 제1트랜지스터;A first transistor formed on the first wiring layer and amplifying the supplied high frequency signal; 제1배선층에 형성되면서 제1트랜지스터의 출력신호를 증폭하는 제2트랜지스터;A second transistor formed on the first wiring layer and amplifying the output signal of the first transistor; 제1트랜지스터에 전력을 공급함과 더불어 제3배선층에 형성되고, 제1트랜지스터의 출력단에 결합된 제1전력공급선 및;A first power supply line formed on the third wiring layer and supplying power to the first transistor, and coupled to an output terminal of the first transistor; 제2트랜지스터에 전력을 공급함과 더불어 제2배선층에 형성되고, 제2트랜지스터의 출력단에 결합된 제2전력공급선을 갖추어 구성된 것을 특징으로 하는 고주파 전력증폭기.And supplying power to the second transistor and having a second power supply line formed in the second wiring layer and coupled to an output terminal of the second transistor. 제6항에 있어서, 상기 제1접지층 표면이 도전막으로 덮여지도록 된 것을 특징으로 하는 고주파 전력증폭기.7. The high frequency power amplifier of claim 6, wherein the surface of the first ground layer is covered with a conductive film. 제6항에 있어서, 고주파신호를 제1트랜지스터로 향하게 하면서 제2배선층에 형성된 신호선을 더 갖추어 구성된 것을 특징으로 하는 고주파 전력증폭기.7. The high frequency power amplifier of claim 6, further comprising a signal line formed in the second wiring layer while directing the high frequency signal to the first transistor. 제6항에 있어서, 고주파신호를 제1트랜지스터로 향하게 하는 신호선과 제1트랜지스터 사이에 접속되면서 제1배선층에 형성되는 입력매칭회로와;The semiconductor device of claim 6, further comprising: an input matching circuit formed in the first wiring layer while being connected between the signal line for directing the high frequency signal to the first transistor and the first transistor; 제1배선층과 제2배선층 사이에 형성되는 제2접지층을 더 갖추어 구성된 것을 특징으로 하는 고주파 전력증폭기.And a second ground layer formed between the first wiring layer and the second wiring layer. 제6항에 있어서, 제2트랜지스터의 출력단에 접속되면서 제1배선층에 형성되는 출력매칭회로와;The semiconductor device of claim 6, further comprising: an output matching circuit formed on the first wiring layer while being connected to the output terminal of the second transistor; 제1배선층과 제2배선층 사이에 위치하는 제2접지층을 더 갖추어 구성된 것을 특징으로 하는 고주파 전력증폭기.And a second ground layer disposed between the first wiring layer and the second wiring layer. 제1 및 제2배선층과, 이 제1 및 제2배선층 사이에 형성되는 제1접지층을 갖는 기판과;A substrate having first and second wiring layers and a first ground layer formed between the first and second wiring layers; 제1배선층에 형성되면서 공급된 고주파신호를 증폭하는 제1트랜지스터;A first transistor formed on the first wiring layer and amplifying the supplied high frequency signal; 제1배선층에 형성되면서 제1트랜지스터의 출력신호를 증폭하는 제2트랜지스터;A second transistor formed on the first wiring layer and amplifying the output signal of the first transistor; 제1트랜지스터에 전력을 공급함과 더불어 제1배선층에 형성되고, 제1트랜지스터의 출력단에 결합된 제1전력공급선 및;A first power supply line formed on the first wiring layer and coupled to an output terminal of the first transistor while supplying power to the first transistor; 제2트랜지스터에 전력을 공급함과 더불어 제2배선층에 형성되고, 제2트랜지스터의 출력단에 결합된 제2전력공급선을 갖추어 구성된 것을 특징으로 하는 고주파 전력증폭기.And supplying power to the second transistor and having a second power supply line formed in the second wiring layer and coupled to an output terminal of the second transistor. 제11항에 있어서, 제1접지층 표면이 도전막으로 덮여지도록 된 것을 특징으로 하는 고주파 전력증폭기.The high frequency power amplifier according to claim 11, wherein the surface of the first ground layer is covered with a conductive film. 제11항에 있어서, 고주파신호를 제1트랜지스터로 향하게 하면서 제2배선층에 형성된 산호선을 더 갖추어 구성된 것을 특징으로 하는 고주파 전력증폭기.12. The high frequency power amplifier of claim 11, further comprising a coral line formed in the second wiring layer while directing the high frequency signal to the first transistor. 제13항에 있어서, 신호선과 제1트랜지스터 사이에 접속되고, 제1배선층에 형성되면서 제1전력공급선과는 떨어진 위치에 있는 입력매칭회로를 더 갖추어 구성된 것을 특징으로 하는 고주파 전력증폭기.14. The high frequency power amplifier of claim 13, further comprising an input matching circuit connected between the signal line and the first transistor and formed in the first wiring layer, the input matching circuit being separated from the first power supply line. 제11항에 있어서, 제2트랜지스터의 출력단에 접속되고, 제1배선층에 형성되면서 제1전력공급선과 떨어진 위치에 있는 출력매칭회로를 더 갖추어 구성된 것을 특징으로 하는 고주파 전력증폭기.12. The high frequency power amplifier of claim 11, further comprising an output matching circuit connected to an output terminal of the second transistor, the output matching circuit being formed in the first wiring layer and spaced apart from the first power supply line. 제1,제2,제3배선층과 제1 및 제2접지층을 갖고, 제1접지층이 제1 및 제2배선층 사이에 형성되면서 제2접지층이 제2 및 제3배선층 사이에 형성되는 기판과;A first ground layer formed between the first and second wiring layers, the first ground layer being formed between the first and second wiring layers, and a second ground layer formed between the second and third wiring layers. A substrate; 제1배선층에 형성되면서 공급된 고주파신호를 증폭하는 제1트랜지스터;A first transistor formed on the first wiring layer and amplifying the supplied high frequency signal; 제1배선층에 형성되면서 제1트랜지스터의 출력신호를 증폭하는 제2트랜지스터;A second transistor formed on the first wiring layer and amplifying the output signal of the first transistor; 제1트랜지스터에 전력을 공급함과 더불어 제3배선층에 형성되고, 제1트랜지스터의 출력단에 결합된 제1전력공급선 및;A first power supply line formed on the third wiring layer and supplying power to the first transistor, and coupled to an output terminal of the first transistor; 제2트랜지스터에 전력을 공급함과 더불어 제2배선층에 형성되고, 제2트랜지스터의 출력단에 결합된 제2전력공급선을 갖추어 구성된 것을 특징으로 하는 고주파 전력증폭기.And supplying power to the second transistor and having a second power supply line formed in the second wiring layer and coupled to an output terminal of the second transistor. 제16항에 있어서, 제1 및 제2접지층 표면이 도전막으로 덮여지도록 된 것을 특징으로 하는 고주파 전력증폭기.17. The high frequency power amplifier of claim 16, wherein surfaces of the first and second ground layers are covered with a conductive film. 제16항에 있어서, 고주파신호를 제1트랜지스터로 향하게 하면서 제2배선층에 형성된 신호선을 더 갖추어 구성된 것을 특징으로 하는 고주파 전력증폭기.17. The high frequency power amplifier of claim 16, further comprising a signal line formed in the second wiring layer while directing the high frequency signal to the first transistor. 제16항에 있어서, 고주파신호를 제1트랜지스터로 향하게 하는 신호선과 제1트랜지스터 사이에 접속되고, 제1배선층에 형성되는 입력매칭회로를 더 갖추어 구성된 것을 특징으로 하는 고주파 전력증폭기.17. The high frequency power amplifier according to claim 16, further comprising an input matching circuit connected between the signal line for directing the high frequency signal to the first transistor and the first transistor and formed in the first wiring layer. 제16항에 있어서, 제2트랜지스터의 출력단에 접속되면서 제1배선층에 형성되는 출력매칭회로를 더 갖추어 구성된 것을 특징으로 하는 고주파 전력증폭기.17. The high frequency power amplifier of claim 16, further comprising an output matching circuit formed on the first wiring layer while being connected to the output terminal of the second transistor.
KR1020057003926A 2005-03-07 2003-06-10 High-frequency power amplifier module KR100693321B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020057003926A KR100693321B1 (en) 2005-03-07 2003-06-10 High-frequency power amplifier module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020057003926A KR100693321B1 (en) 2005-03-07 2003-06-10 High-frequency power amplifier module

Publications (2)

Publication Number Publication Date
KR20050043934A KR20050043934A (en) 2005-05-11
KR100693321B1 true KR100693321B1 (en) 2007-03-13

Family

ID=37244406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057003926A KR100693321B1 (en) 2005-03-07 2003-06-10 High-frequency power amplifier module

Country Status (1)

Country Link
KR (1) KR100693321B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007104280A (en) * 2005-10-04 2007-04-19 Nec Electronics Corp High-frequency power amplifier circuit

Also Published As

Publication number Publication date
KR20050043934A (en) 2005-05-11

Similar Documents

Publication Publication Date Title
US7149496B2 (en) High-frequency module and radio communication apparatus
US6683512B2 (en) High frequency module having a laminate board with a plurality of dielectric layers
EP1573813B1 (en) Rf power transistor with internal bias feed
US6949835B2 (en) Semiconductor device
US10594266B2 (en) Multiple-path amplifier with series component along inverter between amplifier outputs
EP0949754B1 (en) High-frequency power amplifier circuit and high-frequency power amplifier module
EP3567630B1 (en) Amplifiers and amplifier modules with ground plane height variation structures
CN110556365B (en) Matching circuit for integrated circuit wafer
KR19990006532A (en) Passive element circuit
WO2003036716A1 (en) Multi-stage, high frequency, high power signal amplifier
US6396342B1 (en) Microwave amplifier generating distortion-reduced high output microwave power
US6815796B2 (en) Composite module and process of producing same
US7088186B2 (en) High-frequency power amplifier module
US6127894A (en) High frequency shunt feedback amplifier topology
KR100693321B1 (en) High-frequency power amplifier module
US20060103470A1 (en) Power amplifier module
US20220278652A1 (en) Doherty amplifier
US6617919B2 (en) RF amplifier
JP2003078102A (en) Flip-chip amplifier
JP2007036786A (en) High-frequency power amplifier apparatus
JP4530322B2 (en) High frequency power amplifier module
JP2000106386A (en) High-frequency amplifier
US20230336129A1 (en) Amplifier circuit
JP3499495B2 (en) Microwave semiconductor amplifier
KR100674145B1 (en) High Frequency Distributed Oscillator Using Coupled Transmission Line

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee