KR100691012B1 - Method for forming temperature compensated resistance of semiconductor device - Google Patents

Method for forming temperature compensated resistance of semiconductor device Download PDF

Info

Publication number
KR100691012B1
KR100691012B1 KR1020050099550A KR20050099550A KR100691012B1 KR 100691012 B1 KR100691012 B1 KR 100691012B1 KR 1020050099550 A KR1020050099550 A KR 1020050099550A KR 20050099550 A KR20050099550 A KR 20050099550A KR 100691012 B1 KR100691012 B1 KR 100691012B1
Authority
KR
South Korea
Prior art keywords
resistor
semiconductor device
temperature
contact
substrate
Prior art date
Application number
KR1020050099550A
Other languages
Korean (ko)
Inventor
김귀욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050099550A priority Critical patent/KR100691012B1/en
Application granted granted Critical
Publication of KR100691012B1 publication Critical patent/KR100691012B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

A method for forming a temperature compensated resistance in a semiconductor device is provided to avoid fluctuation of a resistance value as a temperature varies by making effect caused by a negative temperature coefficient on a contact interface and effect caused by positive temperature coefficient of a resistor offset each other. Several resistors are formed in a substrate(400). Electrode terminals in contact with both sides of each resistor are formed which are serially interconnected. The resistor can be an ion-implanted impurity region in the substrate or an ion-implanted polysilicon layer on the substrate. The electrode terminals can be made of contact plugs(440).

Description

반도체 소자의 온도보상형 저항 형성방법{METHOD FOR FORMING TEMPERATURE COMPENSATED RESISTANCE OF SEMICONDUCTOR DEVICE}TECHNICAL FOR FORMING TEMPERATURE COMPENSATED RESISTANCE OF SEMICONDUCTOR DEVICE

도 1은 종래 기술에 따른 반도체 소자의 온도보상형 저항 형성방법을 설명하기 위한 단면도. 1 is a cross-sectional view for explaining a method of forming a temperature compensation resistor of a semiconductor device according to the prior art.

도 2는 도 1에 대응하는 평면도. 2 is a plan view corresponding to FIG.

도 3은 종래 기술의 문제점을 설명하기 위한 그래프. Figure 3 is a graph for explaining the problems of the prior art.

도 4는 본 발명의 실시예에 따른 반도체 소자의 온도보상형 저항 형성방법을 설명하기 위한 단면도. 4 is a cross-sectional view for describing a method of forming a temperature compensation resistor in a semiconductor device according to an embodiment of the present invention.

도 5는 도 4에 대응하는 평면도.5 is a plan view corresponding to FIG. 4.

도 6은 본 발명의 잇점을 설명하기 위한 그래프. 6 is a graph illustrating the advantages of the present invention.

도 7은 목표 저항값 변동에 따른 최적 조건 변화를 보여주는 그래프. 7 is a graph showing a change in the optimum condition according to the change in the target resistance value.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

400 : 반도체 기판 410 : 소자분리막400: semiconductor substrate 410: device isolation film

420 : n형 활성영역 430 : 층간절연막420: n-type active region 430: interlayer insulating film

440 : 콘택플러그 H : 콘택홀440: contact plug H: contact hole

본 발명은 반도체 소자의 저항 형성방법에 관한 것으로, 보다 상세하게는, 온도 변동에 따른 저항값 변동을 억제하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 온도보상형 저항 형성방법에 관한 것이다. The present invention relates to a method of forming a resistor of a semiconductor device, and more particularly, to a method of forming a temperature compensation resistor of a semiconductor device capable of improving the reliability of the device by suppressing a change in resistance caused by temperature fluctuations.

일반적으로, 디램(DRAM)과 같은 반도체 소자에서의 저항 소자는 저압 분배 회로나 신호 지연(delay) 회로에 주로 사용되고 있으며, 필요에 따라서는, 회로의 마디 부분에 해당하는 노드(node)에서 발생하는 전압 변동을 방지할 목적으로 파워선(power line)과 연결되도록 형성하기도 한다. 이때, 사용되는 저항 소자의 저항값은 100KΩ∼1MΩ 정도이다. In general, a resistive element in a semiconductor device such as a DRAM is mainly used in a low voltage distribution circuit or a signal delay circuit, and, if necessary, is generated at a node corresponding to a node portion of the circuit. It may also be formed to be connected to a power line for the purpose of preventing voltage fluctuations. At this time, the resistance value of the resistive element used is about 100K? -1M ?.

이하에서는, 도 1을 참조하여, 종래 기술에 따른 반도체 소자의 저항 형성방법을 설명하도록 한다. Hereinafter, a method of forming a resistor of a semiconductor device according to the prior art will be described with reference to FIG. 1.

먼저, 활성영역을 한정하는 소자분리막(110)이 형성된 반도체기판(100)을 마련한 후, 상기 기판 활성영역 내에 공지의 이온주입을 수행하여 n형 활성영역(120)을 형성한다. 여기서, 상기 n형 활성영역(120)은 저항 소자에서 저항으로 작용하는 저항체로서, 이온주입하는 불순물의 도핑 농도에 따라 그 저항값을 제어할 수 있다. First, after the semiconductor substrate 100 having the device isolation layer 110 defining the active region is provided, an ion implantation is performed in the substrate active region to form an n-type active region 120. Here, the n-type active region 120 is a resistor that acts as a resistance in the resistance element, and may control the resistance value according to the doping concentration of the ion implanted impurities.

한편, 저항체로서의 도핑된 활성영역은 n형이 아닌 p형으로도 형성시킬 수 있으나, 이 경우 소자 특성의 균일성(uniformity)이 좋지 않다는 문제가 발생한다. 그래서, 일반적으로 디램과 같은 반도체 소자의 저항은 저항체로서 n형으로 도핑된 활성영역을 사용하고 있다. On the other hand, the doped active region as a resistor can be formed not only n-type but also p-type, in this case there is a problem that the uniformity (uniformity) of the device characteristics is not good. Therefore, in general, the resistance of a semiconductor device such as a DRAM uses an n-type active region as a resistor.

다음으로, 상기 n형 활성영역(120)이 형성된 기판(100) 상에 층간절연막(130)을 형성하고, 상기 n형 활성영역(120)의 양측부 상에 형성된 층간절연막(130) 부분을 식각하여, n형 활성영역(120)의 양측부를 노출시키는 콘택홀(H)을 형성한다. 그런 다음, 상기 콘택홀(H) 내에 텅스텐과 같은 콘택플러그용 도전막을 매립하여 n형 활성영역(120)의 양측부와 콘택되는 전극단자로서 콘택플러그(140)를 형성한다. 여기서, 상기 콘택플러그(140)의 저항은 n형 활성영역(120)의 저항에 비해 그 크기가 매우 작기 때문에, 일반적으로 무시된다. 그리고, 콘택플러그(140)와 n형 활성영역(120)의 계면에서 발생하는 콘택계면의 저항 또한 무시할 수 있다. Next, an interlayer insulating layer 130 is formed on the substrate 100 on which the n-type active region 120 is formed, and portions of the interlayer insulating layer 130 formed on both sides of the n-type active region 120 are etched. As a result, a contact hole H exposing both sides of the n-type active region 120 is formed. Then, a contact plug conductive film such as tungsten is embedded in the contact hole H to form a contact plug 140 as an electrode terminal contacting both sides of the n-type active region 120. In this case, since the resistance of the contact plug 140 is very small compared to the resistance of the n-type active region 120, it is generally ignored. The resistance of the contact interface generated at the interface between the contact plug 140 and the n-type active region 120 may also be ignored.

도 2는 상기 도 1에 대응하는 평면도로서, 도 2에서는 하나의 n형 활성영역(120) 양측부 각각에 콘택플러그(140)를 하나씩 형성한 구조에 대해 도시하였지만, 필요에 따라서는, 활성영역 양측부 각각에 두 개 이상의 콘택플러그를 형성시킬 수 있으며, 이 경우 상기 콘택플러그들은 병렬로 연결된다. 아울러, 콘택플러그 형성 면적 확보를 위해 활성영역의 양측부를 중앙부 보다 더 크게 형성할 수도 있다. FIG. 2 is a plan view corresponding to FIG. 1, but FIG. 2 illustrates a structure in which contact plugs 140 are formed on each of both sides of one n-type active region 120. Two or more contact plugs may be formed on each side, in which case the contact plugs are connected in parallel. In addition, both sides of the active region may be formed larger than the center portion to secure the contact plug forming area.

이후, 도시하지는 않았으나, 공지된 후속 공정을 차례로 수행하여 반도체 소자의 저항을 제조한다.Subsequently, although not shown, a subsequent known step is sequentially performed to fabricate the resistance of the semiconductor device.

그러나, 전술한 종래 기술에 따른 반도체 소자의 저항은 소자의 주변 온도의 변동에 따라 저항값의 변화가 크기 때문에 온도변화시 회로 특성이 변한다는 문제점이 있다. 상기 n형 활성영역(120)의 경우에는 온도계수(TCn)가 양의 값을 가지므로 저항값은 온도에 비례한다. 이와 같은 n형 활성영역에 대한 저항의 온도의존성 을 아래의 식 1과 같이 수식화 할 수 있다. However, the resistance of the semiconductor device according to the prior art described above has a problem in that the circuit characteristics change when the temperature changes because the change in the resistance value is large according to the variation of the ambient temperature of the device. In the case of the n-type active region 120, since the temperature coefficient TCn has a positive value, the resistance value is proportional to the temperature. The temperature dependence of the resistance of the n-type active region can be formulated as shown in Equation 1 below.

Rs = Rso(1 + TCn·ΔT) ----------------------------------- 식 1Rs = Rso (1 + TCn DELTA T) Equation 1

상기 식 1에서 Rs는 n형 활성영역의 면저항(sheet resistance)을, Rso는 온도가 25℃일 때의 면저항을, TCn은 n형 활성영역의 온도계수를, 그리고, ΔT는 온도변화량을 각각 나타낸다.In Equation 1, Rs denotes sheet resistance of the n-type active region, Rso denotes sheet resistance when the temperature is 25 ° C, TCn denotes a temperature coefficient of the n-type active region, and ΔT denotes a temperature change amount. .

한편, 도 3는 n형 활성영역을 저항으로 사용하는 경우, 온도변화에 따른 저항값의 변화를 측정한 결과를 도시한 그래프로서, 이를 참조하면, 상기 식 1를 통해 설명한 바와 같이, 온도가 증가함에 따라 그 저항값이 1차 함수적으로 증가함을 확인할 수 있다. On the other hand, Figure 3 is a graph showing the result of measuring the change in the resistance value according to the temperature change when using the n-type active region, referring to this, as described through the equation 1, the temperature is increased As it can be seen that the resistance value increases linearly.

이와 같이, 종래의 기술에 따라 제조한 저항 소자의 저항값은 온도의 변화에 민감하여 안정된 저항값을 제공할 수 없기 때문에 반도체 소자의 동작 특성이 신뢰성을 확보하기 어렵다. 더욱이, 최근 반도체 소자가 고집적화되어 동작전압(operating voltage)이 저전력화되고, 동작속도는 고속화 됨에 따라, 고속동작시 발생하는 온도 증가는 저항의 안정적인 저항값 확보를 더욱 어렵게 만들고 있다. As described above, since the resistance value of the resistive element manufactured according to the related art is not sensitive to the change in temperature and thus cannot provide a stable resistance value, the operating characteristics of the semiconductor element are difficult to secure reliability. In addition, as semiconductor devices have recently been highly integrated and operating voltages have been lowered and operating speeds have been increased, increasing temperature generated during high-speed operation makes it more difficult to secure stable resistance values of resistors.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 온도 변동에 따른 저항값 변동을 억제하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 온도보상형 저항 형성방법을 제공함에 그 목적이 있다. Accordingly, the present invention has been made to solve the above-mentioned conventional problems, to provide a method for forming a temperature compensation resistance of a semiconductor device that can improve the reliability of the device by suppressing the resistance value fluctuations caused by temperature fluctuations. There is a purpose.

상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 온도보상형 저항 형성방법은, 온도변화에 따른 저항값 변동에 기인하는 반도체 소자의 신뢰성 저 하를 개선하기 위한 반도체 소자의 온도보상형 저항 형성방법으로서, 기판에 수 개의 저항체를 마련하고, 상기 각 저항체의 양측부와 콘택되게 전극단자를 형성하며, 상기 전극단자들을 직렬로 연결시키는 것을 특징으로 한다. In the method of forming a temperature compensation resistor of a semiconductor device of the present invention for achieving the above object, the formation of a temperature compensation resistor of a semiconductor device for improving the reliability deterioration of a semiconductor device due to a change in resistance value caused by temperature change. As a method, a plurality of resistors are provided on a substrate, electrode terminals are formed in contact with both sides of the resistors, and the electrode terminals are connected in series.

여기서, 상기 저항체의 스퀘어(square) 수(m)와 전극단자의 수(n)는 목표저항값(R)과 저항체의 온도계수(TCn) 및 전극단자와 저항체의 콘택계면에서의 온도계수(TCc)를 고려한 아래의 두 식에 의해 최적화한다. Here, the square number (m) of the resistor and the number of electrode terminals (n) are the target resistance value R, the temperature coefficient TCn of the resistor, and the temperature coefficient TCc at the contact interface between the electrode terminal and the resistor. ) Is optimized by the following two equations.

R = Rso·m + Rco·n R = Rsom + Rcon

Rso·TCn·m + Rco·TCc·n = 0 RsoTCnm + RcoTCcn = 0

또한, 상기 저항체는 기판 내의 이온주입된 불순물영역, 또는, 기판 상의 이온주입된 폴리실리콘막이다. Further, the resistor is an ion implanted impurity region in the substrate or an ion implanted polysilicon film on the substrate.

그리고, 상기 전극단자는 콘택플러그로 형성한다. The electrode terminal is formed of a contact plug.

(실시예)(Example)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 기술적 원리를 설명하면 다음과 같다. First, the technical principle of the present invention will be described.

본 발명은 기판에 수 개의 저항체를 마련하고, 상기 각 저항체의 양측부와 콘택되게 전극단자로서 콘택플러그를 형성하며, 상기 콘택플러그들을 직렬로 연결시켜 소망하는 저항값을 갖는 저항 소자를 구현한다. 이렇게 하면, 콘택플러그의 개수를 종래의 두 개에서 수 십개 이상으로 증가시킬 수 있다. The present invention provides several resistors on a substrate, forms contact plugs as electrode terminals in contact with both sides of the resistors, and connects the contact plugs in series to implement a resistor having a desired resistance value. In this way, the number of contact plugs can be increased from two of the prior art to several tens or more.

이 경우, 콘택계면에서의 음의 온도계수로 인한 저항값 변동 효과는 무시할 수 없는 수준에 이르게 되고, 저항체의 양의 온도계수로 인한 저항값 변동 효과와 서로 상쇄되어, 온도 변동에 기인하는 저항값 변동을 억제시킬 수 있다. In this case, the resistance fluctuation effect due to the negative temperature coefficient at the contact interface reaches a level which cannot be ignored, and the resistance value due to the temperature fluctuation is offset from the resistance fluctuation effect due to the positive temperature coefficient of the resistor. The fluctuation can be suppressed.

자세하게, 도 4는 본 발명의 실시예에 따른 반도체 소자의 온도보상형 저항 형성방법을 설명하기 위한 단면도로서, 이를 설명하면 다음과 같다. In detail, FIG. 4 is a cross-sectional view for describing a method of forming a temperature compensation resistor in a semiconductor device according to an embodiment of the present invention.

앞서 언급한 바와 같이, 먼저, 수 개의 활성영역을 한정하는 소자분리막(410)이 형성된 반도체기판(400)을 마련한 후, 상기 활성영역 내에 공지의 이온주입을 수행하여 n형 활성영역(420)을 형성한다. 여기서, 상기 n형 활성영역(420)은 저항 소자에서 저항으로 작용하는 저항체이다. As mentioned above, first, the semiconductor substrate 400 having the device isolation layer 410 defining a plurality of active regions is prepared, and then a known ion implantation is performed in the active region to form the n-type active region 420. Form. Here, the n-type active region 420 is a resistor that acts as a resistance in the resistor.

다음으로, 상기 n형 활성영역(420)이 형성된 기판(400) 상에 층간절연막(430)을 형성하고, 상기 n형 활성영역(420)의 양측부 상에 형성된 층간절연막(430) 부분을 식각하여, 각각의 n형 활성영역(420)의 양측부를 노출시키는 콘택홀(H)을 형성한다. 그런 다음, 상기 콘택홀(H) 내에 텅스텐과 같은 콘택플러그용 도전막을 매립하여 각 n형 활성영역(420)의 양측부와 개별 콘택되는 전극단자로서 콘택플러그(440)들을 형성한다. Next, an interlayer insulating film 430 is formed on the substrate 400 on which the n-type active region 420 is formed, and portions of the interlayer insulating layer 430 formed on both sides of the n-type active region 420 are etched. Thus, contact holes H exposing both sides of each n-type active region 420 are formed. Then, a contact plug conductive film such as tungsten is embedded in the contact hole H to form contact plugs 440 as electrode terminals individually contacting both sides of each n-type active region 420.

도 5는 도 4에 대응하는 평면도로서, 종래 기술에 따른 도 2와 본 발명에 따른 도 5를 비교하면, 종래에는 하나의 n형 활성영역(120)을 형성하고, n형 활성영역(120) 양측에 콘택되게 콘택플러그(140)를 형성시킨 구조로 저항을 형성하였지만, 본 발명에서는 수 개의 n형 활성영역(420)을 형성하고 각 n형 활성영역(420) 양측부 각각에 콘택되게 콘택플러그(440)들을 형성한다. FIG. 5 is a plan view corresponding to FIG. 4, and when comparing FIG. 2 according to the related art with FIG. 5 according to the present disclosure, one n-type active region 120 is conventionally formed, and the n-type active region 120 is formed. Although resistance was formed in a structure in which contact plugs 140 were formed to contact both sides, in the present invention, several n-type active regions 420 are formed and contact plugs are contacted to each of both sides of each n-type active region 420. Form 440.

이후, 도시하지는 않았으나, 상기 콘택플러그(440)들을 직렬로 연결시키고, 공지된 일련의 후속 공정을 차례로 수행하여 본 발명의 반도체 소자를 온도보상형 저항을 제조한다. Subsequently, although not shown, the contact plugs 440 are connected in series, and a series of well-known subsequent processes are sequentially performed to fabricate the temperature compensation resistor of the semiconductor device of the present invention.

이 경우, 이미 설명한대로, 저항체와 전극단자간 콘택면의 개수가 증가되어 콘택계면에서의 음의 온도계수로 인한 저항값 변동 효과가 무시할 수 없는 수준에 이르게 되는데, 이에 따라, 저항체의 양의 온도계수로 인한 저항값 변동 효과를 상쇄시켜, 온도 변동에 기인하는 저항값 변동을 억제할 수 있다. In this case, as described above, the number of contact surfaces between the resistor and the electrode terminal is increased so that the effect of changing the resistance value due to the negative temperature coefficient on the contact interface reaches a level that cannot be ignored. The effect of the resistance value fluctuation due to the water can be canceled out to suppress the resistance value fluctuation caused by the temperature fluctuation.

한편, 보다 정확한 온도보상형 저항을 구현하기 위해서는 활성영역의 면적과 콘택플러그의 개수를 적절히 맞춰주어야 하는데, 특정 저항값을 갖는 온도보상형 저항을 구현하기 위한 최적의 활성영역 면적과 콘택플러그 개수는 아래의 식 2로부터 유도할 수 있다. 아래의 식 2는 저항체로서의 활성영역이 전체적으로 m 스퀘어(square) 만큼의 면적을 가지며, n개의 콘택플러그(440)들이 직렬로 연결된 경우의 저항(R)을 나타낸다. On the other hand, in order to implement a more accurate temperature compensation resistor, the area of the active area and the number of contact plugs must be properly adjusted. The optimal active area area and the number of contact plugs for implementing a temperature compensation resistor having a specific resistance value is It can be derived from Equation 2 below. Equation 2 below represents the resistance (R) when the active area as a resistor has an area of m square as a whole, and n contact plugs 440 are connected in series.

R = Rso(1 + TCn·ΔT)·m + Rco(1 + TCc·ΔT)·n ---------- 식 2R = Rso (1 + TCn DELTA T) m + Rco (1 + TCc DELTA T) n ---------- Equation 2

상기 식 2에서 Rso는 온도가 25℃일 때의 n형 활성영역의 면저항(sheet resistance)을, TCn은 n형 활성영역의 온도계수를, Rco는 온도가 25℃일 때의 콘택 저항을, TCc는 콘택계면에서의 온도계수를, 그리고, ΔT는 온도변화량을 각각 나타낸다.In Equation 2, Rso is the sheet resistance of the n-type active region when the temperature is 25 ℃, TCn is the temperature coefficient of the n-type active region, Rco is the contact resistance when the temperature is 25 ℃, TCc Denotes a temperature coefficient at the contact interface, and ΔT denotes an amount of temperature change, respectively.

상기 식 2는 아래의 식 3과 같이 변형할 수 있다. Equation 2 may be modified as shown in Equation 3 below.

R = Rso·m + Rco·n + (Rso·TCn·m + Rco·TCc·n)ΔT ----- 식 3R = Rso m + Rco n + (Rso TCn m + Rco TCc n) ΔT -----

여기서, 목표저항값(R)이 온도변화(ΔT)에 영향을 받지 않으려면 아래의 식 4와 식 5를 만족해야 한다. Here, in order not to be affected by the temperature change ΔT, the target resistance value R must satisfy Equations 4 and 5 below.

R = Rso·m + Rco·n -------------------------------------- 식 4R = Rsom + Rcon -------------------------------------- Equation 4

Rso·TCn·m + Rco·TCc·n = 0 ---------------------------- 식 5RsoTCnm + RcoTCcn = 0 ---------------------------- Equation 5

상기 식 4와 식 5를 연립하면 m과 n은 아래와 같이 구할 수 있다. By combining Equations 4 and 5, m and n can be obtained as follows.

m = R·TCn(Rco·TCn - Rco·TCc)-1 -------------------------- 식 6m = RTCn (RcoTCn-RcoTCc) -1 -------------------------- Equation 6

n = R·TCc(Rso·TCc - Rso·TCn)-1 -------------------------- 식 7n = RTCc (RsoTCc-RsoTCn) -1 -------------------------- Formula 7

여기서, Rco, Rso, TCn 및 TCc는 특정 저항체에 대해 정해진 값이기 때문에, 상기 식 6 및 식 7로 부터 목적하는 바 저항값(R)에 대한 최적의 m과 n 값을 구할 수 있다. 일례로, 목표 저항값(R)이 100KΩ인 경우, 본 발명의 조건에서 m과 n은 각각 307, 135인데, 이것은 307의 스퀘어(square) 수를 갖는 활성영역에 135개의 콘택플러그를 형성시킨 경우 온도변화에 따라 저항값(100KΩ)이 전혀 변하지 않는 온도보상형 저항을 구현할 수 있다는 것이다. Here, since Rco, Rso, TCn, and TCc are predetermined values for a specific resistor, an optimal m and n value for the resistance value R can be obtained from Equations 6 and 7 above. For example, when the target resistance value (R) is 100KΩ, m and n are 307 and 135 under the conditions of the present invention, which is the case where 135 contact plugs are formed in an active region having a square number of 307. It is possible to realize a temperature compensation resistor in which the resistance value (100KΩ) does not change at all according to the temperature change.

도 6는 콘택플러그가 2개, 50개, 100개 및 136개 일때, 각각의 경우에 대해 온도 변화에 따른 저항값(R) 변화를 측정한 결과로서, 이를 참조하면, 콘택플러그가 136개인 경우 온도변화에 따라 저항값이 거의 변하지 않음을 알 수 있다. 한편, 도 6에서 콘택플러그가 2개인 경우가 종래 기술에 해당하는데 이 경우 온도변화에 따라 저항값이 큰 폭이 변화된다. 6 is a result of measuring the change in resistance value R according to the temperature change for each case when two, 50, 100 and 136 contact plugs are used. Referring to this, when the contact plug is 136, FIG. It can be seen that the resistance value hardly changes with the temperature change. Meanwhile, in FIG. 6, two contact plugs correspond to the related art. In this case, a large width of the resistance value changes according to temperature change.

그리고, 도 7은 목표 저항값(R)의 변동에 따른 m 및 n 값의 변화를 보여주는 그래프로서, m과 n은 목표 저항값(R)에 비례함을 알 수 있다. 7 is a graph showing changes in m and n values according to the change in the target resistance value R. It can be seen that m and n are proportional to the target resistance value R. FIG.

한편, 전술한 본 발명의 실시예는 기판 내에 형성한 불순물영역인 n형 활성영역을 저항체로 사용한 경우에 대해 도시하고 설명하였지만, 본 발명의 방법은 이에 국한되지 않으며, 저항체로서 기판 내에 형성한 n형 활성영역 대신에 기판 상에 형성한 이온주입된 폴리실리콘막을 사용하는 경우에도 적용 가능하다. Meanwhile, the above-described embodiment of the present invention has been shown and described in the case where an n-type active region, which is an impurity region formed in a substrate, is used as a resistor, but the method of the present invention is not limited thereto, and n is formed in the substrate as a resistor. It is also applicable to the case where an ion implanted polysilicon film formed on a substrate is used instead of the type active region.

이와 같이, 본 발명은 기판에 수 개의 저항체를 마련하고, 상기 각 저항체의 양측부와 콘택되게 전극단자를 형성하며, 상기 전극단자들을 직렬로 연결시킨 구조로 반도체 소자의 저항을 형성함으로써, 콘택계면에서의 음의 온도계수로 인한 효과와 저항체의 양의 온도계수로 인한 효과가 서로 상쇄되게 할 수 있다. As described above, the present invention provides a contact interface by providing a plurality of resistors on a substrate, forming electrode terminals in contact with both sides of the resistors, and forming a resistor of the semiconductor element in a structure in which the electrode terminals are connected in series. The effect of negative temperature coefficients at and the positive temperature coefficients of the resistors can be offset.

그러므로, 본 발명은 온도 변화에 따라 저항값이 변동되지 않는 온도보상형 저항을 구현할 수 있고, 저동작전압 및 고속동작이 요구되는 고집적 반도체 소자의 안정성 및 신뢰성을 향상시킬 수 있다. Therefore, the present invention can implement a temperature compensation type resistor in which the resistance value does not change with temperature change, and can improve the stability and reliability of the highly integrated semiconductor device requiring low operation voltage and high speed operation.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

이상에서와 같이, 본 발명은 기판에 수 개의 저항체를 마련하고, 상기 각 저항체의 양측부와 콘택되게 전극단자를 형성하며, 상기 전극단자들을 직렬로 연결시킨 구조로 반도체 소자의 저항을 형성함으로써, 콘택계면에서의 음의 온도계수로 인한 효과와 저항체의 양의 온도계수로 인한 효과가 서로 상쇄되게 할 수 있다. As described above, according to the present invention, by providing several resistors on a substrate, forming electrode terminals in contact with both sides of the resistors, and forming a resistor of the semiconductor element in a structure in which the electrode terminals are connected in series, The effect due to the negative temperature coefficient at the contact interface and the effect due to the positive temperature coefficient of the resistor can be offset.

그러므로, 본 발명은 온도 변화에 따라 저항값이 변동되지 않는 온도보상형 저항을 구현할 수 있고, 저동작전압 및 고속동작이 요구되는 고집적 반도체 소자의 안정성 및 신뢰성을 향상시킬 수 있다. Therefore, the present invention can implement a temperature compensation type resistor in which the resistance value does not change with temperature change, and can improve the stability and reliability of the highly integrated semiconductor device requiring low operation voltage and high speed operation.

Claims (4)

온도변화에 따른 저항값 변동에 기인하는 반도체 소자의 신뢰성 저하를 개선하기 위한 반도체 소자의 온도보상형 저항 형성방법으로서, A method of forming a temperature compensation resistor of a semiconductor device for improving reliability deterioration of a semiconductor device due to a change in resistance value due to temperature change, 기판에 수 개의 저항체를 마련하고, 상기 각 저항체의 양측부와 콘택되게 전극단자를 형성하며, 상기 전극단자들을 직렬로 연결시키는 것을 특징으로 하는 반도체 소자의 온도보상형 저항 형성방법.A method of forming a temperature compensation resistor for a semiconductor device, comprising: providing a plurality of resistors on a substrate, forming electrode terminals in contact with both sides of the resistors, and connecting the electrode terminals in series. 제 1 항에 있어서, 상기 저항체의 스퀘어(square) 수(m)와 전극단자의 수(n)는 목표저항값(R)과 저항체의 온도계수(TCn) 및 전극단자와 저항체의 콘택계면에서의 온도계수(TCc)를 고려한 아래의 두 식에 의해 최적화하는 것을 특징으로 하는 반도체 소자의 온도보상형 저항 형성방법. The method of claim 1, wherein the number of squares (m) of the resistor and the number of electrode terminals (n) correspond to a target resistance value (R), a temperature coefficient (TCn) of the resistor, and a contact interface between the electrode terminal and the resistor. Method for forming a temperature compensation resistance of a semiconductor device, characterized in that the optimization by the following two equations in consideration of the temperature coefficient (TCc). R = Rso·m + Rco·n R = Rsom + Rcon Rso·TCn·m + Rco·TCc·n = 0 RsoTCnm + RcoTCcn = 0 제 1 항에 있어서, 상기 저항체는 기판 내의 이온주입된 불순물영역, 또는, 기판 상의 이온주입된 폴리실리콘막인 것을 특징으로 하는 반도체 소자의 온도보상형 저항 형성방법. The method of claim 1, wherein the resistor is an ion implanted impurity region in the substrate or an ion implanted polysilicon film on the substrate. 제 1 항에 있어서, 상기 전극단자는 콘택플러그로 형성하는 것을 특징으로 하는 반도체 소자의 온도보상형 저항 형성방법. The method of claim 1, wherein the electrode terminal is formed of a contact plug.
KR1020050099550A 2005-10-21 2005-10-21 Method for forming temperature compensated resistance of semiconductor device KR100691012B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050099550A KR100691012B1 (en) 2005-10-21 2005-10-21 Method for forming temperature compensated resistance of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050099550A KR100691012B1 (en) 2005-10-21 2005-10-21 Method for forming temperature compensated resistance of semiconductor device

Publications (1)

Publication Number Publication Date
KR100691012B1 true KR100691012B1 (en) 2007-03-09

Family

ID=38102683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050099550A KR100691012B1 (en) 2005-10-21 2005-10-21 Method for forming temperature compensated resistance of semiconductor device

Country Status (1)

Country Link
KR (1) KR100691012B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970013316A (en) * 1995-08-24 1997-03-29 이토 기요시 Semiconductor device and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970013316A (en) * 1995-08-24 1997-03-29 이토 기요시 Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US4772927A (en) Thin film FET doped with diffusion inhibitor
US6828616B2 (en) Integrated circuit devices that utilize doped Poly-Si1−xGex conductive plugs as interconnects
KR0134779B1 (en) High voltage capacitor for integrated circuits ad making method thereof
JP3124473B2 (en) Semiconductor device and manufacturing method thereof
US20070023844A1 (en) Semiconductor device
US11818901B2 (en) Integrated circuit including bipolar transistors
JP5008543B2 (en) Semiconductor device
US11927478B2 (en) Light detection device
US10943973B2 (en) Integrated circuit comprising low voltage capacitive elements
TW201314811A (en) Resistive test structure, semiconductor device, and method performed using a resistive device
US7485933B2 (en) Semiconductor integrated circuit device having polycrystalline silicon resistor circuit
US8558608B2 (en) Poly silicon resistor, reference voltage circuit comprising the same, and manufacturing method of poly silicon resistor
US20170092640A1 (en) Temperature Compensation of Fabricated Semiconductors
CN209822645U (en) Integrated circuit and semiconductor device
KR100691012B1 (en) Method for forming temperature compensated resistance of semiconductor device
US20040241952A1 (en) Semiconductor diffused resistors with optimized temperature dependence
US10121846B1 (en) Resistor structure with high resistance based on very thin semiconductor layer
JP2011211198A (en) Sram memory cell with four transistors having counter electrode
US9704910B2 (en) Semiconductor switching device separated by device isolation
JPH0488669A (en) Semiconductor device
KR100427924B1 (en) Manufacturing method of a semiconductor device
KR940004608B1 (en) Method of fabricating a thin film transistor with a tungsten plug
KR100681673B1 (en) Method of measuring shifted epitaxy layer by n+ buried layer
JP2024047597A (en) Semiconductor Device
CN115714122A (en) Resistance testing structure and resistance testing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee