KR100689556B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100689556B1 KR100689556B1 KR1020060000115A KR20060000115A KR100689556B1 KR 100689556 B1 KR100689556 B1 KR 100689556B1 KR 1020060000115 A KR1020060000115 A KR 1020060000115A KR 20060000115 A KR20060000115 A KR 20060000115A KR 100689556 B1 KR100689556 B1 KR 100689556B1
- Authority
- KR
- South Korea
- Prior art keywords
- polymer
- film
- semiconductor device
- manufacturing
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229920000642 polymer Polymers 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 29
- 229910018557 Si O Inorganic materials 0.000 claims abstract description 27
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 17
- 229920006254 polymer film Polymers 0.000 claims abstract description 14
- 230000008569 process Effects 0.000 claims abstract description 14
- 238000000576 coating method Methods 0.000 claims description 4
- KBXJHRABGYYAFC-UHFFFAOYSA-N octaphenylsilsesquioxane Chemical compound O1[Si](O2)(C=3C=CC=CC=3)O[Si](O3)(C=4C=CC=CC=4)O[Si](O4)(C=5C=CC=CC=5)O[Si]1(C=1C=CC=CC=1)O[Si](O1)(C=5C=CC=CC=5)O[Si]2(C=2C=CC=CC=2)O[Si]3(C=2C=CC=CC=2)O[Si]41C1=CC=CC=C1 KBXJHRABGYYAFC-UHFFFAOYSA-N 0.000 claims description 4
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 230000008033 biological extinction Effects 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 125000000217 alkyl group Chemical group 0.000 claims description 2
- 125000003118 aryl group Chemical group 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 claims description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 18
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000002835 absorbance Methods 0.000 description 3
- 239000006096 absorbing agent Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000004132 cross linking Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003431 cross linking reagent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 125000000524 functional group Chemical group 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Materials For Photolithography (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는 1) 소정의 하부구조가 구비된 반도체기판 상부에 절연막을 형성하는 단계; 2) 상기 절연막 상부에 C-리치(rich) 폴리머막, Si-O 폴리머막 및 유기 반사방지막의 적층구조로 형성하는 단계; 3) 전체 표면 상부에 포토레지스트 막을 형성한 후, 노광 마스크를 이용한 선택적인 노광 및 현상 공정으로 포토레지스트 패턴을 형성하는 단계; 및 4) 상기 포토레지스트 패턴을 식각 방지막으로 상기 적층구조 및 절연막을 식각하는 단계를 포함하는 반도체 소자의 제조 방법에 관한 것이다. 본 발명의 방법에서는 O-BARC를 이용한 감광막 패턴의 프로파일을 개선하고 높은 Si 함량을 가지는 Si-O 폴리머를 이용하여 하부 C-리치 폴리머에 대한 식각 선택비를 확보함으로써 반도체 소자의 수율을 향상시킬 수 있다.
O-BARC, Si-O 폴리머, C-리치 폴리머
Description
도 1은 종래의 방법에 적용된 유기 반사방지막(이하, "O-BARC"이라 함)/SiON/비정질 카본(amorphous carbon)의 적층구조를 보여주는 개략도이다.
도 2는 종래의 방법에 적용된 다기능 하드마스크/C-리치(rich) 폴리머의 적층구조를 보여주는 개략도이다.
도 3은 본 발명의 방법에 적용된 O-BARC/Si-O 폴리머/C-리치 폴리머의 적층구조를 보여주는 개략도이다.
도 4는 Si-O 폴리머/C-리치 폴리머/질화막의 적층구조에서 Si-O 폴리머의 두께에 따른 기판 반사율을 보여주는 그래프이다.
도 5는 O-BARC/Si-O 폴리머/C-리치 폴리머/질화막의 적층구조에서 O-BARC의 두께와 흡광 계수(k) 값에 따른 기판 반사율을 보여주는 그래프이다.
도 6은 O-BARC/Si-O 폴리머/C-리치 폴리머/질화막의 적층구조에서 Si-O 폴리머 및 O-BARC 두께에 따른 기판 반사율을 보여주는 그래프이다.
<도면의 주요 부분에 대한 부호 설명>
11,21,31 ; 반도체기판, 12,22,32 ; 절연막,
13 ; 비정질 카본막, 14 ; SiON막, 15,35 ; O-BARC막,
23,33 ; C-리치 폴리머막, 24 ; 다기능 하드마스크막,
34 ; Si-O 폴리머막, 16,25,36 ; 감광막
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는 다기능 하드마스크막 대신 Si 함량이 높은 Si-O 폴리머막을 사용하여 하부 막에 대한 식각 선택비를 확보함으로써 반도체 소자의 수율을 향상시킬 수 있는 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자가 점점 미세화되어 감에 따라 패턴의 쓰러짐을 방지하고 패터닝 프로세스 윈도우(EL, DOF)를 확보하기 위해 감광제층의 두께가 급속히 줄어들고 있으며, 이는 패터닝 후 식각 공정에서 감광제가 식각 배리어 역할을 하지 못하게 되는 문제를 야기시킨다. 따라서, 80 nm 이하의 디자인 룰(design rule)을 갖는 반도체 소자를 개발하기 위해서는 비정질 카본을 하드 마스크로 사용하는 O-BARC/SiON/비정질 카본의 적층구조를 형성하는 것이 기본 공정으로 자리잡고 있다. 도 1을 참조하면, 일반적으로 패턴을 형성시키기 위하여 반도체기판(11) 상부에 절연막(12), 바람직하게는 산화막 혹은 질화막을 형성하고, 이를 식각할 하드마스크로 비정질 카본막(13)을 형성한 후, 이와 선택비가 좋은 SiON막(14)을 CVD (chemical vapor deposition) 공정에 의해 순차적으로 형성한다. 후속으로 난반사를 방지할 수 있는 O-BARC막(15)과 패터닝이 될 감광막(16)을 순차적으로 도포하고 노광하여 패턴을 형성한다. 즉, 패턴을 형성하기 위해서는 비정질 카본막(12)으로 부터 감광막(16)까지 총 4개 층이 필요하게 되어 공정이 점점 복작해지게 된다. 상기에서 SiON을 사용하는 이유는 비정질 카본에 대한 식각 선택비가 우수하기 때문이다.
그러나, SiON 및 비정질 카본 층의 형성에는 CVD 공정이 이용되므로 원가 경쟁력이 저하되는 것은 물론이고, 532 및 633 nm 파장 영역에서 비정질 카본의 광흡수도가 높기 때문에 3,000Å 이상의 두께로 형성된 비정질 카본 구조에서는 노광 공정시 정렬(alignment) 불능, 비정질 카본의 스택 커버리지(stack coverage) 불능으로 인하여 재작업시 O2 가스에 의한 정렬 키(key) 단차 부근의 비정질 카본의 공격(attack) 등과 같은 여러 문제점이 발생하게 된다. 더욱이 패턴이 미세화 될수록 형태(topology)에 더 민감해지므로, 이와 같은 비정질 카본의 스택 커버리지 불능은 해결되어야 할 과제이다.
최근에는 이런 복잡한 공정을 극복할 대안과 양산시 원가 절감을 목적으로 O-BARC의 난반사 방지 역할과 더불어 하드 마스크 역할을 동시에 수행하는 다기능 하드 마스크 재료(Si를 포함하는 O-BARC)를 개발하여 공정의 단순화를 이루려는 노력이 시도되고 있다. 다기능 하드마스크의 경우 종래의 유기 반사 방지막과 마찬가지로 가교가 이루어지도록 설계된 폴리머와, 노광 광원의 파장대에서 큰 흡광도를 가지는 광흡수제 및 상기 가교 반응을 활성화시키기 위한 촉매로써 가교제 및 열산 발생제를 포함하는 조성물이 사용되고 있으며, 비정질 카본이나 하부층의 재료에 대한 식각 내성 확보를 위해 20 내지 35% 정도의 충분한 함량의 Si를 포함하 고 있다. 또한, 다기능 하드마스크는 스핀 온 코팅 방식으로 형성되므로 형태(topology)에 대한 영향에서 자유로울 수 있다.
상기 다기능 하드마스크/C-리치 폴리머의 적층구조를 도 2에 나타내었다. 반도체기판(21) 상부에 절연막(22), 바람직하게는 산화막 또는 질화막을 형성하고, 이를 식각할 하드마스크로 C-리치 폴리머막(23)을 형성하고, 상기 C-리치 폴리머막(23)을 식각하고 난반사 방지 기능을 동시에 할 수 있는 다기능 하드마스크막(24)을 순차적으로 도포한 후에 패터닝이 될 감광막(25)을 순차적으로 도포한 후 노광하여 패턴을 형성한다. 즉, C-리치 폴리머막(23)으로부터 감광막(25)까지 총 3개 층을 형성하며, 스핀 온 코팅 공정을 이용하므로 O-BARC/SiON/비정질 카본의 적층 구조 대비 원가 경쟁력이 뛰어나다는 장점이 있다.
그러나, 비정질 카본/SiON의 선택비가 4 이상인데 비해 C-리치 폴리머/다기능 하드마스크의 선택비는 1 정도여서 재료적인 접근과 적정 식각기체 선정을 통한 식각내성의 개선이 요구된다. 또한, 기판반사율(substrate reflectivity)을 적절하게 조절함에도 불구하고 아직은 다기능 하드마스크와 감광제간의 계면 불안정성으로 인해 폴리머의 작용기중 일부가 노광 부위의 감광제와 반응하거나 가교 부위의 반응력이 약해 가교 밀도가 떨어지는 등의 이유로 감광제 패턴의 풋팅(footing) 및 LER (line edge roughness)이 심화된다. 또한, 다기능 하드마스크는 분자 구조상 식각 내성이 열악하기 때문에 식각 마진을 확보하기가 어렵다는 단점이 있다.
본 발명은 상기와 같은 다기능 하드마스크를 이용하는 종래 반도체 소자 제 조 방법상의 문제점을 해결하기 위해 안출된 것으로서, O-BARC/Si-O 폴리머/C-리치 폴리머의 적층구조를 이용하여 감광막의 식각선택비를 높일 수 있는 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은
1) 소정의 하부구조가 구비된 반도체기판 상부에 절연막을 형성하는 단계;
2) 상기 절연막 상부에 C-리치 폴리머막, Si-O 폴리머막 및 유기 반사방지막의 적층구조로 형성하는 단계;
3) 전체 표면 상부에 포토레지스트 막을 형성한 후, 노광 마스크를 이용한 선택적인 노광 및 현상 공정으로 포토레지스트 패턴을 형성하는 단계; 및
4) 상기 포토레지스트 패턴을 식각 방지막으로 상기 적층구조 및 절연막을 식각하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.
도 3을 참조하면, 반도체기판(31) 상부에 절연막(32), 바람직하게는 산화막 혹은 질화막을 형성하고, 이를 식각할 하드마스크로 C-리치 폴리머막(33)을 형성하고, C-리치 폴리머를 식각할 수 있는 물질로서 Si-O 폴리머막(34)을 도포한다. 이후, 전체 구조 상부에 난반사를 방지할 수 있는 O-BARC막(35)과 패터닝이 될 감광막(36)을 순차적으로 도포한 후 노광하여 패턴을 형성한다. 대표적인 Si-O 폴리머의 구조는 하기 화학식 1로 표시된다.
상기에서, n은 1 내지 100, 바람직하게는 5 내지 100의 자연수이고, R1 내지 R4는 각각 수소 또는 C1 내지 C20의 알킬 또는 아릴 그룹이다. Si-O 폴리머의 대표적인 예로는 R1 내지 R4가 모두 수소인 HSQ (hydrogen silsesquioxane), R1 내지 R4가 모두 CH3인 MSQ (methyl silsesquioxane), R1 내지 R4가 모두 C6H5인 PSQ (phenyl silsesquioxane) 등이 있다. 또한, C-리치 폴리머는 비정질 카본과 동일한 성분으로 탄소의 함량이 70 내지 90%, 바람직하게는 80%이다.
Si 함량이 많은 물질일수록 CF 가스에 대한 식각속도는 증가하고 O2 가스에 대한 식각속도는 감소하는데, 종래의 다기능 하드마스크는 그 구조상 35% 이하의 Si 함량을 지니고 있기 때문에 다기능 하드마스크를 배리어로 O2 가스를 이용하여 C-리치 폴리머를 식각시 충분한 식각 선택비를 확보하지 못하게 된다. 본 발명의 방법에서 사용하는 Si-O 폴리머는 백엔드(back end) 공정에서 금속간의 유전체로 쓰이고 있는 물질로서, 구조상 30 내지 90%, 바람직하게는 60 내지 80%의 Si 함량을 지닐 수 있으므로 Si-O 폴리머를 배리어로 C-리치 폴리머 식각시 O2 가스에 대한 식각 내성을 확보할 수 있다.
한편, 상기 실세스퀴옥산(silsesquioxane)은 분자 구조 내에 노광 광원의 파장대인 190 내지 250 nm 범위에서 큰 흡광도를 가지는 광흡수기(chromophore)를 가지고 있지 않다. 따라서, Si-O 폴리머 두께에 따른 기판 반사율의 변화폭이 일반적인 O-BARC 적용시보다 커서 Si-O 폴리머 두께의 정확한 조절이 요구되므로, 안정된 패터닝 확보를 위해서는 O-BARC를 적용하여 감광막과의 계면 불안정성으로 인한 난반사를 방지하는 것이 필요하다.
상기 O-BARC/Si-O 폴리머/C-리치 폴리머의 적층 구조는 C-리치 폴리머부터 감광막까지 총 4개 층을 형성하며, 이때 모두 스핀 온 코팅 공정이 적용된다. 상기 적층 구조는 도 2에 개시된 다기능 하드마스크/C-리치 폴리머 구조에서 다기능 하드마스크막(24)이 수행하는 난반사 방지 및 하드마스크 역할을 각각 O-BARC막(35) 및 Si-O 폴리머막(34)이 나누어 수행하므로 제조 원가는 올라가지만 각각의 본래의 역할을 충실히 할 수 있고, CVD 공정이 아니라 스핀 온 코팅 공정에 의해 제조되므로 O-BARC/SiON/비정질 카본의 적층 구조 대비 원가 경쟁력이 있다는 장점이 있다.
본 발명에 있어서, 1% 이내의 기판 반사율을 확보할 경우 공정에 적용하는 것이 가능하다. O-BARC를 사용하는 공정의 경우, 일반적으로 O-BARC의 노광 광원 파장대에서 큰 흡광도를 가지는 광흡수기의 첨가량에 따라 기판 반사율을 조절할 수 있다. 본 발명의 O-BARC/Si-O 폴리머/C-리치 폴리머 적층 구조에서 O-BARC막의 두께와 흡광 계수(k)의 값에 따른 기판반사율은 O-BARC막의 두께가 10 내지 80 nm, k 값이 0.1 내지 0.4의 값을 지닐 때 기판 반사율 0.8% 이하로 조절할 수 있다(도 5 참조). 적층 구조를 이루는 각 물질의 두께는 하부의 식각할 물질의 선택비를 고려하여 결정할 수 있으며, 이때 O-BARC는 난반사 방지를 하기 위해 기판 반사율을 최저로 할 수 있는 적정 두께를 선택하되, 하드마스크의 기능이 없으므로 가능한 한 얇은 두께, 바람직하게는 10 내지 40 nm 정도의 두께로 한다. 또한, O-BARC, Si-O 폴리머 및 C-리치 폴리머 각각의 n, k 값을 조정함으로써 20 nm 이내 두께의 O-BARC으로 기판 반사율을 최저로 할 수 있으므로(도 6 참조), O-BARC를 식각시 감광막 배리어로 식각 마진을 확보하여 두꺼운 두께의 Si-O 폴리머를 식각하는 것이 가능하다.
또한, 본 발명에서는 상기의 방법에 따라 제조된 반도체 소자를 제공한다.
상기에서 살펴본 바와 같이, 본 발명의 방법에서는 O-BARC를 이용한 감광막 패턴의 프로파일을 개선하고 높은 Si 함량을 가지는 Si-O 폴리머를 이용하여 하부 C-리치 폴리머에 대한 식각 선택비를 확보함으로써 반도체 소자의 수율을 향상시킬 수 있다.
Claims (8)
1) 소정의 하부구조가 구비된 반도체기판 상부에 절연막을 형성하는 단계;
2) 상기 절연막 상부에 C-리치 폴리머막, Si-O 폴리머막 및 유기 반사방지막의 적층구조로 형성하는 단계;
3) 전체 표면 상부에 포토레지스트 막을 형성한 후, 노광 마스크를 이용한 선택적인 노광 및 현상 공정으로 포토레지스트 패턴을 형성하는 단계; 및
4) 상기 포토레지스트 패턴을 식각 방지막으로 상기 적층구조 및 절연막을 식각하는 단계를 포함하는 반도체 소자의 제조 방법.
제 1항에 있어서,
상기 Si-O 폴리머는 하기 화학식 1로 표시되는 구조를 갖는 것을 특징으로 하는 반도체 소자의 제조 방법:
[화학식 1]
상기에서, n은 1 내지 100의 자연수이고, R1 내지 R4는 각각 수소 또는 C1 내 지 C20의 알킬 또는 아릴 그룹이다.
제 2항에 있어서,
상기 Si-O 폴리머는 HSQ (hydrogen silsesquioxane), MSQ (methyl silsesquioxane) 및 PSQ (phenyl silsesquioxane)로 구성된 군으로부터 선택되는 것을 특징으로 하는 반도체 소자의 제조 방법.
제 1항 내지 제 3항 중 어느 한 항에 있어서,
상기 Si-O 폴리머는 30 내지 90%의 Si 함량을 갖는 것을 특징으로 하는 반도체 소자의 제조 방법.
제 1항에 있어서,
상기 C-리치 폴리머는 탄소의 함량이 70 내지 90% 범위인 것을 특징으로 하는 반도체 소자의 제조 방법.
제 1항에 있어서,
상기 유기 반사방지막은 두께가 10 내지 80 nm이고, 흡광 계수(k) 값이 0.1 내지 0.4 범위인 것을 특징으로 하는 반도체 소자의 제조 방법.
제 1항에 있어서,
상기 적층구조는 스핀 온 코팅 공정에 의해 증착되는 것을 특징으로 하는 반도체 소자의 제조 방법.
제 1항의 방법에 따라 제조된 반도체 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060000115A KR100689556B1 (ko) | 2006-01-02 | 2006-01-02 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060000115A KR100689556B1 (ko) | 2006-01-02 | 2006-01-02 | 반도체 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100689556B1 true KR100689556B1 (ko) | 2007-03-02 |
Family
ID=38102370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060000115A KR100689556B1 (ko) | 2006-01-02 | 2006-01-02 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100689556B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980048150A (ko) * | 1996-12-17 | 1998-09-15 | 문정환 | 포토레지스트 패터닝방법 |
| KR19980052471A (ko) * | 1996-12-24 | 1998-09-25 | 문정환 | 반도체 소자의 제조 방법 |
| US20040142281A1 (en) | 2003-01-21 | 2004-07-22 | Applied Materials, Inc. | Conductive bi-layer e-beam resist with amorphous carbon |
-
2006
- 2006-01-02 KR KR1020060000115A patent/KR100689556B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980048150A (ko) * | 1996-12-17 | 1998-09-15 | 문정환 | 포토레지스트 패터닝방법 |
| KR19980052471A (ko) * | 1996-12-24 | 1998-09-25 | 문정환 | 반도체 소자의 제조 방법 |
| US20040142281A1 (en) | 2003-01-21 | 2004-07-22 | Applied Materials, Inc. | Conductive bi-layer e-beam resist with amorphous carbon |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7544623B2 (en) | Method for fabricating a contact hole | |
| KR100796047B1 (ko) | 레지스트 하층막용 하드마스크 조성물, 이를 이용한 반도체집적회로 디바이스의 제조방법 및 그로부터 제조된 반도체집적회로 디바이스 | |
| KR100876808B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| JP2001242630A (ja) | リソグラフィ構造 | |
| EP2229607A2 (en) | Silicon-based hardmask composition (si-soh; si-based spin-on hardmask) and process of producing semiconductor integrated circuit device using the same | |
| US7175966B2 (en) | Water and aqueous base soluble antireflective coating/hardmask materials | |
| KR100802226B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| JP2008227465A (ja) | 半導体装置の製造方法 | |
| US9570304B2 (en) | Method of forming fine patterns in an anti-reflection layer for use as a patterning hard mask | |
| KR100781858B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100219550B1 (ko) | 반사방지막 및 이를 이용한 패턴형성방법 | |
| JP4481902B2 (ja) | 多層レジスト法によるパターン形成方法 | |
| US7109101B1 (en) | Capping layer for reducing amorphous carbon contamination of photoresist in semiconductor device manufacture; and process for making same | |
| KR100689556B1 (ko) | 반도체 소자의 제조 방법 | |
| CN101770940A (zh) | 叠层底部抗反射结构及刻蚀方法 | |
| KR20100042959A (ko) | 반도체 소자의 패턴 형성 방법 | |
| JP2000106343A (ja) | 半導体デバイスを製造するための方法 | |
| KR20090001023A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR20090102218A (ko) | 반도체 소자의 패턴 형성 방법 | |
| JP3710941B2 (ja) | パターン形成方法 | |
| KR20180071118A (ko) | SiOCN막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 | |
| KR100744089B1 (ko) | 반도체 소자 제조 방법 | |
| KR20090057533A (ko) | 반도체 소자의 하드 마스크 제조 방법 | |
| KR20090099415A (ko) | 스페이서 패터닝 공정을 이용한 반도체 소자 제조방법 | |
| KR100842737B1 (ko) | 반도체 소자의 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20060102 |
|
| PA0201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20070117 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20070223 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20070222 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20100126 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110126 Start annual number: 5 End annual number: 5 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |