KR100682017B1 - 태양전지 및 이의 제작 방법 - Google Patents
태양전지 및 이의 제작 방법 Download PDFInfo
- Publication number
- KR100682017B1 KR100682017B1 KR1020050124078A KR20050124078A KR100682017B1 KR 100682017 B1 KR100682017 B1 KR 100682017B1 KR 1020050124078 A KR1020050124078 A KR 1020050124078A KR 20050124078 A KR20050124078 A KR 20050124078A KR 100682017 B1 KR100682017 B1 KR 100682017B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- junction layer
- layer
- electrode
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 103
- 239000004065 semiconductor Substances 0.000 claims abstract description 82
- 239000002019 doping agent Substances 0.000 claims abstract description 16
- 230000000149 penetrating effect Effects 0.000 claims abstract description 4
- 238000010438 heat treatment Methods 0.000 claims description 13
- OQCFWECOQNPQCG-UHFFFAOYSA-N 1,3,4,8-tetrahydropyrimido[4,5-c]oxazin-7-one Chemical compound C1CONC2=C1C=NC(=O)N2 OQCFWECOQNPQCG-UHFFFAOYSA-N 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000010521 absorption reaction Methods 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 239000012535 impurity Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 230000031700 light absorption Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
- H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Photovoltaic Devices (AREA)
Abstract
본 발명은 태양전지 및 이의 제작 방법에 관한 것으로, 반도체 기판의 전면과 후면을 관통하는 다수의 관통홀, 상기 반도체 기판의 전면의 소정 깊이까지 형성된 N접합층, 상기 N접합층 상에 그리고 상기 관통홀 내에 형성된 투명전극층, 상기 투명전극층과 이격되며, 상기 반도체 기판 후면의 소정 영역의 소정 깊이까지 형성된 P접합층, 상기 P접합층과 접속된 P전극 및 상기 관통홀을 통해 상기 반도체 기판 후면에 노출된 상기 투명전극층들을 연결하는 N전극을 포함하는 태양 전지 및 이의 제조 방법을 제공한다.
이와 같이 기판상에 투명전극을 형성함으로써 기판의 전면을 수광영역으로 사용할 수 있어 태양전지의 수광 효율을 높일 수 있고, 기판에 형성된 관통홀을 통해 기판의 후면에 전극을 형성할 수 있고, 관통홀을 투명전극으로 매립하여 기판의 후면에 까지 광자가 도달할 수 있도록 하여 전지의 효율을 높일 수 있으며, 다층의 반사 방지막을 통해 빛의 반사를 제어하여 광자의 흡수량을 최대화 할 수 있다.
태양전지, 접합층, 실크 스크린 공정, 확산, 도판트, 마스크, 투명전극, 관통홀
Description
도 1은 본 발명에 따른 태양 전지의 개념 단면도.
도 2는 본 발명에 따른 태양 전지의 평면도.
도 3은 본 발명에 따른 태양 전지의 저면도.
도 4 내지 도 11은 본 발명에 따른 태양전지의 제조 방법을 설명하기 위한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
110 : 반도체 기판 115 : 관통홀
120 : N접합층 130 : 투명전극층
140 : P접합층 150, 155 : 반사 방지막
160 : N전극 170 : P전극
180 : 절연막
본 발명은 태양전지 및 이의 제작 방법에 관한 것으로, 투명 전도막을 이용한 단결정 실리콘 후면 태양전지 및 이의 제작 방법에 관한 것이다.
일반적으로, 태양전지는 반도체의 광 기전력 효과를 이용한 것으로서, p형 반도체와 n형 반도체를 조합하여 만든다. 태양전지의 구조와 원리를 살펴보면, p형 반도체와 n형 반도체가 하나의 단결정으로 접합이 되면 불순물의 농도차에 의하여 n형 반도체의 잉여전자(electron)가 p형의 반도체로 확산해 가고, 반대로 정공(hole)은 p형에서 n형으로 확산한다. 이에 따라 p형 반도체의 전도대(conduction band) 내에 있는 전자의 에너지는 n형보다 좁아지고 n형 반도체의 가전자대(valence band)에 있는 정공이 갖는 에너지는 p형 반도체보다 높아지게 되므로, 이로 인해 내부 전위차가 발생한다.
이때 금지대폭 이상의 광에너지가 흡수되면 가전자대에 있는 전자가 여기되어 금지대폭을 건너뛰어 전도대로 이동하게 된다. 이와 같은 여기 상황으로 인하여 가전자대에 있던 전자의 자리가 비게 되어 양전하처럼 행동하는 정공이 형성되므로 양전하와 음전하의 쌍이 생기게 된다. 이렇게 생성된 전자-정공쌍은 각각의 농도차와 전위차에 의하여 각각 전자는 n형으로, 정공은 P형으로 이동하여 외부 회로에 의하여 전류가 흐르게 되는 것이다.
상술한 구조와 원리를 구현하기 위해 종래에는 PN 접합 구조의 접합층 상면과 하면에 각기 금속배선을 형성하여 태양전지를 형성하였다. 하지만, 이러한 접합 층 상면에 형성된 금속배선에 의해 접합층 내부로 효과적인 광의 유입에 많은 제약이 따르게 되어 태양전지의 효율이 낮아지는 문제점이 발생하였다. 즉, 수광면적이 줄어들게 되는 문제가 있다.
이에 이러한 수광면적을 넓히기 위해 태양전지의 후면에 양전극과 음전극을 둔 후면전극 태양전지에 관해 많은 연구가 진행되고 있다. 이러한 후면 태양전지를 사진 식각에 의한 후면 전극 형성법과 레이저를 이용한 후면 전극 형성법이 있다.
레이저를 이용한 후면 전극 형성법에 관해 간략히 설명하면, 기판의 전면에 N접합층을 형성하고, 기판의 후면에 P접합층을 형성한다. 이후, 기판의 전면에 N전극을 형성한 후, N전극 위에서 레이저를 이용하여 관통홀을 형성한다. 상기 관통홀에 전류가 흐르는 소정의 핀을 꽂아 후면으로 전극을 빼냄으로써, 후면 전극 태양전지를 형성하였다.
이러한 종래의 기술에 있어서, 관통홀의 지름과 핀의 지름폭을 정교하게 조절하여야 하는 단점이 있다. 즉, 관통홀보다 핀이 더 크거나 정확히 일치할 경우에는 관통홀에 핀을 꽂을 때 태양전지가 휘어지거나 부러지는 현상이 발생한다. 한편 관통홀보다 핀이 더 작을 경우에는 핀을 꽂은 후, 소정의 페이스트로 잔여 홀을 매립하여야 하는 문제가 발생한다. 또한, 핀을 다수의 관통홀에 하나 하나씩 꽂아야 한다.
또한, 기판이 전면에 전면 전극보다는 적은 면적을 갖는 전극을 형성한다. 물론 이를 통해 종래의 전면 전극보다는 그 수광면적을 넓게 사용할 수 있지만, 관 통홀이 형성될 영역의 전극으로 인해 기판의 전면을 수광면적으로 사용하기 어려운 문제점이 있다. 즉, 수광면적의 8 내지 10%를 전극으로 가려야 하는 단점이 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 창안된 것으로, 관통홀이 뚫린 기판상에 투명 전도막층을 형성하여 기판의 전면을 수광 면적으로 사용할 수 있고, 관통홀 내부에까지 접합부를 형성하여 접합부의 형성 넓이를 최대화할 수 있으며, 광자가 기판의 뒷면까지 도달할 수 있어 전지의 효율을 증대할 수 있는 태양전지 및 이의 제조 방법을 제공하는 것을 그 목적으로 한다.
상기와 같은 기술적 과제를 해결하기 위하여 제안된 본 발명인 태양전지를 이루는 구성수단은, 반도체 기판의 전면과 후면을 관통하는 다수의 관통홀, 상기 반도체 기판의 전면의 소정 깊이까지 형성된 N접합층, 상기 N접합층 상에 그리고 상기 관통홀 내에 형성된 투명전극층, 상기 투명전극층과 이격되며, 상기 반도체 기판 후면의 소정 영역의 소정 깊이까지 형성된 P접합층, 상기 P접합층과 접속된 P전극 및 상기 관통홀을 통해 상기 반도체 기판 후면에 노출된 상기 투명전극층들을 연결하는 N전극을 포함하여 이루어진 것을 특징으로 한다.
또한, 상기 N접합층 상에 형성되는 투명전극층 상부에 적어도 한층의 반사 방지막을 더 적층시켜 빛의 흡수를 최대화하는 것이 바람직하다.
또한, 상기 P전극과 N전극 사이에 절연막을 더 형성시켜 P전극과 N전극 사이에 션트(shunt) 패스가 형성되는 것을 방지하는 것이 바람직하다.
또한, 상기 N전극은, 상기 반도체 기판 후면에 노출된 상기 관통홀 형상의 상기 투명전극층을 소정의 그룹으로 연결하는 다수의 제 1 N전극과 상기 제 1 N전극을 연결하는 제 2 N전극을 포함하는 것을 특징으로 한다.
또한, 상기 N접합층은 상기 관통홀의 측면의 소정 깊이까지 연장되어 형성되는 것을 특징으로 한다.
또한, 상기 N접합층은, 고농도 도핑된 제 1 N접합층과 고농도 도핑된 상기 제 1 N접합층 하부에 형성된 저농도 도핑된 제 2 접합층을 포함하는 것을 특징으로 한다.
또한, 상기 P접합층은, 상기 반도체 기판의 일 측에 라인 형태로 형성된 베이스 P접합층과 상기 베이스 P접합층으로부터 돌출된 라인 형상의 다수의 돌출 P접합층을 포함하되, 상기 돌출 P접합층은 상기 P형 반도체 기판 후면에 노출된 상기 관통홀 형상의 상기 투명전극층과 소정 간격 이격되는 것을 특징으로 한다.
한편, 또 다른 본 발명인 태양전지 제조 방법을 이루는 구성수단은 반도체 기판에 다수의 관통홀 및 N접합층을 형성하는 단계, 상기 N접합층 그리고 상기 관통홀 내에 투명전극층을 형성하는 단계, 상기 투명전극과 이격되며, 상기 반도체 기판 후면의 소정 영역의 소정 깊이까지 P접합층을 형성하는 단계, 상기 P접합층 상에 P전극을 형성하는 단계, 상기 관통홀을 통해 상기 반도체 기판 후면에 노출된 상기 투명전극층을 연결하는 N전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
또한, 상기 투명 전극층 상에 반사 방지막을 형성하는 단계를 더 포함시켜 입사되는 빛의 흡수를 최대화하는 것이 바람직하다.
또한, 상기 P전극 형성 전 및 후에, 금속 마스크를 이용하여 절연막을 형성하는 단계를 더 포함시켜 P전극과 N전극 사이에 션트(shunt) 패스가 형성되는 것을 방지하는 것이 바람직하다.
또한, 상기 반사 방지막을 형성하는 단계는, 상기 투명전극층 상에 제 1 반사 방지막을 형성하는 단계와 상기 제 1 반사 방지막 상에 제 2 반사 방지막을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 반도체 기판에 다수의 관통홀 및 N접합층을 형성하는 단계는, 상기 반도체 기판에 다수의 상기 관통홀을 형성하는 단계, 상기 반도체 기판의 전면 및 상기 관통홀 측면에 N형 도판트(dopant)를 도포하는 단계, 열처리 공정을 통해 상기 N형 도판트(dopant)를 확산시켜 상기 반도체 기판의 전면 및 상기 관통홀 측면의 소정 깊이까지 상기 N접합층을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 반도체 기판에 다수의 상기 관통홀 및 상기 N접합층을 형성하는 단계는, 상기 반도체 기판의 전면에 N형 도판트(dopant)를 도포하는 단계, 열처리 공정을 통해 상기 N형 도판트(dopant)를 확산시켜 상기 반도체 기판의 전면의 소정 깊이까지 상기 N접합층을 형성하는 단계 및 상기 반도체 기판에 다수의 상기 관통 홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 P접합층을 형성하는 단계는, 상기 반도체 기판에 상기 P접합층이 형성될 영역을 노출하는 스크린 마스크를 장착하는 단계, 상기 스크린 마스크에 의해 노출된 영역에 P형 도판트(dopant)를 도포한 후, 상기 스크린 마스크를 제거하는 단계 및 열처리 공정을 통해 상기 P형 도판트(dopant)를 확산시켜 상기 P 접합층을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 상기와 같은 구성수단으로 이루어져 있는 본 발명인 태양전지 및 태양전지 제조 방법에 관한 작용 및 바람직한 실시예를 상세하게 설명한다.
그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명에 따른 태양 전지의 개념 단면도이다.
도 2는 본 발명에 따른 태양 전지의 평면도이고, 도 3은 본 발명에 따른 태양 전지의 저면도이다.
도 1 내지 도 3을 참조하면, 본 발명이 태양전지는 다수의 관통홀(115)이 형성된 P형 반도체 기판(110)과, P형 반도체 기판(110) 전면의 일부영역과 상기 관통 홀(115) 측벽 내에서 소정 깊이까지 형성된 N접합층(120)과, P형 반도체 기판(110) 후면의 일부영역 내에서 소정 깊이까지 형성된 P접합층(140)과, P형 반도체 기판(110) 전면과, 관통홀(115) 내부에 형성된 투명전극층(130)과, 상기 P접합층(140)과 접속되는 P전극(170)과, 상기 관통홀(115)을 통해 상기 반도체 기판 후면에 노출된 상기 투명전극층(130)들을 연결하는 N전극(160)을 포함하여 이루어진다.
한편, 상기 투명전극층(130) 상부에는 태양전지에서 빛의 흡수를 최대화하기 위하여 적어도 한층 이상의 반사 방지막(150, 155)이 더 형성되는 것이 바람직하다. 그리고, 상기 P전극(170)과 N전극(160) 사이에 형성될 수 있는 션트(shunt) 패스를 방지하기 위하여 상기 P전극(170)과 N전극(160) 사이에 절연막(180)이 더 형성되는 것이 바람직하다.
상기에서 P형 반도체 기판(110)으로는 P형 불순물이 주입된 단결정 실리콘 기판을 사용하는 것이 바람직하다. 관통홀(115)은 레이저를 이용하여 P형 기판(110)을 관통하도록 형성하는 것이 바람직하다. 이때, 전면의 N접합층(120)과 후면의 N전극(160)간을 연결하기 위한 역할을 할 수 있도록 상기의 관통홀(115)의 형상과 관통홀(115)들의 배열을 조절한다.
본 실시예에서는 총 16개의 관통홀(115)을 4×4 매트릭스 형태로 배열되도록 하였다. 또한, 관통홀(115)로는 원형의 형상을 갖도록 형성하였고, 원형의 지름을 0.01㎜ 내지 10㎜로 형성하였다. 물론 이는 일 실시예일 뿐 이에 한정되지 않고, 다양한 형상과 배열이 가능하다.
상기의 N접합층(120)은 고농도 제 1 N접합층(121)과 저농도 제 2 N접합층 (122)으로 이루어진다. N접합층(120)은 실크스크린 공정을 통해 제작한다. 즉, P형 반도체 기판(110) 전면 및 관통홀(115)의 내부측벽에까지 N형 불순물을 도포한 다음 열처리하여 P형 반도체 기판(110)의 전면 및 관통홀(115)의 내부 측벽의 표면에서부터 소정 깊이까지 N접합층(120)이 형성된다.
본 실시예에서는 고농도의 N형 불순물을 도포한 후, 확산시켜 소정 깊이까지는 고농도를 갖는 제 1 N접합층(121)이 형성되고, 제 1 N접합층(121)을 감싸는 형상의 저농도의 제 2 N접합층(122)이 형성된다.
상기 N접합층(120)이 형성된 P형 반도체 기판(110) 상에 소정 두께의 투명전극층(130)을 형성한다. 이때 투명전극층(130)으로 광투과율이 우수한 물질(광투과율 70 내지 100%)과 전기 전도도가 우수한 물질을 사용한다.
본 실시예에서는 ITO막 또는 TCO막을 사용한다. 또한, 스텝 커버리지 특성이 우수한 물질을 사용하여 관통홀(115) 내부를 충분히 매립할 수 있도록 하는 것이 바람직하다. 이로써, p형 반도체 기판(110)의 후면에는 관통홀(115) 내부에 충진된 투명전극층(130)과, 투명전극층(130)을 감싸는 형상의 N접합층(120)이 형성된다.
상술한 투명전극층(130) 상에 다층의 반사 방지막(150, 155)을 형성한다. 반사 방지막(150, 155)으로 표면 반사를 작게 해서 빛의 세기를 크게함과 동시에 반사광으로 인한 산란광을 제거하는 역할을 할 수 있는 다양한 물질막을 사용할 수 있다. 이러한 반사 방지막(150, 155)을 CVD 또는 스퍼터 공정을 이용하여 형성하는 것이 바람직하다. 본 실시예에서는 두 층의 반사 방지막(150, 155)을 형성하여 광자의 흡수량을 최대화 할 수 있다.
다음으로, P접합층(140)은 P형 반도체 기판(110)의 후면에 실크스크린 공정을 통해 제작한다. 즉, P접합층(140)이 형성될 영역이 노출된 마스크를 기판의 후면에 위치시킨 후, 노출된 면에 P타입의 불순물을 도포한 다음, 마스크를 제거하고 열처리 하여 기판(110)내부로 확산되도록 함으로써, P접합층(140)을 형성한다. 상기에서의 불순물들은 고농도의 불순물을 사용하는 것이 바람직하다. 고농도는 P형 반도체 기판(110)을 형성하기 위해 반도체 기판(110)상 에 주입된 P형 불순물의 농도보다 더 높은 농도를 지칭한다.
상기의 P접합층(140)은 관통홀(115) 영역을 제외한 기판(110) 후면의 일부 영역 내에서 소정 깊이까지 형성한다. P접합층(140)은 기판(110)의 일 측에 라인 형태로 형성된 베이스 P접합층(140a)과, 베이스 P접합층(140a)으로부터 돌출된 라인 형상의 다수의 돌출 P접합층(140b)을 포함한다. 돌출 P접합층(140b)은 관통홀(115) 사이 영역에 형성하는 것이 바람직하다. 즉, P접합층(140)은 빗 형태로 형성하는 것이 바람직하다.
여기서 돌출 P접합층(140b)은 베이스 P접합층(140a)과 수직하게 돌출되는 것이 바람직하다. 물론 이에 한정되지 않고, 베이스 접합층(140a)과 소정의 기울기(1 내지 89 도)를 갖고 돌출될 수도 있다. 또한, 돌출 P접합층(140b)의 폭은 베이스 P접합층(140a)과 동일한 폭으로 형성하는 것이 바람직하다. 이에 한정되지 않고, 돌출 P접합층(140b) 및 베이스 P접합층(140a)이 각기 서로 다른 폭을 갖도록 형성할 수도 있다.
또한, P접합층(140)이 관통홀(115)들을 전기적으로 연결하는 N전극(160)영역 을 제외한 영역에 형성되는 것이 효과적이다.
P전극(170)은 P접합층(140)과 동일한 형상으로 형성하는 것이 바람직하다. 물론 이에 한정되지 않고, P접합층(140)을 전기적으로 하나의 라인으로 연결할 수 있는 다양한 형상이 가능하다. N전극(160)은 기판(110)의 후면에 노출된 투명전극층(130)과 N접합층(120)의 일부를 하나의 라인으로 연결할 수 있는 다양한 형상으로 형성한다. N전극(160)은 P전극(170)과 역상의 형상으로 형성하는 것이 바람직하다.
상기 관통홀(115)을 소정의 그룹으로 연결하는 다수의 제 1 연결전극(160a)과 다수의 제 1 연결전극(160a)을 연결하는 제 2 연결전극(160b)으로 이루어진다. 즉, 본 실시예에서의 전극은 4개의 관통홀을 각기 연결하는 4개의 제 1 연결전극(160a)과 4개의 제 1 연결전극(160a)을 연결하는 제 2 연결전극(160b)을 포함한다.
상기의 N전극(160)과 P전극(170)간은 약 0.1 내지 10mm정도의 간격을 갖는 것이 효과적이다.
한편, 상기 N접합층(120)과 P접합층(140) 사이 및 N전극(160)과 P전극(170) 사이에 절연막(181, 183)을 형성시켜, 상기 N접합층(120)과 P접합층(140) 사이 및 상기 N전극(160)과 P전극(170) 사이에 형성될 수 있는 션트(shunt) 패스를 방지하는 것이 바람직하다. 상기 절연막(180)으로는 SiO2 또는 SiNx를 사용한다.
이하 상술한 구조를 갖는 본 실시예에 따른 태양전지의 제조 공정을 설명한 다.
도 4 내지 도 9는 본 발명에 따른 태양전지의 제조 방법을 설명하기 위한 단면도들이다. 도 4a, 도 5a, 도 6a, 도 7a, 도 8a, 도 9a, 도 10a 및 도 11a는 도 3의 Ⅰ-Ⅰ'선상의 단면도이고, 도 4b, 도 5b, 도 6b, 도 7b, 도 8b, 도 9b, 도 10a 및 도 11a는 도 3의 Ⅱ-Ⅱ'선상의 단면도이다.
도 4a 및 도 4b를 참조하면, P타입 반도체 기판(110)에 다수의 관통홀(115)을 형성한다. 레이저를 이용하여 P타입 반도체 기판(110)의 전면과 후면을 관통하는 관통홀(115)을 형성한다.
도 5a 및 도 5b를 참조하면, 관통홀(115)이 형성된 P타입 반도체 기판(110)의 전면과 관통홀(115)의 측면에 N타입 불순물을 도포한 다음, 이를 확산시켜 P타입 반도체 기판(110)의 전면과 관통홀(115)의 측면 표면에서 소정 깊이 까지 N접합층(120)을 형성한다.
상기에서 액상의 N타입 불순물을 롤러를 이용하여 P타입 반도체 기판(110)에 도포하게 되면 관통홀(115)의 측면에도 액상의 N타입 불순물이 도포될 수 있다. 이후, 소정의 열처리를 실시하여 N타입의 불순물을 기판(110) 내부로 확산시켜 N접합층(120)을 형성한다.
이때, 열처리시 공정 조건을 조절하여 N접합층(120)의 확산범위를 제어할 수 있다. 또한, 상술한 확산 공정을 통해 P타입 반도체 기판(110)의 전면과, 관통홀(115)의 측면의 표면영역에는 고농도의 제 1 N접합층(121)이 형성되고, 고농도의 제 1 N접합층(121)을 감싸는 형상의 저농도의 제 2 N접합층(122)이 형성된다. 이또 한, 확산 공정의 공정 조건을 조절하여 다양하게 변형 가능하다.
도 6a 및 도 6b를 참조하면, P타입 반도체 기판(110)이 전면과, 관통홀(115) 내에 투명전극층(130)을 형성한다.
소정의 증착공정을 통해 P타입 반도체 기판(110)의 전면에 투명전극층(130)을 형성하되, 관통홀(115) 내부에도 투명전극층(130)이 함께 형성되도록 증착 공정 조건을 조절한다. 이때, 증착공정으로는 스퍼터(Sputter)나 MOCVD 방법을 사용한다. 또한, 투명전극층(130)으로는 ITO 또는 TCO를 사용한다. 또한, 관통홀(115) 내부에 투명전극층(130)을 형성할 경우, 관통홀(115) 내에 보이드가 형성되지 않도록 한다.
이와 같이 P형 반도체 기판(110)의 전면에 투명전극층(130)을 형성함으로써 기판(110)의 전면을 수광영역으로 할 수 있어 전지의 수광능력을 향상시킬 수 있고, N접합층(120)과 전극과의 접합면적을 넓혀 저항을 줄일 수 있다.
또한, 관통홀 (115) 내부에 투명전극층(130)을 형성함으로써 P형 반도체 기판(110)이 전면에 형성된 N접합층(120)과 후면에 형성될 N전극(160)간의 연결을 위한 패드로서 작용할 수 있다. 또한, 투명전극층(130)을 통해 광자가 기판(110)의 후면까지 유입될 수 있어, 태양전지의 효율을 향상시킬 수 있다.
도 7a 및 도 7b를 참조하면, 투명전극층(130) 상에 반사 방지막(150, 155)을 형성한다. 상기의 반사 방지막(150, 155)은 CVD 또는 스퍼터 공정을 이용하여 형성하되, 다층으로 형성하는 것이 바람직하다. 먼저 투명전극층(130) 상에 빛의 반사를 방지하고 하부의 투명전극층(130)을 보호하기 위한 제 1 반사 방지막층(150)을 형성하고, 제 1 반사 방지막층(150) 상에 빛의 반사를 방지하기 위한 제 2 반사 방지막층(155)을 형성한다.
이와 같이 2중의 반사 방지막층(150, 155)을 형성함으로 인해 빛의 흡수를 최대화 할 수 있다. 상기의 제 1 및 제 2 반사 방지막층(150 및 155)의 두께는 소정의 수치로 한정하지 않고 단지 빛의 반사를 방지할 수 있을 정도의 두께로 형성한다. 또한, 제 1 및 제 2 반사 방지막(150 및 155)의 두께를 서로 동일하게 형성할 수도 있고, 제 1 반사 방지막(150)의 두께를 제 2 반사 방지막(155)의 두께보다 더 두껍게 형성할 수도 있고, 이의 반대의 경우도 가능하다.
도 8a 및 도 8b를 참조하면, P형 반도체 기판(110) 후면의 일부영역 내에서 소정 깊이까지 P접합층(140)을 형성한다. 도 8a 및 도 8b는 도 7a 및 도 7b에 도시된 태양전지를 뒤집은 다음 P접합층(140)을 형성한 것을 도시한다.
이를 위해 소정의 스크린 마스크를 P형 반도체 기판(110)상에 장착한다. 이때, P접합층(140) 영역만을 노출하는 형상으로 제작된 스크린 마스크(미도시)를 사용한다. 이후, 롤러를 이용하여 P접합층(140) 영역 상에 P타입 불순물을 도포한다. 스크린 마스크를 제거한 다음, 소정의 열처리 공정을 실시하여 P형 반도체 기판(110) 내에 P접합층(140)을 형성한다.
상기의 P접합층(140)은 기판(110) 후면에 형성된 N전극(160) 영역을 제외한 영역에 형성되는 것이 바람직하다. 또한, 열처리 공정의 공정 조건을 조절하여 P접합층(140)의 형상을 다양하게 변화시킬 수 있다. 이는 열처리 공정의 온도, 시간과 같은 공정 조건의 변화를 통해 P타입 불순물의 확산정도를 제어할 수 있기 때문 이다.
도 9a 및 도 9b를 참조하면, 상기 P접합층(140)과 N접합층(120)이 서로 션트(shunt)되는 것을 방지하기 위하여 금속 마스크를 이용하여 제1 절연막(181)을 형성한 후, P접합층(140) 상에 P전극(170)을 형성한다. 상기 P전극(170)은 스크린 인쇄 방법을 통해 형성한다. 물론 이에 한정되지 않고, 다양한 금속배선 공정을 통해 형성할 수 있다. 상기 P전극(170)은 P접합층(140)과 동일한 형상으로 형성하는 것이 바람직하다.
상기와 같이 P전극(170)이 형성되면, 도 10a 및 도 10b에 도시된 바와 같이, 소정의 금속 마스크를 이용하여 제2 절연막(183)을 형성한다. 이와 같이 제2 절연막(183)을 P전극(170)과 다음 공정에서 형성될 N전극(160) 사이에 형성함으로써, P전극(170)과 N전극(160) 사이에 발생될 수 있는 션트(shunt) 패스 형성을 방지할 수 있다.
상기와 같이 제2 절연막(183)이 형성되면, 도 11a 및 도 11b에 도시된 바와 같이, 상기 관통홀(115)의 투명전극층(130)과 접속된 N전극(160)을 형성한다. 상기 N전극(160)은 스크린 인쇄 방법을 통해 형성한다. 물론 이에 한정되지 않고, 다양한 금속배선 공정을 통해 형성할 수 있다.
상기 N전극(160)은 P형 반도체 기판(110) 후면에 관통홀(115)을 통해 노출된 투명전극층(130) 및 N접합층(120) 들을 하나로 연결할 수 있는 다양한 형상이 가능하다. 본 실시예에서는 상기 P전극(170)과 역상이 되도록 N전극(160)을 형성한다. 상기 P전극(170)과 N전극(160)이 빗 형상으로 서로 대칭 형태를 갖는 것이 바람직 하다.
본 발명은 상술한 제작 공정에 한정되지 않고 다양한 변형이 가능하다.
즉, P타입 반도체 기판(110) 전면에 N접합층(120)을 형성한 후, 관통홀(115)을 형성한 다음, 투명전극층(130)을 형성할 수도 있다. 이로 인해 기판(110)의 후면에는 투명전극층(130)만이 관통홀(115)을 통해 노출된다. 또한, 투명전극층(130) 형성시 관통홀(115)을 먼저 매립한 다음, 그 상부에 소정 두께의 투명전극층(130)을 형성할 수도 있다. 또한, 후면 영역을 먼저 형성한 다음, N접합층(120)과 관통홀(115)을 형성할 수도 있다.
즉, 후면의 P접합층(140), P전극(170), N전극(160)을 형성한 다음, 전면에 N접합층(120)과 관통홀(115)을 형성한다. 이후, 관통홀(115)과 전면에 투명전극층(130)을 형성하여 상부의 N접합층(120)과 N전극(160)을 접속시킬 수도 있다.
또한, N전극(160) 형성전에 소정의 절연막을 형성한 다음, N전극(160)을 형성할 수도 있다. 이는 P접합층(170)의 영역이 N전극(160)이 형성될 영역 즉, 관통홀(115)간의 영역까지 형성되었을 경우, N전극(160)과 P접합층(140)간의 전기적 접촉을 방지할 수 있게 된다.
또한, P접합층(140)의 일부 영역에만 P전극(170)이 형성될 수도 있고, 관통홀(115)에 의해 노출된 투명전극층(130)과 N접합층(120) 들이 브리지 형상의 N전극(160)에 의해 접합될 수도 있다.
이를 통해 기판의 전면으로 광을 흡수할 수 있으며, 기판의 후면에까지 광자가 도달할 수 있어 전지의 효율을 높일 수 있고, 빛의 반사를 최대한으로 줄여 광 자의 흡수량을 향상시킬 수 있는 고효율의 후면 전극 태양전지를 제작할 수 있다.
상술한 바와 같이, 본 발명은 기판상에 투명전극을 형성함으로써 기판의 전면을 수광영역으로 사용할 수 있어 태양전지의 수광 효율을 높일 수 있다.
또한, 기판에 형성된 관통홀을 통해 기판의 후면에 전극을 형성할 수 있고, 관통홀을 투명전극으로 매립하여 기판의 후면에 까지 광자가 도달할 수 있도록 하여 전지의 효율을 높일 수 있다.
또한, 다층의 반사 방지막을 통해 빛의 반사를 제어하여 광자의 흡수량을 최대화 할 수 있다.
또한, P전극과 N전극 사이에 절연막을 형성시켜, P전극과 N전극 사이에 형성될 수 있는 션트(shunt) 패스 발생을 방지할 수 있는 효과가 있다.
Claims (14)
- 태양 전지에 있어서,반도체 기판의 전면과 후면을 관통하는 다수의 관통홀;상기 반도체 기판의 전면의 소정 깊이까지 형성된 N접합층;상기 N접합층 상에 그리고 상기 관통홀 내에 형성된 투명전극층;상기 투명전극층과 이격되며, 상기 반도체 기판 후면의 소정 영역의 소정 깊이까지 형성된 P접합층;상기 P접합층과 접속된 P전극 및 상기 관통홀을 통해 상기 반도체 기판 후면에 노출된 상기 투명전극층들을 연결하는 N전극을 포함하여 이루어진 것을 특징으로 하는 태양 전지.
- 청구항 1에 있어서,상기 N접합층 상에 형성되는 투명전극층 상부에는 적어도 한층의 반사 방지막이 더 적층되는 것을 특징으로 하는 태양전지.
- 청구항 1에 있어서,상기 P전극과 N전극 사이에 절연막이 더 형성되는 것을 특징으로 하는 태양 전지.
- 청구항 2 또는 청구항 3에 있어서, 상기 N전극은,상기 반도체 기판 후면에 노출된 상기 관통홀 형상의 상기 투명전극층을 소정의 그룹으로 연결하는 다수의 제 1 N전극; 및상기 제 1 N전극을 연결하는 제 2 N전극을 포함하는 것을 특징으로 하는 태양전지.
- 청구항 4에 있어서,상기 N접합층은 상기 관통홀의 측면의 소정 깊이까지 연장되어 형성되는 것을 특징으로 하는 태양전지.
- 청구항 5에 있어서, 상기 N접합층은,고농도 도핑된 제 1 N접합층; 및고농도 도핑된 상기 제 1 N접합층 하부에 형성된 저농도 도핑된 제 2 접합층을 포함하는 것을 특징으로 하는 태양전지.
- 청구항 4에 있어서, 상기 P접합층은,상기 반도체 기판의 일 측에 라인 형태로 형성된 베이스 P접합층;상기 베이스 P접합층으로부터 돌출된 라인 형상의 다수의 돌출 P접합층을 포함하되,상기 돌출 P접합층은 상기 P형 반도체 기판 후면에 노출된 상기 관통홀 형상의 상기 투명전극층과 소정 간격 이격되는 것을 특징으로 하는 태양전지.
- 반도체 기판에 다수의 관통홀 및 N접합층을 형성하는 단계;상기 N접합층 그리고 상기 관통홀 내에 투명전극층을 형성하는 단계;상기 투명전극과 이격되며, 상기 반도체 기판 후면의 소정 영역의 소정 깊이까지 P접합층을 형성하는 단계;상기 P접합층 상에 P전극을 형성하는 단계; 및상기 관통홀을 통해 상기 반도체 기판 후면에 노출된 상기 투명전극층을 연결하는 N전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 태양전지 제조 방법.
- 청구항 8에 있어서,상기 투명 전극층 상에 반사 방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 태양전지 제조 방법.
- 청구항 8 또는 청구항 9에 있어서,상기 P전극 형성 전 및 후에, 금속 마스크를 이용하여 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 태양전지 제조 방법.
- 청구항 9에 있어서, 상기 반사 방지막을 형성하는 단계는,상기 투명전극층 상에 제 1 반사 방지막을 형성하는 단계; 및상기 제 1 반사 방지막 상에 제 2 반사 방지막을 형성하는 단계를 포함하는 것을 특징으로 하는 태양전지 제조 방법.
- 청구항 8에 있어서, 상기 반도체 기판에 다수의 관통홀 및 N접합층을 형성하는 단계는,상기 반도체 기판에 다수의 상기 관통홀을 형성하는 단계;상기 반도체 기판의 전면 및 상기 관통홀 측면에 N형 도판트(dopant)를 도포하는 단계; 및열처리 공정을 통해 상기 N형 도판트(dopant)를 확산시켜 상기 반도체 기판의 전면 및 상기 관통홀 측면의 소정 깊이까지 상기 N접합층을 형성하는 단계를 포함하는 것을 특징으로 하는 태양전지 제조 방법.
- 청구항 8에 있어서, 상기 반도체 기판에 다수의 상기 관통홀 및 상기 N접합층을 형성하는 단계는,상기 반도체 기판의 전면에 N형 도판트(dopant)를 도포하는 단계;열처리 공정을 통해 상기 N형 도판트(dopant)를 확산시켜 상기 반도체 기판의 전면의 소정 깊이까지 상기 N접합층을 형성하는 단계; 및상기 반도체 기판에 다수의 상기 관통홀을 형성하는 단계를 포함하는 것을 특징으로 하는 태양전지 제조 방법.
- 청구항 8에 있어서, 상기 P접합층을 형성하는 단계는,상기 반도체 기판에 상기 P접합층이 형성될 영역을 노출하는 스크린 마스크를 장착하는 단계;상기 스크린 마스크에 의해 노출된 영역에 P형 도판트(dopant)를 도포한 후, 상기 스크린 마스크를 제거하는 단계; 및열처리 공정을 통해 상기 P형 도판트(dopant)를 확산시켜 상기 P 접합층을 형성하는 단계를 포함하는 것을 특징으로 하는 태양전지 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040107271 | 2004-12-16 | ||
| KR20040107271 | 2004-12-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060069306A KR20060069306A (ko) | 2006-06-21 |
| KR100682017B1 true KR100682017B1 (ko) | 2007-02-12 |
Family
ID=37163409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050124078A KR100682017B1 (ko) | 2004-12-16 | 2005-12-15 | 태양전지 및 이의 제작 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100682017B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010013956A3 (en) * | 2008-08-01 | 2010-06-03 | Lg Electronics Inc. | Solar cell, method of manufacturing the same, and solar cell module |
| WO2010150943A1 (en) * | 2009-06-22 | 2010-12-29 | Lg Electronics Inc. | Solar cell and method of manufacturing the same |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100946683B1 (ko) * | 2008-02-28 | 2010-03-12 | 주식회사 티지솔라 | 태양전지 및 그 제조방법 |
| KR101051574B1 (ko) * | 2009-04-17 | 2011-07-22 | 서태욱 | 태양전지 및 그 제조방법 |
| EP2439786A4 (en) | 2009-10-15 | 2014-01-22 | Lg Innotek Co Ltd | SOLAR PHOTOVOLTAIC DEVICE AND METHOD OF MANUFACTURING THE SAME |
| KR101125322B1 (ko) * | 2009-11-03 | 2012-03-27 | 엘지이노텍 주식회사 | 태양전지 및 이의 제조방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002164556A (ja) * | 2000-11-27 | 2002-06-07 | Kyocera Corp | 裏面電極型太陽電池素子 |
-
2005
- 2005-12-15 KR KR1020050124078A patent/KR100682017B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002164556A (ja) * | 2000-11-27 | 2002-06-07 | Kyocera Corp | 裏面電極型太陽電池素子 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010013956A3 (en) * | 2008-08-01 | 2010-06-03 | Lg Electronics Inc. | Solar cell, method of manufacturing the same, and solar cell module |
| WO2010150943A1 (en) * | 2009-06-22 | 2010-12-29 | Lg Electronics Inc. | Solar cell and method of manufacturing the same |
| US8203072B2 (en) | 2009-06-22 | 2012-06-19 | Lg Electronics Inc. | Solar cell and method of manufacturing the same |
| US8481847B2 (en) | 2009-06-22 | 2013-07-09 | Lg Electronics Inc. | Solar cell and method of manufacturing the same |
| US8507789B2 (en) | 2009-06-22 | 2013-08-13 | Lg Electronics Inc. | Solar cell and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060069306A (ko) | 2006-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101573934B1 (ko) | 태양 전지 및 그 제조 방법 | |
| KR101719949B1 (ko) | 태양전지 셀 및 그 제조 방법, 태양전지 모듈 | |
| KR101295552B1 (ko) | 태양 전지 및 그 제조 방법 | |
| KR101387718B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| EP2261999B1 (en) | Solar cell element and solar cell module | |
| KR20070074055A (ko) | 태양 전지 및 이의 제조 방법 | |
| KR101699310B1 (ko) | 태양 전지 및 그 제조 방법 | |
| KR100682017B1 (ko) | 태양전지 및 이의 제작 방법 | |
| KR20110048792A (ko) | 태양 전지 및 그 제조 방법 | |
| KR101699312B1 (ko) | 태양 전지 및 그 제조 방법 | |
| KR20130050720A (ko) | 태양 전지 및 이의 제조 방법 | |
| EP2605285A2 (en) | Photovoltaic device | |
| KR100753630B1 (ko) | 태양전지 및 이의 제작 방법 | |
| KR101092468B1 (ko) | 태양 전지 및 그 제조 방법 | |
| JP4325912B2 (ja) | 太陽電池素子及びその製造方法 | |
| KR101045859B1 (ko) | 태양 전지 및 그 제조 방법 | |
| KR20110000873A (ko) | 태양 전지 및 그 제조 방법 | |
| KR20130047320A (ko) | 태양전지와 그 제조 방법 | |
| TWI429097B (zh) | 背接觸式太陽能電池的製造方法 | |
| JP2010177444A (ja) | 太陽電池素子および太陽電池素子の製造方法 | |
| KR100995654B1 (ko) | 태양전지 및 그 제조방법 | |
| KR20220110565A (ko) | 태양전지를 위한 정렬된 금속화 | |
| KR101680384B1 (ko) | 태양 전지의 제조 방법 | |
| TWI573284B (zh) | 太陽能電池、其模組及其製造方法 | |
| KR19980020311A (ko) | n-p형 후면 반전층을 갖는 양면 태양전지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131223 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141223 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151223 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20161227 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20171222 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20191219 Year of fee payment: 14 |