KR100675653B1 - 전원 회로 - Google Patents

Abstract

본 발명은 전원 회로에 관한 것으로, 종래에는 트립 장치에서 변류기의 전원이 차단되면 전원 회로의 전원 공급이 중지하고 트립 장치의 제어 및 계측 동작 또한 중단하는 문제점이 있었다. 이러한 문제점을 감안한 본 발명은 서로 다른 둘 이상 전원 소스를 합성 처리하는 합성 전원과; 상기 합성 전원의 출력을 소정의 정전압 레벨로 변환하여 출력하는 레귤레이터를 포함하여 구성되어 서로 다른 전원 소스의 둘 이상의 전원을 합성하여 안정적인 전원 전압을 제공하는 전원 회로를 구성하는 효과가 있다.

Description

전원 회로{POWER CIRCUIT}

도 1은 종래 배선용 차단기의 회로 구성을 보인 블록도.

도 2는 본 발명의 실시 예에 따른 배선용 차단기의 회로 구성을 보인 블록도.

도 3은 도 2의 전원 회로의 상세 구성을 보인 블록도.

도 4는 본 발명의 실시 예에 따른 전원 회로를 보인 예시도.

도 5는 도 4의 전원 회로에 변류기의 전원이 공급되는 경우 합성 전압의 파형을 보인 예시도.

도 6은 도 4의 전원 회로에 변류기의 전원과 외부 정전원이 공급되는 경우 합성 전압의 파형을 보인 예시도.

**도면의 주요부분에 대한 부호의 설명**

430 : 전원 회로 431 : FET

432 : 합성 전원 433 : 임계 전압

434 : 비교기 435 : 피드백 저항

436 : 레귤레이터

본 발명은 전원 회로에 관한 것으로, 특히 배선용 차단기의 트립 장치의 제어 및 계측에 필요한 전원을 제공할 수 있게 한 전원 회로에 관한 것이다.

배선용 차단기의 트립 장치는 전력 전기 회로의 과부하나 단락 고장으로부터 전기회로를 차단한다. 상기 트립 장치는 전원 회로로부터 전원을 공급받아 전력 전기 회로의 과부하나 단락 고장의 계측에 필요한 전원으로 사용하고 소모 전력 외의 전력을 귀환시킨다.

배선용 차단기의 트립 장치는 도 1에 도시된 바와 같이, 트립 장치(40)는 전력 전기 회로의 과부하나 단락 고장을 감지하여 차단기(20)를 오프시켜 전원부(10)의 전원 공급을 차단한다. 상기 트립 장치(40)에 구비된 전원 회로는 변류기(30)의 전원을 공급받아 소정 전압원으로 변환하여 상기 트립 장치(40)에 구성된 각종 회로(42),(43),(44),(45)에 상기 소정 전압원의 전원을 공급한다. 그리고 상기 트립 장치(40)에 구비된 폐루프 회로(44) 및 제어 회로(45)는 상기 트립 장치(40)에 구성된 각종 회로(42),(43),(44),(45)에서 소모할 수 있는 전력 외의 전력을 변류기(30)로 귀환시켜 전력 효율을 높인다.

종래 트립 장치(40)에서 변류기(30)의 전원이 차단되면 전원 회로의 전원 공급이 중지하고 트립 장치(40)의 제어 및 계측 동작 또한 중단된다. 따라서 트립 장치(40)의 전원 회로(43)는 변류기(30)의 전원 공급 외에 외부 정전원을 공급받아 상기 변류기(30)의 전원 차단 시에도 트립 장치(40)에 구성된 각종 회로(42),(43),(44),(45)에 상기 외부 정전원에 의한 전원을 공급해야 한다. 즉, 전원 회로는 변류기(30)의 전원과 외부 정전원을 합성 처리하여 지속적이고 안정된 전원을 공급해야 한다.

따라서 본 발명은 상기와 같은 문제점을 감안하여 창안한 것으로, 변류기의 전원과 외부 정전원을 합성 처리하여 지속적이고 안정된 전원을 공급할 수 있도록 한 전원 회로를 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명은, 서로 다른 둘 이상 전원 소스를 합성 처리하는 합성 전원과; 상기 합성 전원의 출력을 소정의 정전압 레벨로 변환하여 출력하는 레귤레이터를 포함하여 구성한 것을 특징으로 한다.

또한, 서로 다른 둘 이상 전원 소스를 합성 처리하는 합성 전원과; 상기 합성 전원의 전압 레벨에 의해 상기 서로 다른 둘 이상 전원 소스 중 하나의 전원 소스를 차단하는 스위치를 포함하여 구성한 것을 특징으로 한다.

또한, 서로 다른 둘 이상 전원 소스를 합성 처리하는 합성 전원과; 상기 서로 다른 둘 이상 전원 소스 중 하나의 전원 소스의 전압 레벨을 다른 전원 소스의 전압 레벨로 변환하는 전압 레벨 변환기를 포함하여 구성한 것을 특징으로 한다.

본 발명의 실시 예를 설명하기 위하여 첨부된 것으로, 도 2는 본 발명의 실시 예에 따른 배선용 차단기의 회로 구성을 보인 블록도이다.

이하, 본 발명의 실시 예에 의한 것으로, 배선용 차단기의 회로 구성을 첨부된 도면을 참조하여 설명한다.

상기 첨부된 도 2를 참조하여, 본 발명의 실시 예에 의한 배선용 차단기의 트립 장치를 설명하면, 상기 트립 장치(400)에 구비된 전원 회로(430)는 전원 소스가 서로 다른 변류기(30)의 전원과 외부 정전원(50)을 입력받아 합성 처리하여 합성 전원을 생성하고 트립 장치(400)에 구성된 각종 회로(42),(44),(45)에 상기 합성 전원의 전원을 공급한다.

상기 전원 회로(430)는 도 3에 도시된 바와 같이, 변류기(30)의 전원과 외부 정전원(50)을 합성하여 안정적인 전원 전압을 제공하고자 한다. 상기 전원 회로(430)는 안정적인 전원 전압의 출력을 위해 FET(431), 합성 전원(432), 비교기(434), 및 레귤레이터(436)를 구성한다. 상기 합성 전원(432)은 상기 FET(431)에 의해 스위칭된 변류기(30)의 전원과 외부 정전원(50)을 합성 처리하여 얻은 합성 전압을 레귤레이터(436)로 출력한다. 상기 레귤레이터(436)는 합성 전압을 전원 전압으로 변환하여 출력한다. 상기 비교기(434)는 입력단에 상기 합성 전압을 전압 분배한 임계 전압을 입력받고, 상기 입력단과 출력단 사이에 피드백 저항(435)을 적용하여 출력 신호에 히스테리 특성을 부여하여 상기 FET(431)에 의해 스위칭된 변류기(30)의 전원이 합성 전압의 밴드폭을 갖도록 PWM 신호를 생성한다. 상기 PWM 신호는 FET(431)의 스위칭 주파수를 변동시켜 전력 효율을 높인다.

FET(431)는 상기 PWM 신호에 의해 온/오프하여 변류기(30)의 전원 공급을 제어하여 합성 전원에 변류기(30)의 전원을 출력한다. 상기 합성 전원은 상기 FET(431)에 의해 스위칭된 변류기(30)의 전원과 외부 정전원(50)을 입력받아 다이오드와 커패시터의 직병렬 결합에 의해 합성 처리하여 얻은 합성 전압을 레귤레이 터(436)로 출력한다. 상기 다이오드는 FET(431)와 커패시터 중간에 위치하여 외부 정전원(50)에 연결된 다이오드와 동등한 위치에서 합성 전원을 형성한다.

상기 외부 정전원(50)이 공급될 때에는 FET(431)는 항상 온하여 변류기(30)의 전원은 FET(431)에 의해 폐루프를 형성하고, 외부 정전원(50)이 레귤레이터(436)에 의해 전원 전압으로 변환되어 출력된다. 즉, 상기 레귤레이터(436)는 합성 전압을 전원 전압으로 변환하여 지속적이고 안정된 전원을 출력한다. 상기 레귤레이터(436)는 전원 전압의 출력을 위해 3단자 가변형 레귤레이터로 구성되어 전원 전압의 크기를 다른 값으로 쉽게 조정한다.

이상, 상기 전원 회로(430)는 변류기(30)의 전원과 외부 정전원(50)을 합성 처리하고 레귤레이터(436)에 의해 안정된 전원 전압으로 변환한 후 출력한다. 상기 전원 회로(430)의 실시 예에 의한 회로 구성을 설명한다.

도 4는 본 발명의 실시 예에 따른 전원 회로를 보인 예시도이다.

직류/직류 컨버터(U1)는 외부 정전원(50)을 직류/직류 변환하여 합성 전원(432)에 공급하고, FET(Q1)는 변류기(30)의 전원을 스위칭 제어하여 합성 전원에 공급한다. 상기 합성 전원(432)은 다이오드(D1),(D2)와 커패시터(C3),(C4)의 직병렬 결합에 의해 구성된다. 여기서, 상기 직류/직류 컨버터(U1)는 전원 분리형 직류 컨버터를 사용하지만, 일반적으로 사용되는 상용 전원 모듈이나 전원회로에 일반적으로 사용되는 SMPS를 이용한 전원으로 치환 가능하다.

제너 다이오드(ZD1)와 저항(R4),(R7)으로 구성된 전압 분배 회로는 상기 합성 전원의 출력을 전압 분배하여 생성된 임계 전압(VREF)을 비교기(U2)로 출력한 다. 상기 비교기(U2)는 입력단에 상기 임계 전압(VREF)을 입력받고, 상기 입력단과 출력단 사이에 피드백 저항(R5)을 적용하여 출력 신호에 히스테리 특성을 부여하여 PWM 신호를 생성하고 상기 FET(Q1)에 상기 PWM 신호를 출력한다. 여기서, 상기 FET(Q1)에는 N-채널 POWER MOSFET를 사용하지만, N-채널 트랜지스터, 또는 N-채널 JFET로 대체 가능하다. 또한, 상기 제너 다이오드(ZD1)는 일정한 기준 전압을 생성하기 위해 통상의 제너 다이오드를 사용했지만, 정밀급 또는 온도 범위가 넓은 특성을 갖는 정밀급 레귤레이터를 사용한다면 더욱 더 정밀한 PWM 동작 특성을 가질 수 있다.

상기 FET(Q1)는 상기 PWM 신호에 의해 온/오프하여 변류기(30)의 전원 공급을 제어하여 합성 전원(432)에 변류기(30)의 전원을 출력한다. 상기 합성 전원(432)은 레귤레이터(U3)에 합성 전압을 출력하고, 상기 레귤레이터(U3)는 3단자 가변형 레귤레이터로 구성되어 합성 전압을 입력받아 직류 변환하여 전원 전압(VCC)의 크기를 조정하여 출력한다. 상기 전원 전압(VCC)은 트립 장치(400)의 디지털 회로 또는 제어 회로의 전원으로 사용된다. 여기서, 상기 레귤레이터(U3)는 디지털 및 기타 제어 전원인 전원 전압(VCC)을 만드는 것이 목적이므로 소 전류 전원에서도 출력 특성이 좋고 전원 입력에 대한 효율이 큰 스위칭 전원 컨버터 소자를 사용하는 것이 바람직하다

이하, 상기 전원 회로(430)에 외부 정전원(50)의 공급시, 또는 변류기(30)의 전원 공급시에 따라 달라지는 합성 전원의 출력 파형을 참조하여 상기 전원 회로(430)의 동작을 설명한다.

먼저, 전원 회로(430)에 변류기(30)의 전원이 공급될 경우를 아래 도면을 참조하여 설명하면, 도 5는 전원 회로(430)에 변류기(30)의 전원이 공급되는 경우 합성 전압의 파형을 보인 예시도이다.

변류기(30)의 전원이 제2다이오드(D2)를 통하여 제3커패시터(C3)에 선형적으로 충전을 시작한다. 상기 제3커패시터(C3)의 용량에 따라 상기 제3커패시터(C3)의 충전 전압의 기울기는 결정된다. 상기 충전 전압이 AVREF 전압에 도달하면 제1제너다이오드(ZD1)에 의해 AVREF 전압이 확립되고, 상기 AVREF 전압은 저항 R4 와 R7의 의한 전압 분배에 의해 소정 VREF 전압이 형성된다. 저항 R1은 상기 제1제너다이오드(ZD1)에 흐르는 전류를 제한하면서 제1제너다이오드(ZD1)가 적당한 동작점에서 동작할 수 있게 하는 바이어스 저항이다.

비교기(U2)는 마이너스 입력단에 VREF 전압을, 플러스 입력단에 저항 R2와 R8의 분배 전압을, 상기 플러스 입력단과 출력단 사이의 피드백 저항(R5)을 연결한다. 상기 마이너스 입력단과 상기 플러스 입력단의 전압 차이에 의해 비교기(U2) 출력단의 전압이 변동한다. 즉, 플러스 입력단의 전압이 마이너스 입력단의 전압보다 크면 출력단의 전압은 저항 R3에 의해 바이어스된 합성 전압 Vp가 된다. 반대로 플러스 입력단의 전압이 마이너스 입력단의 전압보다 작으면 출력단의 전압은 접지(GND) 레벨로 변화한다.

합성 전압은 AVREF보다 커지면 Vp 전압에 도달하고 상기 Vp 전압보다 상향되어 VREF( 1+R2 / (R8 // R5) ) 전압에 도달하면 비교기(U2)의 출력은 Vp 전압이 되어 FET를 도통시킨다. 이에 따라 변류기(30)의 전원은 상기 FET(Q1)를 통하여 접지 (GND)로 폐루프를 형성한다. 이때, 합성 전압은 제3커패시터(C3)로부터 방전된 전류에 의해 하향하여 VREF( 1+(R2 // R5) / R8 ) 전압까지 도달한다. 그리고 비교기(U2)의 출력단 전압은 접지 레벨로 변화하여 FET(Q1)를 오프시킨다. 이에 따라 다시 변류기(30)의 전원이 제2다이오드(D2)를 통하여 제3커패시터(C3)에 충전되면서 상기 동작을 반복한다.

합성 전원의 출력인 합성 전압은 삼각파 형태의 맥류 파형으로 나타나므로 디지털 논리회로에 사용할 수 있는 정전압 레벨로 변환되어야 한다. 따라서 레귤레이터(U3)는 상기 합성 전원의 출력을 입력받아 출력 레벨을 조정하여 적절한 전원 전압을 출력한다. 여기서, 상기 레귤레이터(U3)는 합성 전압을 1.25( 1+ R9 / R6 ) (단, 1.25V는 레귤레이터 내부의 기준 전압) 에 의하여 소정 출력 레벨로 가변하도록 설계된다. 상기 레귤레이터(U3)는 정전압원 회로를 내장한다.

다음, 전원 회로(430)에 외부 정전원(50)이 VREF( 1+(R2 // R5) / R8 ) 전압 이상으로 공급될 경우를 아래 도면을 참조하여 설명하면, 도 6은 전원 회로(430)에 변류기(30)의 전원과 외부 정전원(50)이 공급되는 경우 합성 전압의 파형을 보인 예시도이다.

전원 회로(430)에 외부 정전원(50)이 VREF( 1+(R2 // R5) / R8 ) 전압 이상으로 공급되면 제1다이오드(D1)의 출력 전압은 합성 전압 Vp가 되고 비교기(U2)의 출력은 항상 Vp 전압 레벨이 되어 FET(Q1)는 도통한다. 상기 FET(Q1)의 도통에 의해 변류기(30)의 전원은 폐루프를 형성하고, 외부 정전원(50)에 의해 합성 전압은 Vp를 계속 유지한다.

제1다이오드(D1)와 제2다이오드(D2)는 변류기(30)의 전원과 외부 정전원(50)에 대해 전압 충돌을 방지하고, 서로 다른 전원 소스의 전원에 대해 하나의 전원만 존재해도 합성 전압 Vp를 생성하도록 논리합을 제공한다.

변류기(30)의 전원과 외부 정전원(50)이 공급되는 도중 상기 외부 정전원(50)이 차단되면 제3커패시터(C3)에 의해 전류가 방전되고 합성 전압의 레벨이 하강한다. 이때, 합성 전압이 VREF( 1+(R2 // R5) / R8 ) 전압보다 낮아지면 FET(Q1)는 오프되어 변류기(30)의 전원이 제2다이오드(D2)를 통하여 제3커패시터(C3)에 충전된다. 상기 변류기(30)의 전원에 의한 충전 동작은 변류기(30)의 전원만을 공급할 때와 같은 동작 원리로 동작한다.

외부 정전원(50)이 다시 공급되면 FET(Q1)는 도통하고 합성 전압은 일정한 전압 레벨을 유지한다.

이상에서 상세히 설명한 바와 같이, 본 발명은 서로 다른 전원 소스의 둘 이상의 전원을 합성하여 안정적인 전원 전압을 제공하는 전원 회로를 구성하는 효과가 있다.

또한, 본 발명은 비교기의 입력단과 출력단 사이에 연결된 피드백 저항에 의해 출력 신호에 히스테리 특성을 부여하여 PWM 신호를 생성함으로써 합성 전압이 소정 전압 레벨을 갖도록 합성 전압의 밴드폭을 조정하고 PWM에 의한 스위칭 주파수를 변동하여 전력 효율을 높이는 효과가 있다.

또한, 본 발명은 임계 전압을 확립하는데 필요한 제너 다이오드를 최소한으 로 사용하여 전원 회로를 구성함으로써 제너 다이오드의 동작시 바이어스된 전압에 의해 소모되는 전력을 감소시켜 전력 효율을 증가시키는 효과가 있다.

또한, 본 발명은 두 개의 전원이 공급되는 경우 하나의 전원을 회귀시키고, 다른 전원을 전원 전압의 출력에 사용함으로써 서로 다른 전원 소스의 전원을 합성 처리하여 안정된 전원 전압을 제공하고 상기 전원 전압의 생성에 필요한 최소한의 전력만을 사용하여 전력 효율을 증가시키는 효과가 있다.

Claims (12)

1. 서로 다른 둘 이상 전원 소스를 합성 처리하는 합성 전원과;

   상기 합성 전원의 출력을 소정의 정전압 레벨로 변환하여 출력하는 레귤레이터를 포함하여 구성된 것을 특징으로 하는 전원 회로.
2. 제1항에 있어서, 상기 전원 소스는

   변류기의 전원, 또는 외부 정전원, 또는 직류/직류 컨버터의 출력 등으로 구성된 것을 특징으로 하는 전원 회로.
3. 제1항에 있어서, 상기 합성 전원은

   전원 소스의 전압 레벨을 다른 전원 소스의 전압 레벨로 변환하는 전압 레벨 변환기를 더 포함하여 구성된 것을 특징으로 하는 전원 회로.
4. 제1항에 있어서, 상기 합성 전원은

   서로 다른 전원 소스 사이의 간섭을 방지하는 다이오드와;

   상기 다이오드를 통과한 전원을 저장하는 커패시터를 더 포함하여 구성된 것을 특징으로 하는 전원 회로.
5. 서로 다른 둘 이상 전원 소스를 합성 처리하는 합성 전원과;

   상기 합성 전원의 전압 레벨에 의해 상기 서로 다른 둘 이상 전원 소스 중 하나의 전원 소스를 차단하는 스위치를 포함하여 구성된 것을 특징으로 하는 전원 회로.
6. 제5항에 있어서, 상기 전원 소스는

   변류기의 전원, 또는 외부 정전원, 또는 직류/직류 컨버터의 출력 등으로 구성된 것을 특징으로 하는 전원 회로.
7. 제5항에 있어서, 상기 스위치는

   N-채널 POWER MOSFET, 또는 N-채널 트랜지스터, 또는 N-채널 JFET 등으로 구성된 것을 특징으로 하는 전원 회로.
8. 서로 다른 둘 이상 전원 소스를 합성 처리하는 합성 전원과;

   상기 서로 다른 둘 이상 전원 소스 중 하나의 전원 소스의 전압 레벨을 다른 전원 소스의 전압 레벨로 변환하는 전압 레벨 변환기를 포함하여 구성된 것을 특징으로 하는 전원 회로.
9. 제8항에 있어서, 상기 전압 레벨 변환기는

   상기 하나의 전원 소스의 전압 레벨과 다른 전원 소스의 전압 레벨을 비교하여 변환 전압의 밴드폭을 조절하는 비교기를 더 포함하여 구성된 것을 특징으로 하 는 전원 회로.
10. 제9항에 있어서, 상기 비교기는

    비교기의 입력단과 출력단 사이에 피드백 저항을 연결하게 구성된 것을 특징으로 하는 전원 회로.
11. 제8항에 있어서, 상기 전압 레벨 변환기는

    상기 하나의 전원 소스의 전압 레벨과 다른 전원 소스의 전압 레벨의 비교 결과에 의해 서로 다른 둘 이상 전원 소스 중 하나의 전원 소스의 공급을 차단하는 스위치를 더 포함하여 구성된 것을 특징으로 하는 전원 회로.
12. 제11항에 있어서, 상기 스위치는

    N-채널 POWER MOSFET, 또는 N-채널 트랜지스터, 또는 N-채널 JFET 등으로 구성된 것을 특징으로 하는 전원 회로.

Images