KR100674713B1 - Power factor correction compensating circuit for low loss - Google Patents

Power factor correction compensating circuit for low loss Download PDF

Info

Publication number
KR100674713B1
KR100674713B1 KR1020050059560A KR20050059560A KR100674713B1 KR 100674713 B1 KR100674713 B1 KR 100674713B1 KR 1020050059560 A KR1020050059560 A KR 1020050059560A KR 20050059560 A KR20050059560 A KR 20050059560A KR 100674713 B1 KR100674713 B1 KR 100674713B1
Authority
KR
South Korea
Prior art keywords
node
inductor
switching element
switching
voltage
Prior art date
Application number
KR1020050059560A
Other languages
Korean (ko)
Other versions
KR20070004180A (en
Inventor
박진형
조광승
이동욱
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050059560A priority Critical patent/KR100674713B1/en
Publication of KR20070004180A publication Critical patent/KR20070004180A/en
Application granted granted Critical
Publication of KR100674713B1 publication Critical patent/KR100674713B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/14Arrangements for reducing ripples from dc input or output

Abstract

본 발명은 저손실 역률보상회로에 관한 것으로, 가포화 코어와 스파이크 저감부 및 턴 오프 손실 저감부를 추가함으로써, 스위칭 반도체 소자의 턴 온 및 턴 오프 손실을 감소시키고 다이오드의 손실을 저감시킬 수 있을 뿐 아니라, 인덕터의 누설 인덕턴스로 인하여 발생되는 전압 스파이크를 저감시켜 심각한 회로의 손상을 억제할 수 있는 이점이 있다.The present invention relates to a low loss power factor correction circuit, and by adding a saturable core, a spike reduction unit, and a turn-off loss reduction unit, not only can reduce the turn-on and turn-off loss of the switching semiconductor element, but also the loss of the diode. In addition, the voltage spike caused by the leakage inductance of the inductor can be reduced to suppress serious circuit damage.

본 발명에 의한 저손실 역률보상회로는, 입력 교류전원을 정류하여 그에 따른 직류 전압을 출력하는 정류부; 상기 정류부의 출력단에 일단이 연결되는 제 1 인덕터; 상기 정류부의 출력단과 제 1 인덕터의 타단 사이에 연결되는 제 1 스위칭 소자; 상기 제 1 인덕터와 제 1 스위칭 소자가 연결되는 제 1 노드에 일단이 연결되는 제 2 인덕터; 상기 제 2 인덕터의 타단과 연결되는 제 2 노드와 접지단 사이에 연결되는 제 1 캐패시터; 상기 제 2 노드와 직류 전압이 출력되는 제 3 노드 사이에 연결되는 제 2 스위칭 소자; 및 상기 제 3 노드와 접지단 사이에 연결되는 제 2 캐패시터;를 포함한다.A low loss power factor correction circuit according to the present invention includes: a rectifier for rectifying an input AC power and outputting a DC voltage according thereto; A first inductor having one end connected to an output terminal of the rectifier; A first switching element connected between the output end of the rectifier and the other end of the first inductor; A second inductor having one end connected to a first node to which the first inductor and the first switching element are connected; A first capacitor connected between a second node connected to the other end of the second inductor and a ground terminal; A second switching element connected between the second node and a third node at which a DC voltage is output; And a second capacitor connected between the third node and a ground terminal.

역률보상회로, 가포화 코어, 전압 스파이크, 턴 온 및 턴 오프 손실 Power Factor Correction Circuit, Saturated Core, Voltage Spikes, Turn-On and Turn-Off Loss

Description

저손실 역률보상회로{POWER FACTOR CORRECTION COMPENSATING CIRCUIT FOR LOW LOSS}Low loss power factor correction circuit {POWER FACTOR CORRECTION COMPENSATING CIRCUIT FOR LOW LOSS}

도 1은 종래 기술에 의한 저손실 역률보상회로의 회로도1 is a circuit diagram of a low loss power factor correction circuit according to the prior art;

도 2는 종래 기술에 의한 저손실 역률보상회로의 역회복 특성을 설명하기 위해 나타낸 도면2 is a diagram illustrating the reverse recovery characteristics of a low loss power factor correction circuit according to the related art.

도 3은 종래 기술에 의한 저손실 역률보상회로의 전압 스파이크를 나타낸 도면3 is a diagram illustrating a voltage spike of a low loss power factor correction circuit according to the related art.

도 4는 종래 기술에 의한 저손실 역률보상회로의 턴 온 및 턴 오프 손실을 나타낸 도면4 is a diagram showing the turn-on and turn-off loss of the conventional low loss power factor correction circuit;

도 5는 본 발명에 의한 저손실 역률보상회로의 회로도5 is a circuit diagram of a low loss power factor correction circuit according to the present invention.

<도면의 주요 부호에 대한 설명><Description of Major Symbols in Drawing>

500 : 역률보상회로 501 : 정류부500: power factor correction circuit 501: rectifier

501a: 브리지 다이오드 501b: 제 3 캐패시터501a: bridge diode 501b: third capacitor

502 : 제 1 인덕터 503 : 제 1 스위칭 소자502: first inductor 503: first switching element

504 : 제 2 스위칭 소자 505 : 제 2 캐패시터504: second switching element 505: second capacitor

506 : 제 2 인덕터 507 : 제 1 캐패시터506: second inductor 507: first capacitor

508 : 스파이크 저감부 508a: 다이오드508: spike reduction unit 508a: diode

508b: 제너 다이오드 509 : 턴 오프 손실 저감부508b: Zener Diode 509: Turn-Off Loss Reduction Section

509a: 제 4 캐패시터 509b: 제 4 스위칭 소자509a: fourth capacitor 509b: fourth switching element

509c: 제 5 스위칭 소자 509d: 저항509c: fifth switching element 509d: resistor

510 : 제 3 스위칭 소자 a, b, c, d : 제 1, 2, 3, 4 노드510: third switching element a, b, c, d: first, second, third, fourth node

본 발명은 저손실 역률보상회로에 관한 것으로, 가포화 코어와 스파이크 저감부 및 턴 오프 손실 저감부를 추가함으로써, 스위칭 반도체 소자의 턴 온 및 턴 오프 손실을 감소시키고 다이오드의 손실을 저감시킬 수 있을 뿐 아니라, 인덕터의 누설 인덕턴스로 인하여 발생되는 전압 스파이크를 저감시켜 심각한 회로의 손상을 억제할 수 있는 저손실 역률보상회로에 관한 것이다.The present invention relates to a low loss power factor correction circuit, and by adding a saturable core, a spike reduction unit, and a turn-off loss reduction unit, not only can reduce the turn-on and turn-off loss of the switching semiconductor element, but also the loss of the diode. In addition, the present invention relates to a low loss power factor correction circuit capable of reducing voltage spikes caused by leakage inductance of an inductor to prevent serious circuit damage.

직류 회로의 전력계산에서는 전압과 전류를 곱하기만 하면 되지만, 교류 회로의 전력계산에서는 전류, 전압이 동상인 경우를 제외하고는 반드시 전압과 전류의 실효치에 cosθ라는 계수를 곱해야 한다. 이 계수를 역률(power factor)이라고 하며, 보통 p.f라 칭한다. 따라서, 전류와 전압이 동상일수록, 다시 말해서 고역률일수록 효율이 높은 교류 회로라 할 수 있다.In the power calculation of the DC circuit, only the voltage and the current need to be multiplied. In the power calculation of the AC circuit, except for the case where the current and the voltage are in phase, the effective value of the voltage and the current must be multiplied by the coefficient of cosθ. This coefficient is called the power factor and is commonly referred to as p.f. Therefore, the higher the current and the voltage in phase, that is, the higher the power factor, the higher the efficiency of the AC circuit.

일반적으로 산업에서 뿐만 아니라 가정에서도 직류 전압이 널리 사용되고 있으며, 이에 따라 교류 전압을 직류 전압으로 변환하기 위한 정류회로가 많이 사용되고 있다. 이러한 정류회로 중에서 가장 많이 사용되는 것은 콘덴서 입력형 정류 회로로, 상이 간단하다는 장점이 있다.In general, DC voltage is widely used not only in the industry but also in the home, and thus, a rectifying circuit for converting an AC voltage into a DC voltage is widely used. The most commonly used among these rectifier circuits is a capacitor input rectifier circuit, which has an advantage of simple phase.

그러나, 콘덴서 입력형 정류회로는, 입력 전류가 상용 교류 전압의 피크(peak) 부분에서만 흐르므로 펄스형으로 맥동되어 역률이 매우 나쁘다는 단점이 있다.However, the condenser input type rectifier circuit has a disadvantage in that the input current flows only in the peak portion of the commercial AC voltage, so that the power factor pulsates and is very bad.

또한, 각종 전기장치에는 저항, 인덕턴스 및 커패시턴스 성분이 조합되어 나타나므로 전류의 위상이 상용 교류 전압과 상이하게 되고, 이로 인하여 출력 직류전압이 왜곡되어 나타나게 된다.In addition, since various electrical devices have a combination of resistance, inductance, and capacitance components, the phase of the current is different from the commercial AC voltage, which causes the output DC voltage to be distorted.

그리고, 현재 산업분야에서는 고속 스위칭 방식을 통하여 소정의 전기장치를 제어하므로 고속 스위칭에 의한 많은 잡음이 발생하게 되며, 상기 발생한 잡음으로 인하여 동일한 전원 공급라인에 접속되는 여러 전기장치들끼리 서로 악영향을 줄 수도 있다. In addition, in the current industrial field, since a predetermined electric device is controlled through a high speed switching method, a lot of noise is generated due to the high speed switching, and the electric noises which are connected to the same power supply line adversely affect each other due to the generated noise. It may be.

따라서, 현재 산업용 전기장치는, 전기장치 자체에서 흐르는 전류로 인한 상용 교류 전원에 미치는 악영향을 최소화 하기 위하여 동상 입력역률을 높게 설계하고 있다.Therefore, current industrial electric devices are designed to have a high in-phase input power factor in order to minimize the adverse effect on the commercial AC power supply due to the current flowing in the electric device itself.

예를 들면, 인덕턴스 성분을 가진 전기장치의 교류 전원 입력 라인에 커패시턴스 성분을 부가함으로써, 인덕터 및 커패시터 각각에 인가되는 입력 전류들이 서로 상쇄되도록 하고 있다.For example, by adding a capacitance component to an AC power input line of an electrical device having an inductance component, the input currents applied to each of the inductor and the capacitor cancel each other out.

그러나, 이러한 수동 소자만으로 얻을 수 있는 성능에는 한계가 있으므로, 컨버터 시스템 구동에 있어서, 트랜지스터 등의 능동 소자를 고속으로 스위칭 함으로써 보다 작은 인덕턴스 및 커패시턴스 값으로 잡음을 제거하고 전압의 왜곡을 억 제하여 역률을 개선하는 방법이 연구되고 있으며, 현재 고역률을 만들기 위한 각종 연구들이 발표되고 있다.However, there is a limit to the performance that can be achieved only with such passive devices. In driving a converter system, switching the active devices such as transistors at high speed removes noise with smaller inductance and capacitance values and suppresses the voltage distortion to suppress the power factor. In order to improve the power consumption, various researches to make high power factor have been published.

고역률을 만들기 위한 제어방식으로는 인덕터에 흐르는 전류의 모양에 따라 불연속 전류모드(DISCONTINUOUS CONDUCTION MODE ; DCM), 경계 전류모드(BOUNDARY CONDUCTION MODE ; BCM) 및 연속 전류모드(CONTINUOUS CURRENT MODE ; CCM) 등이 있다.In order to control the high power factor, the discontinuous current mode (DISCONTINUOUS CONDUCTION MODE; DCM), the boundary current mode (BCM), and the continuous current mode (CONTINUOUS CURRENT MODE; CCM), etc. There is this.

특히, 연속 전류모드 방식은 단위 역률(UNITY POWER FACTOR)을 얻을 수 있는 가장 근접한 제어방식으로 알려지고 있으며, 상기 연속 전류모드 방식으로는, 피크 전류 검출(PEAK CURRENT DETECTION)방식, 가변 히스테리시스(VARIABLE HYSTERESIS) 제어방식 및 평균 전류(AVERAGE CURRENT) 제어방식 등이 있다.In particular, the continuous current mode method is known as the closest control method to obtain a unit power factor (UNITY POWER FACTOR), the continuous current mode method, peak current detection (PEAK CURRENT DETECTION) method, variable hysteresis (VARIABLE HYSTERESIS) ) Control method and average current control method.

이러한 연속 전류모드 방식들은 높은 역률을 얻을 수 있다는 장점을 가지고 있으나, 상기한 연속 전류 방식들 중에서 피크 전류 검출방식은 외부 코일로 흐르는 전류의 왜곡(CURRENT DISTORTION) 및 시각 왜곡(DEAD ANGLE DISTORTION)이 발생하고, 최대 듀티 사이클(MAXIMUM DUTY CYCLE)을 50% 이하로 유지해야 하므로 정확한 보상을 할 수 없는 문제점이 있고, 가변 히스테리시스 제어방식은 코일의 전류 감지에 따른 가변 주파수 방식으로, 입력 전압이 낮아질 경우에 코일에 흐르는 전류의 크기를 제어하기 위하여 주파수를 무한히 증가시켜야 하므로 주파수의 제어에 한계가 있으며, 평균 전류 제어방식은 단위 역률을 구현하기 위한 제어방식의 구성이 매우 복잡하다는 문제점이 있다.These continuous current mode methods have the advantage of obtaining a high power factor, but among the above-mentioned continuous current methods, the peak current detection method generates current distortion and dead distortion of the current flowing to an external coil. And, the maximum duty cycle (MAXIMUM DUTY CYCLE) must be maintained at 50% or less, there is a problem that can not be accurate compensation, variable hysteresis control method is a variable frequency method according to the current sensing of the coil, when the input voltage is low Since the frequency must be infinitely increased in order to control the magnitude of the current flowing in the coil, there is a limit to the control of the frequency, and the average current control method has a problem in that a control method for realizing a unit power factor is very complicated.

도 1은 종래 기술에 의한 저손실 역률보상회로(100)의 회로도를 나타낸다.1 shows a circuit diagram of a low loss power factor correction circuit 100 according to the prior art.

도 1에서 도시한 바와 같이, 종래 기술에 의한 저손실 역률보상회로(100)는, 입력 교류전원을 정류하여 그에 따른 직류 전압을 출력하는 정류부(101)와, 상기 정류부(101)의 출력단에 일단이 직렬 연결되는 인덕터(102)와, 상기 정류부(101)의 출력단과 인덕터(102)의 타단 사이에 연결되는 제 1 스위칭 소자(103)와, 상기 인덕터(102)와 제 1 스위칭 소자(103)가 연결되는 노드(M)와 직류 전압이 출력되는 노드(N) 사이에 연결되어 있는 제 2 스위칭 소자(104)와, 상기 직류 전압이 출력되는 노드(N)와 접지단 사이에 연결되어 있는 제 1 캐패시터(105)를 포함하고 있다.As shown in FIG. 1, the conventional low loss power factor correction circuit 100 includes a rectifying unit 101 for rectifying an input AC power and outputting a DC voltage according thereto, and one end of the rectifying unit 101 at an output terminal of the rectifying unit 101. The inductor 102 connected in series, the first switching device 103 connected between the output terminal of the rectifier 101 and the other end of the inductor 102, the inductor 102 and the first switching device 103 A second switching element 104 connected between the node M to be connected and the node N to which the DC voltage is output, and a first connected between the node N and the ground terminal at which the DC voltage is output. Capacitor 105 is included.

여기서, 정류부(101)는 브리지 다이오드(101a)와 제 2 캐패시터(101b)로 구성되는데, 상기 브리지 다이오드(101a)는 입력되는 교류 전원을 정류하고, 상기 제 2 캐패시터(101b)는 상기 브리지 다이오드(101a)로부터 정류된 전원을 평활하게 하는 역할을 한다. Here, the rectifier 101 includes a bridge diode 101a and a second capacitor 101b. The bridge diode 101a rectifies an input AC power, and the second capacitor 101b is the bridge diode ( It serves to smooth the power rectified from 101a).

상기 저손실 역률보상회로(100)에 입력되는 직류 전압(이하 입력 직류전압)은, 상기 인덕터(102)를 통해서 제 1 스위칭 소자(103) 및 제 2 스위칭 소자(104)에 인가된다. The DC voltage (hereinafter referred to as DC voltage) input to the low loss power factor correction circuit 100 is applied to the first switching element 103 and the second switching element 104 through the inductor 102.

여기서, 상기 인덕터(102)로는, 자속의 증가와 감소를 반복하며 히스테리시스(hysteresis) 곡선상의 일정한 구간을 왕복하는 특성을 가지고 있는 코어가 사용되며, 통상적으로 페라이트 코어가 가장 많이 사용된다. Here, as the inductor 102, a core having a characteristic of repeating increase and decrease of magnetic flux and reciprocating a predetermined section on a hysteresis curve is used, and a ferrite core is most commonly used.

히스테리시스 곡선이라 함은, 자성 재료에서 주어지는 자계의 세기와 그에 의해 생기는 투자율과의 관계를 나타낸 곡선으로, 방향을 선택하여 일정한 크기까 지 상기 자계의 세기를 변화시키고, 이어서 반대 방향으로 같은 크기까지 주기적으로 변화시켰을 때 얻어지는 곡선을 말한다. A hysteresis curve is a curve showing the relationship between the strength of a magnetic field given by a magnetic material and the permeability caused by the magnetic material. The hysteresis curve is used to select a direction to change the strength of the magnetic field to a certain magnitude, and then periodically to the same magnitude in the opposite direction. The curve obtained when changed to.

또한, 상기 제 1 스위칭 소자(103)로는 스위칭 반도체 소자가 사용되고, 상기 스위칭 반도체 소자로는 트랜지스터, FET, IGBT 등이 사용되나 통상적으로 FET가 가장 많이 사용되며, 상기 제 2 스위칭 소자(104)로는 다이오드가 사용된다.In addition, a switching semiconductor device is used as the first switching device 103, and a transistor, a FET, an IGBT, etc. are used as the switching semiconductor device, but a FET is usually used the most, and as the second switching device 104. Diodes are used.

한편, 상기 제 1 스위칭 소자(103)는 턴 온이 되고 상기 제 2 스위칭 소자(104)가 턴 오프 되면, 상기 입력 직류전압의 에너지가 상기 인덕터(102)에 축적되며, 상기 제 1 스위칭 소자(103)가 턴 오프 되고, 상기 제 2 스위칭 소자(104)가 턴 온 되면, 상기 인덕터(102)에 축적된 에너지가 입력 직류전압에 중첩되어 제 2 스위칭 소자(104)에 의해 정류되며, 제 1 캐패시터(105)에 의해 평활화되어 출력 직류전압(Vo)으로 출력되므로, 출력 직류전압(Vo)의 크기는 입력 직류전압의 크기보다 더 커지게 된다.On the other hand, when the first switching device 103 is turned on and the second switching device 104 is turned off, energy of the input DC voltage is accumulated in the inductor 102, and the first switching device ( When 103 is turned off and the second switching element 104 is turned on, the energy accumulated in the inductor 102 is superimposed on the input DC voltage and rectified by the second switching element 104. Since it is smoothed by the capacitor 105 and output as the output DC voltage Vo, the magnitude of the output DC voltage Vo becomes larger than the magnitude of the input DC voltage.

또한, 상기 제 1 스위칭 소자(103)는 턴 온이 되고 상기 제 2 스위칭 소자(104)가 턴 오프 될 경우, 상기 제 2 스위칭 소자(104)에는 역방향 누설 전류(Ir)가 발생하게 되며, 상기 역방향 누설 전류(Ir)는 역회복(reverse recovery) 특성으로 인해 발생하게 된다.In addition, when the first switching device 103 is turned on and the second switching device 104 is turned off, a reverse leakage current I r is generated in the second switching device 104. The reverse leakage current I r is generated due to a reverse recovery characteristic.

도 2는 종래 기술에 의한 저손실 역률보상회로의 역회복 특성을 설명하기 위해 나타낸 도면으로서, 도 2에서 도시한 바와 같이, PN 접합다이오드에서 순방향으로 전류(IF)가 흐를때 갑자기 전압(VF)을 역방향으로 전환해도, 축적된 소수 캐리어 로 인해 순방향으로 흐르는 전류(IF)는 즉시 0으로 되지 않고 일정 시간동안 역방향 누설 전류(Ir)가 흐르게 되며, 이후 점차적으로 순방향 전류(IF)가 0으로 접근하게 되는데, 이를 역회복 특성이라 한다. 이때, 역방향 누설 전류(Ir)가 발생되는 시간을 역회복 시간(reverse recovery time ; Trr)이라 하며, 상기 역회복 시간이 길면 길수록 스위칭 반도체 소자의 턴 온 손실 및 다이오드의 스위칭 손실은 증가하게 된다. FIG. 2 is a diagram for explaining reverse recovery characteristics of a low loss power factor correction circuit according to the related art. As shown in FIG. 2, when a current I F flows in a forward direction in a PN junction diode, the voltage V F suddenly occurs. ), The forward current (I F ) does not immediately go to zero due to accumulated minority carriers, but the reverse leakage current (I r ) flows for a certain time, and then gradually the forward current (I F ) Approaches 0, which is called reverse recovery. In this case, a time for generating the reverse leakage current I r is called a reverse recovery time (Trr), and the longer the reverse recovery time, the higher the turn-on loss of the switching semiconductor element and the switching loss of the diode. .

그러나, 상술한 바와 같은 종래의 저손실 역률보상회로에 있어서는, 다이오드의 역회복 특성에 의해 발생되는 역방향 누설 전류로 인해, 스위칭 반도체 소자의 턴 온 손실 및 다이오드의 스위칭 손실이 발생하게 되어 효율이 떨어지는 문제점이 있었다.However, in the conventional low loss power factor correction circuit as described above, due to the reverse leakage current generated by the reverse recovery characteristic of the diode, the turn-on loss of the switching semiconductor element and the switching loss of the diode are generated, resulting in a problem of low efficiency. There was this.

또한, 도 3은 종래 기술에 의한 저손실 역률보상회로의 전압 스파이크를 나타낸 도면으로서, 도 3에서 도시한 바와 같이, 스위칭 반도체 소자는 턴 오프 되고 다이오드가 턴 온이 될 경우, 인덕터의 누설 인덕턴스로 인하여 스위칭 반도체 소자의 드레인과 소스사이의 전압(VDS)과의 관계에서 스파이크(spike)가 발생된다. 여기서, 스파이크라 함은, 펄스 파형의 일부분에서의 순시 과도 현상을 말하는 것으로, 전압 스파이크(Vspike)란 펄스의 평균 진폭(Va)을 훨씬 상회하는 부분(Vb)과 펄스의 평균 진폭(Va)과의 차이를 의미한다. 따라서, 종래에는 상기와 같이 발생되는 전 압 스파이크(Vspike)로 인해 심각한 회로의 파손이 유발되는 문제점이 있었다.In addition, FIG. 3 is a diagram illustrating a voltage spike of a low loss power factor correction circuit according to the prior art. As shown in FIG. 3, when the switching semiconductor device is turned off and the diode is turned on, due to the leakage inductance of the inductor A spike occurs in the relationship between the voltage V DS between the drain and the source of the switching semiconductor element. Here, the spike refers to an instantaneous transient phenomenon in a portion of the pulse waveform, and the voltage spike (V spike ) means a portion V b far exceeding the average amplitude V a of the pulse and the average amplitude of the pulse ( Means a difference from V a ). Therefore, conventionally, there is a problem in that damage is caused in the circuit due to a severe voltage spikes (spike V) produced as described above.

아울러, 도 4는 종래 기술에 의한 저손실 역률보상회로의 턴 온 및 턴 오프 손실을 나타낸 도면으로서, 도 4에서 도시한 바와 같이, 스위칭 반도체 소자의 특성상, 스위칭 반도체 소자가 턴 온될때 VDS 가 하강하는 속도보다 스위칭 반도체 소자가 턴 오프될 때 VDS 가 상승하는 속도가 더 빠르므로, 스위칭 반도체 소자의 턴 온 손실(A)보다 스위칭 반도체 소자의 턴 오프 손실(B)이 더 크다는 문제점이 있었다. In addition, FIG. 4 is a diagram illustrating a turn-on and turn-off loss of the low-loss power factor correction circuit according to the prior art. As shown in FIG. 4, V DS falls when the switching semiconductor device is turned on due to the characteristics of the switching semiconductor device. Since the V DS rises faster than the speed at which the switching semiconductor device is turned off, there is a problem that the turn-off loss B of the switching semiconductor device is larger than the turn-on loss A of the switching semiconductor device.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 가포화 코어와 스파이크 저감부 및 턴 오프 손실 저감부를 추가함으로써, 스위칭 반도체 소자의 턴 온 및 턴 오프 손실을 감소시키고 다이오드의 손실을 저감시킬 수 있을 뿐 아니라, 인덕터의 누설 인덕턴스로 인하여 발생되는 전압 스파이크를 저감시켜 심각한 회로의 손상을 억제할 수 있는 저손실 역률보상회로를 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, and by adding a saturable core, a spike reduction unit and a turn-off loss reduction unit, the turn-on and turn-off loss of the switching semiconductor element can be reduced and the loss of the diode can be reduced. In addition, the present invention provides a low loss power factor correction circuit capable of suppressing serious circuit damage by reducing voltage spikes caused by leakage inductance of an inductor.

상기 목적을 달성하기 위한 본 발명에 의한 저손실 역률보상회로는, 입력 교류전원을 정류하여 그에 따른 직류 전압을 출력하는 정류부; 상기 정류부의 출력단에 일단이 연결되는 제 1 인덕터; 상기 정류부의 출력단과 제 1 인덕터의 타단 사이에 연결되는 제 1 스위칭 소자; 상기 제 1 인덕터와 제 1 스위칭 소자가 연결되는 제 1 노드에 일단이 연결되는 제 2 인덕터; 상기 제 2 인덕터의 타단과 연결되 는 제 2 노드와 접지단 사이에 연결되는 제 1 캐패시터; 상기 제 2 노드와 직류 전압이 출력되는 제 3 노드 사이에 연결되는 제 2 스위칭 소자; 및 상기 제 3 노드와 접지단 사이에 연결되는 제 2 캐패시터;를 포함한다.Low loss power factor correction circuit according to the present invention for achieving the above object, the rectifier for rectifying the input AC power source and outputs a DC voltage according thereto; A first inductor having one end connected to an output terminal of the rectifier; A first switching element connected between the output end of the rectifier and the other end of the first inductor; A second inductor having one end connected to a first node to which the first inductor and the first switching element are connected; A first capacitor connected between a second node connected to the other end of the second inductor and a ground terminal; A second switching element connected between the second node and a third node at which a DC voltage is output; And a second capacitor connected between the third node and a ground terminal.

여기서, 상기 정류부는, 브리지 다이오드로 구성되는 것을 특징으로 한다.Here, the rectifier is characterized by consisting of a bridge diode.

이때, 상기 정류부는, 정류된 입력 전원을 평활된 직류 전압으로 변환하는 제 3 캐패시터가 더 포함되는 것을 특징으로 한다.At this time, the rectifier, characterized in that the third capacitor for converting the rectified input power into a smooth DC voltage further comprises.

또한, 상기 제 1 스위칭 소자는, 스위칭 반도체 소자인 것을 특징으로 한다.The first switching element is a switching semiconductor element.

그리고, 상기 제 2 스위칭 소자는, 다이오드인 것을 특징으로 한다.The second switching element is a diode.

또한, 상기 정류부의 출력단과 제 3 노드 사이에 연결되는 제 3 스위칭 소자가 더 포함되는 것을 특징으로 한다.The apparatus may further include a third switching device connected between the output terminal of the rectifier and the third node.

이때, 상기 제 3 스위칭 소자는, 다이오드인 것을 특징으로 한다.At this time, the third switching element is characterized in that the diode.

또한, 상기 제 1 인덕터는, 자속의 증가와 감소를 반복하며 히스테리시스 곡선상의 일정한 구간을 왕복하는 특성을 가진 코어가 사용되는 것을 특징으로 한다.In addition, the first inductor is characterized in that a core having a characteristic of repeating the increase and decrease of the magnetic flux and reciprocating a predetermined section on the hysteresis curve is used.

또한, 상기 제 2 인덕터는, 가포화 코어가 사용되는 것을 특징으로 한다.In addition, the second inductor is characterized in that a saturable core is used.

그리고, 상기 제 1 노드와 제 3 노드 사이에, 상기 제 1 스위칭 소자의 턴 오프될 때 발생하는 전압 스파이크를 저감시키는 스파이크 저감부가 연결되는 것을 특징으로 한다.In addition, a spike reduction unit for reducing a voltage spike generated when the first switching device is turned off is connected between the first node and the third node.

이때, 상기 스파이크 저감부는, 스위칭 동작을 하는 다이오드와 제너 다이오드가 연결되어 구성되는 것을 특징으로 한다.In this case, the spike reduction unit, it is characterized in that the diode and the zener diode for the switching operation is connected.

또한, 상기 다이오드는 상기 제 1 노드와 제 2 노드 사이에 연결되고, 상기 제너 다이오드는 상기 제 2 노드와 제 3 노드 사이에 연결되는 것을 특징으로 한다.The diode may be connected between the first node and the second node, and the zener diode may be connected between the second node and the third node.

그리고, 상기 제 3 노드와 접지단 사이에, 상기 스위칭 반도체 소자의 오프 손실을 저감시키기 위한 턴 오프 손실 저감부가 연결되는 것을 특징으로 한다.The turn-off loss reducing unit may be connected between the third node and the ground terminal to reduce the off-loss of the switching semiconductor device.

이때, 상기 턴 오프 손실 저감부는, 상기 제 1 스위칭 소자가 턴 오프될 때, 충전되는 제 4 캐패시터; 상기 제 1 스위칭 소자가 턴 오프될 때, 턴 온 되어 상기 제 4 캐패시터를 충전시키기 위한 전류 경로를 형성하는 제 4, 5 스위칭 소자; 및 상기 제 1 스위칭 소자가 턴 온될 때, 상기 제 4 캐패시터를 방전시키기 위한 전류 경로를 형성하는 저항으로 구성된 것을 특징으로 한다.In this case, the turn-off loss reduction unit may include a fourth capacitor charged when the first switching element is turned off; Fourth and fifth switching elements that are turned on to form a current path for charging the fourth capacitor when the first switching element is turned off; And a resistor forming a current path for discharging the fourth capacitor when the first switching element is turned on.

또한, 상기 제 4 캐패시터는, 제 4 노드와 접지단 사이에 연결되는 것을 특징으로 한다.In addition, the fourth capacitor is characterized in that the connection between the fourth node and the ground terminal.

그리고, 상기 제 4 스위칭 소자는, 상기 제 2 노드와 접지단 사이에 연결되는 것을 특징으로 한다.The fourth switching element is connected between the second node and the ground terminal.

또한, 상기 제 5 스위칭 소자는, 상기 제 2 노드와 제 4 노드 사이에 연결되는 것을 특징으로 한다.In addition, the fifth switching device is characterized in that connected between the second node and the fourth node.

또한, 상기 저항은, 상기 제 5 스위칭 소자와 병렬로 연결되는 것을 특징으로 한다.In addition, the resistor is characterized in that connected in parallel with the fifth switching element.

그리고, 상기 제 4, 5 스위칭 소자는, 다이오드인 것을 특징으로 한다.The fourth and fifth switching elements are diodes.

이하, 첨부된 도면을 참조하여 본 발명에 의한 실시예에 대하여 보다 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 5는 본 발명에 의한 저손실 역률보상회로(500)의 회로도를 나타낸다.5 shows a circuit diagram of a low loss power factor correction circuit 500 according to the present invention.

도 5에서 도시한 바와 같이, 본 발명에 의한 저손실 역률보상회로(500)는, 입력 교류전원을 정류하여 그에 따른 직류 전압을 출력하는 정류부(501)와, 상기 정류부(501)의 출력단에 일단이 연결되는 제 1 인덕터(502)와, 상기 정류부(501)의 출력단과 제 1 인덕터(502)의 타단 사이에 연결되는 제 1 스위칭 소자(503)와, 상기 제 1 인덕터(502)와 제 1 스위칭 소자(503)가 연결되는 제 1 노드(a)에 일단이 연결되는 제 2 인덕터(506)와, 상기 제 2 인덕터(506)의 타단과 연결되는 제 2 노드(b)와 접지단 사이에 연결되는 제 1 캐패시터(507)와, 상기 제 2 노드(b)와 직류 전압이 출력되는 제 3 노드(c) 사이에 연결되는 제 2 스위칭 소자(504) 및, 상기 제 3 노드(c)와 접지단 사이에 연결되는 제 2 캐패시터(505)를 포함하고 있다.As shown in FIG. 5, the low loss power factor correction circuit 500 according to the present invention includes a rectifying unit 501 for rectifying an input AC power and outputting a DC voltage according thereto, and one end of the rectifying unit 501 at an output terminal of the rectifying unit 501. The first inductor 502 is connected, the first switching element 503 is connected between the output terminal of the rectifier 501 and the other end of the first inductor 502, the first inductor 502 and the first switching A second inductor 506, one end of which is connected to the first node a to which the device 503 is connected, and a second node b connected to the other end of the second inductor 506, and a ground terminal connected thereto. The first capacitor 507, the second switching element 504 connected between the second node b and the third node c outputting a DC voltage, and the third node c and ground. And a second capacitor 505 connected between the stages.

또한, 상기 제 1 노드(a)와 제 3 노드(c) 사이에는 상기 제 1 스위칭 소자(503)가 턴 오프될 때 발생하는 전압 스파이크를 저감시키는 스파이크 저감부(508)가 연결되어 있으며, 상기 제 3 노드(c)와 접지단 사이에는 상기 제 1 스위칭 소자(503)의 턴 오프 손실을 저감시키기 위한 턴 오프 손실 저감부(509)가 연결되어 있다.In addition, a spike reducing unit 508 is connected between the first node a and the third node c to reduce voltage spikes generated when the first switching element 503 is turned off. A turn off loss reduction unit 509 for reducing turn off loss of the first switching element 503 is connected between the third node c and the ground terminal.

아울러, 상기 정류부(501)의 출력단과 제 3 노드(c) 사이에 제 3 스위칭 소자(510)가 연결되어 있으며, 이때 제 3 스위칭 소자(510)로는 다이오드를 사용한다.In addition, a third switching element 510 is connected between the output terminal of the rectifier 501 and the third node c. In this case, a diode is used as the third switching element 510.

여기서, 정류부(501)는 브리지 다이오드(501a)와 제 3 캐패시터(501b)로 구성되는데, 상기 브리지 다이오드(501a)는 입력되는 교류 전원을 정류하고, 상기 제 3 캐패시터(501b)는 상기 브리지 다이오드(501a)로부터 정류된 전원을 평활하게 하는 역할을 한다.Here, the rectifier 501 is composed of a bridge diode 501a and a third capacitor 501b, the bridge diode 501a rectifies the input AC power, and the third capacitor 501b is the bridge diode ( It serves to smooth the power source rectified from 501a).

상기 저손실 역률보상회로(500)의 입력 직류전압은, 상기 제 1 인덕터(502)를 통해서 제 1 스위칭 소자(503) 및 제 2 스위칭 소자(504)에 인가된다. The input DC voltage of the low loss power factor correction circuit 500 is applied to the first switching element 503 and the second switching element 504 through the first inductor 502.

여기서, 상기 제 1 인덕터(502)로는, 자속의 증가와 감소를 반복하며 히스테리시스(hysteresis) 곡선상의 일정한 구간을 왕복하는 특성을 가지고 있는 코어가 사용되며, 통상적으로 페라이트 코어가 가장 많이 사용된다. Here, as the first inductor 502, a core having a characteristic of repeatedly increasing and decreasing magnetic flux and reciprocating a predetermined section on a hysteresis curve is used, and a ferrite core is most commonly used.

또한, 상기 제 1 스위칭 소자(503)로는 스위칭 반도체 소자가 사용되고, 상기 스위칭 반도체 소자로는 트랜지스터, FET, IGBT 등이 사용되나 통상적으로 FET가 가장 많이 사용되며, 상기 제 2 스위칭 소자(504)로는 다이오드가 사용된다.In addition, a switching semiconductor element is used as the first switching element 503, and a transistor, a FET, an IGBT, etc. are used as the switching semiconductor element, but a FET is usually used the most, and as the second switching element 504. Diodes are used.

한편, 상기 제 1 스위칭 소자(503)는 턴 온이 되고 상기 제 2 스위칭 소자(504)가 턴 오프 되면, 상기 입력 직류전압의 에너지가 제 1 인덕터(502)에 축적되며, 상기 제 1 스위칭 소자(503)가 턴 오프 되고, 상기 제 2 스위칭 소자(504)가 턴 온 되면, 상기 제 1 인덕터(502)에 축적된 에너지가 입력 직류전압에 중첩되어 제 2 스위칭 소자(504)에 의해 정류되며, 제 2 캐패시터(505)에 의해 평활화되어 출력 직류전압(Vo)으로 출력되므로, 출력 직류전압(Vo)의 크기는 입력 직류전압의 크기보다 더 커지게 된다. On the other hand, when the first switching device 503 is turned on and the second switching device 504 is turned off, the energy of the input DC voltage is accumulated in the first inductor 502, the first switching device When 503 is turned off and the second switching device 504 is turned on, the energy accumulated in the first inductor 502 is superimposed on the input DC voltage and rectified by the second switching device 504. Since the second capacitor 505 is smoothed and output as the output DC voltage Vo, the magnitude of the output DC voltage Vo is greater than the magnitude of the input DC voltage.

종래에는 상기 제 1 스위칭 소자(503)는 턴 온이 되고 상기 제 2 스위칭 소 자(504)가 턴 오프 될 경우, 상기 제 2 스위칭 소자(504)에는 역회복 특성으로 인해 역방향 누설 전류가 발생하게 되며, 이때 상기 발생된 역방향 누설 전류로 인하여 상기 제 1 스위칭 소자(503) 턴 온 및 제 2 스위칭 소자(504)의 턴 오프시 상당한 손실이 발생되었으므로 본 발명에서는, 상기 역방향 누설 전류의 발생을 최소화하기 위하여 상기 제 1 노드(a)와 제 2 노드(b) 사이에 제 2 인덕터(506)를 연결한다.Conventionally, when the first switching element 503 is turned on and the second switching element 504 is turned off, a reverse leakage characteristic is generated in the second switching element 504 due to a reverse recovery characteristic. In this case, since the generated reverse leakage current causes a significant loss in the turn-on of the first switching element 503 and the turn-off of the second switching element 504, in the present invention, the occurrence of the reverse leakage current is minimized. In order to connect the second inductor 506 between the first node (a) and the second node (b).

이때, 상기 제 2 인덕터(506)는 가포화 코어(saturable core)를 사용하게 되며, 가포화 코어라 함은 투자율이 상당히 높아서, 전류가 조금만 흘러도 포화가 되는 코어를 말한다.In this case, the second inductor 506 uses a saturable core, and the saturable core refers to a core that becomes saturated even though a small current flows due to a high permeability.

여기서, 포화가 된다는 것은 더이상의 자속의 변화가 없다는 것을 의미하며, 자속의 변화가 없으므로 인덕턴스 값은 0이 되게 된다. 이것은 인덕턴스를 나타내는 공식인 L=n(dφ/dt)를 통하여 증명될 수 있다. (L: 인덕턴스, φ: 자속, n: 권선수) Here, saturation means that there is no change in the magnetic flux anymore, and since there is no change in the magnetic flux, the inductance value becomes zero. This can be proved through the formula L = n (dφ / dt), which represents the inductance. (L: inductance, φ: magnetic flux, n: number of turns)

또한, 인덕터에 걸리는 전압은 V = L(di/dt)로 표현되므로, 상기와 같이 인덕턴스 값이 0이 되면 인덕터에 걸리는 전압도 0이 되어, 인덕터 없이 와이어만 존재하는 경우와 같은 결과를 가져오게 된다. In addition, since the voltage applied to the inductor is expressed as V = L (di / dt), when the inductance value is 0 as described above, the voltage applied to the inductor becomes 0, resulting in the same result as when only a wire exists without an inductor. do.

한편, 포화가 되기 전에 상기 가포화 코어는, 전류가 조금만 흘러도 인덕턴스의 값이 상당히 커지는 특성을 가지고 있다. 이에 따라, 포화가 되기 전에는 전류의 흐름을 방해하는 역할을 하게 된다.On the other hand, before saturation, the saturable core has a characteristic that the value of inductance is considerably large even when a small amount of current flows. Accordingly, it serves to hinder the flow of current before saturation.

따라서, 상기 가포화 코어는 스위치와 유사한 역할을 할 수 있게 된다. 즉, 다시 말하면, 포화 영역 상태에서는 턴 온, 비포화 영역에서는 턴 오프 상태라 할 수 있다. 이에 따라 본 발명은, 제 2 스위칭 소자(504)의 역회복 특성에 의한 역방향 누설 전류가 흐를 경우, 상기 제 2 인덕터(506)는 턴 오프 상태가 되어 역방향 누설 전류를 최소화 시키고, 제 1 스위칭 소자(503)가 턴 오프되어 상기 제 2 인덕터(506)에 전류(Ioff)가 흐를 경우, 상기 제 2 인덕터(506)는 턴 온 상태가 되어 제 2 스위칭 소자(504)의 손실을 저감시킬 수 있도록 설계되어 있다.Thus, the saturable core can play a role similar to a switch. In other words, it can be said to be turned on in the saturation region and turned off in the saturation region. Accordingly, in the present invention, when the reverse leakage current flows due to the reverse recovery characteristic of the second switching device 504, the second inductor 506 is turned off to minimize the reverse leakage current, and the first switching device When 503 is turned off so that current Ioff flows in the second inductor 506, the second inductor 506 is turned on to reduce the loss of the second switching element 504. It is designed.

또한, 종래에는 상기 제 1 스위칭 소자(503)는 턴 오프 되고 상기 제 2 스위칭 소자(504)가 턴 온이 될 경우, 상기 제 1 인덕터(502) 및 제 2 인덕터(506)의 누설 인덕턴스로 인하여 상기 제 1 스위칭 소자(503)의 드레인과 소스사이의 전압(이하 VDS )과의 관계에서 스파이크가 발생되어 심각한 회로의 손상을 유발시켰으므로, 본 발명에서는 이러한 스파이크를 저감시키기 위하여 상기 제 1 노드(a)와 제 3 노드(c) 사이에 스파이크 저감부(508)를 연결한다. In addition, in the related art, when the first switching element 503 is turned off and the second switching element 504 is turned on, due to leakage inductances of the first inductor 502 and the second inductor 506. Since a spike has occurred in the relationship between the voltage (hereinafter, V DS ) between the drain and the source of the first switching element 503, causing serious damage to the circuit. In the present invention, in order to reduce such spike, the first node The spike reduction unit 508 is connected between (a) and the third node (c).

이때, 상기 스파이크 저감부(508)는 스위칭 동작을 하는 다이오드(508a)와 제너 다이오드(508b)로 구성되며, 상기 제 1 노드(a)와 제 2 노드(b) 사이에는 상기 다이오드가 연결되고, 상기 제 2 노드(b)와 제 3 노드(c) 사이에 상기 제너 다이오드가 연결된다.At this time, the spike reduction unit 508 is composed of a diode 508a and a zener diode 508b for switching operation, the diode is connected between the first node (a) and the second node (b), The zener diode is connected between the second node (b) and the third node (c).

상기와 같이 구성된 스파이크 저감부(508)에 의해서 전압 스파이크가 감소되는 과정을 설명하면 다음과 같다.The process of reducing the voltage spike by the spike reduction unit 508 configured as described above is as follows.

먼저, 출력되어야 할 출력 직류전압(Vo)을 400V 라고 할때, 상기 발생된 전압 스파이크로 인해 400V를 초과하는 과도 응답이 나오게 되면, 상기 스파이크 저감부(508)의 다이오드(508a) 및 제너 다이오드(508b)는 턴 온이 되며, 이에 따라 상기 스파이크 저감부(508)에는 전류가 흐르게 되므로, 제 1 인덕터(502) 및 제 2 인덕터(506)의 누설 인덕턴스에 의해 발생되는 전압 스파이크는 감소하게 되어 400V의 출력 직류전압(Vo)을 유지하게 된다.First, when the output DC voltage Vo to be outputted is 400V, if a transient response exceeding 400V is generated due to the generated voltage spike, the diode 508a and the zener diode of the spike reduction unit 508 ( 508b is turned on, so that the current flows through the spike reducing unit 508, so that the voltage spike generated by the leakage inductance of the first inductor 502 and the second inductor 506 is reduced to 400V. Maintains the output direct-current voltage Vo.

또한, 종래에는 상기 제 1 스위칭 소자(503)로 사용되는 스위칭 반도체 소자의 특성상, 제 1 스위칭 소자(503)가 턴 온될 때 VDS 가 하강하는 속도보다 제 1 스위칭 소자(503)가 턴 오프될 때 VDS 가 상승하는 속도가 더 빠르게 되어, 상기 제 1 스위칭 소자(503)가 턴 온될 때보다 상기 제 1 스위칭 소자(503)가 턴 오프될 때 더 큰 손실이 발생되었으므로, 본 발명에서는 VDS 의 상승 속도를 느리게 하기 위하여, 상기 제 2 노드(b)와 접지단 사이에 턴 오프 손실 저감부(509)를 연결한다.In addition, due to the characteristics of the switching semiconductor device used as the first switching device 503, the first switching device 503 may be turned off than the speed at which V DS is lowered when the first switching device 503 is turned on. when V DS is the rising speed is faster to and, since the first switching element 503 is greater lost when the first switching element 503 is turned to be off than when turned on occurs, in the present invention V DS In order to slow the rising rate of, a turn-off loss reduction unit 509 is connected between the second node b and the ground terminal.

이때, 상기 턴 오프 손실 저감부(509)는 상기 제 1 스위칭 소자(503)가 턴 오프될 때 전하가 충전되는 제 4 캐패시터(509a)와, 상기 제 1 스위칭 소자(503)가 턴 오프될 때, 턴 온 되어 상기 제 4 캐패시터(509a)를 충전시키기 위한 전류 경로를 형성하는 제 4, 5 스위칭 소자(509b, 509c) 및, 상기 제 1 스위칭 소자(503)가 턴 온될 때, 상기 제 4 캐패시터(509a)를 방전시키기 위한 전류 경로를 형성하는 저항(509d)으로 구성되며, 이때, 상기 제 4, 5 스위칭 소자(509b, 509c)로는 다이오드가 사용된다.In this case, the turn-off loss reduction unit 509 may include a fourth capacitor 509a that is charged with charge when the first switching element 503 is turned off, and when the first switching element 503 is turned off. And fourth and fifth switching elements 509b and 509c that are turned on to form current paths for charging the fourth capacitor 509a, and when the first switching element 503 is turned on, the fourth capacitor. The resistor 509d forms a current path for discharging 509a. In this case, a diode is used as the fourth and fifth switching elements 509b and 509c.

여기서, 상기 제 4 캐패시터(509a)는 제 4 노드(d)와 접지단 사이에 연결되고, 상기 제 4 스위칭 소자(509b)는 상기 제 2 노드(b)와 접지단 사이에, 상기 제 5 스위칭 소자(509c)는 상기 제 2 노드(b)와 제 4 노드(d) 사이에 연결되며, 상기 저항(509d)은 상기 제 5 스위칭 소자(509c)와 병렬로 연결된다.Here, the fourth capacitor 509a is connected between the fourth node d and the ground terminal, and the fourth switching element 509b is between the second node b and the ground terminal, and the fifth switching is performed. The element 509c is connected between the second node b and the fourth node d, and the resistor 509d is connected in parallel with the fifth switching element 509c.

상기와 같이 구성된 턴 오프 손실 저감부(509)에 의해서, 제 1 스위칭 소자(503)가 턴 오프 시 발생되는 손실이 감소되는 과정을 설명하면 다음과 같다.The process of reducing the loss generated when the first switching device 503 is turned off by the turn-off loss reduction unit 509 configured as described above will be described below.

먼저, 도 5에서 도시한 바와 같이, 제 1 스위칭 소자(503)가 턴 오프 되면, 상기 제 4, 5 스위칭 소자(509b, 509c)가 턴 온이 되어 전류 Ioff가 흐르게 되고 이에 따라 제 4 캐패시터(509a)가 충전되게 된다.First, as shown in FIG. 5, when the first switching device 503 is turned off, the fourth and fifth switching devices 509b and 509c are turned on so that the current I off flows, and accordingly, the fourth capacitor 509a is to be charged.

또한, 제 1 스위칭 소자(503)가 턴 온이 되면, 상기 제 4, 5 스위칭 소자(509b, 509c)가 턴 오프 되어 상기 제 4 캐패시터(509a)가 방전되게 되며, 이에 따라 전류 Ion이 흐르게 된다.In addition, when the first switching device 503 is turned on, the fourth and fifth switching devices 509b and 509c are turned off to discharge the fourth capacitor 509a, thereby allowing the current I on to flow. do.

상기와 같은 과정을 반복하게 되면, 제 1 스위칭 소자(503)의 턴 오프 시간을 지연시킬 수 있게 되고, 이에 따라 VDS 의 상승 속도를 느리게 할 수 있으므로 제 1 스위칭 소자(503)가 턴 오프 시 발생되는 손실을 감소시킬 수 있게 된다.If the above process is repeated, the turn-off time of the first switching device 503 can be delayed, and thus the rising speed of the V DS can be slowed down, so that the first switching device 503 is turned off. It is possible to reduce the losses incurred.

이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이며, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다. Preferred embodiments of the present invention described above are disclosed for the purpose of illustration, and various substitutions, modifications, and changes within the scope without departing from the spirit of the present invention for those skilled in the art to which the present invention pertains. It will be appreciated that such substitutions, changes, and the like should be considered to be within the scope of the following claims.

상술한 바와 같이, 본 발명에 따른 저손실 역률보상회로에 의하면, 포화시에는 인덕턴스의 값을 0으로 하고, 비포화시에는 인덕턴스의 값을 상당히 증가시키는 가포화 코어를 추가함으로써, 역방향 누설 전류를 최소화 시켜 스위칭 반도체 소자의 턴 온 손실을 감소시키고 다이오드의 손실을 저감시킬 수 있는 효과가 있다.As described above, according to the low-loss power factor correction circuit according to the present invention, the inductance value is set to 0 at saturation, and the saturation core is added to significantly increase the value of the inductance at saturation, thereby minimizing the reverse leakage current. As a result, the turn-on loss of the switching semiconductor device can be reduced and the loss of the diode can be reduced.

또한, 스파이크 저감부를 추가함으로써, 인덕터의 누설 인덕턴스로 인하여 발생되는 전압 스파이크를 저감시켜 심각한 회로의 손상을 억제할 수 있는 효과가 있다.In addition, by adding a spike reducing unit, it is possible to reduce voltage spikes generated due to leakage inductance of the inductor, thereby preventing serious circuit damage.

아울러, 턴 오프 손실 저감부를 추가함으로써, 스위칭 반도체 소자의 턴 오프 시간을 지연시킬 수 있게 되고, 이에 따라 VDS의 상승 속도를 느리게 할 수 있으므로 스위칭 반도체 소자가 턴 오프 시 발생되는 손실을 저감시킬 수 있는 효과가 있다.In addition, by adding a turn-off loss reduction unit, it is possible to delay the turn-off time of the switching semiconductor element, and accordingly, the rising speed of the V DS can be slowed down, thereby reducing the loss generated when the switching semiconductor element is turned off. It has an effect.

Claims (19)

입력 교류전원을 정류하여 그에 따른 직류 전압을 출력하는 정류부;A rectifier for rectifying the input AC power and outputting a DC voltage according thereto; 상기 정류부의 출력단에 일단이 연결되는 제 1 인덕터;A first inductor having one end connected to an output terminal of the rectifier; 상기 정류부의 출력단과 제 1 인덕터의 타단 사이에 연결되는 제 1 스위칭 소자;A first switching element connected between the output end of the rectifier and the other end of the first inductor; 상기 제 1 인덕터와 제 1 스위칭 소자가 연결되는 제 1 노드에 일단이 연결되는 제 2 인덕터; A second inductor having one end connected to a first node to which the first inductor and the first switching element are connected; 상기 제 2 인덕터의 타단과 연결되는 제 2 노드와 접지단 사이에 연결되는 제 1 캐패시터;A first capacitor connected between a second node connected to the other end of the second inductor and a ground terminal; 상기 제 2 노드와 직류 전압이 출력되는 제 3 노드 사이에 연결되는 제 2 스위칭 소자; 및 A second switching element connected between the second node and a third node at which a DC voltage is output; And 상기 제 3 노드와 접지단 사이에 연결되는 제 2 캐패시터;를 포함하는 저손실 역률보상회로.And a second capacitor connected between the third node and a ground terminal. 제 1항에 있어서, The method of claim 1, 상기 정류부는, 브리지 다이오드로 구성되는 것을 특징으로 하는 저손실 역률보상회로.The rectifier is a low loss power factor correction circuit, characterized in that consisting of a bridge diode. 제 2항에 있어서, The method of claim 2, 상기 정류부는, 정류된 입력 전원을 평활된 직류 전압으로 변환하는 제 3 캐패시터가 더 포함되는 것을 특징으로 하는 저손실 역률보상회로.The rectifier further includes a third capacitor for converting the rectified input power into a smooth DC voltage. 제 1항에 있어서,The method of claim 1, 상기 제 1 스위칭 소자는, 스위칭 반도체 소자인 것을 특징으로 하는 저손실 역률보상회로.And the first switching element is a switching semiconductor element. 제 1항에 있어서, The method of claim 1, 상기 제 2 스위칭 소자는, 다이오드인 것을 특징으로 하는 저손실 역률보상회로.And said second switching element is a diode. 제 1항에 있어서, The method of claim 1, 상기 정류부의 출력단과 제 3 노드 사이에 연결되는 제 3 스위칭 소자가 더 포함되는 것을 특징으로 하는 저손실 역률보상회로.And a third switching device connected between the output terminal of the rectifier and a third node. 제 6항에 있어서,The method of claim 6, 상기 제 3 스위칭 소자는, 다이오드인 것을 특징으로 하는 저손실 역률보상회로.And said third switching element is a diode. 제 1항에 있어서,The method of claim 1, 상기 제 1 인덕터는, 자속의 증가와 감소를 반복하며 히스테리시스 곡선상의 일정한 구간을 왕복하는 특성을 가진 코어가 사용되는 것을 특징으로 하는 저손실 역률보상회로. The first inductor is a low-loss power factor correction circuit, characterized in that the core having a characteristic of repeating the increase and decrease of the magnetic flux and reciprocating a predetermined section on the hysteresis curve is used. 제 1항에 있어서,The method of claim 1, 상기 제 2 인덕터는, 가포화 코어가 사용되는 것을 특징으로 하는 저손실 역률보상회로.The second inductor is a low loss power factor correction circuit, characterized in that a saturable core is used. 제 1항에 있어서, The method of claim 1, 상기 제 1 노드와 제 3 노드 사이에, 상기 제 1 스위칭 소자가 턴 오프될 때 발생하는 전압 스파이크를 저감시키는 스파이크 저감부가 연결되는 것을 특징으로 하는 저손실 역률보상회로.And a spike reduction unit for reducing a voltage spike generated when the first switching element is turned off between the first node and the third node. 제 10항에 있어서, The method of claim 10, 상기 스파이크 저감부는, 스위칭 동작을 하는 다이오드와 제너 다이오드가 연결되어 구성되는 것을 특징으로 하는 저손실 역률보상회로. The spike reduction unit, a low-loss power factor correction circuit, characterized in that the switching diode and the zener diode is configured to be connected. 제 11항에 있어서,The method of claim 11, 상기 다이오드는 상기 제 1 노드와 제 2 노드 사이에 연결되고, 상기 제너 다이오드는 상기 제 2 노드와 제 3 노드 사이에 연결되는 것을 특징으로 하는 저손 실 역률보상회로.And the diode is connected between the first node and the second node, and the zener diode is connected between the second node and the third node. 제 4항에 있어서, The method of claim 4, wherein 상기 제 3 노드와 접지단 사이에, 상기 스위칭 반도체 소자의 오프 손실을 저감시키기 위한 턴 오프 손실 저감부가 연결되는 것을 특징으로 하는 저손실 역률보상회로.And a turn-off loss reduction unit for reducing the off-loss of the switching semiconductor element between the third node and the ground terminal. 제 13항에 있어서, 상기 턴 오프 손실 저감부는,The method of claim 13, wherein the turn off loss reduction unit, 상기 제 1 스위칭 소자가 턴 오프될 때, 충전되는 제 4 캐패시터;A fourth capacitor charged when the first switching element is turned off; 상기 제 1 스위칭 소자가 턴 오프될 때, 턴 온 되어 상기 제 4 캐패시터를 충전시키기 위한 전류 경로를 형성하는 제 4, 5 스위칭 소자; 및Fourth and fifth switching elements that are turned on to form a current path for charging the fourth capacitor when the first switching element is turned off; And 상기 제 1 스위칭 소자가 턴 온될 때, 상기 제 4 캐패시터를 방전시키기 위한 전류 경로를 형성하는 저항으로 구성된 것을 특징으로 하는 저손실 역률보상회로.And a resistor for forming a current path for discharging said fourth capacitor when said first switching element is turned on. 제 14항에 있어서,The method of claim 14, 상기 제 4 캐패시터는, 제 4 노드와 접지단 사이에 연결되는 것을 특징으로 하는 저손실 역률보상회로.And said fourth capacitor is connected between a fourth node and a ground terminal. 제 14항에 있어서,The method of claim 14, 상기 제 4 스위칭 소자는, 상기 제 2 노드와 접지단 사이에 연결되는 것을 특징으로 하는 저손실 역률보상회로. The fourth switching device, the low power factor correction circuit, characterized in that connected between the second node and the ground terminal. 제 14항에 있어서,The method of claim 14, 상기 제 5 스위칭 소자는, 상기 제 2 노드와 제 4 노드 사이에 연결되는 것을 특징으로 하는 저손실 역률보상회로.And the fifth switching element is connected between the second node and a fourth node. 제 17항에 있어서,The method of claim 17, 상기 저항은, 상기 제 5 스위칭 소자와 병렬로 연결되는 것을 특징으로 하는 저손실 역률보상회로.And the resistor is connected in parallel with the fifth switching element. 제 16항 또는 제 17항에 있어서,The method according to claim 16 or 17, 상기 제 4, 5 스위칭 소자는, 다이오드인 것을 특징으로 하는 저손실 역률보상회로.And said fourth and fifth switching elements are diodes.
KR1020050059560A 2005-07-04 2005-07-04 Power factor correction compensating circuit for low loss KR100674713B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050059560A KR100674713B1 (en) 2005-07-04 2005-07-04 Power factor correction compensating circuit for low loss

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050059560A KR100674713B1 (en) 2005-07-04 2005-07-04 Power factor correction compensating circuit for low loss

Publications (2)

Publication Number Publication Date
KR20070004180A KR20070004180A (en) 2007-01-09
KR100674713B1 true KR100674713B1 (en) 2007-01-25

Family

ID=37870465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050059560A KR100674713B1 (en) 2005-07-04 2005-07-04 Power factor correction compensating circuit for low loss

Country Status (1)

Country Link
KR (1) KR100674713B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07143755A (en) * 1993-11-19 1995-06-02 Katsunori Taniguchi Single-phase high power-factor converter
KR20020074245A (en) * 2001-03-19 2002-09-30 주식회사 파웰 High efficiency soft-switching AC-DC boost converter using coupled inductor and energy recovery circuit having power factor correction function

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07143755A (en) * 1993-11-19 1995-06-02 Katsunori Taniguchi Single-phase high power-factor converter
KR20020074245A (en) * 2001-03-19 2002-09-30 주식회사 파웰 High efficiency soft-switching AC-DC boost converter using coupled inductor and energy recovery circuit having power factor correction function

Also Published As

Publication number Publication date
KR20070004180A (en) 2007-01-09

Similar Documents

Publication Publication Date Title
CN108352787B (en) Flyback converter
JP6386549B2 (en) Apparatus and method for high efficiency resonant converter
US9906147B2 (en) Adaptive dead time control apparatus and method for switching power converters
US9143044B2 (en) Apparatus and method for pulse width modulation control for switching power converters
US10536074B2 (en) Power factor correcting converter
US6483723B2 (en) Switching power supply
US5307005A (en) Zero current switching reverse recovery circuit
US9887634B2 (en) Circuits and methods for synchronous rectification in resonant converters
JP2013509152A (en) System and method for synchronous rectifier control
US20200366198A1 (en) Converter
JP4253650B2 (en) Switching power supply circuit and transformer
WO2004051833A1 (en) Switching power supply circuit
JP2004032937A (en) Control circuit of metal oxide semiconductor field effect transistor for synchronous rectification
US6707690B1 (en) Power converter employing switched split transformer primary
KR100674713B1 (en) Power factor correction compensating circuit for low loss
US20130038303A1 (en) Controller and a method for a dc converter, and also a dc converter
KR100834031B1 (en) Power factor correction circuit using snubber circuit
TWI777735B (en) Boost converting apparatus with passive lossless snubber
US20220014105A1 (en) Isolated DC/DC Converter with Secondary-Side Full Bridge Diode Rectifier and Asymmetrical Auxiliary Capacitor
Patel Voltage transient spikes suppression in flyback converter using dissipative voltage snubbers
US8564974B2 (en) Switching power source apparatus
KR100815567B1 (en) Power factor correction circuit using snubber circuit
KR20160098667A (en) Gate dirver circuirt and power supply apparatus
JP2017108592A (en) Switching electric power supply
US20130063996A1 (en) Power supply apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee