KR100674241B1 - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- KR100674241B1 KR100674241B1 KR1020040083383A KR20040083383A KR100674241B1 KR 100674241 B1 KR100674241 B1 KR 100674241B1 KR 1020040083383 A KR1020040083383 A KR 1020040083383A KR 20040083383 A KR20040083383 A KR 20040083383A KR 100674241 B1 KR100674241 B1 KR 100674241B1
- Authority
- KR
- South Korea
- Prior art keywords
- liquid crystal
- connection pattern
- crystal display
- pixel
- line
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136272—Auxiliary lines
Abstract
본 발명은 불량 화소를 분할 리페어할 수 있도록 하는 것을 통해 화면품위 및 제조수율이 향상되도록 한 액정표시장치를 개시한다. 개시된 본 발명의 액정표시장치는, 절연막의 개재하에 다수개의 게이트라인과 데이터라인이 직교하도록 배열되고 상기 게이트라인과 데이터라인의 교차부에는 박막트랜재스터가 배치되며 상기 게이트라인과 데이터라인에 의해 한정된 단위 화소 내에는 박막트랜지스터와 연결되게 화소 ITO 전극이 배치된 구조의 어레이기판이 액정층의 개재하에 컬러필터 및 상대전극을 구비한 컬러필터기판과 합착되어 이루어진 액정표시장치에 있어서, 상기 각 단위 화소 내에는, 화소 ITO 전극의 결함을 분할 리페어할 수 있도록, 상기 게이트라인과 평행하게 배치되면서 일측단 및 타측단 각각이 대응하는 데이터라인들과 각각 일정부분 오버랩하게 배치되는 제1연결패턴과, 상기 데이터라인과 평행하게 배치되면서 일측단 및 타측단 각각이 대응하는 전단 게이트라인 및 제1연결패턴과 각각 일정부분 오버랩하게 배치되는 제2연결패턴이 형성된 것을 특징으로 한다. The present invention discloses a liquid crystal display device in which the screen quality and manufacturing yield are improved by enabling the repair of defective pixels. In the disclosed liquid crystal display device, a plurality of gate lines and a data line are arranged to be orthogonal to each other under an insulating film, and a thin film transistor is disposed at an intersection of the gate line and the data line, and the gate line and the data line are interposed therebetween. In a limited unit pixel, an array substrate having a structure in which pixel ITO electrodes are arranged to be connected to a thin film transistor is bonded to a color filter substrate having a color filter and a counter electrode under an intervening liquid crystal layer. A first connection pattern disposed in parallel with the gate line to partially repair the defect of the pixel ITO electrode, the first connection pattern having one end and the other end overlapping with the corresponding data lines, respectively; A front end gate parallel to the data line and having one end and the other end corresponding to each other A second connection pattern may be formed to overlap the line and the first connection pattern, respectively.
Description
도 1a 및 도 1b는 종래 문제점을 설명하기 위한 도면. 1A and 1B are diagrams for explaining a conventional problem.
도 2는 종래 액정표시장치의 단위 화소 구조를 도시한 도면. 2 is a diagram illustrating a unit pixel structure of a conventional liquid crystal display device.
도 3은 본 발명의 실시예에 따른 액정표시장치의 단위 화소 구조를 도시한 도면. 3 is a diagram illustrating a unit pixel structure of a liquid crystal display according to an exemplary embodiment of the present invention.
도 4a 내지 도 4c는 본 발명에 따른 액정표시장치의 리페어 방법을 설명하기 위한 도면. 4A to 4C are views for explaining a repair method of the liquid crystal display according to the present invention;
도 5a 및 도 5b는 본 발명에 따른 액정표시장치의 리페어 후 다크 화소의 시인성을 설명하기 위한 도면. 5A and 5B are views for explaining visibility of dark pixels after repair of the liquid crystal display according to the present invention;
도 6 및 도 7은 본 발명의 다른 실시예들에 따른 액정표시장치의 단위 화소 구조를 도면. 6 and 7 illustrate a unit pixel structure of a liquid crystal display according to another exemplary embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
30 : 박막트랜지스터 31 : 공통전극라인30: thin film transistor 31: common electrode line
32n,32n+1 : 게이트라인 33 : 제1연결패턴32n, 32n + 1: Gate line 33: First connection pattern
34m,34m+1 : 데이터라인 35 : 제2연결패턴34m, 34m + 1: Data line 35: Second connection pattern
A : 불량 발생 영역 B : 다크 영역A: defective area B: dark area
C : 정상 영역 50a,50b : 다크 영역C:
본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는, 분할 리페어가 가능한 화소 구조를 갖는 액정표시장치에 관한 것이다. The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device having a pixel structure capable of split repair.
액정표시장치(Liquid Crystal Display)는 CRT(Cathode-ray tube)를 대신할 표시장치로서 개발되어져 왔다. 특히, 각 화소마다 스위칭소자로 박막트랜지스터(Thin Film Transistor)가 구비되는 박막트랜지스터 액정표시장치는 CRT에 필적할만한 화면의 고화질화, 대형화 및 컬러화 등을 실현하였기에, 최근들어, 노트북 PC 및 모니터 시장은 물론 TV 시장에서도 크게 각광 받고 있다. Liquid crystal display (Liquid Crystal Display) has been developed as a display device to replace the CRT (Cathode-ray tube). In particular, the thin film transistor liquid crystal display device having a thin film transistor as a switching element for each pixel realizes high quality, large size, and color screen comparable to the CRT. The TV market is also in the spotlight.
이와같은 박막트랜지스터 액정표시장치는 전형적으로 박막트랜지스터 및 화소전극이 구비된 어레이 기판과 컬러필터 및 상대전극이 구비된 컬러필터 기판이 액정층의 개재하에 합착된 구조를 갖는다. Such a thin film transistor liquid crystal display typically has a structure in which an array substrate including a thin film transistor and a pixel electrode, and a color filter substrate including a color filter and a counter electrode are bonded to each other under a liquid crystal layer.
한편, 액정표시장치는 단일 패널에 수십만∼수백만의 화소가 직접화된다. 따라서, 어레이 기판의 제조시에 각 화소의 스위칭소자, 즉, 박막트랜지스터에 결함이 발생되는 경우, 또한, 화소 ITO(Idium Tin Oxide) 전극에 결함이 발생되는 경우, 이것이 화면의 결함으로 나타나 제품수율을 저하시킨다. 특히, 공정 상의 문제로 인해 화소 ITO 전극에서의 결함이 빈번하게 발생되고 있는 바, 화소 ITO 전극의 결함에 기인된 화소 결함의 발생을 방지하기 위한 대책이 필요하다. In the liquid crystal display, on the other hand, hundreds of thousands to millions of pixels are directly directed to a single panel. Therefore, when a defect occurs in a switching element of each pixel, that is, a thin film transistor, in the manufacturing of an array substrate, and when a defect occurs in a pixel indium tin oxide (ITO) electrode, this appears as a defect on the screen and yields a product. Lowers. In particular, since defects in the pixel ITO electrodes are frequently generated due to process problems, measures to prevent the occurrence of pixel defects due to defects in the pixel ITO electrodes are necessary.
종래에는 공정 상의 문제로 인해 화소 결함이 발생되는 경우, 특히, 브라이 트 화소(Bright pixel) 불량의 경우에 시인성이 적도록 레이저 조사를 이용해서 다크 화소(Dark pixel)로 만들어 주고 있다. Conventionally, when pixel defects occur due to a process problem, in particular, in case of a bright pixel defect, dark pixels are made by using laser irradiation so as to have low visibility.
그러나, 상기와 같이 브라이트 화소를 다크 화소로 만드는 방법은 시인성을 감안한 것이고, 해상도(resolution) 및 화소 크기(pixel size)에 비례하여 그 개수를 카운트(count)해서 패널의 불량 여부를 판단하는데, 도 1a에 도시된 바와 같이, 고해상도(High DPI(Dot Per Inch))의 화소를 갖는 경우에는 다크 화소(10a)의 시인성이 낮아 커다란 문제가 없지만, 도 1b에 도시된 바와 같이, 저해상도의 화소를 갖는 경우에는 단 한 개의 다크 화소(10b)도 패널 제작후에 그 다크 화소(10b)가 커다랗게 시인되는 바, 패널 전체가 불량 처리될 수 밖에 없으며, 이에 따라, 액정표시장치의 제조수율이 저하된다. However, as described above, the method of making a bright pixel into a dark pixel is considered in view of visibility, and the number of the bright pixels is counted in proportion to the resolution and the pixel size to determine whether the panel is defective. As shown in FIG. 1A, when the pixel having the high resolution (Dot Per Inch) pixel is low, the visibility of the
따라서, 본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 저해상도의 화소를 갖는 경우에도 화소 결함에 의한 제조수율 저하를 방지할 수 있도록 한 액정표시장치를 제공함에 그 목적이 있다. Accordingly, an object of the present invention is to provide a liquid crystal display device capable of preventing a decrease in manufacturing yield due to pixel defects, even when having a low resolution pixel. .
상기와 같은 목적을 달성하기 위하여, 본 발명은, 절연막의 개재하에 다수개의 게이트라인과 데이터라인이 직교하도록 배열되고 상기 게이트라인과 데이터라인의 교차부에는 박막트랜재스터가 배치되며 상기 게이트라인과 데이터라인에 의해 한정된 단위 화소 내에는 박막트랜지스터와 연결되게 화소 ITO 전극이 배치된 구조의 어레이기판이 액정층의 개재하에 컬러필터 및 상대전극을 구비한 컬러필터기판 과 합착되어 이루어진 액정표시장치에 있어서, 상기 각 단위 화소 내에는, 화소 ITO 전극의 결함을 분할 리페어할 수 있도록, 상기 게이트라인과 평행하게 배치되면서 일측단 및 타측단 각각이 대응하는 데이터라인들과 각각 일정부분 오버랩하게 배치되는 제1연결패턴과, 상기 데이터라인과 평행하게 배치되면서 일측단 및 타측단 각각이 대응하는 전단 게이트라인 및 제1연결패턴과 각각 일정부분 오버랩하게 배치되는 제2연결패턴이 형성된 것을 특징으로 하는 액정표시장치를 제공한다. In order to achieve the above object, in the present invention, a plurality of gate lines and data lines are arranged orthogonal to each other under an insulating film, and a thin film transistor is disposed at an intersection of the gate lines and the data lines, and In a liquid crystal display device in which an array substrate having a structure in which pixel ITO electrodes are arranged to be connected to a thin film transistor in a unit pixel defined by a data line is bonded to a color filter substrate having a color filter and a counter electrode under an intervening liquid crystal layer. In each of the unit pixels, a first portion in which one side end and the other end end are disposed in parallel with the corresponding data lines, respectively, is disposed in parallel with the gate line to divide and repair a defect of the pixel ITO electrode. The one end and the other end correspond to the connection pattern and the data line in parallel with each other. The liquid crystal display device is characterized in that a second connection pattern is formed to overlap the front gate line and the first connection pattern, respectively.
또한, 본 발명은, 절연막의 개재하에 다수개의 게이트라인과 데이터라인이 직교하도록 배열되고 상기 게이트라인과 데이터라인의 교차부에는 박막트랜재스터가 배치되며 상기 게이트라인과 데이터라인에 의해 한정된 단위 화소 내에는 박막트랜지스터와 연결되게 화소 ITO 전극이 배치되며 단위 화소의 중앙에는 게이트라인과 평행하게 공통전극라인이 배열된 구조의 어레이기판이 액정층의 개재하에 컬러필터 및 상대전극을 구비한 컬러필터기판과 합착되어 이루어진 액정표시장치에 있어서, 상기 각 단위 화소 내에는, 화소 ITO 전극의 결함을 분할 리페어할 수 있도록, 상기 데이터라인과 평행하게 배치되면서 일측단 및 타측단 각각이 대응하는 전단 게이트라인 및 공통전극라인과 각각 일정부분 오버랩하게 배치되는 적어도 하나 이상의 연결패턴이 형성된 것을 특징으로 하는 액정표시장치를 제공한다. In addition, in the present invention, a plurality of gate lines and data lines are arranged to be orthogonal to each other under an insulating film, and a thin film transistor is disposed at an intersection of the gate lines and the data lines, and is defined as a unit pixel defined by the gate lines and the data lines. A pixel ITO electrode is arranged to be connected to the thin film transistor and an array substrate having a common electrode line arranged in parallel with a gate line is disposed at the center of the unit pixel. The color filter substrate includes a color filter and a counter electrode under the liquid crystal layer. And a front gate line corresponding to each of the one end and the other end of the unit pixel in parallel with the data line to divide and repair defects of the pixel ITO electrode in the unit pixel. At least one connection pattern disposed to overlap the common electrode line It provides a liquid crystal display device characterized in that formed.
(실시예)(Example)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
먼저, 본 발명의 기술적 원리를 간략하게 설명하면, 본 발명은 단위 화소내 에 플로팅(foating) 연결패턴을 형성하여 원하는 영역으로 단위 화소가 분할되도록 설계하며, 그리고, 불량 화소 발생시에는 불량 발생 영역만을 레이저를 이용해서 커팅(cutting)하고 상기 플로팅 연결패턴을 사용해서 웰딩(welding)하여 불량 화소를 분할 리페어한다. First, the technical principle of the present invention will be briefly described. In the present invention, a floating connection pattern is formed in a unit pixel so that the unit pixel is divided into a desired area. The defective pixel is repaired by cutting using a laser and welding by using the floating connection pattern.
이렇게 하면, 분할 리페어에 의해 불량 화소의 실제 크기가 현격하게 감소하게 되는 바, 시인성이 낮아져, 결국, 화소 불량을 줄일 수 있게 되고, 그래서, 화면품위의 향상 및 제조수율의 향상을 얻을 수 있게 된다. In this case, the actual size of the defective pixels is significantly reduced by the division repair, and thus the visibility is lowered, so that the pixel defects can be reduced, and thus, the screen quality and the manufacturing yield can be improved. .
자세하게, 도 2는 종래 액정표시장치의 화소 구조를 도시한 도면으로서, 도시된 바와 같이, 단위 화소는 절연막(도시안됨)의 개재하에 일방향으로 연장하게 배열된 한 쌍의 게이트라인(22n, 22n+1)과 이에 수직하는 타방향으로 연장하게 배열된 한 쌍의 데이터라인(24m, 24m+1))에 의해 구획되고, 게이트라인(22n+1)과 데이터라인(24m+1)의 교차부에는 스위칭 소자인 박막트랜지스터(20)가 설치되며, 그리고, 단위 화소내에는 박막트랜지스터(20)와 콘택되게 화소 ITO 전극(26)이 배치된 구조를 갖는다. In detail, FIG. 2 is a diagram illustrating a pixel structure of a conventional liquid crystal display, and as shown, a pair of
이와 같은 화소 구조에 있어서, 공정 상의 이유로 화소 ITO 전극(26)에 불량이 발생될 경우, 해당 화소는 불량이 되는 바, 다크 처리를 하는 것이 일반적인데, 만약, 저해상도의 액정표시장치인 경우라면, 시인성이 높아져 제조수율이 저하된다. In such a pixel structure, when a defect occurs in the
이에, 본 발명은 도 3에 도시된 바와 같은 구조로 단위 화소를 설계한다. 도 3에 도시된 바와 같이, 본 발명에 따른 액정표시장치에서의 단위 화소는 절연막(도 시안됨)의 개재하에 일방향으로 연장하게 배열된 한 쌍의 게이트라인(32n, 32n+1)과 이에 수직하는 타방향으로 연장하게 배열된 한 쌍의 데이터라인(34m, 34m+1))에 의해 구획되고, 상기 게이트라인(32n+1)과 데이터라인(34m+1)의 교차부에는 스위칭 소자인 박막트랜지스터(30)가 설치되며, 그리고, 단위 화소내에는 박막트랜지스터(30)와 콘택되게 화소 ITO 전극(36)이 배치되고, 아울러, 상기 화소 ITO 전극(36)의 결함을 분할 리페어할 수 있도록 상기 게이트라인(32n, 32n+1))과 평행하게 배치되면서 일측단 및 타측단 각각이 대응하는 데이터라인들(34m, 34m+1)과 각각 일정부분 오버랩하게 배치되는 제1연결패턴(33)과 상기 데이터라인(34m, 34m+1)과 평행하게 배치되면서 일측단 및 타측단 각각이 대응하는 전단 게이트라인(32n) 및 제1연결패턴(33)과 각각 일정부분 오버랩하게 배치되는 제2연결패턴(35)이 추가 형성된 구조를 갖는다. Accordingly, the present invention designs the unit pixel with the structure as shown in FIG. As shown in FIG. 3, the unit pixel of the liquid crystal display according to the present invention is a pair of
여기서, 상기 제1연결패턴(33)은 게이트라인(32n, 32n+1)과 함께 형성되고, 제2연결패턴(35)은 데이터라인(34m, 34m+1)과 함께 형성되며, 또한, 상기 제1연결패턴(33) 및 제2연결패턴(35)은, 예컨데, 각각 화소 중앙부에 배치되게 형성된다.
도 3에 도시된 제1 연결패턴(33) 및 제2 연결패턴(35)은 블랙매트릭스의 기능과 함께 커패시턴스를 보상하는 기능을 수행한다.
이와 같은 화소 구조를 갖는 본 발명에 따른 액정표시장치에 있어서, 도 4a에 도시된 바와 같이, 화소 ITO 전극(36)의 결함으로 인해 전단 게이트라인(32n)과 화소 ITO 전극(36)간 쇼트가 발생된 경우, 도 4b에 도시된 바와 같이, 불량 발생 영역(A)의 화소 ITO 전극 부분을 레이저 조사를 통해 커팅한다.
이때, 화소 전극중 전단 게이트 라인(32n)과 쇼트된 불량 발생 영역(A)은 전단 게이트 라인(32n)과 쇼트된 상태이기 때문에 이 불량 발생 영역(A)에서는 화상을 유지하는데 필요한 커패시턴스가 형성되지 않는다. 따라서, 한 프레임 동안 전압을 유지할 수 없어 액정이 구동되는 동안 불량 발생 영역(A)에서는 블랙 상태가 된다. 한편, 게이트 라인(32n+1)과 연결된 화소 전극에서는 정상적으로 영상이 표시된다. 결국, 화소 전극 중 불량 발생 영역(A) 및 상기 화소 전극 중 쇼트 되지 않은 부분에서는 서로 다른 전압이 인가된다. 즉, 하나의 화소 전극에 서로 다른 전압이 인가되기 때문에 하나의 화소 전극에 속한 액정들에는 서로 다른 전압이 인가되고 이로 인해 전경선(disclination line)이 발생되고 전경선에 의하여 원하지 않는 빛샘이 발생될 수 있다. 그러나 빛샘이 발생되는 부분은 제1 연결 패턴(33) 및 제2 연결 패턴(35)에 의하여 가려지게 되어 광이 제공되지 않기 때문에 빛샘은 원천적으로 차단된다. 즉, 제1 및 제2 연결 패턴(33, 35)는 블랙매트릭스 역할을 하게 된다.
한편, 레이저 커팅에 의하여 화소 전극 중 불량 발생 영역(A)를 제거할 경우 전단 게이트 라인(A)과 화소 전극의 중첩되는 면적이 감소하여 해당 화소 전극이 한 프레임 동안 전압을 유지할 수 없게 되는 문제가 발생 될 수 있다.
따라서, 재차 레이저 조사를 통해 제2연결패턴(35)의 일측단과 이에 대응하는 전단 게이트라인(32n) 부분을 상호 전기적으로 연결시켜 준다.
그러면, 제1 연결패턴(35)의 일측단과 전단 게이트 라인(32n)이 전기적으로 연결되고, 화소전극은 제 1연결패턴(35)과 오버랩되므로 캐패시턴스가 발생된다. 여기서, 화소전극과 제 1연결패턴(35)의 오버랩으로 인해 발생된 캐패시턴스는 레이저 커팅에 의해 화소전극과 전단 게이트 라인(32n)의 오버랩 면적의 감소로 손실된 커패시턴스를 보상해줌으로써, 한 프레임 동안 영상을 유지할 수 있다.
그리고, 도 4c에 도시된 바와 같이, 불량발생 영역을 다크 처리해준다. 도 4c에서, 도면부호 B는 다크 영역을, C는 정상 영역을 각각 나타낸다. Here, the
The
In the liquid crystal display according to the present invention having such a pixel structure, as shown in FIG. 4A, a short between the
At this time, since the defective generation region A shorted with the
On the other hand, when the defect generation region A of the pixel electrode is removed by laser cutting, the overlapping area of the front gate line A and the pixel electrode is reduced so that the corresponding pixel electrode cannot maintain the voltage for one frame. Can be caused.
Therefore, one side end of the
Then, one end of the
As shown in FIG. 4C, the defective area is darkened. In Fig. 4C, reference numeral B denotes a dark region and C denotes a normal region, respectively.
삭제delete
이렇게 하면, 불량 화소의 전체 크기에서 실제 불량 발생 영역만을 다크 처리해 주기 때문에 다크 영역(B)의 크기는 매우 작아지게 되며, 이에 따라, 시인성이 현격하게 낮아지는 바, 저해상도의 액정표시장치이더라도 시인성 감소에 따라 화면품위를 향상시킬 수 있게 되고, 그리고, 제조수율을 높일 수 있게 된다. In this case, since only the actual defective area is darkened in the entire size of the bad pixel, the size of the dark area B becomes very small, and thus the visibility is significantly lowered. Therefore, even in a low resolution liquid crystal display device, the visibility is reduced. As a result, screen quality can be improved, and manufacturing yield can be increased.
도 5a 및 도 5b는 본 발명에 따른 액정표시장치의 리페어 후 다크 화소의 시인성을 설명하기 위한 도면으로서, 도시된 바와 같이, 불량 화소의 전체 크기를 다크 처리해준 도 5a의 경우 보다 분할 리페어에 의해 불량 발생 영역만을 다크 처리해준 도 5b의 경우가 다크 영역(50a, 50b)에 대한 시인성이 낮아졌음을 볼 수 있다.5A and 5B are diagrams for explaining visibility of dark pixels after repair of the liquid crystal display according to the present invention. As shown in FIG. 5A and FIG. In the case of FIG. 5B in which only the defective area is darkened, visibility of the
도 6 및 도 7은 본 발명의 다른 실시예들에 따른 액정표시장치의 화소 구조를 도면으로서, 이를 설명하면 다음과 같다. 여기서, 도 3과 동일한 부분은 동일한 도면부호로 나타내며, 아울러, 도 3과 동일한 부분에 대해서는 설명을 생략하고 상이한 부분에 대해서만 설명하도록 한다. 6 and 7 illustrate a pixel structure of a liquid crystal display according to another exemplary embodiment of the present invention. Here, the same parts as in FIG. 3 are designated by the same reference numerals, and the same parts as in FIG. 3 will be omitted and only different parts will be described.
도 6을 참조하면, 이 실시예에 따른 액정표시장치는 제2연결패턴(35)이 적어도 하나 이상 형성된다. 이 경우, 다크 처리 영역의 크기를 더욱 줄일 수 있는 바, 시인성을 더욱 낮출 수 있다.Referring to FIG. 6, in the liquid crystal display according to the present embodiment, at least one
도 7을 참조하면, 이 실시예의 액정표시장치는 게이트라인들(32n, 32n+1) 사 이에 공통전극라인(31)이 배치되는 구조에 해당하는 것으로서, 이 실시예에서는 상기 공통전극라인(31)이 전술한 제1연결패턴의 기능을 할 수 있으므로, 단위 화소 내에는 제2연결패턴(35)만이 일측단 및 타측단 각각이 대응하는 전단 게이트라인(32n) 및 공통전극라인(31)의 일부분과 각각 오버랩하면서 데이터라인(34m, 34m+1)과 평행하게 추가 설치된다. 그리고, 분할 리페어는 제2연결패턴(35)의 일측단과 전단 게이트라인(32n)간, 제2연결패턴(35)의 타측단과 공통전극라인(31)간을 레이저 웰딩하는 것에 의해 이루어진다. 이때, 상기 제2연결패턴(35)은 앞서와 마찬가지로 적어도 하나 이상이 형성될 수 있다. Referring to FIG. 7, the liquid crystal display according to the present exemplary embodiment corresponds to a structure in which the
이 경우, 제2연결패턴(35)의 일측단 및 타측단에 대해서만 레이저 웰딩을 하면 되므로, 분할 리페어를 단순화시킬 수 있다. In this case, since only the one end and the other end of the
이상에서와 같이, 본 발명은 단위 화소내에 플로팅 상태의 제1 및 제2연결패턴을 추가로 형성해준 후, 분할 리페어를 통해 불량 발생 영역만이 다크 처리되도록 함으로써, 시인성 감소를 통해 화면품위를 높일 수 있고, 아울러, 제조수율을 향상시킬 수 있다. As described above, according to the present invention, after forming the first and second connection patterns in the floating state in the unit pixel, only the defective area is darkened through the division repair, thereby increasing the screen quality by reducing the visibility. In addition, the production yield can be improved.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다. As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040083383A KR100674241B1 (en) | 2004-10-19 | 2004-10-19 | Liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040083383A KR100674241B1 (en) | 2004-10-19 | 2004-10-19 | Liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060034382A KR20060034382A (en) | 2006-04-24 |
KR100674241B1 true KR100674241B1 (en) | 2007-01-25 |
Family
ID=37143186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040083383A KR100674241B1 (en) | 2004-10-19 | 2004-10-19 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100674241B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104730790B (en) * | 2015-03-25 | 2018-05-11 | 深圳市华星光电技术有限公司 | Liquid crystal display device, liquid crystal display and preparation method thereof and dim spot operational method |
-
2004
- 2004-10-19 KR KR1020040083383A patent/KR100674241B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20060034382A (en) | 2006-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0484842B1 (en) | Flat panel display | |
US7612863B2 (en) | Liquid crystal display having a defect repair mechanism interposed between a light shielding storage line and a light shielding output electrode | |
KR0175723B1 (en) | Active matrix display device | |
KR101117982B1 (en) | Liquid Crystal Display Device And Method For Repairing Bright Spot Of The Same | |
US9140947B2 (en) | Array substrate, method for repairing the same and display apparatus | |
US6717648B2 (en) | Defect correcting method for liquid crystal panel | |
TWI481941B (en) | Display panel and repairing method thereof | |
US6992747B2 (en) | Method and repairing defects in a liquid crystal display | |
US7180564B2 (en) | In-plane-switching liquid crystal display for large pixel type | |
KR101473842B1 (en) | Method for repairing defect cell of liquid crystal display panel | |
JP2010122624A (en) | Liquid crystal display device and bright spot suppressing method | |
US8208087B2 (en) | Thin film transistor array substrate and repair method | |
KR100674241B1 (en) | Liquid crystal display | |
KR101345836B1 (en) | Liquid crystal display device and method for fabricating thereof and method of repairing pixel using the same | |
KR100488942B1 (en) | Tft-lcd with dummy pattern serving both as light shielding and repair | |
KR100487433B1 (en) | Array Substrate in Liquid Crystal Display Device | |
KR20080056830A (en) | Liquid crystal display device and method for repairing the same | |
JP2005134882A (en) | Liquid crystal display device | |
CN212112072U (en) | Array substrate, display panel and display device | |
KR19990052415A (en) | LCD and its repair method | |
KR101192072B1 (en) | Liquid crystal display device | |
US8964149B2 (en) | Liquid crystal display device and method for manufacturing transparent electrode | |
JP3179319B2 (en) | Defect detection method for matrix type display device | |
KR100819865B1 (en) | Substrate for liquid crystal display device | |
KR100945600B1 (en) | Liquid Crystal Display and method of manufacturing thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121207 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141217 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20161226 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20181224 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20191226 Year of fee payment: 14 |