KR100673664B1 - Method of removing a copper oxide from a copper wiring in a semiconductor device - Google Patents
Method of removing a copper oxide from a copper wiring in a semiconductor device Download PDFInfo
- Publication number
- KR100673664B1 KR100673664B1 KR1020000044190A KR20000044190A KR100673664B1 KR 100673664 B1 KR100673664 B1 KR 100673664B1 KR 1020000044190 A KR1020000044190 A KR 1020000044190A KR 20000044190 A KR20000044190 A KR 20000044190A KR 100673664 B1 KR100673664 B1 KR 100673664B1
- Authority
- KR
- South Korea
- Prior art keywords
- copper oxide
- copper
- hfac
- wiring
- semiconductor device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Abstract
본 발명은 반도체 소자의 구리 산화물 제거 방법에 관한 것으로, 하부 구리 배선 상부에 형성된 층간 절연막에 듀얼 다마신 패턴을 형성한 후 상부 배선을 형성하기 전에 콘택홀에 노출된 하부 구리 배선의 표면의 구리 산화물을 제거하는 세정 공정에 있어서, 플라즈마 발생장치 없이 H(hfac)를 이용하여 화학적 방식으로 구리 산화물을 제거하므로써, 종래의 아르곤 스퍼터 세정(Ar sputter cleaning)이나 수소 플라즈마(Hydrogen plasma)를 이용한 리액티브 세정(Reactive cleaning)시 구리 원자(Cu atom)가 비아 또는 트랜치의 측벽에 흡착되어 배선간의 누설유발 및 플라즈마 손상등의 신뢰성 문제를 해결하고, 양호한 콘택 저항을 얻을 수 있는 반도체 소자의 구리 산화물 제거 방법이 개시된다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for removing copper oxide in a semiconductor device, wherein after forming a dual damascene pattern in an interlayer insulating film formed on an upper copper wiring, the copper oxide on the surface of the lower copper wiring exposed to the contact hole before the upper wiring is formed. In the cleaning process to remove the copper oxide in a chemical manner by using H (hfac) without a plasma generator, reactive cleaning using conventional ar sputter cleaning (Hydrogen plasma) or hydrogen plasma (Hydrogen plasma) During reactive cleaning, copper atoms are adsorbed on the sidewalls of vias or trenches to solve reliability problems such as leakage and plasma damage between wirings, and copper oxide removal methods for semiconductor devices that can obtain good contact resistance. Is initiated.
구리 배선, 구리 산화물, H(hfac), PrecleaningCopper Wiring, Copper Oxide, H (hfac), Precleaning
Description
도 1은 종래의 반도체 소자의 구리 산화물 제거 방법을 설명하기 위하여 도시한 소자의 단면도.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a sectional view of a device shown for explaining a copper oxide removal method of a conventional semiconductor device.
도 2는 본 발명에 따른 반도체 소자의 구리 산화물 제거 방법을 설명하기 위하여 도시한 소자의 단면도.
Figure 2 is a cross-sectional view of the device shown for explaining the copper oxide removal method of the semiconductor device according to the present invention.
<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>
1, 11 : 반도체 기판 2, 12 : 제 1 절연막1, 11:
3, 13 : 구리 배선 3a, 13a : 구리 산화물3, 13:
3b : 구리 원자 4, 14 : 제 2 절연막3b: copper atom 4, 14: second insulating film
5 : 아르곤
5: argon
본 발명은 반도체 소자의 구리 산화물 제거 방법에 관한 것으로, 특히 하부 구리 배선을 형성하고, 상부 배선을 형성하기 전에 세정 공정으로 구리 배선 표면에 형성된 구리 산화물을 제거하여 양호한 콘택 저항을 얻을 수 있는 반도체 소자의 구리 산화물 제거 방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for removing copper oxide of a semiconductor device. In particular, a semiconductor device capable of obtaining good contact resistance by removing a copper oxide formed on a surface of a copper wiring by a cleaning process before forming a lower copper wiring and forming an upper wiring. It relates to a method of removing copper oxide.
종래에는 알루미늄 배선 공정에서 비아의 저면에 노출된 하부 알루미늄 배선의 산화물을 제거하기 위하여 아르곤 스퍼터 세정(Ar sputter cleaning) 공정을 실시하였다. 이러한 아르곤 스퍼터 세정 공정은 구리 배선을 형성하는 공정에서 구리 산화물(CuO)을 제거하는 경우에도 실시한다. Conventionally, in the aluminum wiring process, an argon sputter cleaning process was performed to remove oxides of the lower aluminum wiring exposed to the bottom of the via. This argon sputter cleaning process is also performed when copper oxide (CuO) is removed in the process of forming a copper wiring.
이하, 도 1을 참조하여 종래의 반도체 소자의 구리 산화물 제거 방법을 설명하기로 한다. Hereinafter, a copper oxide removal method of a conventional semiconductor device will be described with reference to FIG. 1.
도 1을 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(1) 상에 제 1 절연막(2)을 형성하고, 배선이 형성될 트랜치를 형성한다. 이후, 구리로 트랜치를 매립하여 구리 배선(3)을 형성한다. 다시 전체 상부에 제 2 절연막(4)을 형성하고, 구리 배선(3)과 상부 구리 배선층(도시되지 않음)과의 연결 및 상부 구리 배선층을 형성하기 위하여 비아 및 트랜치로 이루어진 듀얼 다마신 패턴을 형성한다. 상부층을 형성하기 전에 세정 공정을 실시하여, 다마신 패턴 형성시 구리 배선(3) 표면에 기생적으로 형성된 구리 산화물(3a)을 제거한다. 이때 세정 공정은 아르곤(5)을 이용한 아르곤 스퍼터 크리닝을 이용하여 구리 산화물(3a)을 제거한다.
Referring to FIG. 1, a first
그러나, 아르곤 스퍼터 크리닝을 적용하여 구리 산화물(3a)을 제거하면, 스퍼터된 구리 원자(3b)가 비아 또는 트랜치의 측벽에 흡착되어 오염 문제를 발생시키게 되며, 이는 배선간의 누설유발를 유발하는 신뢰성을 저하시키는 원인이 된다. However, if the
따라서, 구리 배선 공정에서의 구리 산화물 세정 공정으로는 고에너지의 아르곤 스퍼터링(High energy Ar sputtering) 방식은 채택할 수 없으며, 저에너지 아르곤 스퍼터링(Low energy Ar sputtering) 또는 수소 플라즈마(Hydrogen plasma)를 사용한 리액티브 세정(Reactive cleaning) 방식을 모색하고 있다. 그러나, 이러한 방식도 구리 산화물에 대한 세정 효과 및 플라즈마 손상을 완전히 해결할 수 없는 문제점이 있다.
Therefore, a high energy ar sputtering method cannot be adopted as the copper oxide cleaning process in the copper wiring process, and a low energy ar sputtering or a hydrogen plasma is used. Active cleaning is being sought. However, this method also has a problem in that the cleaning effect on the copper oxide and the plasma damage cannot be completely solved.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 H(hfac)를 이용하여 구리 배선 표면에 형성된 구리 산화물을 화학 반응으로 제거하므로써 플라즈마 발생 장치가 필요없고, 듀얼 다마신 패턴에 대한 오염 및 손상을 방지하여 전기적 특성을 향상시킬 수 있는 반도체 소자의 구리 산화물 제거 방법을 제공하는데 그 목적이 있다.
Accordingly, the present invention eliminates the need for a plasma generation device by chemically removing the copper oxide formed on the surface of the copper wiring using H (hfac) to solve the above problems, and prevents contamination and damage to the dual damascene pattern. The purpose is to provide a copper oxide removal method of a semiconductor device that can improve the electrical properties.
본 발명에 따른 반도체 소자의 구리 산화물 제거 방법은 구리 배선이 형성된 반도체 기판의 구리 산화물 제거 공정에 있어서, H(hfac)를 이용한 화학 반응 세정 공정으로 구리 산화물을 제거하는 것을 특징으로 한다. The copper oxide removal method of the semiconductor device which concerns on this invention is characterized by removing a copper oxide by the chemical reaction cleaning process using H (hfac) in the copper oxide removal process of the semiconductor substrate with a copper wiring.
상기의 단계에서, 화학 반응 세정 공정은 구리 배선을 형성하기 위한 다마신 패턴이 형성된 반도체 기판을 챔버 내부로 장착하는 제 1 단계, 상기 반도체 기판에 흡착된 불순물, 주로 습기를 정화하기 위하여 1차 디개싱을 실시하는 제 2 단계, 버블러를 이용하여 상기 챔버 내부에 H(hfac)를 공급하여 상기 구리 배선의 표면에 형성된 구리 산화물을 제거하는 제 3 단계 및 2차 디개싱을 실시하여 상기 챔버 내부의 반응 부산물을 제거하는 제 4 단계로 이루어진다. In the above step, the chemical reaction cleaning process includes a first step of mounting a semiconductor substrate on which a damascene pattern for forming copper wiring is formed into a chamber, and a primary dire to purify impurities adsorbed on the semiconductor substrate, mainly moisture. A second step of gassing, a third step of removing copper oxide formed on the surface of the copper wiring by supplying H (hfac) to the inside of the chamber by using a bubbler, and performing a second degassing inside the chamber The fourth step is to remove the reaction byproducts.
제 1 단계에서의 1차 디개싱은 300 내지 450℃ 범위의 온도 및 10mTorr 이하의 압력상태에서 10 내지 120초 동안 실시한다. The first degassing in the first step is carried out for 10 to 120 seconds at a temperature in the range of 300 to 450 ° C. and a pressure of 10 mTorr or less.
제 2 단계에서의 H(hfac)는 아르곤, N2 또는 H2 등과 같은 비활성 가스를 운송 가스로 이용한 버블링 방식으로 챔버 내부에 공급하며, H(hfac)를 공급하는 버블러의 온도는 상온 내지 H(hfac)의 보일링 포인트 미만으로 한다. 또한, H(hfac)는 운송 가스를 사용하지 않고, 다이렉트 이베퍼레이션 방식으로 직접 챔버 내부에 공급할 수도 있다. 또한 웨이퍼의 온도는 상온에서 450도 범위로 한다.In the second step, H (hfac) is supplied into the chamber by bubbling using an inert gas such as argon, N2, or H2 as a transport gas, and the temperature of the bubbler for supplying H (hfac) is from room temperature to H ( hfac) is less than the boiling point. In addition, H (hfac) may be directly supplied into the chamber by a direct evaporation method without using a transport gas. The temperature of the wafer is in the range of 450 degrees at room temperature.
제 3 단계에서의 2차 디개싱은 300 내지 450℃ 범위의 온도 및 10mTorr 이하의 압력상태에서 10 내지 30초 범위동안 실시한다.
The second degassing in the third stage is carried out for 10 to 30 seconds at a temperature in the range of 300 to 450 ° C. and a pressure of 10 mTorr or less.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention in more detail.
도 2는 본 발명에 따른 반도체 소자의 구리 산화물 제거 방법의 실시예를 설 명하기 위하여 도시한 소자의 단면도이다. Figure 2 is a cross-sectional view of the device shown to explain an embodiment of a copper oxide removal method of a semiconductor device according to the present invention.
도 2를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(11) 상에 제 1 절연막(12)을 형성하고, 제 1 절연막(12)에 배선을 형성하기 위하여 트랜치를 형성한 후 구리를 매립하여 구리 배선(13)을 형성한다. 필요에 따라서는 화학적 기계적 연마를 실시하여 전체 상부를 평탄화하고, 상부층과의 절연을 위한 제 2 절연막(14)을 형성한다. 제 2 절연막(14)에는 비아 및 트랜치로 이루어진 듀얼 다마신 패턴을 형성한다. 제 2 절연막(14)을 형성하는 과정에서, 구리 배선(13)의 표면에는 구리 산화물(13a)이 형성되며 비아 저면에 노출되어 상부층과 접촉하게 된다. 이러한 구리 산화물(13a)은 제 2 절연막(14)을 형성하는 과정에서 기생적으로 형성되며, 콘택 저항 특성을 저하시키므로 제거해야 한다.
Referring to FIG. 2, after forming a first
본 발명은 구리 산화물(13a)을 제거하기 위하여 H(hfac)를 이용한 화학 반응을 이용하여 구리 산화물(13a)을 제거한다. H(hfac)는 구리 산화물을 급속히 환원시키는데 비하여, 구리와는 반응하지 않는다. H(hfac)는 상온에서는 액체 상태이며, 100Torr 이상의 증기압을 나타내기 때문에, 수소(Hydrogen) 또는 아르곤(Ar) 등을 이용하여 버블링(Bubbling)방식 또는 다이렉트 이베퍼레이션(Direct evaporation) 방식으로 공급한다. 처리 온도는 H(hfac)에 의한 구리 산화물의 환원 속도가 빠르기 때문에 상온에서도 가능하나 처리 시간을 고려하여 상온 내지 400℃범위의 온도에서 실시하며, 압력은 0.1 내지 100Torr의 범위에서 실시한다.
The present invention removes the
화학식 1은 H(hfac)를 이용하여 구리 산화물이 제거되는 원리를 설명하기 위하여 나타낸 화학식이다. Formula 1 is a formula represented to explain the principle that the copper oxide is removed using H (hfac).
화학식 1을 참조하면, H(hfac)는 구리와는 반응하지 않으며, 구리 산화물의 산소성분과 반응하여 H2O를 형성하여 구리만 잔류시킨다.Referring to Chemical Formula 1, H (hfac) does not react with copper, but reacts with an oxygen component of copper oxide to form H 2 O to leave only copper.
H(hfac)를 이용하여 구리 산화물을 제거하기 위한 세정 공정의 단계는 챔버 내부로 웨이퍼를 장착 후 1차 디개싱(Degassing)을 실시하여 절연막 내의 수분등을 제거하는 제 1 단계, H(hfac)를 이용하여 구리 산화물을 제거하는 제 2 단계 및 2차 디개싱을 실시하여 구리 산화물을 제거하면서 형성된 반응 부산물을 제거하는 제 3 단계로 이루어진다. The cleaning process for removing copper oxide using H (hfac) is a first step of removing moisture in the insulating film by performing first degassing after mounting a wafer into the chamber, and H (hfac). Using a second step of removing the copper oxide and a second step of performing a second degassing to remove the reaction by-products formed while removing the copper oxide.
상기의 단계에서, 제 1 단계의 디개싱은 300 내지 450℃ 범위의 온도 및 10mTorr 이하의 압력상태에서 10 내지 120초 동안 실시한다. In the above step, the degassing of the first step is carried out for 10 to 120 seconds at a temperature in the range of 300 to 450 ° C. and a pressure of 10 mTorr or less.
제 2 단계에서는 아르곤, N2 또는 H2 등과 같은 비활성 가스를 운송 가스(Carrier gas)로 이용한 버블링 방식으로 H(hfac)를 챔버 내부로 공급해 구리 산화물을 제거한다. 이때, 버블러(Bubbler)의 온도는 상온 내지는 H(hfac)의 보일링 포인트(Boiling point) 미만이 되도록 한다. H(hfac)는 운송 가스를 사용하지 않고, 다이렉트 이베퍼레이션(Direct evaporation) 방식으로 직접 챔버 내부로 공 급할 수도 있다. 또한 웨이퍼의 온도는 상온에서 450도 범위로 한다.In the second step, H (hfac) is supplied into the chamber by bubbling using an inert gas such as argon, N2 or H2 as a carrier gas to remove copper oxide. At this time, the temperature of the bubbler (Bubbler) is to be less than the boiling point (Boiling point) of room temperature or H (hfac). H (hfac) may be supplied directly into the chamber by direct evaporation without using transport gas. The temperature of the wafer is in the range of 450 degrees at room temperature.
제 3 단계의 2차 디개싱은 300 내지 450℃ 범위의 온도 및 10mTorr 이하의 압력상태에서 10 내지 30초 동안 실시한다. 2차 디개싱은 비아 저항등의 공정 결과에 따라서 생략할 수 있다.
The second stage of degassing is carried out for 10 to 30 seconds at a temperature in the range of 300 to 450 ° C. and a pressure of 10 mTorr or less. Secondary degassing can be omitted depending on process results such as via resistance.
본 발명은 H(hfac)를 이용한 화학 반응으로 구리 산화물을 제거하므로써 플라즈마 발생 장치가 필요하지 않으며, 구리 원자에 의하여 비아 및 콘택홀 측벽이 오염되는 것을 방지하여 누설 특성을 향상시키고, 패턴이 손상되는 것을 방지할 수 있다.
The present invention does not require a plasma generator by removing copper oxide by chemical reaction using H (hfac), improves leakage characteristics by preventing contamination of vias and contact hole sidewalls by copper atoms, and damages patterns. Can be prevented.
상술한 바와 같이, 본 발명은 H(hfac)를 이용하여 구리 산화물을 제거하므로써 플라즈마에 의한 패턴 손상과 차징대미지(Charging Damage) 및 오염을 방지하고, 세정 장치를 간략화 할 수 있어 소자의 전기적 특성 및 수율을 향상시키는 효과가 있다.
As described above, the present invention prevents pattern damage, charging damage and contamination by plasma by removing copper oxide using H (hfac), and can simplify the cleaning device, thereby reducing the electrical characteristics and There is an effect of improving the yield.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000044190A KR100673664B1 (en) | 2000-07-31 | 2000-07-31 | Method of removing a copper oxide from a copper wiring in a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000044190A KR100673664B1 (en) | 2000-07-31 | 2000-07-31 | Method of removing a copper oxide from a copper wiring in a semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020010758A KR20020010758A (en) | 2002-02-06 |
KR100673664B1 true KR100673664B1 (en) | 2007-01-23 |
Family
ID=19680911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000044190A KR100673664B1 (en) | 2000-07-31 | 2000-07-31 | Method of removing a copper oxide from a copper wiring in a semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100673664B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100800831B1 (en) | 2006-10-25 | 2008-02-04 | 동부일렉트로닉스 주식회사 | Method for forming copper line |
KR101538386B1 (en) * | 2008-12-26 | 2015-07-22 | 주식회사 동부하이텍 | Method for Manufacturing Metal Wiring of Semiconductor Device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0864606A (en) * | 1994-08-22 | 1996-03-08 | Sharp Corp | Method and apparatus for patterning copper,integrated circuit containing copper wiring layer and manufacture thereof |
JPH08139030A (en) * | 1994-11-09 | 1996-05-31 | Nippon Telegr & Teleph Corp <Ntt> | Forming method of thin copper film for wiring, and manufacture of semiconductor device using the same |
US5939334A (en) * | 1997-05-22 | 1999-08-17 | Sharp Laboratories Of America, Inc. | System and method of selectively cleaning copper substrate surfaces, in-situ, to remove copper oxides |
KR20000055562A (en) * | 1999-02-08 | 2000-09-05 | 김영환 | Manufacturing Method for Interconnection of Semiconductor Devices |
KR20000055563A (en) * | 1999-02-08 | 2000-09-05 | 김영환 | Manufacturing Method for Interconnection of Semiconductor Devices |
-
2000
- 2000-07-31 KR KR1020000044190A patent/KR100673664B1/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0864606A (en) * | 1994-08-22 | 1996-03-08 | Sharp Corp | Method and apparatus for patterning copper,integrated circuit containing copper wiring layer and manufacture thereof |
JPH08139030A (en) * | 1994-11-09 | 1996-05-31 | Nippon Telegr & Teleph Corp <Ntt> | Forming method of thin copper film for wiring, and manufacture of semiconductor device using the same |
US5939334A (en) * | 1997-05-22 | 1999-08-17 | Sharp Laboratories Of America, Inc. | System and method of selectively cleaning copper substrate surfaces, in-situ, to remove copper oxides |
KR20000055562A (en) * | 1999-02-08 | 2000-09-05 | 김영환 | Manufacturing Method for Interconnection of Semiconductor Devices |
KR20000055563A (en) * | 1999-02-08 | 2000-09-05 | 김영환 | Manufacturing Method for Interconnection of Semiconductor Devices |
Also Published As
Publication number | Publication date |
---|---|
KR20020010758A (en) | 2002-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6825124B2 (en) | Method of forming metal line in semiconductor device | |
KR20040003232A (en) | Method for manufacturing a multi metal line in semiconductor device | |
US20070077755A1 (en) | Method of forming metal wiring in a semiconductor device | |
KR100477816B1 (en) | Method for forming titanium silicide contact of semiconductor device | |
US20050009339A1 (en) | Method of forming copper wiring in semiconductor device | |
KR100403454B1 (en) | Method of forming a metal wiring in a semiconductor device | |
KR100673664B1 (en) | Method of removing a copper oxide from a copper wiring in a semiconductor device | |
JP2005150690A (en) | Method for forming metal wiring for semiconductor device | |
KR100333712B1 (en) | A method for forming damascene type metal wire in semiconductor device | |
US7125809B1 (en) | Method and material for removing etch residue from high aspect ratio contact surfaces | |
KR102118580B1 (en) | Chemical vapor deposition (cvd) of ruthenium films and applications for same | |
JP2008305921A (en) | Semiconductor device and manufacturing method therefor | |
KR20040047503A (en) | Method for forming aluminum metal wiring | |
KR100480891B1 (en) | Method for forming copper line in semiconductor device | |
KR100361207B1 (en) | A method of forming a metal line in a semiconductor device | |
KR100603703B1 (en) | Method for removing photoresist and method for forming metal line in semiconductor device using the same | |
KR20040008593A (en) | Method of forming metal interconnection line for semiconductor device | |
JP2745216B2 (en) | Method for forming tungsten plug in semiconductor device | |
KR101158059B1 (en) | Method for forming metal line of semiconductor device | |
KR100714049B1 (en) | Method of forming a metal line in semiconductor device | |
KR100573484B1 (en) | Semiconductor device and a method of forming the same | |
KR20070033175A (en) | Method of forming a metal wiring in a semiconductor device | |
KR100452040B1 (en) | Method of forming a metal wiring in a semiconductor device | |
KR100445412B1 (en) | METHOD OF FORMING METAL LINE OF SEMICONDUCTOR DEVICE FOR FORMING Si LAYER ON METAL CONTACT BEFORE DEPOSITION OF CVD-Ti LAYER | |
KR100414564B1 (en) | Method of forming a contact plug in a semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |