KR100672311B1 - Apparatus for driving plasma display panel - Google Patents

Apparatus for driving plasma display panel Download PDF

Info

Publication number
KR100672311B1
KR100672311B1 KR1020050108139A KR20050108139A KR100672311B1 KR 100672311 B1 KR100672311 B1 KR 100672311B1 KR 1020050108139 A KR1020050108139 A KR 1020050108139A KR 20050108139 A KR20050108139 A KR 20050108139A KR 100672311 B1 KR100672311 B1 KR 100672311B1
Authority
KR
South Korea
Prior art keywords
sustain
voltage
period
bias
common electrode
Prior art date
Application number
KR1020050108139A
Other languages
Korean (ko)
Inventor
김태헌
백동기
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050108139A priority Critical patent/KR100672311B1/en
Application granted granted Critical
Publication of KR100672311B1 publication Critical patent/KR100672311B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H3/00Mechanisms for operating contacts
    • H01H3/02Operating parts, i.e. for operating driving mechanism by a mechanical force external to the switch
    • H01H3/0213Combined operation of electric switch and variable impedance, e.g. resistor, capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0228Increasing the driving margin in plasma displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • G09G2330/023Power management, e.g. power saving using energy recovery or conservation
    • G09G2330/024Power management, e.g. power saving using energy recovery or conservation with inductors, other than in the electrode driving circuitry of plasma displays

Abstract

An apparatus for driving a plasma display panel is provided to reduce manufacturing cost by generating a bias voltage and supplying the bias voltage to a sustain common electrode during a bias period, using a few capacitors instead of a separate bias voltage source. An apparatus for driving a plasma display panel includes a voltage charging unit(10) and a voltage supply unit(12). When a sustain down voltage is supplied to a sustain common electrode, the voltage charging unit is charged at an absolute value of the sustain down voltage. The voltage supply unit supplies a bias voltage to the sustain common electrode during a bias period. The bias voltage is generated by the voltage, which is charged in the voltage charging unit. The voltage charging unit includes capacitors(C1,C2) and a sustain down switch(susdn). The capacitors are series-connected between a sustain up voltage and the sustain common electrode. The sustain down switch is arranged between the sustain common electrode and the sustain down voltage and turned on during the sustain down period.

Description

플라즈마 디스플레이 패널의 구동 장치{Apparatus for driving Plasma Display Panel}Apparatus for driving plasma display panel

도 1은 각 서브 필드에 공급되는 PDP의 구동 파형을 예시적으로 나타내는 파형도들이다.1 is a waveform diagram exemplarily illustrating a driving waveform of a PDP supplied to each subfield.

도 2는 본 발명에 의한 플라즈마 디스플레이 패널의 구동 장치의 일 실시예의 회로도이다.2 is a circuit diagram of an embodiment of a driving apparatus of a plasma display panel according to the present invention.

도 3 및 도 4는 도 2에 도시된 본 발명에 의한 플라즈마 디스플레이 패널의 구동 장치의 동작을 설명하기 위한 도면들이다.3 and 4 are views for explaining the operation of the driving apparatus of the plasma display panel according to the present invention shown in FIG.

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)의 구동 장치에 관한 것으로서, 특히, 바이어스(bias) 전압원의 필요성을 제거한 PDP 구동 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving device of a plasma display panel (hereinafter referred to as "PDP"), and more particularly to a PDP driving device which eliminates the need for a bias voltage source.

종래의 교류형 면방전 PDP는 화상의 계조를 구현하기 위해, 한 프레임을 발광 횟수가 다른 여러 서브 필드들로 나누어 시분할 구동하게 된다. 이 때, 각 서브 필드는 전 화면을 초기화시키기 위한 리셋 기간과, 스캔(scan) 라인을 선택하고 선 택된 스캔 라인에서 셀을 선택하기 위한 어드레스(address) 기간과, 방전 횟수에 따라 계조를 구현하는 서스테인(sustain) 기간으로 나뉘어진다.In the conventional AC type surface discharge PDP, time division driving is performed by dividing one frame into several subfields having different emission counts in order to realize gray level of an image. In this case, each subfield may include a reset period for initializing the entire screen, an address period for selecting a scan line and selecting a cell from the selected scan line, and gradation depending on the number of discharges. It is divided into sustain periods.

도 1은 각 서브 필드에 공급되는 PDP의 구동 파형을 예시적으로 나타내는 파형도들로서, 스캔 전극에 공급되는 신호(Y) 및 서스테인 공통 전극에 공급되는 신호(Z)를 나타낸다.FIG. 1 is a waveform diagram exemplarily illustrating a driving waveform of a PDP supplied to each subfield, and illustrates a signal Y supplied to a scan electrode and a signal Z supplied to a sustain common electrode.

도 1을 참조하면, 각 서브 필드는 리셋 기간, 어드레스 기간 및 서스테인 기간으로 나뉘어진다. 리셋 기간에 있어서, 셋 업(set-up) 기간(SU)에는 모든 스캔 전극들(Y)에 상승 램프 파형(Ramp-up)이 동시에 인가된다. 셋 다운(set-down) 기간(SD)에는 상승 램프 파형(Ramp-up)이 공급된 후, 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에서 떨어지는 하강 램프 파형(Ramp-down)이 스캔 전극들(Y)에 동시에 인가된다. 하강 램프 파형(Ramp-down)은 셀들내에서 미약한 소거 방전을 일으킴으로써 셋 업 방전에 의해 생성된 벽 전하 및 공간 전하 중 불요 전하를 소거시키게 되고, 다음의 어드레스 동작이 원할히 수행되도록 하기 위해 각 셀의 상태를 초기화시킨다.Referring to FIG. 1, each subfield is divided into a reset period, an address period, and a sustain period. In the reset period, the rising ramp waveform Ramp-up is simultaneously applied to all the scan electrodes Y in the set-up period SU. In the set-down period SD, the rising ramp waveform Ramp-up is supplied, and then the falling ramp waveform Ramp-down falls at a positive voltage lower than the peak voltage of the rising ramp waveform Ramp-up. Is simultaneously applied to the scan electrodes (Y). Ramp-down generates a weak erase discharge in the cells, thereby eliminating unnecessary charges among the wall charges and the space charges generated by the setup discharges, and allowing each of the following address operations to be performed smoothly. Initialize the state of the cell.

어드레스 기간에서 부극성 스캔 펄스(Scan)가 스캔 전극들(Y)에 순차적으로 인가됨과 동시에 어드레스 전극들(X)에 정극성의 데이타 펄스(data)가 인가된다. 이 스캔 펄스와 데이타 펄스의 전압차와 리셋 기간에 생성된 벽 전압이 더해지면서 데이타 펄스가 인가되는 셀들내에는 어드레스 방전이 발생된다.In the address period, the negative scan pulse Scan is sequentially applied to the scan electrodes Y, and the positive data pulse data is applied to the address electrodes X. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated in the reset period are added, an address discharge is generated in the cells to which the data pulse is applied.

서스테인 기간에는 스캔 전극들(Y)과 서스테인 전극들(Z)에 교번적으로 서스테인 업 전압과 서스테인 다운 전압이 서스테인 펄스(sus)로서 인가된다. 즉, 서스 테인 업 기간에서 높은 레벨의 전압이 인가되고, 서스테인 다운 기간에서 낮은 레벨의 전압이 인가된다.In the sustain period, the sustain up voltage and the sustain down voltage are alternately applied to the scan electrodes Y and the sustain electrodes Z as the sustain pulse su. That is, a high level voltage is applied in the sustain up period, and a low level voltage is applied in the sustain down period.

전술한 도 1을 참조하면, 안정된 어드레싱 동작을 위해 리셋 기간의 셋 다운 기간(SD)과 어드레스 기간에서 바이어스 전압(Vbias) 전압을 서스테인 공통 전극으로 인가한다. 이를 위해, 종래의 PDP 구동 장치는 바이어스 전압을 발생시키기 위해 바이어스 전압원을 별도로 마련해야 한다. 이와 같이, 종래의 PDP 구동 장치는 별도의 바이어스 전압원을 마련해야 하므로, 제품의 원가를 상승시키는 문제점을 갖는다.Referring to FIG. 1, the bias voltage Vbias is applied to the sustain common electrode in the set down period SD and the address period of the reset period for a stable addressing operation. For this purpose, the conventional PDP driving apparatus must separately prepare a bias voltage source to generate a bias voltage. As described above, the conventional PDP driving apparatus has to provide a separate bias voltage source, thereby increasing the cost of the product.

본 발명이 이루고자 하는 기술적 과제는, 별도의 바이어스 전압원 없이 바이어스 전압을 발생하여 서스테인 공통 전극으로 인가할 수 있는 플라즈마 디스플레이 패널의 구동 장치를 제공하는 데 있다.An object of the present invention is to provide a plasma display panel driving apparatus capable of generating a bias voltage and applying it to a sustain common electrode without a separate bias voltage source.

상기 과제를 이루기 위해 본 발명에 의한 플라즈마 디스플레이 패널의 구동 장치는, 서스테인 다운 전압이 서스테인 공통 전극으로 공급될 때 상기 서스테인 다운 전압의 절대값을 충전하는 전압 충전부 및 상기 전압 충전부에 상기 충전된 전압에 의해 생성된 바이어스 전압을 바이어스 기간에서 상기 서스테인 공통 전극으로 공급하는 전압 공급부로 구성되는 것이 바람직하다.In order to achieve the above object, a driving apparatus of a plasma display panel according to the present invention includes a voltage charging unit which charges an absolute value of the sustain down voltage when a sustain down voltage is supplied to a sustain common electrode, and the charged voltage on the charged voltage. And a voltage supply unit for supplying the generated bias voltage to the sustain common electrode in the bias period.

이하, 본 발명에 의한 플라즈마 디스플레이 패널의 구동 장치의 실시예의 구성 및 동작을 첨부한 도면들을 참조하여 다음과 같이 설명한다.Hereinafter, the configuration and operation of an embodiment of a driving apparatus of a plasma display panel according to the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명에 의한 플라즈마 디스플레이 패널의 구동 장치의 일 실시예의 회로도로서, 에너지 회수부(5), 전압 충전부(10) 및 전압 공급부(12), 서스테인 업 스위치(susup) 및 서스테인 다운 전압원(14)으로 구성된다.2 is a circuit diagram of an embodiment of a driving apparatus of a plasma display panel according to the present invention, which includes an energy recovery unit 5, a voltage charging unit 10, and a voltage supply unit 12, a sustain up switch, and a sustain down voltage source ( 14).

도 2에 도시된 전압 충전부(10)는 서스테인 다운 전압이 서스테인 공통 전극(Z)으로 공급될 때 서스테인 다운 전압의 절대값을 충전한다. 여기서, 서스테인 다운 기간 동안, 서스테인 다운 전압이 서스테인 공통 전극(Z)으로 인가되고 서스테인 업 전압이 스캔 전극(Y)으로 인가되어, 서스테인 방전이 발생한다. 서스테인 다운 전압은 서스테인 다운 전압원(14)으로부터 발생될 수 있다. 예를 들어, 서스테인 다운 전압(-Vs)은 -200볼트(Volt)가 될 수 있다. 본 발명에 의하면, 서스테인 업 전압은 접지 전위(GND)가 될 수 있고, 서스테인 다운 전압은 전술한 바와 같이 음의 전위(-Vs)가 될 수 있다. 본 발명의 이해를 돕기 위해, 도 1 및 도 2에 도시된 바와 같이 서스테인 업 전압이 접지 전위이고 서스테인 다운 전압이 음의 전위인 것으로 설명하지만, 본 발명은 이에 국한되지 않는다.The voltage charging unit 10 shown in FIG. 2 charges the absolute value of the sustain down voltage when the sustain down voltage is supplied to the sustain common electrode Z. Here, during the sustain down period, the sustain down voltage is applied to the sustain common electrode Z and the sustain up voltage is applied to the scan electrode Y, so that sustain discharge occurs. The sustain down voltage can be generated from the sustain down voltage source 14. For example, the sustain down voltage (-Vs) may be -200 volts. According to the present invention, the sustain up voltage can be the ground potential GND, and the sustain down voltage can be the negative potential -Vs as described above. 1 and 2, the sustain up voltage is a ground potential and the sustain down voltage is a negative potential, but the present invention is not limited thereto.

본 발명의 일 실시예에 의하면, 전압 충전부(10)는 커패시터들(C1 및 C2) 및 서스테인 다운 스위치(susdn)로 구현될 수 있다. 커패시터들(C1 및 C2)은 서스테인 업 전압(GND)과 서스테인 공통 전극(Z)에 직렬로 연결된다. 도 2의 경우 커패시터들은 두 개(C1 및 C2)인 것으로 기술되었지만, 본 발명은 이에 국한되지 않고 더 많은 커패시터들을 마련할 수 있다.According to an embodiment of the present invention, the voltage charging unit 10 may be implemented with capacitors C1 and C2 and a sustain down switch susdn. The capacitors C1 and C2 are connected in series with the sustain up voltage GND and the sustain common electrode Z. In the case of FIG. 2, two capacitors C1 and C2 have been described, but the present invention is not limited thereto, and more capacitors can be provided.

서스테인 다운 스위치(susdn)는 서스테인 공통 전극(Z)과 서스테인 다운 전압(-Vs)의 사이에 마련되고, 서스테인 다운 기간 동안 턴 온된다.The sustain down switch susdn is provided between the sustain common electrode Z and the sustain down voltage -Vs, and is turned on during the sustain down period.

본 발명의 다른 실시예에 의하면, 전압 충전부(10)는 공통 스위치(SC)를 더 마련할 수 있다. 공통 스위치(SC)는 서스테인 업 스위치(susup)와 서스테인 공통 전극(Z)의 사이에 마련되고, 서스테인 다운 기간 또는 서스테인 업 기간에서 턴 온된다.According to another embodiment of the present invention, the voltage charging unit 10 may further provide a common switch (SC). The common switch SC is provided between the sustain up switch Susup and the sustain common electrode Z, and is turned on in the sustain down period or the sustain up period.

본 발명의 또 다른 실시예에 의하면, 전압 충전부(10)는 다이오드(D1)를 더 마련할 수 있다. 다이오드(D1)는 서스테인 업 전압(GND)과 커패시터(C1)의 사이에 각각 연결되는 양극과 음극을 갖는다.According to another embodiment of the present invention, the voltage charging unit 10 may further provide a diode (D1). The diode D1 has an anode and a cathode connected between the sustain up voltage GND and the capacitor C1, respectively.

한편, 전압 공급부(12)는 전압 충전부(10)에 충전된 전압에 의해 생성된 바이어스 전압을 바이어스 기간에서 서스테인 공통 전극(Z)으로 공급하는 역할을 한다. 여기서, 바이어스 기간이란, 어드레스 기간 및 리셋 기간의 셋 다운 기간 중 적어도 하나에 해당한다. 예컨대, 전압 공급부(12)는 도 1에 도시된 바와 달리 어드레스 기간에서만 바이어스 전압을 서스테인 공통 전극(Z)으로 공급할 수도 있고, 도 1에 도시된 바와 같이 리셋 기간의 셋 다운 기간과 어드레스 기간 모두에서 바이어스 전압을 서스테인 공통 전극(Z)으로 공급할 수도 있다.On the other hand, the voltage supply unit 12 serves to supply the bias voltage generated by the voltage charged in the voltage charging unit 10 to the sustain common electrode Z in the bias period. Here, the bias period corresponds to at least one of a set down period of an address period and a reset period. For example, the voltage supply unit 12 may supply the bias voltage to the sustain common electrode Z only in the address period, unlike in FIG. 1, and in both the set down period and the address period of the reset period, as shown in FIG. 1. The bias voltage may be supplied to the sustain common electrode Z.

이 경우, 전압 공급부(12)에서 서스테인 공통 전극(Z)으로 공급되는 바이어스 전압은 커패시터들(C1 및 C2)의 사이의 전압이 될 수 있다.In this case, the bias voltage supplied from the voltage supply unit 12 to the sustain common electrode Z may be a voltage between the capacitors C1 and C2.

전술한 동작을 위해, 전압 공급부(12)는 바이어스 스위치(BS)로 구현될 수 있다. 바이어스 스위치(BS)는 커패시터들(C1 및 C2)에 충전된 전압과 서스테인 공통 전극(Z)의 사이에 마련되며, 바이어스 기간에서 턴 온되어 전압 충전부(10)에서 충전된 전압을 바이어스 전압으로서 서스테인 공통 전극(Z)으로 출력한다.For the above operation, the voltage supply unit 12 may be implemented as a bias switch (BS). The bias switch BS is provided between the voltage charged in the capacitors C1 and C2 and the sustain common electrode Z. The bias switch BS is turned on in the bias period to sustain the voltage charged in the voltage charging unit 10 as the bias voltage. Output to the common electrode Z.

도 2에 도시된 바와 같이 플라즈마 디스플레이 패널의 구동 장치는 서스테인 업 스위치(susup)를 더 마련할 수도 있다. 여기서, 서스테인 업 스위치(susup)는 서스테인 업 전압(GND)과 서스테인 공통 전극(Z)의 사이에 마련되며, 바이어스 기간 또는 서스테인 업 기간에서 턴 온된다.As shown in FIG. 2, the driving apparatus of the plasma display panel may further include a sustain up switch. The sustain up switch susup is provided between the sustain up voltage GND and the sustain common electrode Z, and is turned on in the bias period or the sustain up period.

본 발명에 의하면, 플라즈마 디스플레이 패널의 구동 장치는 에너지 회수부(5)를 더 마련할 수 있다. 도 2에 도시된 에너지 회수부(5)는 외부 커패시터(Cx), 다이오드들(D2 ~ D5), 제1 및 제2 에너지 회수 스위치들(ER1 및 ER2) 및 인덕터(L)로 구현될 수 있다. 외부 커패시터(Cx)는 패널 커패시터(Cp)에 충전된 전압을 회수하여 충전하는 역할을 한다. 인덕터(L)는 외부 커패시터(Cx)와 패널 커패시터(Cp)의 사이에 연결된다. 제1 에너지 회수 스위치(ER1)는 외부 커패시터(Cx)에 충전된 회수된 전압을 인덕터(L)를 통해 패널 커패시터(Cp)로 공급한다. 제2 에너지 회수 스위치(ER2)는 패널 커패시터(Cp)에 충전된 전압을 인덕터(L)를 통해 외부 커패시터(Cx)로 다시 회수하는 역할을 한다.According to the present invention, the driving apparatus of the plasma display panel may further include an energy recovery unit 5. The energy recovery unit 5 illustrated in FIG. 2 may be implemented with an external capacitor Cx, diodes D2 to D5, first and second energy recovery switches ER1 and ER2, and an inductor L. . The external capacitor Cx recovers and charges the voltage charged in the panel capacitor Cp. The inductor L is connected between the external capacitor Cx and the panel capacitor Cp. The first energy recovery switch ER1 supplies the recovered voltage charged in the external capacitor Cx to the panel capacitor Cp through the inductor L. The second energy recovery switch ER2 recovers the voltage charged in the panel capacitor Cp back to the external capacitor Cx through the inductor L.

다이오드(D2)는 제1 에너지 회수 스위치(ER1)와 인덕터(L)의 사이에 각각 연결되는 양극 및 음극을 갖고, 다이오드(D3)는 패널 커패시터(Cp)와 제2 에너지 회수 스위치(ER2) 사이에 각각 양극 및 음극을 갖는다. 다이오드(D4)는 서스테인 업 전압(GND)과 인덕터(L)의 일측의 사이에 각각 연결되는 음극 및 양극을 갖는다. 다이오드(D5)는 인덕터(L)의 일측과 서스테인 다운 전압(-Vs) 사이에 각각 연결되는 음극과 양극을 갖는다.The diode D2 has an anode and a cathode connected between the first energy recovery switch ER1 and the inductor L, respectively, and the diode D3 is between the panel capacitor Cp and the second energy recovery switch ER2. Has a positive electrode and a negative electrode, respectively. The diode D4 has a cathode and an anode connected between the sustain up voltage GND and one side of the inductor L, respectively. The diode D5 has a cathode and an anode connected between one side of the inductor L and the sustain down voltage (-Vs), respectively.

전술한 바와 같은 구성을 갖는 에너지 회수부(5)는 서스테인(sustain) 구간 에서 스캔 전극(Y)과 공통 서스테인 전극(Z)간에 발생되는 에너지를 회수한다. 이 때, 다이오드들(D2 및 D3)은 제1 및 제2 에너지 회수 스위치들(ER1 및 ER2) 사이에마련되어 역 전류를 제한하는 역할을 한다.The energy recovery unit 5 having the configuration as described above recovers energy generated between the scan electrode Y and the common sustain electrode Z in the sustain period. At this time, the diodes D2 and D3 are provided between the first and second energy recovery switches ER1 and ER2 to limit the reverse current.

도 3 및 도 4는 도 2에 도시된 본 발명에 의한 플라즈마 디스플레이 패널의 구동 장치의 동작을 설명하기 위한 도면들이다.3 and 4 are views for explaining the operation of the driving apparatus of the plasma display panel according to the present invention shown in FIG.

도 3을 참조하면, 서스테인 업 기간 즉, 서스테인 업 전압(GND)이 서스테인 공통 전극(Z)으로 인가되는 동안, 서스테인 업 스위치(susup) 및 공통 스위치(SC)는 턴 온되고, 서스테인 다운 스위치(susdn) 및 바이어스 스위치(BS)는 턴 오프된다. 따라서, 서스테인 업 전압(GND)이 서스테인 공통 전극(Z)으로 인가될 수 있다.Referring to FIG. 3, while the sustain up period, that is, the sustain up voltage GND is applied to the sustain common electrode Z, the sustain up switch susup and the common switch SC are turned on, and the sustain down switch ( susdn) and bias switch BS are turned off. Therefore, the sustain up voltage GND may be applied to the sustain common electrode Z.

또한, 서스테인 다운 기간에서 즉, 서스테인 다운 전압(-Vs)이 서스테인 공통 전극(Z)으로 인가되는 동안, 공통 스위치(SC) 및 서스테인 다운 스위치(susdn)는 턴 온되고, 서스테인 업 스위치(susup) 및 바이어스 스위치(BS)는 턴-오프 된다. 따라서, 다이오드(D1), 커패시터들(C1 및 C2), 공통 스위치(SC) 및 서스테인 다운 스위치(susdn)를 경유하여 서스테인 다운 전압(-Vs)으로 이어지는 전류 경로가 화살표 방향(30)으로 형성된다.Further, in the sustain down period, that is, while the sustain down voltage (-Vs) is applied to the sustain common electrode Z, the common switch SC and the sustain down switch susdn are turned on, and the sustain up switch susup. And the bias switch BS is turned off. Thus, a current path leading to the sustain down voltage (-Vs) is formed in the arrow direction 30 via the diode D1, the capacitors C1 and C2, the common switch SC, and the sustain down switch susdn. .

결국, 전술한 바와 같이 서스테인 업 및 다운 스위치들(susup 및 susdn)의 온 및 오프 동작에 의해 서스테인 업 전압(GND)나 서스테인 다운 전압(-Vs)이 서스테인 공통 전극(Z)으로 인가될 수 있다.As a result, the sustain up voltage GND or the sustain down voltage −Vs may be applied to the sustain common electrode Z by the on and off operations of the sustain up and down switches susdn and susdn as described above. .

이러한 서스테인 동작중, 서스테인 다운 기간에서 서스테인 다운 전압(-Vs)이 서스테인 공통 전극(Z)으로 인가되는 상황에서, 커패시터들(C1 및 C2)에 서스테 인 다운 전압(-Vs)의 절대값(Vs)이 충전될 수 있다. 여기서, 커패시터(C2)에 충전된 전압이 바이어스 전압으로서 사용될 수 있다.During such sustain operation, in a situation where the sustain down voltage (-Vs) is applied to the sustain common electrode Z in the sustain down period, the absolute value of the sustain down voltage (-Vs) at the capacitors C1 and C2 ( Vs) can be charged. Here, the voltage charged in the capacitor C2 can be used as the bias voltage.

도 4를 참조하면, 서스테인 기간이 종료된 후 바이어스 기간에서 서스테인 업 스위치(susup) 및 바이어스 스위치(BS)는 턴-온되고, 공통 스위치(SW) 및 서스테인 다운 스위치(susdn)는 턴 오프된다. 따라서, 서스테인 업 전압인 접지 전위(GND), 서스테인 업 스위치(susup), 커패시터(C2) 및 바이어스 스위치(BS)를 거쳐서 패널 커패시터(Cp)로 이어지는 전류 경로가 화살표 방향(40)으로 형성된다. 따라서, 커패시터(C2)에 충전된 전압(V2)이 바이어스 전압(Vbias)으로서 서스테인 공통 전극(Z)으로 인가될 수 있다. 즉, 바이어스 전압의 범위는 다음 수학식 1과 같이 표현될 수 있고, 바이어스 전압은 다음 수학식 2와 같이 표현될 수 있다.Referring to FIG. 4, in the bias period, the sustain up switch susup and the bias switch BS are turned on, and the common switch SW and the sustain down switch susdn are turned off in the bias period. Accordingly, a current path leading to the panel capacitor Cp through the ground potential GND, the sustain up switch susup, the capacitor C2, and the bias switch BS, which are the sustain up voltage, is formed in the arrow direction 40. Therefore, the voltage V 2 charged in the capacitor C2 may be applied to the sustain common electrode Z as the bias voltage Vbias. That is, the range of the bias voltage may be expressed as Equation 1 below, and the bias voltage may be expressed as Equation 2 shown below.

Figure 112005065066147-pat00001
Figure 112005065066147-pat00001

Figure 112005065066147-pat00002
Figure 112005065066147-pat00002

수학식 2로부터 알 수 있듯이, 커패시터들(C1 및 C2)의 커패시턴스들을 가변시키면 바이어스 전압의 레벨을 바꿀 수 있다. 이를 위해, 커패시터들(C1 및 C2)의 커패시턴스들은 외부에서 가변될 수 있다. 즉, 전술한 수학식 2로부터 바이어스 전압(Vbias)은 커패시터들(C1 및 C2) 상호간의 비율에 의해 결정될 수 있음을 알 수 있다.As can be seen from Equation 2, varying the capacitances of the capacitors C1 and C2 can change the level of the bias voltage. To this end, the capacitances of the capacitors C1 and C2 may be varied externally. That is, it can be seen from the above Equation 2 that the bias voltage Vbias can be determined by the ratio between the capacitors C1 and C2.

이상에서 설명한 바와 같이, 본 발명에 의한 플라즈마 디스플레이 패널의 구동 장치는 별도의 바이어스 전압원을 이용하지 않고, 몇 개의 커패시터들만에 의해 바이어스 전압을 바이어스 기간 동안 서스테인 공통 전극으로 공급할 수 있으므로, 제작 비용을 절감시킬 수 있는 효과를 갖는다.As described above, the driving apparatus of the plasma display panel according to the present invention can supply the bias voltage to the sustain common electrode during the bias period by using only a few capacitors, without using a separate bias voltage source, thereby reducing manufacturing costs. It has an effect that can be made.

Claims (11)

서스테인 다운 전압이 서스테인 공통 전극으로 공급될 때 상기 서스테인 다운 전압의 절대값을 충전하는 전압 충전부; 및A voltage charging unit configured to charge an absolute value of the sustain down voltage when a sustain down voltage is supplied to the sustain common electrode; And 상기 전압 충전부에 상기 충전된 전압에 의해 생성된 바이어스 전압을 바이어스 기간에서 상기 서스테인 공통 전극으로 공급하는 전압 공급부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.And a voltage supply unit configured to supply a bias voltage generated by the charged voltage to the sustain common electrode in the bias period in the voltage charging unit. 제1 항에 있어서, 상기 전압 충전부는The method of claim 1, wherein the voltage charging unit 서스테인 업 전압과 상기 서스테인 공통 전극에 직렬로 연결되는 커패시터들; 및Capacitors connected in series with a sustain up voltage and the sustain common electrode; And 상기 서스테인 공통 전극과 상기 서스테인 다운 전압의 사이에 마련되고, 서스테인 다운 기간 동안 턴 온되는 서스테인 다운 스위치를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.And a sustain down switch provided between the sustain common electrode and the sustain down voltage and turned on during the sustain down period. 제2 항에 있어서, 상기 전압 공급부는The method of claim 2, wherein the voltage supply unit 상기 커패시터들에 충전된 전압과 상기 서스테인 공통 전극의 사이에 마련되며, 상기 바이어스 기간에서 턴 온되어 상기 충전된 전압을 상기 바이어스 전압으로서 상기 서스테인 공통 전극으로 출력하는 바이어스 스위치를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.And a bias switch provided between the voltage charged in the capacitors and the sustain common electrode, the bias switch being turned on in the bias period to output the charged voltage as the bias voltage to the sustain common electrode. The driving device of the plasma display panel. 제3 항에 있어서, 상기 플라즈마 디스플레이 패널의 구동 장치는The apparatus of claim 3, wherein the plasma display panel is driven. 상기 서스테인 업 전압과 상기 서스테인 공통 전극의 사이에 마련되며, 상기 바이어스 기간 또는 서스테인 업 기간에서 턴 온되는 서스테인 업 스위치를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.And a sustain up switch provided between the sustain up voltage and the sustain common electrode and turned on in the bias period or the sustain up period. 제4 항에 있어서, 상기 전압 충전부는The method of claim 4, wherein the voltage charging unit 상기 서스테인 업 스위치와 상기 서스테인 공통 전극의 사이에 마련되고, 상기 서스테인 업 기간 또는 상기 서스테인 다운 기간에서 턴 온되고, 상기 바이어스 기간에서 턴 오프되는 공통 스위치를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.And a common switch provided between the sustain up switch and the sustain common electrode, turned on in the sustain up period or the sustain down period, and turned off in the bias period. drive. 제3 항에 있어서, 상기 바이어스 전압은 상기 커패시터들의 사이의 전압으로서 상기 커패시터들 상호간의 비율에 의해 결정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.The apparatus of claim 3, wherein the bias voltage is determined by a ratio between the capacitors as a voltage between the capacitors. 제1 항에 있어서, 상기 바이어스 기간은 어드레스 기간에 해당하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.The apparatus of claim 1, wherein the bias period corresponds to an address period. 제1 항에 있어서, 상기 바이어스 기간은 리셋 기간의 셋 다운 기간에 해당하 는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.The apparatus of claim 1, wherein the bias period corresponds to a set down period of a reset period. 제2 항에 있어서, 상기 서스테인 업 전압은 접지 전위이고, 상기 서스테인 다운 전압은 음의 전위인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.The apparatus of claim 2, wherein the sustain up voltage is a ground potential, and the sustain down voltage is a negative potential. 제2 항에 있어서, 상기 전압 충전부는The method of claim 2, wherein the voltage charging unit 상기 서스테인 업 전압과 상기 커패시터들의 사이에 각각 연결되는 양극과 음극을 갖는 다이오드를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.And a diode having a cathode and an anode connected between the sustain up voltage and the capacitors, respectively. 제2 항에 있어서, 상기 커패시터들의 커패시턴스들은 가변될 수 있는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.The apparatus of claim 2, wherein the capacitances of the capacitors are variable.
KR1020050108139A 2005-11-11 2005-11-11 Apparatus for driving plasma display panel KR100672311B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050108139A KR100672311B1 (en) 2005-11-11 2005-11-11 Apparatus for driving plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050108139A KR100672311B1 (en) 2005-11-11 2005-11-11 Apparatus for driving plasma display panel

Publications (1)

Publication Number Publication Date
KR100672311B1 true KR100672311B1 (en) 2007-02-15

Family

ID=38104848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050108139A KR100672311B1 (en) 2005-11-11 2005-11-11 Apparatus for driving plasma display panel

Country Status (1)

Country Link
KR (1) KR100672311B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06332401A (en) * 1993-05-25 1994-12-02 Fujitsu Ltd Power source device for color type plasma display device
KR20030024415A (en) * 2001-09-18 2003-03-26 삼성에스디아이 주식회사 A plasma display panel driving apparatus and the driving method which improves characteristics of an sustain discharge
KR20030026146A (en) * 2001-09-25 2003-03-31 삼성에스디아이 주식회사 Driving method for plasma display panel using variable address voltage
KR20030090475A (en) * 2002-05-24 2003-11-28 삼성에스디아이 주식회사 Driving circuit and method of plasma display panel
KR20040009331A (en) * 2002-07-23 2004-01-31 삼성에스디아이 주식회사 Driving circuit for plasma display panel and method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06332401A (en) * 1993-05-25 1994-12-02 Fujitsu Ltd Power source device for color type plasma display device
KR20030024415A (en) * 2001-09-18 2003-03-26 삼성에스디아이 주식회사 A plasma display panel driving apparatus and the driving method which improves characteristics of an sustain discharge
KR20030026146A (en) * 2001-09-25 2003-03-31 삼성에스디아이 주식회사 Driving method for plasma display panel using variable address voltage
KR20030090475A (en) * 2002-05-24 2003-11-28 삼성에스디아이 주식회사 Driving circuit and method of plasma display panel
KR20040009331A (en) * 2002-07-23 2004-01-31 삼성에스디아이 주식회사 Driving circuit for plasma display panel and method thereof

Similar Documents

Publication Publication Date Title
CN100538786C (en) Plasma display panel device and driving method thereof
JP4510422B2 (en) Capacitive light emitting device driving apparatus
EP1681666A2 (en) Plasma display apparatus and driving method thereof
KR100672311B1 (en) Apparatus for driving plasma display panel
KR100578938B1 (en) Plasma display device and driving method thereof
US7474278B2 (en) Plasma display apparatus and method of driving the same
KR100670183B1 (en) Plasma display device and driving method thereof
JP4357564B2 (en) Charging / discharging device, display device, plasma display panel, and charging / discharging method
KR100824861B1 (en) Plasma display device and driving method thereof
KR100548240B1 (en) Energy Recovering Circuit Of Multistep-Type
US8223092B2 (en) Plasma display panel and method of driving the same
KR100662375B1 (en) Apparatus and method for driving plasma display panel
KR100761168B1 (en) Driving Method of Plasma Display Panel
KR100662423B1 (en) Apparatus for driving plasma display panel
KR100710340B1 (en) Apparatus for driving Plasma Display Panel
US20050200565A1 (en) Method for driving display panel
KR100762141B1 (en) A driving circuit and a method of Plasma Display Panel
EP1708161A2 (en) Plasma display apparatus and driving method thereof
KR20070050660A (en) Apparatus for driving plasma display panel
KR100726662B1 (en) Driving Apparatus for Plasma Display Panel
KR100759575B1 (en) Energy recovery circuit of display panel and driving apparatus therewith
KR100649193B1 (en) Plasma display device and driving method thereof
KR100759463B1 (en) Plasma display and driving method thereof
KR100646241B1 (en) Driving apparatus for plasma display panel
KR100627410B1 (en) Plasma display device and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee