KR100670831B1 - 레이저 다이오드 및 그 제조 방법 - Google Patents

레이저 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR100670831B1
KR100670831B1 KR1020050121983A KR20050121983A KR100670831B1 KR 100670831 B1 KR100670831 B1 KR 100670831B1 KR 1020050121983 A KR1020050121983 A KR 1020050121983A KR 20050121983 A KR20050121983 A KR 20050121983A KR 100670831 B1 KR100670831 B1 KR 100670831B1
Authority
KR
South Korea
Prior art keywords
ohmic contact
contact layer
pattern
ingaas ohmic
layer
Prior art date
Application number
KR1020050121983A
Other languages
English (en)
Inventor
박문호
김성복
백용순
오광룡
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020050121983A priority Critical patent/KR100670831B1/ko
Application granted granted Critical
Publication of KR100670831B1 publication Critical patent/KR100670831B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3205—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures with an active layer having a graded composition in the growth direction

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

복수의 전극을 가지는 고출력 1.55 ㎛ 레이저 다이오드 및 그 제조 방법에 대하여 개시한다. 본 발명에 따른 레이저 다이오드는 InP 기판상에서 연장되어 있는 공진 스트라이프 패턴의 활성층을 포함하는 BRS 구조의 광도파로를 포함한다. 상기 광도파로 위에는 활성층의 길이 방향을 따라 각각 구분된 복수의 영역을 한정하는 절연막 패턴이 형성되어 있다. 활성층 위에서 상기 복수의 영역에는 상호 전기적으로 절연된 복수의 전극이 각각 형성되어 있다. 상기 복수의 영역은 전류 주입영역을 구성하며, 각각의 전극에서 독립적으로 전류를 주입한다. 상기 전류 주입영역을 제외한 모든 영역은 이온주입에 의해 고저항 영역을 형성한다. 이온주입으로 형성된 전류 차단 영역에 의해 복수의 전극은 각각 전기적으로 절연되지만 이들 복수의 전극은 1개의 활성층에 의해 광학적으로는 연결된 구조를 이룬다.
레이저 다이오드, BRS, 전극, 활성층

Description

레이저 다이오드 및 그 제조 방법{Laser diode and method of manufacturing the same}
도 1 내지 도 9는 본 발명의 바람직한 실시예에 따른 3 전극 1.55 ㎛ 레이저 다이오드의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 일부사시도들이다.
도 10은 본 발명에 따른 3 전극 1.55 ㎛ 레이저 다이오드의 온도에 따른 출력광 세기 전류-광출력 특성을 측졍한 결과를 나타낸 그래프이다.
도 11은 본 발명에 따른 3 전극 1.55 ㎛ 레이저 다이오드의 주입전류(CW)-광출력 특성을 나타낸 그래프이다.
도 12는 본 발명에 따른 3 전극 1.55 ㎛ 레이저 다이오드의 출력광의 FFP (Far Field Pattern) (수직과 수평 방향)을 나타낸 그래프이다.
도 13은 본 발명에 따른 3 전극 1.55 ㎛ 레이저 다이오드의 직류 주입전류 (50% duty pulse)에 의한 열적 효과를 완화하기 위하여 구형파 펄스 전류를 주입하여 출력광을 측정한 결과를 나타내는 그래프이다.
도 14는 본 발명에 따른 3 전극 1.55 ㎛ 레이저 다이오드의 주입전류에 따른 광섬유에 결합된 출력광 세기를 측정한 결과를 나타내는 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
10: n-InP 기판, 12: InP 버퍼층, 14: 제1 SCH층, 16: 활성층, 18: 제2 SCH층, 20: 보호막, 22: 제1 절연막 패턴, 30: 활성층 도파로, 32: p-InP 클래드층, 34: p-InGaAs 옴 접촉층, 34a: 제1 p-InGaAs 옴 접촉층 패턴, 34b: 제2 p-InGaAs 옴 접촉층 패턴, 34c: 제3 p-InGaAs 옴 접촉층 패턴, 40a: 제1 포토레지스트 스트라이프 패턴, 40b: 제2 포토레지스트 스트라이프 패턴, 40c: 제3 포토레지스트 스트라이프 패턴, 42: 전류 차단 영역, 50: 제2 절연막 패턴, 50a: 제1 개구, 50b: 제2 개구, 50c: 제3 개구, 60a: 제1 금속막 패턴, 60b: 제2 금속막 패턴, 60c: 제3 금속막 패턴, 62: 금속 전극층.
본 발명은 고출력 반도체 광원 및 그 제조 방법에 관한 것으로, 특히 1.55 ㎛ 레이저 다이오드 (laser diode: LD) 및 그 제조 방법에 관한 것이다.
기존의 반도체 레이저 다이오드는 활성층 이외의 영역으로 누설되는 전류를 차단하는 방법에 따라 다음과 같이 분류할 수 있다. (i) PBH (Planar Buried Hetrosuructure) 구조의 반도체 레이저 다이오드는 활성층 스트라이프(stripe)를 형성한 후 p-InP층 및 n-InP층을 성장하여 역방향 pn 접합으로 고저항 영역을 형성하여 활성층 영역 외부로 전류 누설을 억제한다. 이 구조는 리지 스트라이프 (ridge stripe) 형태의 레이저 다이오드와 비교하면 발진 개시 전류가 낮고 광출력이 세지만, 4 회의 에피층 성장 공정을 거쳐야 하며, 제작 공정이 비교적 어렵다. (ii) 리지 스트라이프 형태의 레이저 다이오드의 개량된 형태인 BRS (Buried Ridge Stripe) 구조의 레이저 다이오드에서는 2회의 에피층 성장으로 PBH 구조의 LD 특성과 비슷한 LD를 제작할 수 있다. 기존의 LD 구조는 대부분 단일 전극으로 구성되었다. 따라서, 출력광의 세기를 증가시키는 데 한계가 있다.
본 발명의 목적은 상기한 종래 기술에서의 문제점을 해결하고자 하는 것으로, 종래 기술에 비해 출력광의 세기를 현저하게 증가시킬 수 있는 고출력 레이저 다이오드를 제공하는 것이다.
본 발명의 다른 목적은 종래 기술에 비해 출력광의 세기를 현저하게 증가시킬 수 있는 고출력 레이저 다이오드를 간단하고 재현성 있는 공정에 의해 제조할 수 있는 고출력 레이저 다이오드의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하며, 본 발명에 따른 레이저 다이오드는 InP 기판과, 상기 InP 기판상의 소정 영역에서 소정의 길이에 걸쳐 연장되어 있는 공진 스트라이프 패턴의 활성층을 포함하는 BRS 구조의 광도파로를 포함한다. 상기 광도파로 위에는 상기 소정 영역에서 상기 활성층의 길이 방향을 따라 각각 구분된 복수의 영역을 한정하는 절연막 패턴이 형성되어 있다. 상기 활성층 위에서 상기 복수의 영역에는 각각 전극이 1개씩 형성되어 있다. 상기 전극들은 상호 전기적으로 절연되어 있다. 상기 복수의 전극을 전기적으로 상호 절연시키기 위하여 이들 사이에는 전류 차단 영역이 개재되어 있다.
상기 전류 차단 영역은 상기 활성층 위에 형성되어 있는 이온주입된 InP 클래드층으로 이루어질 수 있다. 또한, 상기 활성층과 상기 복수의 전극과의 사이에는 각각 차례로 적층된 p-InP 클래드층 및 p-InGaAs 옴 접촉층이 개재될 수 있다.
본 발명에 따른 레이저 다이오드는 상기 InP 기판상에서 무반사막이 코팅된 광출력면을 더 포함할 수 있다.
또한, 본 발명에 따른 레이저 다이오드에서 상기 절연막 패턴에 의해 한정된 상기 복수의 영역중 적어도 하나의 영역은 SSC (Spot Size Converter) 구조를 가질 수 있다.
상기 다른 목적을 달성하기 위하여, 본 발명에 따른 레이저 다이오드의 제조 방법에서는 InP 기판상의 소정 영역에서 소정의 길이에 걸쳐 연장되는 리지(ridge) 구조의 활성층을 형성한다. 상기 활성층 위에 p-InP 클래드층 및 p-InGaAs 옴 접촉층을 차례로 형성하여 BRS (buried ridge stripe) 구조의 광도파로를 형성한다. 상기 활성층의 길이 방향을 따라 각각 구분된 복수의 영역을 제외한 나머지 영역에서 상기 p-InGaAs 옴 접촉층에 이온을 주입하여 상기 복수의 영역을 제외한 영역에 전류 차단 영역을 형성한다. 상기 p-InGaAs 옴 접촉층을 패터닝하여 상기 복수의 영역에 각각 하나씩 위치되는 복수의 p-InGaAs 옴 접촉층 패턴을 형성한다. 상기 복수의 p-InGaAs 옴 접촉층 패턴을 각각 노출시키는 복수의 개구가 형성된 절연막 패턴을 형성한다. 상기 복수의 개구를 통해 상기 복수의 p-InGaAs 옴 접촉층 패턴과 각각 접촉되는 복수의 전극을 형성한다.
상기 복수의 전극은 상호 전기적으로 절연된 제1 전극, 제2 전극, 및 제3 전 극을 포함할 수 있으며, 상기 제1 전극, 제2 전극, 및 제3 전극은 동시에 형성될 수 있다. 상기 복수의 전극은 상호 이들 사이에 위치되는 상기 전류 차단 영역에 의해 전기적으로 절연되도록 형성된다.
상기 복수의 p-InGaAs 옴 접촉층 패턴은 제1 p-InGaAs 옴 접촉층 패턴, 제2 p-InGaAs 옴 접촉층 패턴, 및 제3 p-InGaAs 옴 접촉층 패턴을 포함할 수 있으며, 상기 복수의 개구는 상기 제1 p-InGaAs 옴 접촉층 패턴, 제2 p-InGaAs 옴 접촉층 패턴, 및 제3 p-InGaAs 옴 접촉층 패턴을 각각 노출시키는 제1 개구, 제2 개구, 및 제3 개구를 포함할 수 있다.
본 발명에 따른 레이저 다이오드에 의하면, 각각 분리된 3 전극을 이용하여 동일한 활성층으로부터 출력광의 세기를 증가시킬 수 있다. 또한, 뒷 단에서 생성된 광이 앞 단으로 진행하면서 증폭됨으로써 기존의 광통신용 레이저 다이오드보다 2 배 이상인 광출력을 얻을 수 있다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
도 1 내지 도 9는 본 발명의 바람직한 실시예에 따른 3 전극 1.55 ㎛ 레이저 다이오드의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 일부사시도들이다.
도 1을 참조하면, 먼저 n-InP 기판(10) 상에 유기금속 화학기상 증착법 (Metal Organic Chemical Vapor Deposition: MOCVD)에 의해 InP 버퍼층(12) (두께0.3 ㎛)과, 제1 SCH층 (Separate Confinement Heterostructure layer)(14) (λ=1.3 ㎛, 두께 0.07 ㎛)을 차례로 성장시킨다.
그 후, 상기 제1 SCH층(14) 위에 활성층(16)을 성장시킨다. 상기 활성층(16)으로서 예를 들면 언스트레인드 InGaAsP 배리어 (unstrained InGaAsP barrier) (λ = 1.68 ㎛, 두께 11.5 nm)와, 0.8% InGaAsP 스트레인드웰층 (InGaAsP strained well layer) (λ = 1.3 ㎛, 두께 7 nm)을 각각 교대로 복수회 성장시켜 MQW (Multi-Quantum Well) 활성층을 형성할 수 있다. 예를 들면, 상기 활성층(16)은 상기 언스트레인드 InGaAsP 배리어 및 InGaAsP 스트레인드웰층을 7쌍 성장시켜 얻어질 수 있다.
상기 활성층(16) 위에 제2 SCH층(18) (λ = 1.3 ㎛, 두께 0.07 ㎛)을 성장시킨다. 그리고, 상기 활성층(16)을 보호하기 위한 보호막(20)을 상장시킨다. 상기 보호막(20)은 p-InP층 (두께 0.1 ㎛, 도핑 농도 7 × 1017 cm-3)으로 이루어질 수 있다.
도 2는 공진 스트라이프(stripe) 패턴을 형성하기 위한 포토리소그래피 공정을 거친 후의 상태를 도시한 것이다.
보다 상세히 설명하면, 상기 보호막(20) 위에 플라즈마 화학 기상 증착법 (Plasma Enhanced CVD: PECVD)을 이용하여 0.2 ㎛ 두께의 제1 절연막 패턴(22)을 형성한다. 상기 제1 절연막 패턴(22)을 형성하기 위하여 먼저 상기 보호막(20) 위에 예를 들면 SiOX 및 SiNX를 포함하는 제1 절연막을 형성한 후, 상기 제1 절연막 위에 2 ㎛ 선폭을 가지는 <110> 방향의 공진　스트라이프 패턴 형성용 포토레지스트 패턴(도시 생략)을 형성한다. 그 후, 상기 포토레지스트 패턴을 식각 마스크로 하여 상기 제1 절연막을 건식식각 방법, 예를 들면 MERIE 방법에 의해 식각하여 상기 제1 절연막 패턴(22)을 형성한다. 상기 제1 절연막 패턴(22)은 공진 스트라이프 패턴 형상으로 형성된다. 그 후, 상기 포토레지스트 패턴을 제거한다. 경우에 따라 상기 포토레지스트 패턴이 상기 제1 절연막 패턴(22) 위에 남아 있는 상태로 후속의 식각 공정을 진행할 수도 있다.
도 3을 참조하면, 상기 제1 절연막 패턴(22)을 식각 마스크로 하여 상기 보호막(20), 제2 SCH층(18), 활성층(16), 및 제1 SCH층(14)을 차례로 건식 식각하여, 2 ㎛ 선폭을 가지는 활성층 도파로(30)를 형성한다.
상기 건식 식각 과정에서 손상된 표면층을 제거하기 위하여 식각된 결과물을 황산 용액을 이용하여 약 2 분 동안 세정한 후, 식각액, 예를 들면 HBr:H2O2:H2O = 8:2:100 (중량비)의 용액으로 약 60 초 동안 습식 식각하여 손상된 표면층을 100 nm 정도 식각한다.
도 4를 참조하면, 상기 제1 절연막 패턴(22)을 제거한 후, MOCVD 공정을 이용하여 상기 활성층 도파로(30)가 형성된 결과물상에 에피층을 재성장시켜 p-InP 클래드층(32) 및 p-InGaAs 옴 접촉층(34)을 형성한다. 이로써, BRS (Buried Ridge Stripe) 구조의 광도파로가 형성된다. 상기 p-InP 클래드층(32)은 약 1.5 ㎛의 두께 및 약 2 × 1018 cm-3의 도핑농도를 가지도록 형성될 수 있다. 그리고, 상기 p-InGaAs 옴 접촉층(34)은 오믹 접촉을 위한 두께, 예를 들면 약 0.2 ㎛의 두께로 형 성될 수 있다.
상기 p-InGaAs 옴 접촉층(34) 위에 보호층으로서 InP층(도시 생략)을 약 0.2 ㎛의 두께로 성장시켜 하부 막들을 보호하도록 함과 동시에, 후속 공정에서 도핑을 위한 이온주입 공정 후 잔류하는 포토레지스트 패턴을 제거하는 데 이용할 수 있다. 이에 대한 상세한 설명은 후술한다.
도 5를 참조하면, 상기 p-InP 클래드층(32) 및 p-InGaAs 옴 접촉층(34)의 성장에 의해 BRS 구조가 형성된 후, 활성층(16)에만 주입 전류를 제한하기 위하여 이온주입 공정에 의해 전류 차단 영역(42)을 형성한다. 상기 전류 차단 영역(42) 형성을 위한 이온주입 공정에서 활성층(16)을 보호하기 위하여 상기 p-InGaAs 옴 접촉층(34) 위에 5 ㎛의 두께 및 6 ㎛의 폭을 가지는 제1, 제2 및 제3 포토레지스트 스트라이프 패턴(40a, 40b, 40c)을 형성한다. 상기 제1, 제2 및 제3 포토레지스트 스트라이프 패턴(40a, 40b, 40c)에 의해 상기 활성층 도파로(30)가 그 길이 방향을 따라 3개 영역으로 나뉜다.
상기 제1, 제2 및 제3 포토레지스트 스트라이프 패턴(40a, 40b, 40c)을 이온주입 마스크로 하는 이온주입 공정은 주입이온의 종류, 가속 전압, 도즈량 등의 변수 각각에 대하여 최적화된 조건하에서 행해져야 한다. 예를 들면, 양성자(H+ 이온)와 산소이온을 사용할 수 있으며, 가속 전압은　수 백 KeV 정도로 할 수 있다. 상기 p-InP 클래드층(32)의 두께에 따라 가속 전압이 다르게 설정될 수 있다. 도즈량은 양성자의 경우 2 × 1014 ion/cm2 정도이다.
상기 제1, 제2 및 제3 포토레지스트 스트라이프 패턴(40a, 40b, 40c)을 이온주입 마스크로 하여 이온주입을 행하여 상기 p-InGaAs 옴 접촉층(34) 및 그 아래의 p-InP 클래드층(32)에 전류 차단 영역(42)을 형성한다. 상기 전류 차단 영역(42)은 상기 제1, 제2 및 제3 포토레지스트 스트라이프 패턴(40a, 40b, 40c)에 의해 덮여 있지 않은 모든 영역에 형성된다. 따라서, 상기 제1, 제2 및 제3 포토레지스트 스트라이프 패턴(40a, 40b, 40c) 사이에서 위치되어 상기 제1, 제2 및 제3 포토레지스트 스트라이프 패턴(40a, 40b, 40c)에 의해 덮이지 않는 영역(D1, D2)도 이온주입에 의해 전류 차단 영역(42)으로 되며, 이들에 의해 상기 제1, 제2 및 제3 포토레지스트 스트라이프 패턴(40a, 40b, 40c)으로 덮인 3개의 영역이 각각 상호 전기적으로 절연된다.
도 6을 참조하면, 상기 제1, 제2 및 제3 포토레지스트 스트라이프 패턴(40a, 40b, 40c)을 제거한다. 이를 위하여, ACT-1(Electronic Chemicals 제품) 스트리퍼를 이용한 보일링(boiling) 공정과 플라즈마 애싱(ashing) 공정을 이용할 수 있다. 그 후, 상기 p-InGaAs 옴 접촉층(34)을 덮고 있는 보호층인 InP층(도시 생략)을 H3PO4:HCl = 85:15 (중량비)의 용액을 이용하여 소정 시간, 예를 들면 약 2 분 동안 식각하여 제거한다. 상기와 같이 InP층(도시 생략)을 제거하는 동안 상기 제1, 제2 및 제3 포토레지스트 스트라이프 패턴(40a, 40b, 40c)의 잔류물도 완전히 제거되어 상면에 상기 p-InGaAs 옴 접촉층(34)이 완전히 노출된다.
도 7을 참조하면, 상면이 완전히 노출되어 있는 상기 p-InGaAs 옴 접촉층 (34)을 패터닝하여 상기 제1, 제2 및 제3 포토레지스트 스트라이프 패턴(40a, 40b, 40c)에 의해 덮였던 영역에만 제1 p-InGaAs 옴 접촉층 패턴(34a), 제2 p-InGaAs 옴 접촉층 패턴(34b), 및 제3 p-InGaAs 옴 접촉층 패턴(34c)이 각각 남아 있도록 한다.
상기 p-InGaAs 옴 접촉층(34)의 패터닝을 위하여 습식 식각 공정을 이용할 수 있다. 즉, 먼저 상면이 완전히 노출되어 있는 상기 p-InGaAs 옴 접촉층(34) 위의 전면에 산화막(도시 생략)을 형성한 후, 그 위에 상기 활성층 도파로(30)를 중앙으로 하여 4 ㎛의 폭을 가지고 상기 활성층(16)과 동일 방향으로 연장되는 포토레지스트 패턴(도시 생략)을 형성한다. 상기 포토레지스트 패턴은 상기 활성층 도파로(30)가 그 길이 방향에 따라 3개로 구분되도록 형성된다. 상기 포토레지스트 패턴(도시 생략)을 식각 마스크로 하여 MERIE 방법에 의해 상기 산화막(도시 생략)을 식각하여 산화막 패턴을 형성한 후, 식각 마스크로 사용되었던 포토레지스트 패턴은 제거한다. 그 후, 상기 산화막 패턴을 식각 마스크로 이용하여 상기 p-InGaAs 옴 접촉층(34)을 습식 식각한다. 이를 위하여, 예를 들면 H3PO4:H2O2:H2O = 1:1:10 (중량비) 용액을 식각액으로 하는 습식 식각 공정을 약 60 초 동안 행할 수 있다. 그 후, 식각 마스크로 사용되었던 산화막 패턴은 제거한다. 그 결과, 도 7에 나타낸 바와 같이 상기 n-InP 기판(10)상에서 상기 활성층 도파로(30) 위에는 그 길이 방향에 따라 3개의 p-InGaAs 옴 접촉층 패턴, 즉 제1 p-InGaAs 옴 접촉층 패턴(34a), 제2 p-InGaAs 옴 접촉층 패턴(34b), 및 제3 p-InGaAs 옴 접촉층 패턴(34c) 이 남아 있게 된다.
도 8을 참조하면, 상기 제1 p-InGaAs 옴 접촉층 패턴(34a), 제2 p-InGaAs 옴 접촉층 패턴(34b), 및 제3 p-InGaAs 옴 접촉층 패턴(34c)이 노출되어 있는 도 7의 결과물 전면에 제2 절연막을 형성한 후 포토리소그래피 공정을 이용하여 상기 제2 절연막을 패터닝하여, 상기 제1 p-InGaAs 옴 접촉층 패턴(34a)을 노출시키는 제1 개구(50a)와, 상기 제2 p-InGaAs 옴 접촉층 패턴(34b)을 노출시키는 제2 개구(50b)와, 상기 제3 p-InGaAs 옴 접촉층 패턴(34c)을 노출시키는 제3 개구(50c)가 형성된 제2 절연막 패턴(50)을 형성한다. 상기 제2 절연막 패턴(50)은 예를 들면 산화막으로 이루어질 수 있다. 상기 n-InP 기판(10)상에서는 상기 제2 절연막 패턴(50)에 의해 전류 주입 영역을 제외한 모든 영역이 전기적으로 절연된다.
도 9를 참조하면, 상기 제1 개구(50a)를 통해 노출되는 상기 제1 p-InGaAs 옴 접촉층 패턴(34a)을 덮는 제1 금속막 패턴(60a)과, 상기 제2 개구(50b)를 통해 노출되는 상기 제2 p-InGaAs 옴 접촉층 패턴(34b)을 덮는 제2 금속막 패턴(60b)과, 상기 제3 개구(50c)를 통해 노출되는 상기 제3 p-InGaAs 옴 접촉층 패턴(34c)을 덮는 제3 금속막 패턴(60c)을 상기 제2 절연막 패턴(50) 위에 형성한다. 상기 제1 금속막 패턴(60a), 제2 금속막 패턴(60b), 및 제3 금속막 패턴(60c)은 상호 전기적으로 분리되어 있다. 상기 제1 금속막 패턴(60a),제2 금속막 패턴(60b), 및 제3 금속막 패턴(60c)을 형성하기 위하여 예를 들면 P형 금속(Au/Pt/Ti)을 사용할 수 있다.
상기 제1 금속막 패턴(60a), 제2 금속막 패턴(60b), 및 제3 금속막 패턴(60c)을 형성하기 위한 예시적인 공정을 설명하면 다음과 같다. 먼저, 상기 제1 개 구(50a), 제2 개구(50b) 및 제3 개구(50c)를 통해 상기 제1 p-InGaAs 옴 접촉층 패턴(34a), 제2 p-InGaAs 옴 접촉층 패턴(34b), 및 제3 p-InGaAs 옴 접촉층 패턴(34c)이 각각 노출되어 있는 상태에서, 상기 제1 개구(50a), 제2 개구(50b), 및 제3 개구(50c)를 각각 중심으로 하여 소정 영역을 노출시키는 홀이 형성된 포토레지스트 패턴(도시 생략)을 형성한 후, 먼저 P형 금속 패드 및 금속 스트라이프를 형성할 영역에 전자빔 증착법을 이용하여 P형 금속(Au/Pt/Ti)을 증착한 후 오믹 접촉을 위한 어닐링(annealing)을 행하여 각각 상기 제1 금속막 패턴(60a), 제2 금속막 패턴(60b), 및 제3 금속막 패턴(60c)을 형성한다.
그 후, 상기 n-InP 기판(10)의 두께 및 평탄도를 균일하게 만들기 위해 상기 n-InP 기판(10)의 배면을 약 100 ㎛ 정도 연마하는 래핑(lapping) 공정을 행한 후, 래핑된 상기 n-InP 기판(10)의 배면 위에 N형 메탈(Au/Cr)을 증착하고 어닐링하여 금속 전극층(62)을 형성한다. 상기 제1 금속막 패턴(60a), 제2 금속막 패턴(60b), 및 제3 금속막 패턴(60c)과, 상기 금속 전극층(62)은 각각 금속 전극으로 이용된다.
상기와 같이 완성된 3 전극의 1.55 ㎛ 레이저 다이오드에서 광출력면에 무반사막(도시 생략)을 코팅한다.
상기한 바와 같이, 본 발명에서는 3 전극을 가지는 고출력 1.55 ㎛ 레이저 다이오드를 제공한다. 본 발명에 따른 레이저 다이오드는 InP 기판상에서 연장되어 있는 공진 스트라이프 패턴의 활성층을 포함하는 BRS 구조의 광도파로를 포함한다. 상기 광도파로 위에는 활성층의 길이 방향을 따라 각각 구분된 3개의 영역을 한정 하는 절연막 패턴이 형성되어 있다. 활성층 위의 상기 3개 영역에는 상호 전기적으로 절연된 3개의 전극이 각각 형성되어 있다. 상기 3개의 영역은 전류 주입영역을 구성하며, 각각의 전극에서 독립적으로 전류를 주입한다. 상기 3개 영역을 제외한 모든 영역은 이온주입에 의해 고저항 영역을 형성한다. 이온주입으로 형성된 전류 차단 영역에 의해 3개의 전극은 각각 전기적으로 절연되지만 이들 3개의 전극은 1개의 활성층에 의해 광학적으로는 연결된 구조를 이룬다. 발진을 억제를 위하여 광출력면에 무반사막을 증착하고, 광섬유와의 결합효율을 높이기 위하여 광출력 단은 SSC (Spot Size Converter) 구조를 가지도록 한다.
도 10은 본 발명에 따른 3 전극 1.55 ㎛ 레이저 다이오드의 온도에 따른 출력광 세기 전류-광출력 특성을 측졍한 결과를 나타낸 그래프이다.
도 10의 결과를 얻기 위하여, 도 9에 예시된 구조를 가지는 본 발명에 따른 레이저 다이오드에 있어서 제2 금속막 패턴(60b) 및 제3 금속막 패턴(60c)이 각각 형성된 제2 전극 영역 및 제3 전극 영역은 각각 100 mA 로 고정하고, SSC (Spot Size Converter) 구조가 포함된 제1 영역, 즉 제1 금속막 패턴(60a)이 형성된 제1 영역은 전류를 200 mA 까지 2 mA 단위로 증가시키면서 출력광을 측정하였다.
도 11은 본 발명에 따른 3 전극 1.55 ㎛ 레이저 다이오드의 주입전류(CW)-광출력 특성을 나타낸 그래프이다.
도 12는 본 발명에 따른 3 전극 1.55 ㎛ 레이저 다이오드의 출력광의 FFP (Far Field Pattern) (수직과 수평 방향)을 나타낸 그래프이다.
도 13은 본 발명에 따른 3 전극 1.55 ㎛ 레이저 다이오드의 직류 주입전류 (50% duty pulse)에 의한 열적 효과를 완화하기 위하여 구형파 펄스 전류를 주입하여 출력광을 측정한 결과를 나타내는 그래프이다.
도 14는 본 발명에 따른 3 전극 1.55 ㎛ 레이저 다이오드의 주입전류에 따른 광섬유에 결합된 출력광 세기를 측정한 결과를 나타내는 그래프이다.
이상, 본 발명의 바람직한 실시예에 따른 구체적인 예를 설명하였으나, 상기한 실시예는 본 발명을 보다 완전하게 설명하기 위하여 제공된 것으로서, 본 발명을 제한하고자 하는 것은 아님을 주의하여야 한다.
본 발명에 따른 3 전극 1.55 ㎛ 레이저 다이오드는 소자의 길이를 증가시켜 3 전극 소자로 구성되었다. 본 발명에 따른 3 전극 1.55 ㎛ 레이저 다이오드의 제조 방법에서는 BRS 구조를 채택함으로써 2 회의 에피 성장 공정을 이용하여 고출력의 레이저 다이오드를 간단하고 재현성 있는 공정으로 제조할 수 있다. 또한, 본 발명에 따른 레이저 다이오드는 동일한 활성층상에 각각 전기적으로 절연되어 있는 3개의 전류주입 전극이 형성되어 있다. 이와 같이 각각 분리된 3 전극을 이용하여 동일한 활성층으로부터 출력광의 세기를 증가시킬 수 있다. 본 발명에 따른 레이저 다이오드에서는 뒷 단에서 생성된 광이 앞 단으로 진행하면서 증폭됨으로써 기존의 광통신용 레이저 다이오드보다 2 배 이상인 광출력을 얻을 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.

Claims (11)

  1. InP 기판과,
    상기 InP 기판상의 소정 영역에서 소정의 길이에 걸쳐 연장되어 있는 공진 스트라이프 패턴의 활성층을 포함하는 BRS 구조의 광도파로와,
    상기 광도파로 위에 형성되고, 상기 소정 영역에서 상기 활성층의 길이 방향을 따라 각각 구분된 복수의 영역을 한정하는 절연막 패턴과,
    상기 활성층 위에서 상기 복수의 영역에 각각 1개씩 형성되어 있는 상호 전기적으로 절연된 복수의 전극과,
    상기 복수의 전극을 전기적으로 상호 절연시키기 위하여 이들 사이에 개재되어 있는 전류 차단 영역을 포함하는 것을 특징으로 하는 레이저 다이오드.
  2. 제1항에 있어서,
    상기 전류 차단 영역은 상기 활성층 위에 형성되어 있는 이온주입된 InP 클래드층으로 이루어지는 것을 특징으로 하는 레이저 다이오드.
  3. 제1항에 있어서,
    상기 활성층과 상기 복수의 전극과의 사이에는 각각 차례로 적층된 p-InP 클래드층 및 p-InGaAs 옴 접촉층이 개재되어 있는 것을 특징으로 하는 레이저 다이오드.
  4. 제1항에 있어서,
    상기 InP 기판상에서 무반사막이 코팅된 광출력면을 더 포함하는 것을 특징으로 하는 레이저 다이오드.
  5. 제1항에 있어서,
    상기 절연막 패턴에 의해 한정된 상기 복수의 영역중 적어도 하나의 영역은 SSC (Spot Size Converter) 구조를 가지는 것을 특징으로 하는 레이저 다이오드.
  6. 제1항에 있어서,
    상기 절연막 패턴은 상기 소정 영역에서 상기 활성층의 길이 방향을 따라 각각 구분된 3개의 영역을 한정하고,
    상기 복수의 전극은 상기 3개의 영역에 각각 1개씩 형성된 3개의 전극을 포함하는 것을 특징으로 하는 레이저 다이오드.
  7. InP 기판상의 소정 영역에서 소정의 길이에 걸쳐 연장되는 리지(ridge) 구조의 활성층을 형성하는 단계와,
    상기 활성층 위에 p-InP 클래드층 및 p-InGaAs 옴 접촉층을 차례로 형성하여 BRS (buried ridge stripe) 구조의 광도파로를 형성하는 단계와,
    상기 활성층의 길이 방향을 따라 각각 구분된 복수의 영역을 제외한 나머지 영역에서 상기 p-InGaAs 옴 접촉층에 이온을 주입하여 상기 복수의 영역을 제외한 영역에 전류 차단 영역을 형성하는 단계와,
    상기 p-InGaAs 옴 접촉층을 패터닝하여 상기 복수의 영역에 각각 하나씩 위치되는 복수의 p-InGaAs 옴 접촉층 패턴을 형성하는 단계와,
    상기 복수의 p-InGaAs 옴 접촉층 패턴을 각각 노출시키는 복수의 개구가 형성된 절연막 패턴을 형성하는 단계와,
    상기 복수의 개구를 통해 상기 복수의 p-InGaAs 옴 접촉층 패턴과 각각 접촉되는 복수의 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 레이저 다이오드의 제조 방법.
  8. 제7항에 있어서,
    상기 복수의 전극은 상호 전기적으로 절연된 제1 전극, 제2 전극, 및 제3 전극을 포함하고,
    상기 제1 전극, 제2 전극, 및 제3 전극은 동시에 형성되는 것을 특징으로 하는 레이저 다이오드의 제조 방법.
  9. 제7항에 있어서,
    상기 복수의 전극은 상호 이들 사이에 위치되는 상기 전류 차단 영역에 의해 전기적으로 절연되도록 형성되는 것을 특징으로 하는 레이저 다이오드의 제조 방법.
  10. 제7항에 있어서,
    상기 복수의 p-InGaAs 옴 접촉층 패턴은 제1 p-InGaAs 옴 접촉층 패턴, 제2 p-InGaAs 옴 접촉층 패턴, 및 제3 p-InGaAs 옴 접촉층 패턴을 포함하고,
    상기 복수의 개구는 상기 제1 p-InGaAs 옴 접촉층 패턴, 제2 p-InGaAs 옴 접촉층 패턴, 및 제3 p-InGaAs 옴 접촉층 패턴을 각각 노출시키는 제1 개구, 제2 개구, 및 제3 개구를 포함하는 것을 특징으로 하는 레이저 다이오드의 제조 방법.
  11. 제7항에 있어서,
    상기 InP 기판상의 광출력면에 무반사막을 코팅하는 단계를 더 포함하는 것을 특징으로 하는 레이저 다이오드의 제조 방법.
KR1020050121983A 2005-12-12 2005-12-12 레이저 다이오드 및 그 제조 방법 KR100670831B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050121983A KR100670831B1 (ko) 2005-12-12 2005-12-12 레이저 다이오드 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050121983A KR100670831B1 (ko) 2005-12-12 2005-12-12 레이저 다이오드 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100670831B1 true KR100670831B1 (ko) 2007-01-19

Family

ID=38014098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050121983A KR100670831B1 (ko) 2005-12-12 2005-12-12 레이저 다이오드 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100670831B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020111287A1 (ko) * 2018-11-26 2020-06-04 (주)오이솔루션 레이저 소자 및 그 제조방법
CN111641103A (zh) * 2020-06-09 2020-09-08 厦门市三安光电科技有限公司 一种激光二极管及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020111287A1 (ko) * 2018-11-26 2020-06-04 (주)오이솔루션 레이저 소자 및 그 제조방법
CN111641103A (zh) * 2020-06-09 2020-09-08 厦门市三安光电科技有限公司 一种激光二极管及其制造方法
CN111641103B (zh) * 2020-06-09 2022-07-01 厦门市三安光电科技有限公司 一种激光二极管及其制造方法

Similar Documents

Publication Publication Date Title
KR100670830B1 (ko) 수퍼루미네슨트 다이오드 및 그 제조 방법
CN106785904B (zh) 一种dfb半导体激光器制备方法及激光器
US5504768A (en) Semiconductor laser device and method for manufacturing the same
US20010046246A1 (en) Ridge type semiconductor laser of laterally-coupled distributed feedback and method of manufacturing the same
US9482834B2 (en) Semiconductor optical device and method for producing semiconductor optical device
KR100520796B1 (ko) 평면 매립형 반도체 광 증폭기의 제작 방법
KR100912564B1 (ko) 반도체 광 소자 및 그 제조 방법
JP4947778B2 (ja) 光半導体素子及びその製造方法
KR100243656B1 (ko) 수소화된 수직공진형 표면방출 레이저 및 그 제조방법
KR100413527B1 (ko) 단일 집적 반도체 광소자 제작방법
KR100670831B1 (ko) 레이저 다이오드 및 그 제조 방법
US7378292B2 (en) Method of fabricating semiconductor optical device
US6741630B2 (en) Ridge waveguide distributed feedback laser
US20160164259A1 (en) Optical semiconductor device and manufacturing method thereof
US7723138B2 (en) Method of fabricating a semiconductor optical device
KR100427581B1 (ko) 반도체 광소자의 제조방법
JPH10229246A (ja) リッジ型半導体レーザダイオードとその製造方法
KR100753814B1 (ko) 단일집적 반도체 변조기-ｓｏａ-ｌｅｄ 광대역 광원 및 그제조 방법
CN111916999B (zh) 具有槽结构的分布式反馈激光器及制备方法
JP4164248B2 (ja) 半導体素子及びその製造方法、及び半導体光装置
US6653162B2 (en) Fabrication method of optical device having current blocking layer of buried ridge structure
CN116488001A (zh) 双端面可调谐激光器及其制备方法
US20060126157A1 (en) Monolithic integrated semiconductor modulator-SOA-LED broad band light source and method of fabricating the same
KR0155514B1 (ko) 횡모드 조절 고출력 레이저 다이오드 및 그의 제조방법
KR100244239B1 (ko) 레이저 다이오드 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee