KR100670363B1 - Apparatus for driving plasma display panel - Google Patents
Apparatus for driving plasma display panel Download PDFInfo
- Publication number
- KR100670363B1 KR100670363B1 KR1020050114974A KR20050114974A KR100670363B1 KR 100670363 B1 KR100670363 B1 KR 100670363B1 KR 1020050114974 A KR1020050114974 A KR 1020050114974A KR 20050114974 A KR20050114974 A KR 20050114974A KR 100670363 B1 KR100670363 B1 KR 100670363B1
- Authority
- KR
- South Korea
- Prior art keywords
- switching element
- voltage
- panel
- sustain
- inductor
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/70—Regulating power factor; Regulating reactive current or power
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
- G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
도 1은 교류형 플라즈마 디스플레이 패널의 일부 사시도이다. 1 is a partial perspective view of an AC plasma display panel.
도 2는 플라즈마 디스플레이 패널의 전극 배열도이다.2 is an arrangement diagram of electrodes of a plasma display panel.
도 3은 기존 샤시 베이스의 개략적인 평면도이다.3 is a schematic plan view of an existing chassis base.
도 4는 기존의 통합 보드 구현을 위한 샤시 베이스의 개략적인 평면도이다.4 is a schematic plan view of a chassis base for a conventional integrated board implementation.
도 5는 기존의 통합 보드 구현을 위한 플라즈마 디스플레이 패널의 전극 배열도이다.5 is an electrode arrangement diagram of a plasma display panel for implementing a conventional integrated board.
도 6은 통합 보드 구현을 위한 전 구간 구동 파형을 나타내는 도면이다.FIG. 6 is a diagram illustrating a full-wave driving waveform for implementing an integrated board. FIG.
도 7은 도 6의 유지 방전 구동 파형을 생성하는 기존의 구동 회로의 개략적인 회로도이다.FIG. 7 is a schematic circuit diagram of a conventional driving circuit which generates the sustain discharge driving waveform of FIG. 6.
도 8은 도 6의 유지 방전 구동 파형을 생성하는 기존의 또 다른 구동 회로의 개략적인 회로도이다.FIG. 8 is a schematic circuit diagram of another existing driving circuit which generates the sustain discharge driving waveform of FIG. 6.
도 9는 본 발명의 실시예에 따른 샤시 베이스의 개략적인 평면도이다.9 is a schematic plan view of a chassis base according to an embodiment of the present invention.
도 10a 및 도 10b는 본 발명의 실시예에 따른 전력회수 서스테인 회로의 회로도이다. 10A and 10B are circuit diagrams of a power recovery sustain circuit according to an embodiment of the present invention.
도 11a 내지 도 11h는 각각 도 10a 및 도 10b에 도시한 전력회수 서스테인 회로의 동작 모드를 나타내는 도면이다.11A to 11H are diagrams showing an operation mode of the power recovery sustain circuit shown in FIGS. 10A and 10B, respectively.
도 12는 도 10a 및 도 10b의 동작 타이밍을 나타내는 도면이다.FIG. 12 is a diagram illustrating operation timings of FIGS. 10A and 10B.
도 13은 본 발명의 실시예에 따른 도 6의 파형을 생성하기 위한 전 구간 회로도이다.13 is a full-circuit circuit diagram for generating the waveform of FIG. 6 in accordance with an embodiment of the present invention.
도 14a 내지 도 14c는 초기화 구간에서 도 13의 회로의 동작을 나타내는 도면이다.14A to 14C are diagrams illustrating the operation of the circuit of FIG. 13 in an initialization period.
도 14d 및 도 14e는 기록 구간에서 도 13의 회로의 동작을 나타내는 도면이다. 14D and 14E illustrate the operation of the circuit of FIG. 13 in a write section.
도 15는 본 발명의 실시예에 따른 도 10a 및 도 10b 혹은 도 12의 부유 커패시터 충전 시 전력회수 서스테인 회로의 등가회로이다.15 is an equivalent circuit of the power recovery sustain circuit when charging the floating capacitor of FIGS. 10A and 10B or 12 according to an exemplary embodiment of the present invention.
도 16a 및 도 16b는 도 15에 도시한 부유 커패시터 충전 시 전력회수 서스테인 회로의 동작 모드를 나타내는 도면이다.16A and 16B illustrate an operation mode of a power recovery sustain circuit during charging of the floating capacitor illustrated in FIG. 15.
도 17은 본 발명의 실시예에 따른 부유 커패시터 충전 시 동작 타이밍을 나타내는 도면이다.17 is a diagram illustrating an operation timing when charging a floating capacitor according to an exemplary embodiment of the present invention.
도 18는 본 발명의 또 다른 실시예에 따른 도 10a 및 도 10b 혹은 도 12의 부유 커패시터 충전 시 전력회수 서스테인 회로의 등가회로이다.18 is an equivalent circuit of a power recovery sustain circuit when charging the floating capacitor of FIGS. 10A and 10B or 12 according to another embodiment of the present invention.
도 19a 내지 도 19c는 도 18에 도시한 부유 커패시터 충전 시 전력회수 서스테인 회로의 동작 모드를 나타내는 도면이다.19A to 19C are diagrams illustrating an operation mode of a power recovery sustain circuit during charging of the floating capacitor illustrated in FIG. 18.
도 20은 본 발명의 또 다른 실시예에 따른 부유 커패시터 충전 시 동작 타이밍을 나타내는 도면이다.20 is a view showing an operation timing when charging a floating capacitor according to another embodiment of the present invention.
도 21은 본 발명의 또 다른 실시예에 따른 전력회수 서스테인 구동회로의 회로도이다.21 is a circuit diagram of a power recovery sustain driving circuit according to another embodiment of the present invention.
도 22는 도 21의 동작 타이밍을 나타내는 도면이다.22 is a diagram illustrating an operation timing of FIG. 21.
본 발명은 플라즈마 디스플레이 패널의 구동 장치에 관한 것으로, 더 자세하게는 전력회수 서스테인 구동회로에 관한 것이며, 특히 발광시 가스방전전류의 대부분이 흐르게 되는 유지 구동부, 패널에 축적된 에너지를 회수하고 다시 투여할 수 있는 패널 충방전부에 관한 것이다.The present invention relates to a driving device of a plasma display panel, and more particularly, to a power recovery sustain driving circuit, and in particular, a sustain driving unit through which most of the gas discharge current flows during emission, and the energy accumulated in the panel can be recovered and administered again. It relates to a panel charging and discharging unit that can be.
플라즈마 디스플레이 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평판 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소(Pixel)가 매트릭스 형태로 배열되어 있다. 이러한 플라즈마 디스플레이 패널은 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형과 교류형으로 구분된다.A plasma display panel is a flat panel display that displays characters or images using a plasma generated by gas discharge, and tens to millions or more pixels are arranged in a matrix form according to their size. The plasma display panel is classified into a direct current type and an alternating current type according to a shape of a driving voltage waveform applied and a structure of a discharge cell.
직류형 플라즈마 디스플레이 패널은 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전 공간에 그대로 흐르게 되므로 전류 제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 플라즈마 디스플레이 패널은 전극을 유전체가 덮고 있어 구조적인 커패시턴스 성분이 형성되므로 구동 전압 인가 시 전류가 제한되며 가스 방전 시 이온의 충격으로부터 전극이 보호되므 로 직류형에 비해 수명이 길다는 장점이 있다.In the DC plasma display panel, since the electrode is exposed to the discharge space as it is, the current flows in the discharge space while the voltage is applied. On the other hand, the AC plasma display panel has a dielectric structure covering the electrodes to form a structural capacitance component, so that the current is limited when the driving voltage is applied and the electrode is protected from the impact of ions during gas discharge. have.
이러한 교류형 플라즈마 디스플레이 패널은 도 1과 같이 제1유리기판(1) 위에는 유전체층(2) 및 보호막(3)으로 덮인 주사전극(4)과 유지전극(5)이 쌍을 이루어 평행하게 설치된다. 제2유리기판(6) 위에는 절연체층(7)으로 덮인 복수의 어드레스 전극(8)이 설치된다. 어드레스 전극들 사이에 있는 절연체층 위에는 어드레스 전극과 평행하게 격벽(9)이 형성되어 있다. 또한, 절연체층(7)의 표면 및 격벽(9)의 양 측면에 형광체(10)가 형성되어 있다. 제1유리기판(1)과 제2유리기판(6)은 주사전극(4)과 어드레스 전극(8) 및 유지전극(5)과 어드레스전극(8)이 직교하도록 방전공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스 전극(8)과 쌍을 이루는 주사전극(4)과 유지전극(5)과의 교차부에 있는 방전 공간이 방전셀(12)을 형성한다. In the AC plasma display panel, as illustrated in FIG. 1, a
도 2는 플라즈마 디스플레이 패널(13)의 전극 배열도를 나타낸다. 2 shows an electrode arrangement diagram of the
도 2에 도시한 바와 같이, 전극은 m×n의 매트릭스 구성을 가지며, 구체적으로 열 방향으로는 어드레스 전극(A1~Am)이 배열되어 있고 행 방향으로는 n행의 주사전극(Y1~Yn) 및 유지전극(X1~Xn)이 지그재그로 배열되어 있다. 도 2에 도시된 방전셀(12)은 도 1에 도시된 방전셀(12)에 대응한다.As shown in FIG. 2, the electrodes have a matrix configuration of m × n. Specifically, the address electrodes A 1 to A m are arranged in the column direction and n rows of the scanning electrodes Y 1 in the row direction. Y n ) and sustain electrodes X 1 to X n are arranged in a zigzag pattern. The
일반적으로 교류형 플라즈마 디스플레이 패널의 구동 방법은 한 프레임이 복수의 서브필드로 분할되어 구동되며, 각 서브필드는 초기화(리셋) 기간, 기록(어드레스) 기간, 유지(서스테인) 기간으로 이루어진다.In general, in the method of driving an AC plasma display panel, one frame is divided into a plurality of subfields to be driven, and each subfield includes an initialization (reset) period, a write (address) period, and a sustain (sustain) period.
초기화 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 기록 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다. 이러한 방전 유지 동작을 하기 위해서 주사 전극 및 유지 전극에 교대로 유지 방전 펄스를 인가해야 한다. The initialization period is a period of initializing the state of each cell in order to perform an addressing operation smoothly on the cell, and the writing period is a wall charge on the cell (addressed cell) that is turned on by selecting a cell that is turned on and a cell that is not turned on. This is the period during which the stacking operation is performed. The sustain period is a period in which discharge for actually displaying an image on the addressed cells is performed. In order to perform this discharge sustain operation, sustain discharge pulses should be applied to the scan electrodes and sustain electrodes alternately.
도 3은 플라즈마 디스플레이 장치의 분해 사시도이다.3 is an exploded perspective view of the plasma display device.
도 3에 도시한 바와 같이, 플라즈마 디스플레이 패널(13)의 영상이 표시 되는 반대면에 샤시 베이스(14)가 배치되어 플라즈마 디스플레이 패널과 결합한다. 샤시 베이스(14)에는 플라즈마 디스플레이 패널(13)을 구동하는데 필요한 보드(15-19)가 형성되어 있다. 어드레스 보드(15)는 샤시 베이스(14)의 하부에 형성되어 있으며, 단일 보드 혹은 복수의 보드로 이루어 질 수 있다. 이러한 어드레스 보드(15)는 영상 처리 및 제어 보드(16)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전셀을 선택하기 위한 전압을 각 어드레스 전극(A1~Am)에 인가한다. 주사 구동 보드(17)는 샤시 베이스(14)의 좌측에 배치되어 기입기간에 주사 전극(Y1~Yn)을 순차적으로 선택하기 위한 전압을 주사 전극(Y1~Yn)에 인가하며 유지 구간에는 주사 전극(Y1~Yn)에 유지 방전 펄스를 인가한다. 유지 구동 보드(18)는 샤시 베이스(14)의 우측에 배치되어 유지 구간에 영상 처리 및 제어 보드(16)로부터 구동 신호를 수신하여 유지 전극(X1~Xn)에 유지 방전 펄스를 인가한다. 영상 처리 및 제어 보드(16)는 외부로부터 영상 신호를 수신하여 어드레스 전극(A1~Am) 구동에 필요한 제어 신호와 주사 및 유지 전극(Y1~Yn, X1~Xn) 구동에 필요한 제어 신호를 생성하여 각각 어드레스 구동 보드(15), 주사 구동 보드(17)와 유지 구동 보드(18)에 인가한다. 전원 보드(19)는 플라즈마 디스플레이 장치의 구동에 필요한 전원을 공급한다. 영상 처리 및 제어 보드(16)와 전원 보드(17)는 샤시 베이스의 중앙에 위치한다.As shown in FIG. 3, the
도 3에 도시한 바와 같이 플라즈마 디스플레이 패널(13)의 방전 유지 동작을 위해 주사 전극을 구동하기 위한 주사 구동 보드(17)와 유지 전극을 구동하기 위한 유지 구동 보드(18)가 주사 전극(4) 및 유지 전극(5) 각각에 존재한다. 이와 같이 구동 보드가 별개로 존재하면 실장문제 뿐만 아니라 단가가 증가하게 된다. As shown in FIG. 3, the
이러한 문제를 해결하기 위해서 도 4와 같이 두 구동보드를 합해서 하나로 만든 통합보드(20)를 샤시 베이스(14)의 좌측에 배치하여 주사 전극은 곧바로 통합 보드에 연결하고, 유지 전극은 면적이 넓은 동판(21)으로 길게 연장하여 통합 보드에 연결하는 방법이 제안되었다. 하지만 이와 같은 방법으로 두 구동보드를 단순히 통합하면 길게 연장된 구동 보드(10)에서 유지 전극으로 바라본 임피던스와 주사 전극으로 바라본 임피던스가 큰 차이를 보이게 되어 가스 방전 특성에 영향을 미치게 된다. In order to solve this problem, as shown in FIG. 4, the
도 5는 통합 보드 구현을 위해 전극 배치를 변형한 플라즈마 디스플레이 패널(22)의 전극 배열도이다. 기존의 주사 전극 및 유지 전극의 외부 연결 커넥터가 각각 플라즈마 디스플레이 패널의 좌측과 우측에 배치한 것을 패널의 좌측으로 모두 이동한 형태이다. 따라서 통합보드를 샤시 베이스(14)의 좌측에 배치하여도 구동 보드에서 주사 및 유지 전극으로 바라본 임피던스에 차이가 없게 된다. 하지만 패널의 우측 부분은 유지 방전 전압 파형의 전계가 약해지기 때문에 플라즈마 디스플레이 패널에 표시된 영상이 균일하지 못한 단점을 갖는다.5 is an electrode arrangement diagram of the
따라서 이와 같은 문제를 해결하기 위해 도 6과 같이 플라즈마 디스플레이 패널의 전극 배치는 변화시키지 않고 초기화 구간, 기록 구간 및 유지 구간에 주사 전극 및 유지 전극에 각각 인가되던 구동 파형의 차를 모두 주사 전극에 인가하고 유지 전극을 일정 전압으로 바이어스 시키는 구동 방식이 제안되었다. 특히 유지 구간에 부유커패시터(23)를 이용한 부트 스트래핑 방법을 적용하여 정극성 전원만을 사용해도 주사 전극에 양극성 유지 방전 전압을 인가할 수 있는 구동회로가 도 7과 같이 제안되었다. 도 7의 회로는 부극성 전원이 따로 필요하지 않고 전압 스트레스도 기존의 구동보드를 전극들 각각에 실장하는 방식과 동일한 장점을 가지고 있다. 하지만 회로 소자가 많고 복잡하기 때문에 신뢰성 및 생산성에 문제가 있으며 특히 초기 기동 시 뿐만 아니라 가스 방전 시 순간 저하 되는 부유 커패시터(23)의 전압을 충전할 때 돌입 전류가 발생하여 소자에 많은 부담을 주고 전자파간섭 문제를 일으키게 된다.Therefore, in order to solve the problem, as shown in FIG. 6, the difference in driving waveforms applied to the scan electrode and the sustain electrode in the initialization section, the recording section, and the sustain section is applied to the scan electrodes without changing the electrode arrangement of the plasma display panel. And a driving method for biasing the sustain electrode to a constant voltage has been proposed. In particular, a driving circuit capable of applying the bipolar sustain discharge voltage to the scan electrode even when only a positive power source is applied by applying the bootstrapping method using the floating
도 8은 이러한 문제를 해결하기 위해 유지 방전 회로의 입력전원으로 양극성 전원을 사용하여 부유 커패시터를 제거한 구동회로를 나타내고 있다. 회로 구조가 단순하므로 신뢰성 및 생산성을 향상 시킬 수 있지만 부극성 전원이 필요하므로 기 존의 전원 공급 장치를 그대로 사용할 수 없으며 따라서 도 7의 회로에서 부유 커패시터를 제거하는 대신에 전원 공급 장치의 부담이 커지게 된다. 또한 사용되는 능동 소자의 전압 스트레스가 도 7의 회로에 비해 두 배가 된다.8 illustrates a driving circuit in which floating capacitors are removed using a bipolar power source as an input power source of a sustain discharge circuit to solve this problem. Simple circuit structure improves reliability and productivity, but a negative power source is required so that the existing power supply cannot be used as it is, so instead of removing the floating capacitor from the circuit of FIG. You lose. In addition, the voltage stress of the active element used is doubled compared to the circuit of FIG.
본 발명은 상기와 같은 문제점을 해소하기 위해, 유지 전극을 일정한 전압으로 바이어스한 상태로 정극성 전원만을 사용하여 주사 전극에 양극성 방전 유지 펄스를 인가할 수 있는 플라즈마 디스플레이 패널의 구동 장치를 제공하기 위한 것이다. SUMMARY OF THE INVENTION In order to solve the above problems, the present invention provides a driving apparatus for a plasma display panel which can apply a bipolar discharge sustain pulse to a scan electrode using only a positive power supply while biasing a sustain electrode at a constant voltage. will be.
특히 정극성 전원만을 사용해서 통합보드를 구현함에도 소자수가 적으며 그 구조가 간단한 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법을 제공하기 위한 것이다. 또한 부극성 유지전압을 생성하는데 돌입 전류를 발생시키기 않고 안정적인 부극성 전압을 인가할 수 있는 플라즈마 디스플레이 패널의 구동장치 및 구동 방법을 제공하는 것을 그 기술적 과제로 한다. In particular, the present invention is to provide a driving device and a driving method of a plasma display panel having a low number of elements and a simple structure even when implementing an integrated board using only a positive power source. Another object of the present invention is to provide a driving apparatus and a driving method of a plasma display panel capable of applying a stable negative voltage without generating an inrush current to generate a negative sustain voltage.
상기한 목적 및 그 밖의 목적을 달성하기 위하여, 본 발명은, 서로 나란하게 연장되는 복수의 제1 전극 및 제2 전극과, 복수의 제1 전극 및 제2 전극과 교차하여 연장되는 복수의 제3 전극을 포함하고, 교차되는 영역에서 방전셀이 정의되는 플라즈마 디스플레이 패널을 구동하는 플라즈마 디스플레이 패널의 구동장치에 있어서,In order to achieve the above objects and other objects, the present invention provides a plurality of first electrodes and second electrodes extending in parallel with each other, and a plurality of third electrodes extending across the plurality of first electrodes and second electrodes. A driving apparatus of a plasma display panel including an electrode and driving a plasma display panel in which discharge cells are defined in an intersecting area,
플라즈마 디스플레이 패널의 구동장치는, 제1 전극을 통하여, 패널의 무효전 력을 회수하여 재사용하도록 하는 전력회수 서스테인 구동회로를 포함하며, The driving apparatus of the plasma display panel includes a power recovery sustain driving circuit for recovering and reusing the reactive power of the panel through the first electrode.
전력회수 서스테인 구동회로는, 유지전압이 저장된 저장소자의 부트스트랩 동작을 이용하여, 패널에 제1 전압 또는 제2 전압을 출력하는 유지방전부; 패널의 전압을 제1 전압으로 충전시키거나, 제2 전압으로 방전시키는 패널충방전부; 및 초기 기동시 또는 패널 발광시에 가스방전 전류에 의해 저하되는 저장소자의 전압을 유지전압으로 유지하는 부유커패시터 충전부;를 포함하는 플라즈마 디스플레이 패널의 구동장치를 제공한다.The power recovery sustain driving circuit may include a sustain discharge unit configured to output a first voltage or a second voltage to a panel using a bootstrap operation of a reservoir in which a sustain voltage is stored; A panel charge / discharge unit configured to charge the panel voltage to a first voltage or to discharge the panel voltage to a second voltage; And a floating capacitor charging unit which maintains a voltage of a reservoir lowered by a gas discharge current at a sustain voltage at initial startup or when light is emitted from the panel.
이러한 본 발명의 다른 특징에 의하면, 유지방전부는, 유지전압원; 유지전압원과 패널 사이에 전기적으로 연결되어는 제1 스위칭 소자; 제1 스위칭 소자 및 패널의 접점에 일단이 전기적으로 연결되는 제2 스위칭 소자; 제2 스위칭 소자의 타단에 일단이 전기적으로 연결되는 부유커패시터; 접지단; 및 부유커패시터와 접지단 사이에 연결되는 제3 스위칭 소자를 포함하며,According to another aspect of the present invention, the sustain discharge unit, the sustain voltage source; A first switching element electrically connected between the sustain voltage source and the panel; A second switching element having one end electrically connected to a contact point of the first switching element and the panel; A floating capacitor having one end electrically connected to the other end of the second switching element; Ground terminal; And a third switching element connected between the floating capacitor and the ground terminal,
제1 스위칭 소자의 턴온에 의해 패널에 제1 전압을 인가하며, 제3 스위칭 소자의 턴온에 의해 유지전압이 저장된 부유커패시터를 부트스트랩 동작시켜 제2 전압을 발생시키고 제2 스위칭 소자의 턴온에 의해 제2 전압을 패널에 인가한다.The first voltage is applied to the panel by the turn-on of the first switching element, and the bootstrap operation of the floating capacitor in which the holding voltage is stored is turned on by the turn-on of the third switching element to generate the second voltage, and by the turn-on of the second switching element. The second voltage is applied to the panel.
이러한 본 발명의 또 다른 특징에 의하면, 패널충방전부는, 접지단과 패널 사이에, 직렬로 연결되는 제3 스위칭 소자; 제4 스위칭 소자 및 인덕터;를 포함하며, 제3 및 제4 스위칭 소자가 턴온에 의해, 인덕터와 패널이 공진이 되어 패널의 전압을 제2 전압으로 방전시키거나, 제1 전압으로 충전시킨다. According to another aspect of the present invention, the panel charging and discharging unit, the third switching element connected in series between the ground terminal and the panel; And a fourth switching element and an inductor, and the third and fourth switching elements are turned on to cause the inductor and the panel to resonate to discharge the voltage of the panel to the second voltage or to charge the first voltage.
이러한 본 발명의 또 다른 특징에 의하면, 부유커패시터 충전부는, 제1 스위 칭 소자; 인덕터; 제4 스위칭 소자; 제3 스위칭 소자; 및 부유커패시터의 일단과 접지단 사이에 전기적으로 연결되는 제1 다이오드를 포함하고, 제1, 제3 및 제4 스위칭 소자가 턴 온되어 인덕터에 자기 에너지를 축적한 후에, 제3 스위칭 소자가 턴 오프되어, 축적된 자기 에너지를 부유커패시터로 공급하여 부유커패시터의 전압을 유지전압으로 유지한다.According to another feature of this invention, the floating capacitor charging unit, the first switching element; Inductors; A fourth switching element; A third switching element; And a first diode electrically connected between one end of the floating capacitor and the ground terminal, and after the first, third, and fourth switching elements are turned on to accumulate magnetic energy in the inductor, the third switching element is turned on. Off, the accumulated magnetic energy is supplied to the floating capacitor to maintain the voltage of the floating capacitor at the sustain voltage.
이러한 본 발명의 또 다른 특징에 의하면, 패널충방전부는, 부유커패시터의 타단과, 유지전압원과 제1 스위칭 소자의 접점 사이에 전기적으로 연결되는 제2 다이오드; 및 인덕터와 제4 스위칭 소자의 접점과, 부유커패시터와 제2 스위칭 소자의 접점 사이에 전기적으로 연결되는 제3 다이오드를 더 포함하고, 제2 다이오드 및 제3 다이오드는, 충전 또는 방전 종료 후, 패널로부터의 가스방전전류와 전류의 방향이 반대인, 인덕터를 통해 흐르는 환류전류의 경로를 설정한다.According to another aspect of the present invention, the panel charging and discharging unit, a second diode electrically connected between the other end of the floating capacitor, the holding voltage source and the contact of the first switching element; And a third diode electrically connected between the contact point of the inductor and the fourth switching element and the contact point of the floating capacitor and the second switching element, wherein the second diode and the third diode, after the end of the charging or discharging, the panel It sets the path of the reflux current flowing through the inductor, in which the direction of the gas discharge current from the current is opposite.
이러한 본 발명의 또 다른 특징에 의하면, 충전시의 환류전류의 경로는, 제3 스위칭 소자, 제4 스위칭 소자, 인덕터 및 제1 스위칭 소자를 지나며, 충전시의 가스방전전류의 경로는, 제1 스위칭 소자 및 패널을 지난다.According to this still further feature of the present invention, the path of the reflux current during charging passes through the third switching element, the fourth switching element, the inductor and the first switching element, and the path of the gas discharge current during charging is the first Pass the switching element and panel.
이러한 본 발명의 또 다른 특징에 의하면, 방전시의 환류전류의 경로는, 인덕터, 제4 스위칭 소자의 내부다이오드, 부유커패시터, 및 제2 스위칭 소자를 지나며, 방전시의 가스방전전류의 경로는, 패널, 제2 스위칭 소자, 부유커패시터 및 제3 스위칭 소자를 지난다. According to still another aspect of the present invention, the path of the reflux current during discharge passes through the inductor, the internal diode of the fourth switching element, the floating capacitor, and the second switching element, and the path of the gas discharge current during discharge, Passes through the panel, the second switching element, the stray capacitor and the third switching element.
이러한 본 발명의 또 다른 특징에 의하면, 부유커패시터 충전부는, 제1 및 제4 스위칭 소자가 턴온되고 제3 스위칭 소자가 턴 오프된 이후에, 제4 스위칭 소 자가 턴온되고 제3 및 제4 스위칭 소자가 턴오프되어, 인덕터에 저장된 자기 에너지를 제2 스위칭 소자의 내부다이오드, 인덕터 및 제4 스위칭 소자를 거쳐 부유커패시터에 더 공급한다. According to another aspect of the present invention, the floating capacitor charging unit, after the first and fourth switching element is turned on and the third switching element is turned off, the fourth switching element is turned on and the third and fourth switching element. Is turned off to further supply the magnetic energy stored in the inductor to the floating capacitor via the internal diode, the inductor and the fourth switching element of the second switching element.
본 발명은 또한 전술한 목적을 달성하기 위하여, 서로 나란하게 연장되는 복수의 제1 전극 및 제2 전극과, 복수의 제1 전극 및 제2 전극과 교차하여 연장되는 복수의 제3 전극을 포함하고, 교차되는 영역에서 방전셀이 정의되는 플라즈마 디스플레이 패널을 구동하는 플라즈마 디스플레이 패널의 구동장치에 있어서,The present invention also includes a plurality of first electrodes and a second electrode extending in parallel with each other, and a plurality of third electrodes extending to intersect with the plurality of first electrodes and the second electrode in order to achieve the above object. A driving apparatus of a plasma display panel for driving a plasma display panel in which discharge cells are defined in an intersecting area,
플라즈마 디스플레이 패널의 구동장치는, 제1 전극을 통하여, 패널의 무효전력을 회수하여 재사용하도록 하는 전력회수 서스테인 구동회로를 포함하며, The driving apparatus of the plasma display panel includes a power recovery sustain driving circuit for recovering and reusing reactive power of the panel through the first electrode.
전력회수 서스테인 구동회로는, 유지전압원; 유지전압원에 일단이 연결되는 제1 스위칭 소자; 제1 스위칭 소자의 타단에 일단이 연결된 제2 스위칭 소자; 접지단; 접지단과, 제1 스위칭 소자 및 제2 스위칭 소자의 접점 사이에 직렬로 연결되는 제3 스위칭 소자, 제4 스위칭 소자 및 인덕터; 접지단과 제2 스위칭 소자 사이에 연결된 제1 다이오드; 및 제1 다이오드 및 제2 스위칭 소자의 접점과, 제3 스위칭 소자 및 제4 스위칭 소자의 접점 사이에 연결되는 부유커패시터;를 포함하는 플라즈마 디스플레이 패널의 구동장치를 제공한다. The power recovery sustain drive circuit includes a sustain voltage source; A first switching element having one end connected to the sustain voltage source; A second switching element having one end connected to the other end of the first switching element; Ground terminal; A third switching element, a fourth switching element, and an inductor connected in series between a ground terminal and a contact point of the first switching element and the second switching element; A first diode connected between the ground terminal and the second switching element; And a floating capacitor connected between the contacts of the first diode and the second switching element and the contacts of the third switching element and the fourth switching element.
이러한 본 발명의 다른 특징에 의하면, 전력회수 서스테인 구동회로는, 제1 스위칭 소자의 턴온에 의해 패널에 제1 전압을 공급하고, 제3 스위칭소자의 턴온에 의해 유지전압원으로부터의 유지전압이 저장된 부유커패시터가 부트스트랩 동작을 하여 제2 전압이 발생되며 제2 전압을 제2 스위칭 소자의 턴온에 의해 패널에 공급 하고, 제3 제4 스위칭 소자의 턴온에 의해 인덕터 및 패널이 공진을 하여 패널에 제1 전압이 충전되거나 제2 전압이 방전되며, 제1, 제3 및 제4 스위칭 소자가 턴온되어 인덕터에 자기 에너지를 축적한 후에 제3 스위칭 소자가 턴 오프되어 축적된 자기 에너지를 부유커패시터로 공급하여 부유커패시터의 전압을 유지전압으로 유지한다. According to another aspect of the present invention, the power recovery sustain driving circuit supplies a first voltage to the panel by turning on the first switching element, and stores the sustain voltage from the sustain voltage source by turning on the third switching element. The capacitor performs a bootstrap operation to generate a second voltage and supplies the second voltage to the panel by turning on the second switching element, and the inductor and the panel resonate with each other by turning on the third fourth switching element. The first voltage is charged or the second voltage is discharged, and the first, third and fourth switching elements are turned on to accumulate magnetic energy in the inductor, and then the third switching element is turned off to supply the accumulated magnetic energy to the floating capacitor. To keep the voltage on the stray capacitor at a sustain voltage.
이러한 본 발명의 또 다른 특징에 의하면, 전력회수 서스테인 구동회로는, 제3 스위칭 소자 및 제4 스위칭 소자의 접점과, 유지전압원 및 제1 스위칭 소자의 접점 사이에 연결되는 제2 다이오드; 및 제2 스위칭 소자 및 제1 다이오드의 접점과, 인덕터와 제4 스위칭 소자의 접점 사이에 연결된 제3 다이오드를 더 포함하며, 충전 또는 방전시에 제2 다이오드 및 제3 다이오드는 패널로부터 발생하는 가스방전전류와 반대방향으로 흐르는 환류전류의 경로를 결정한다. According to still another aspect of the present invention, the power recovery sustain driving circuit includes a second diode connected between the contacts of the third switching element and the fourth switching element, and the contact of the sustain voltage source and the first switching element; And a third diode connected between the contact point of the second switching element and the first diode and the contact point of the inductor and the fourth switching element, wherein the second diode and the third diode are gas generated from the panel during charging or discharging. Determine the path of the reflux current flowing in the opposite direction to the discharge current.
이러한 본 발명의 또 다른 특징에 의하면, 전력회수 서스테인 구동회로는, 제3 스위칭 소자 및 제4 스위칭 소자의 접점과, 유지전압원 및 제1 스위칭 소자의 접점 사이에 연결되는 제5 스위칭 소자; 및 제2 스위칭 소자 및 제1 다이오드의 접점과, 인덕터와 제4 스위칭 소자의 접점 사이에 연결된 제3 다이오드를 더 포함하며, 충전 또는 방전시에 제5 스위칭 소자의 내부다이오드 및 제3 다이오드는 패널로부터 발생하는 가스방전전류와 반대방향으로 흐르는 환류전류의 경로를 결정한다. According to another aspect of the present invention, the power recovery sustain driving circuit, the fifth switching element is connected between the contact point of the third switching element and the fourth switching element, and the contact of the sustain voltage source and the first switching element; And a third diode connected between the contact point of the second switching element and the first diode and the contact point of the inductor and the fourth switching element, wherein the internal diode and the third diode of the fifth switching element are configured to be a panel during charging or discharging. The path of the reflux current flowing in the opposite direction to the gas discharge current generated from
이러한 본 발명의 또 다른 특징에 의하면, 플라즈마 디스플레이 패널은 방전셀을 초기화시키는 초기화 기간, 켜지는 셀과 켜지지 않는 셀을 선택하는 기록 기 간 및 켜지는 셀에서 방전을 수행하는 유지 기간으로 나뉘어 구동되며, According to another aspect of the present invention, the plasma display panel is driven by being divided into an initialization period for initializing a discharge cell, a recording period for selecting a cell that is turned on and a cell that is not turned on, and a sustain period for performing discharge in the cell that is turned on. ,
플라즈마 디스플레이 패널의 구동장치는, 초기화 기간 동안에, 소거펄스를 인가하는 소거펄스 인가부, 상승펄스를 인가하는 상승펄스 인가부 및 하강펄스를 인가하는 하강펄스 인가부를 더 포함하며, 기록 기간 동안에, 하이주사전압과 로우주사전압을 갖는 주사펄스를 인가하는 주사펄스인가부를 더 포함한다. The driving apparatus of the plasma display panel further includes an erase pulse applying unit applying an erase pulse, a rising pulse applying unit applying a rising pulse, and a falling pulse applying unit applying a falling pulse during an initialization period, and during a recording period, The apparatus may further include a scan pulse applying unit applying a scan pulse having a scan voltage and a low scan voltage.
이러한 본 발명의 또 다른 특징에 의하면, 상승펄스 인가부는, 제1 스위칭 소자와 제2 스위칭 소자의 접점인 제1 노드와, 제2 노드 사이에 연결되는 제6 스위칭 소자; 제1 노드와 상승전압원 사이에 연결되는 제2 커패시터; 제2 커패시터와 상승전압원 사이의 접점과, 제2 노드 사이에 연결되는 제7 스위칭 소자; 및 제2 노드와 제3 노드 사이에 연결되는 제8 스위칭 소자;를 포함하며, 제1, 제7 및 제8 스위칭 소자가 턴온되고 제6 스위칭 소자가 턴오프되어, 유지전압원으로부터의 유지전압부터 상승전압원으로부터의 상승전압만큼 서서히 상승하는 상승펄스를 제3 노드에 출력한다.According to another aspect of the present invention, the rising pulse applying unit, the first node which is a contact point of the first switching element and the second switching element, and the sixth switching element connected between the second node; A second capacitor connected between the first node and the rising voltage source; A seventh switching element connected between the second capacitor and the rising voltage source and the second node; And an eighth switching element connected between the second node and the third node, wherein the first, seventh, and eighth switching elements are turned on and the sixth switching element is turned off, from the sustain voltage from the sustain voltage source. The rising pulse gradually rising by the rising voltage from the rising voltage source is output to the third node.
이러한 본 발명의 또 다른 특징에 의하면, 하강펄스 인가부는, 하강최저전압원; 및 제3 노드 사이에 연결된 제9 스위칭 소자;를 포함하며, 제9 스위칭 소자가 턴온되어, 하강최저전압원으로부터의 하강최저전압까지 서서히 하강하는 하강펄스를 제3 노드에 출력한다. According to another feature of the present invention, the falling pulse applying unit, the falling lowest voltage source; And a ninth switching element connected between the third nodes, wherein the ninth switching element is turned on and outputs a falling pulse to the third node to gradually fall down to the falling minimum voltage from the falling lowest voltage source.
이러한 본 발명의 또 다른 특징에 의하면, 소거펄스 인가부는, 소거전압원; 및 제3 노드 사이에 연결된 제10 스위칭 소자;를 포함하며, 제10 스위칭 소자가 턴온되어, 소거전압원으로부터의 소거전압까지 서서히 하강하는 소거펄스를 제3 노드 에 출력한다. According to another aspect of the present invention, the erase pulse applying unit, the erase voltage source; And a tenth switching element connected between the third nodes, wherein the tenth switching element is turned on and outputs to the third node an erase pulse which is gradually lowered to the erase voltage from the erase voltage source.
이러한 본 발명의 또 다른 특징에 의하면, 주사펄스 인가부는, 로우주사전압원; 로우주사전압원과 제3 노드 사이에 연결된 제11 스위칭 소자; 제3 노드와 하이주사전압원 사이에 연결되는 제3 커패시터; 및 하이주사전압원 및 제3 커패시터의 접점과, 제3 노드 사이에 연결되며, 제12 스위칭 소자와 제13 스위칭소자로 이루어진 주사스위칭부;를 포함하며, 제11 및 제12 스위칭 소자가 턴온되어 하이주사전압원으로부터의 하이주사전압을 패널에 출력하고, 제13 스위칭 소자가 턴온되어 로우주사전압원으로부터의 로우주사전압을 패널에 출력한다.According to another aspect of the present invention, the scanning pulse applying unit, a low scan voltage source; An eleventh switching element connected between the row scan voltage source and the third node; A third capacitor connected between the third node and the high scan voltage source; And a scan switching unit connected between a contact point of the high scan voltage source and the third capacitor and the third node, the scan switching unit comprising a twelfth switching element and a thirteenth switching element, wherein the eleventh and twelfth switching elements are turned on to be high. The high scan voltage from the scan voltage source is output to the panel, and the thirteenth switching element is turned on to output the low scan voltage from the low scan voltage source to the panel.
이러한 본 발명의 또 다른 특징에 의하면, 유지방전부는, 유지전압원; 유지전압원과 패널 사이에 전기적으로 연결되는 제1 스위칭 소자; 접지단; 패널 및 접지단 사이에 전기적으로 연결되는 제2 스위칭 소자; 접지단과 유지전압원 사이에 전기적으로 연결되는 부유커패시터; 및 부유커패시터 양단 사이에 전기적으로 연결되는 제3 스위칭 소자;를 포함하고, 제3 스위칭 소자의 턴온에 의해 유지전압원으로부터의 유지전압이 저장된 부유커패시터를 부트스트랩 동작시켜 제1 전압을 발생시키고, 제1 전압을 제1 스위칭 소자의 턴온에 의해 패널에 인가하며, 제2 스위칭 소자의 턴온에 의해 접지 전압인 제2 전압을 패널에 인가한다.According to another aspect of the present invention, the sustain discharge unit, the sustain voltage source; A first switching element electrically connected between the sustain voltage source and the panel; Ground terminal; A second switching element electrically connected between the panel and the ground terminal; A floating capacitor electrically connected between the ground terminal and the sustain voltage source; And a third switching element electrically connected between both ends of the floating capacitor, wherein the floating capacitor stores the sustain voltage from the sustain voltage source by turning on the third switching element to generate a first voltage. One voltage is applied to the panel by turning on the first switching element, and a second voltage, which is a ground voltage, is applied to the panel by turning on the second switching element.
이러한 본 발명의 또 다른 특징에 의하면, 패널충방전부는, 유지전압원과 패널 사이에, 직렬로 연결되는 제3 스위칭 소자; 제4 스위칭 소자 및 인덕터;를 포함하며, 제3 스위칭 소자 및 제4 스위칭 소자의 턴온에 의해, 인덕터와 패널이 공진이 되어 패널의 전압을 제2 전압으로 방전시키거나, 제1 전압으로 충전시킨다.According to another aspect of the present invention, the panel charging and discharging unit, the third switching element connected in series between the sustain voltage source and the panel; And a fourth switching element and an inductor, and the turn-on of the third switching element and the fourth switching element causes the inductor and the panel to resonate to discharge the panel voltage to the second voltage or to charge the first voltage. .
이러한 본 발명의 또 다른 특징에 의하면, 부유커패시터 충전부는, 제2 스위칭 소자; 인덕터; 제4 스위칭 소자; 제3 스위칭 소자; 및 부유커패시터의 일단과 유지전압원 사이에 전기적으로 연결되는 제1 다이오드;를 포함하고, 제2 내지 제4 스위칭 소자가 턴 온되어 인덕터에 자기 에너지를 축적한 후에, 제3 스위칭 소자가 턴오프되어, 축적된 자기 에너지를 부유커패시터로 공급하여 부유커패시터의 전압을 유지전압으로 유지한다. According to another feature of the present invention, the floating capacitor charging unit, the second switching element; Inductors; A fourth switching element; A third switching element; And a first diode electrically connected between one end of the floating capacitor and the sustain voltage source. After the second to fourth switching elements are turned on to accumulate magnetic energy in the inductor, the third switching elements are turned off. In addition, the accumulated magnetic energy is supplied to the floating capacitor to maintain the voltage of the floating capacitor at the sustain voltage.
이러한 본 발명의 또 다른 특징에 의하면, 제2 전극에는 접지전압이 일정하게 인가되고, 제1 전압은 정극성의 유지전압이며, 제2 전압은 부극성의 유지전압일 수 있다.According to another aspect of the present invention, the ground voltage is constantly applied to the second electrode, the first voltage may be a positive sustain voltage, and the second voltage may be a negative sustain voltage.
이러한 본 발명의 또 다른 특징에 의하면, 제2 전극에는 정극성의 유지전압이 일정하게 인가되고, 제1 전압은 유지전압보다 크기가 두 배인 전압일 수 있다.According to another aspect of the present invention, a positive sustain voltage is constantly applied to the second electrode, and the first voltage may be a voltage having a magnitude twice that of the sustain voltage.
이러한 본 발명의 또 다른 특징에 의하면, 전력회수 서스테인 구동회로는, 제1 및 제4 스위칭 소자가 턴온되어, 패널에 인가되는 전압이 제1 전압으로 유지되는 제1 단계; 제1, 제3 및 제4 스위칭 소자가 턴온되어, 인덕터에 자기에너지가 축적되는 제2 단계; 제3 및 제4 스위칭 소자가 턴온되어, 인덕터 및 패널의 공진에 의해 패널에 축적된 에너지가 회수되는 제3 단계; 제2 및 제3 스위칭 소자가 턴온되어, 패널로부터의 가스방전전류와 방향이 반대인 환류전류가 인덕터를 통해 흐르게 되는 제4 단계; 제2 내지 제4 스위칭 소자가 턴온되어, 인덕터에 자기에너지가 축적되는 제5 단계; 제3 및 제4 스위칭 소자가 턴온되어, 인덕터 및 패널의 공진에 의해 패널에 축적된 에너지가 회수되는 제6 단계; 제1, 제3 및 제4 스위칭 소자가 턴온되어, 패널로부터의 가스방전전류와 방향이 반대인 환류전류가 인덕터를 통해 흐르게 되는 제7 단계; 및 제1 및 제4 스위칭 소자가 턴온되어, 패널에 인가되는 전압이 제1 전압으로 유지되는 제8 단계;로 구동한다. According to another aspect of the present invention, the power recovery sustain driving circuit includes a first step of turning on the first and fourth switching elements, the voltage applied to the panel is maintained at the first voltage; A second step in which the first, third and fourth switching elements are turned on to accumulate magnetic energy in the inductor; A third step of turning on the third and fourth switching elements to recover energy accumulated in the panel by resonance of the inductor and the panel; A fourth step in which the second and third switching elements are turned on so that a reflux current in a direction opposite to the gas discharge current from the panel flows through the inductor; A fifth step in which the second to fourth switching devices are turned on to accumulate magnetic energy in the inductor; A sixth step in which the third and fourth switching elements are turned on to recover energy accumulated in the panel by resonance of the inductor and the panel; A seventh step in which the first, third and fourth switching elements are turned on so that a reflux current in a direction opposite to the gas discharge current from the panel flows through the inductor; And an eighth step of turning on the first and fourth switching elements to maintain the voltage applied to the panel at the first voltage.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 9는 본 발명의 실시예에 따른 샤시 베이스의 개략적인 평면도이다.9 is a schematic plan view of a chassis base according to an embodiment of the present invention.
도면을 참조하면, 본 발명의 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(24), 샤시 베이스(25), 어드레스 보드(26), 주사-유지 통합 보드(27), 전원 보드(28), 그리고 영상 처리 및 제어 보드(29)를 포함한다. 플라즈마 디스플레이 패널(24)은 열 방향으로 배열되어 있는 다수의 어드레스 전극과 행 방향으로 배열되어 있는 다수의 주사전극 및 유지 전극을 포함한다. 샤시 베이스(25)의 하단에 배치되는 어드레스 보드(26)는 영상 처리 및 제어 보드(29)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 영상 데이터 신호를 각 어드레스 전극에 인가한다. 주사-유지 통합 보드(27)는 샤시 베이스(25)의 좌측에 배치되어 초기화 기간에 패널의 각 셀들을 초기화하기 위한 리셋 파형과 기입 기간에는 주사 전극(Y1~Yn)을 순차적으로 선택하기 위한 전압을 주사 전극(Y1~Yn)에 인가하며 유지 구간에는 주사 전극(Y1~Yn)에 양극성 유지 방전 펄스를 인가한다. 영상 처리 및 제어보드(29)는 외부로부터 영상 신호를 수신하여 어드레스 구동 제어 신호와 유지 방전 신호를 생성하여 각각 어드레스 보드(26)와 주사-유지 통합 보드(27)에 인가한다. 전원 보드(28)는 플라즈마 디스플레이 장치의 구동에 필요한 전원을 공급한다. 영상 처리 및 제어 보드(29)와 전원 보드(28)는 샤시 베이스(25)의 우측에 위치한다.Referring to the drawings, the plasma display device of the present invention includes a
본 발명의 실시예에 따른 주사-유지 통합 보드(27)는 무효 전력을 회수하여 재사용하는 회로인 전력회수 서스테인 구동회로를 포함하는데, 본 발명의 실시예에 따른 전력회수 서스테인 구동회로(30)를 도 10a와 도 10b에 도시하였다. 도 10a와 도 10b는 회로의 각 기능부를 구분해서 설명하기 위해 동일한 실시예의 전력회수 서스테인 구동회로를 나타내고 있다. The scan-maintenance integrated
도 10a와 도 10b에 도시한 바와 같이, 본 발명의 실시예에 따른 전력회수 서스테인 구동회로(30)는 유지 방전부(31), 패널 충방전부(32)와 부유 커패시터 충전부(33)를 포함한다. 10A and 10B, the power recovery sustain driving
유지 방전부(31)는 유지전압원(VS) 또는 접지단에 연결되며 각각 내부 다이오드를 가지는 MOSFET 혹은 IGBT로 이루어지는 제1 내지 제3 스위칭 소자(M1,M2,M3) 및 부유 커패시터(C1)를 포함한다. 패널 커패시터(CP)의 양단간 전압(vCp)은 이들 부유 커패시터 및 3개의 스위칭 소자의 스위칭 동작에 의해 정극성 유지전압(VS) 또는 부극성 유지전압(-VS)로 유지된다.The sustain
패널 충방전부(32)는 패널 커패시터(CP)의 전압(VCp)을 상승시키거나 하강시키기 위해 패널 커패시터(CP)와 접지단 사이에 직렬로 연결되는 인덕터(L1)와 제3 내지 제4 스위칭 소자(M4, M3)를 포함한다. 또한, 본 발명의 실시예에 따른 패널 충방전부(32)는 패널 커패시터(CP)를 충전하거나 방전이 끝났을 때 인덕터(L1)을 통해 흐르는 환류 전류의 경로를 설정하는 제2 내지 제3 다이오드(D2, D3)를 포함한다. 이러한 패널 충방전부(32)는 패널 커패시터(CP)의 전압(VCp)을 정극성 유지전압(VS)으로 충전하거나 부극성 유지전압(-VS)으로 방전시키는 역할을 한다.All panels chungbang 32 first and the panel capacitor (C P), voltage (V Cp) rises to or panel capacitor (C P) and an inductor connected in series between the ground terminal (L 1) in order to lower the 3 to And fourth switching elements M 4 , M 3 . In addition, the panel charging and discharging
부유커패시터 충전부(33)는 유지 방전부(31)의 제1 스위칭 소자(M1)와 부유 커패시터(C1) 및 패널 충방전부(32)의 인덕터(L1) 및 제3 및 제4 스위칭 소자(M3, M4)를 공유하며 제3 및 제4 스위칭 소자(M3, M4)사이의 접점에 연결되는 부유 커패시터(C1)와 접지단 사이에 직렬로 연결되는 제1 다이오드(D1)를 포함한다. 이러한 부유 커패시터 충전부(33)는 초기 기동시 또는 패널 발광시 가스방전전류에 의해 저하되는 부유커패시터(C1)의 전압(VC1)을 유지전압(VS)으로 유지시킨다.The floating
도 11a 내지 도 11h는 본 발명의 실시예에 따른 각 모드의 등가회로와 전류 경로를 나타내는 도면이며, 도 12는 본 발명의 실시예에 따른 동작 타이밍도를 나타내는 도면이다.11A to 11H are diagrams showing an equivalent circuit and a current path in each mode according to an embodiment of the present invention, and FIG. 12 is a diagram showing an operation timing diagram according to an embodiment of the present invention.
다음은 도 11a 내지 도 11f, 도 12를 참조하여 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법을 설명한다.Next, a driving method of the plasma display panel according to an exemplary embodiment of the present invention will be described with reference to FIGS. 11A through 11F and 12.
부유커패시터(C1)의 전압(VC1)은 유지전압(VS)으로 이미 충전되어 있으며 그 값이 매우 커서 가스방전전류가 흘러도 부유커패시터의 전압(VC1)의 변화가 없다고 가정한다.It is assumed that the voltage V C1 of the floating capacitor C 1 is already charged with the sustain voltage V S and that the value is so large that there is no change in the voltage V C1 of the floating capacitor even when the gas discharge current flows.
모드 0(t0이전) - 도 11a 참조: 제1 스위칭 소자(M1)가 도통되어 패널 양단 전압을 유지전압(VS)으로 유지하고 있다. 제4 스위칭 소자(M4) 또한 도통되어 인덕터(L1)의 전압을 0V로 유지하고 있다. Mode 0 (before t 0 )-see FIG. 11A: The first switching element M 1 is turned on to maintain the voltage across the panel at the sustain voltage V S. The fourth switching element M 4 is also turned on to maintain the voltage of the inductor L 1 at 0V.
모드 1(t0~t1) - 도 11b 참조: 제1 스위칭 소자 및 제4 스위칭 소자(M1, M4)는 여전히 도통되어 있는 상태에서 제3 스위칭 소자(M3)를 켜면 모드 1이 시작된다. t0에서 t1동안 인덕터(L1)의 전류는 VS / L1의 기울기로 선형적으로 증가하면서 제1 스위칭 소자(M1), 인덕터(L1), 제4 스위칭 소자(M4), 그리고 제3 스위칭 소자(M3)를 통해 흐르게 된다. 이 때 인덕터(L1)의 전류(iL1)는 다음의 수학식 1과 같다.Mode 1 (t 0 to t 1 )-see FIG. 11B: When the third switching device M 3 is turned on while the first and fourth switching devices M 1 and M 4 are still conducting, the
이 모드 동안 에너지 회수 인덕터(L1)는 패널 양단 전압을 완전하게 VS에서 -VS로 변화시킬 수 있는 충분한 자기에너지를 축적하게 된다.During this mode, the energy recovery inductor L 1 accumulates enough magnetic energy to completely change the voltage across the panel from V S to -V S.
모드 2(t1~t2) - 도 11c 참조: 제3 및 제4 스위칭 소자 (M3,M4)가 여전히 켜 져 있는 상태에서 제1 스위칭 소자(M1)가 꺼지면 모드 2가 시작된다. 0V를 바이어스로 하고 인덕터(L1)와 패널(CP)로 구성되는 직렬 공진회로가 형성되어 vds1(t1) = 0V, vds2(t1) = 2VS, vCp(t1) = VS와 iL1(t1)=(VS/L1)ΔT, ΔT=t1-t0 을 초기값으로 공진해 패널에 축적된 에너지를 회수 및 투여하게 된다. 이때 패널 커패시터(CP)의 전압 vCp(t)와 패널 커패시터(CP)의 전류 iCp(t) 는 다음의 수학식 2와 같이 주어진다.Mode 2 (t 1 to t 2 )-see FIG. 11C:
여기서 와 이다.here Wow to be.
t2 전에 vCp는 -VS로 고정되며 제2 스위칭 소자(M2)의 출력 커패시터들은 완전히 방전되어 제2 스위칭 소자(M2) 양단 전압이 0V로 떨어진다.t 2 before v Cp is fixed to -V S a second output capacitor of the switching elements (M 2) are completely discharge the second switching element (M 2) both-end voltage falls to 0V.
모드 3(t2~t3) - 도 11d 참조: 제2 스위칭 소자(M2)가 켜지면서 모드 3이 시작된다. 제2 스위칭 소자(M2)의 양단전압이 같기 때문에 영전압 스위칭 된다. 동시에 제4 스위칭 소자(M4)가 꺼지게 된다. 에너지 회수 인덕터(L1)의 전류(iL1)는 -VS/L1의 기울기로 감소하면서, 인덕터(L1), 제4 스위칭 소자(M4)의 내부 다이오드, 부유커패시터(C1), 그리고 제2 스위칭 소자(M2)를 통해 흐른다. 인덕터 전류(iL1)는 다음의 수학식 3과 같이 주어진다.Mode 3 (t 2 to t 3 )-see FIG. 11D:
동시에 가스방전전류(iDis)가 패널을 거쳐 제2 스위칭 소자(M2), 부유커패시터(C1), 제3 스위칭 소자(M3)로 흐르면서 PDP를 발광시킨다. 따라서 인덕터(L1)의 환류 전류(iL1)와 가스방전전류(iDis)가 흐르는 방향이 서로 반대이기 때문에 스위칭 소자, 특히 제2 스위칭 소자(M2)의 전류 스트레스를 감소시키면서 약간의 가스방전전류를 보상한다. ΔT 시간 후 에너지 회수 인덕터의 전류(iL1)가 0A가 되면 제3 다이오드(D3)가 인덕터 양단(L1)의 전압을 클램핑 시킨다. 모드 3 동안 패널 전압은 -VS로 유지된다.At the same time, the gas discharge current i Dis flows through the panel to the second switching element M 2 , the floating capacitor C 1 , and the third switching element M 3 to emit the PDP. Therefore, since the flow direction of the reflux current i L1 and the gas discharge current i Dis of the inductor L 1 is opposite to each other, a slight gas is reduced while reducing the current stress of the switching element, especially the second switching element M 2 . Compensate for the discharge current. When the current i L1 of the energy recovery inductor becomes 0A after the ΔT time, the third diode D 3 clamps the voltage across the inductor L 1 . During
모드 4(t3~t4) - 도 11e 참조: 제4 스위칭 소자(M4)가 켜지면서 모드 4가 시작된다. 인덕터(L1) 양단에 부유커패시터(C1)의 전압이 인가되면서 패널에 축적된 에너지를 완전히 회수하기 위한 에너지가 인덕터(L1) 에 축적된다. 이 때 회수 인덕 터 전류(iL1)는 다음의 수학식 4와 같다.Mode 4 (t 3 to t 4 )-see FIG. 11E:
모드 5(t4~t5) - 도 11f 참조: 제3 및 제4 스위칭 소자(M3,M4)가 여전히 켜져 있는 상태에서 제2 스위칭 소자(M2)가 꺼지면 모드 5가 시작된다. 기본동작은 모드 2와 동일하다. 이때 패널 전압 vCp(t)와 패널 커패시턴스의 변위전류iCp(t)는 다음의 수학식 5와 같이 주어진다.Mode 5 (t 4 to t 5 )-See FIG. 11F:
여기서 이며 이다.here And to be.
t5 전에 vCp는 VS로 고정되며 제1 스위칭 소자(M1)의 출력 커패시터들은 완전히 방전되어 제1 스위칭 소자(M1) 양단 전압이 0V로 떨어진다.t v before 5 Cp is the output capacitor of the first switching element (M 1) is fixed to V S are completely drained first switch (M 1) both-end voltage falls to 0V.
모드 6(t5~t6) - 도 11g 참조: 제1 스위칭 소자(M1)가 영전압에서 켜지면서 모드 6이 시작된다. 에너지 회수 인덕터의 전류(iL1)는 VS/L1의 기울기로 감소하면서 제3 및 제4 스위칭 소자(M3, M4), 인덕터(L1), 그리고 제1 스위칭 소자(M1)의 내부 다이오드를 통해 입력전원(Vs)으로 흐른다. 이때의 인덕터 전류(iL1)는 다음의 수학식 6과 같이 주어진다.Mode 6 (t 5 to t 6 )-see FIG. 11G:
동시에 가스방전전류(iDis)가 제1 스위칭 소자(M1)를 거쳐 패널로 흐르면서 PDP를 발광시킨다. 따라서 인덕터 전류(iL1)와 가스방전전류(iDis)가 흐르는 방향이 서로 반대이기 때문에 스위칭 소자, 특히 제1 스위칭 소자(M1)의 전류 스트레스를 감소시키며 가스방전전류(iDis)를 에너지 회수 인덕터(L1)에서 공급한다. 인덕터 전류(iL1)가 0A에 도달하면 모드 6이 끝난다.At the same time, the gas discharge current i Dis flows to the panel via the first switching element M 1 to emit the PDP. Therefore, since the inductor current i L1 and the gas discharge current i Dis flow in opposite directions, the current stress of the switching element, in particular the first switching element M 1 , is reduced and energy of the gas discharge current i Dis is reduced. It is supplied from the recovery inductor L 1 .
모드 7(t6~t7) - 도 11h 참조: 인덕터 전류(iL1)가 0A가 되면서 제3 스위칭 소자(M3)가 꺼지면서 모드 7이 시작된다. 모드 7 동안 패널 전압은 계속해서 VS로 유지되면서 제1 스위칭 소자(M1)를 통해 가스방전전류(iDis)가 흐르게 된다. Mode 7 (t 6 to t 7 )-See FIG. 11H:
도 13은 도 6의 구동 파형을 생성하기 위해 전력회수 서스테인 구동회로(30)를 포함하는 전 구간 구동 회로(주사-유지 통합 보드, 27)의 개략적인 회로도이다. 전 구간 구동 회로는 크게, 전력회수 서스테인 구동회로(30), 초기화회로(36) 및 선택회로(38)로 나눌 수 있다. FIG. 13 is a schematic circuit diagram of a full-section drive circuit (scan-maintenance integrated board) 27 including a power recovery sustain
초기화회로(36)는 초기화 구간 동안에 패널에 소거 펄스, 상승펄스 및 하강펄스를 인가하는 회로이며, 선택회로(38)는 기록 구간 동안에 패널에 주사펄스를 인가하는 회로이며, 전력회수 서스테인 구동회로(30)는 유지 구간 동안에 패널에 유지펄스를 인가하며 패널의 무효전력을 회수하여 재사용하는 회로이다.The
초기화 회로(36)는 소거펄스 인가부, 상승펄스 인가부 및 하강펄스 인가부를 포함한다. 상승펄스 인가부는 상승전압원(Vset), 제6 스위칭 소자(M6), 제7 스위칭 소자(M7), 및 제2 커패시터(C2)를 포함한다. 상승펄스 인가부는 제1 스위칭 소자(M1)와 제2 스위칭 소자(M2)의 접점인 제1 노드(N1)와 상승전압원(Vset) 사이에 제2 커패시터(C2)가 연결되며, 제1 노드(N1)와 제2 노드(N2) 사이에 제6 스위칭 소자(M6)가 연결되고, 제2 커패시터(C2)와 제3 다이오드(D3)의 상승전압원(Vset) 및 제2 커패시터(C2)의 접점과, 제2 노드(N2) 사이에 제7 스위칭 소자(M7)가 연결된다. 상승펄스를 인가하기 위하여, 제1 스위칭 소자(M1)가 턴온된 상태에서, 제6 스위칭 소자(M6)가 턴오프되어, 제2 커패시터(C2)에 상승전압(Vset)이 충전되며, 유지전압(Vs)부터 상승최고전압(Vset+Vs)까지 서서히 상승하는 상승펄스가 제7 스위칭 소자(M7)를 통해 제2 노드(N2)로 출력된다. 제2 노드에 출력된 상승펄스는 제8 스위칭 소자(M8)를 통해 제3 노드(N3)에 전달된다. 하강펄스 인가부는, 하강최저전 압원(-Vnf-VB), 제9 스위칭 소자(M9)를 포함한다. 하강최저전압원(-Vnf-VB)에 연결된 제9 스위칭 소자(M9)의 턴온에 의해 제3 노드(N3)로 하강펄스가 출력된다. 소거펄스 인가부는, 소거전압원(-Ve)과 제10 스위칭 소자(M10)를 포함한다. 소거전압원(-Ve)에 연결된 제10 스위칭 소자(M10)의 턴온에 의해 제3 노드(N3)로 소거펄스가 출력된다.The
선택회로(38)는 주사스위칭부(34)를 비롯하여, 하이주사전압원(VSC_H-VB), 로우주사전압원(-VSC_L-VB), 제11 스위칭 소자(M11) 및 제3 커패시터(C3)를 포함한다.The
로우주사전압원(-VSC_L-VB)과 제3 노드(N3) 사이에 제11 스위칭 소자(M11)가 연결되어, 제11 스위칭 소자(M11)의 턴온에 의해 로우주사전압(-VSC_L-VB)이 제3 노드(N3)로 출력된다. 제3 노드(N3)와 하이주사전압원(VSC_H-VB) 사이에, 제3 커패시터(C3)가 연결되며, 제3 커패시터(C3) 및 하이주사전압원(VSC_H-VB)의 접점과, 제4 노드(N4) 사이에 주사스위칭부(34)가 연결된다. 주사스위칭부(34)는 제12 스위칭 소자(M12)와 제13 스위칭 소자(M13)가 연결되어 형성되며, 제12 스위칭 소자(M12)의 턴온에 의해 하이주사전압(VSC_H-VB)이, 제12 스위칭 소자(M12)와 제13 스위칭 소자(M13)의 접점인 제4 노드(N4)를 통해 패널(Cp)에 인가된다. 제13 스위칭 소자(M13)의 턴온에 의해 제3 노드(N3)에 출력된 로우주사전압(-VSC_L-VB)이 제4 노드(N4)를 통해 패널(Cp), 즉 주사전극에 인가된다. 제3 커패시터(C3)는 로우주사전압(-VSC_L- VB)과 하이주사전압(VSC_H-VB)의 차이(VSC_H+VSC_L)를 저장하여 그 차이를 고정한다. 한편, 주 경로 상에 배치되는 제6 및 제8 스위칭 소자(M6,M8)는 초기화 구간 및 기입 구간에 전력회수 서스테인 구동회로(30)의 스위칭 소자들(M1~M4)이 오동작하는 것을 막아준다.The eleventh switching element M11 is connected between the low scan voltage source (-V SC_L -V B ) and the third node N3, and the low scan voltage (-V SC_L −) is turned on by the turn-on of the eleventh switching element M11. V B ) is output to the third node N3. Between the third node N3 and the high scan voltage source V SC_H -V B , a third capacitor C3 is connected, and the contact point of the third capacitor C3 and the high scan voltage source V SC_H -V B. The
전력회수 서스테인 구동회로(30)는 도 10a 도 10b에 도시된 대로이나, 다만, 상기 제2 다이오드(도 10a, 도 10b의 D2) 대신에 내부 다이오드를 포함하는 제5 스위칭 소자(M5)가 연결된다. 도면에서와 같이 제5 스위칭 소자(M5)의 내부다이오드는 D2라 한다. 제5 스위칭 소자(M5)의 역할은 주 경로 즉, 제1 노드 내지 제3 노드(N1~N3)의 전압을 접지 전압으로 만드는 역할을 한다. 이와 같은 제1 노드 내지 제3 노드(N1~N3)의 접지 전압은, 도 6의 소거 구간 전에, 하강기간 전에, 그리고 유지 구간에서 유지펄스가 인가되기 전에, 패널의 주사 전극(Y)에 인가되게 된다. 주 경로 상에 접지 전압을 형성하는 것은 도 14a의 (3)와 같다. 이와 같이 전력회수 서스테인 구동회로(30)의 유지전압원(Vs)과 부유커패시터(C1) 사이에 제5 스위칭 소자(M5)가 배치됨으로 인하여, 전 구간 구동 회로(27)에서, 제3 노드(N3)에 별도의 접지단 및 접지단과 연결되는 스위칭 소자가 필요 없게 되므로, 제조비용이 저감되는 효과가 있다. The power recovery sustain driving
아래에서는 도 13의 전구간 구동 회로(27)를 이용하여 도 6의 구동 파형을 생성하는 방법에 대해서 도 14a 내지 도 14e를 참조하여 설명한다. 도 14a가 시작 되기 전에 제6, 제8 및 제13 스위칭 소자(M6,M8,M13)가 켜져 있는 것으로 가정한다. 그리고 도 14의 전 구간 구동회로(27) 중, 패널, 주사스위칭부(34)의 제13 스위칭 소자(M13), 제6 및 제8 스위칭 소자(M6,M8)를 통해 형성되는 경로 또는 그 반대의 경로를 "주경로"라 하고, 주경로가 형성될 때는 제6, 제8 및 제13 스위칭 소자(M6,M8,M13)는 켜져 있다.Hereinafter, a method of generating the driving waveform of FIG. 6 using the
도 14a 내지 도 14c는 각각 초기화 구간의 소거 기간, 상승 기간 및 하강 기간에서 도 13의 회로의 동작을 나타내는 도면이다. 도 14d 및 도 14e는 기입 구간에서 도 13의 회로의 동작을 나타내는 도면이다. 14A to 14C are diagrams illustrating the operation of the circuit of FIG. 13 in the erase period, the rise period, and the fall period of the initialization section, respectively. 14D and 14E illustrate the operation of the circuit of FIG. 13 in a write period.
도 14a 내지 도 14e는 본 발명의 실시예에 따른 전 구간 구동 회로의 초기화 구간 및 기입 구간에서 각 모드의 전류 경로를 나타내는 도면이다.14A to 14E are diagrams illustrating current paths of respective modes in an initialization section and a writing section of a full-section driving circuit according to an exemplary embodiment of the present invention.
먼저, 도 14a 내지 14c를 참조하여 초기화 구간의 소거 기간, 상승 기간 및 하강 기간에서의 구동 파형을 생성하는 방법에 대해서 설명한다.First, a method of generating driving waveforms in an erase period, a rise period, and a fall period of an initialization section will be described with reference to FIGS. 14A to 14C.
도 14a를 보면, 최초에 제2 스위칭 소자(M2)가 켜져 있어 주 경로를 통해 주사전극(Y)에 0V가 인가된다(1). 이어서 주경로의 제8 스위칭 소자(M8)가 꺼지고 제10 스위칭 소자(M10)가 켜져서 소거펄스가 패널의 주사전극(Y)에 인가된다. 즉, 주사 전극(Y)의 전압이 점진적으로 하강하여 주사 전극의 전압이 -VB가 된다.(2). 이어서 제10 스위칭 소자(M10)가 꺼지고 동시에 주경로의 제8 스위칭 소자(M8) 및 스제2 및 제5 스위칭 소자(M2, M5)가 켜지면 패널에 접지 전압(0V)이 인가된다(3). Referring to FIG. 14A, firstly, the second switching device M2 is turned on so that 0 V is applied to the scan electrode Y through the main path (1). Subsequently, the eighth switching element M 8 of the main path is turned off and the tenth switching element M 10 is turned on so that an erase pulse is applied to the scan electrode Y of the panel. That is, the voltage of the scan electrode Y gradually decreases, and the voltage of the scan electrode becomes -V B (2). Subsequently, when the tenth switching element M10 is turned off and the eighth switching element M8 and the second and fifth switching elements M2 and M5 of the main path are turned on, a ground voltage (0V) is applied to the panel (3). .
다음 도 14b를 보면, 상승 기간에서 제1 스위칭 소자(M1)가 켜져서 주경로를 통해 주사 전극(Y)에 유지전압(VS)이 인가된다(4). 이어서 제1 스위칭 소자(M1)가 켜져 있는 상태에서 제6 스위칭 소자(M6)가 꺼지고 제7 스위칭 소자(M7)가 켜져서, 유지전압원(VS), 제1 스위칭 소자(M1), 제2 커패시터 C2), 스위칭 소자(M7), 스위칭 소자(M8) 및 주사스위칭부(34)의 스위칭 소자(M13)을 통하여 패널 커패시터(CP)의 주사전극(Y)을 점진적으로 상승시키는 전압이 인가된다(5). 이때, 주사전극(Y)의 전압은 유지전압원(VS)과 제2 커패시터(C2)에 충전된 상승전압(Vset)에 의해 최종적으로 상승최고전압(VSET+ VS)까지 상승한다. Next look at Figure 14b, is applied to the holding voltage (V S) to the first switching element scan electrode (Y) via the main path on standing (M 1) in the rising period (4). Then the first switching element (M 1) the sixth switching element in a state that is on (M 6) is turned off and the seventh switching element (M 7) is standing on, keeping the voltage source (V S), the first switching element (M 1, ), The second capacitor C 2 ), the switching element M 7 , the switching element M 8 , and the scanning electrode Y of the panel capacitor C P through the switching element M 13 of the
도 14c를 보면, 초기화 구간의 하강 기간에서는 제7 스위칭 소자(M7)가 꺼지고 제1 스위칭 소자(M1)가 켜져서 주사전극(Y)의 전압이 주경로를 통하여 유지전압(VS)까지 감소한다. 이어서 제1 스위칭 소자(M1)와 제6 스위칭 소자(M6)가 꺼지고 제9 스위칭 소자(M9)가 켜져서 주사 전극의 전압이 하강최저전압(-Vnf-VB)까지 점진적으로 하강한다. Referring to FIG. 14c, the falling period of the setup period the seventh switching element (M 7) turns off the first switching element holding voltage (V S) (M 1) is switched on via the main path, the voltage of the standing scan electrode (Y) Decreases. Subsequently, the first switching element M 1 and the sixth switching element M 6 are turned off and the ninth switching element M 9 is turned on so that the voltage of the scan electrode gradually reaches the falling minimum voltage (-V nf -V B ). Descend.
이와 같이 도 14a 내지 도 14c를 통하여 소거 기간, 상승 기간 및 하강 기간으로 이루어지는 초기화 구간에서의 파형을 주사 전극(Y)에 인가할 수 있다. As described above, the waveform in the initialization section including the erasing period, the rising period, and the falling period can be applied to the scan electrode Y through FIGS. 14A to 14C.
다음, 도 14d 및 도 14e를 참조하여 기입 구간에서의 구동파형을 생성하는 방법에 대하여 설명한다.Next, a method of generating a driving waveform in the writing section will be described with reference to FIGS. 14D and 14E.
도 14d를 보면, 기입 구간에서는 제9 스위칭 소자(M9)가 꺼지고 제11 스위칭 소자(M11) 및 주사스위칭부(34)의 스위칭 소자(M12)가 켜져서, 로우주사전압(-VSC_L-VB)과 하이주사전압(VSC_H-VB) 의 차이(VSC_H+VSC_L)의 전압으로 충전된 제3 커패시터(C3) 및 제12 스위칭 소자(M12)의 경로를 통하여 주사전극(Y)에 하이주사전압(VSC_H-VB)을 인가한다(8). 그리고 해당 주사 전극(Y)이 선택될 때 제12 스위칭 소자(M12)가 꺼지고 스위칭 소자(M13)가 켜져서 주사 전극에 로우주사전압(-Vsc_L-VB)이 인가된다(9). 이어서 다른 주사 전극이 선택될 때 다시 제12 스위칭 소자(M12)가 켜져서 주사 전극에 하이주사전압(Vsc_h-VB)을 인가한다(10). Referring to FIG. 14d, the write period, the ninth switching element (9 M) 11 is turned off and the switching elements (M 11) and a scan stand a switching element (M 12) of the switching
도 14e는 기입 구간이 끝나갈 때 다시 제11 스위칭 소자(M11)이 꺼지고 제2 및 제5 스위칭 소자(M2, M5)가 켜져서 주사 전극(Y)에 접지전압을 인가한다(11). 이어서 제4 스위칭 소자(M4)를 켜서 인덕터(L1)에 주사 전극의 전압을 유지전압(Vs)까지 상승시킬 수 있는 충분한 자기 에너지를 축적한다(12). 이어서 제4 스위칭 소자(M4)가 계속 켜져 있는 상태에서 제2 및 제5 스위칭 소자(M2, M5)를 끄면 접지단, 제3 스위칭 소자(M3), 제4 스위칭 소자(M4), 인덕터(L1), 그리고 주경로를 통해 패널에 에너지를 공급하면서 주사 전극(Y)을 유지전압(VS)까지 상승 시킨다(13). 주사 전극의 전압이 유지전압(VS)이 되면 제1 스위칭 소자(M1)를 켜서 주사 전극을 유지 전압(VS)으로 고정한다(14).In FIG. 14E, when the writing period ends, the eleventh switching element M11 is turned off and the second and fifth switching elements M2 and M5 are turned on to apply the ground voltage to the scan electrode Y (11). Subsequently, the fourth switching element M 4 is turned on to store sufficient magnetic energy in the inductor L 1 to raise the voltage of the scan electrode to the sustain voltage Vs (12). Next, when the second and fifth switching devices M 2 and M 5 are turned off while the fourth switching device M 4 is continuously turned on, the ground terminal, the third switching device M 3 , and the fourth switching device M 4 are turned off. ), The scan electrode Y is raised to the sustain voltage V S while supplying energy to the panel through the inductor L 1 and the main path (13). When the voltage of the scan electrode becomes the sustain voltage V S , the first switching device M 1 is turned on to fix the scan electrode to the sustain voltage V S (14).
이와 같이 하여, 기입 구간에서 순차적으로 선택되는 주사 전극(Y)에 로우주사전압(선택 전압,-Vsc_L-VB)을 인가할 수 있다. 유지 구간에서 도 13의 회로의 동작은 주경로를 통하여 도11a 내지 도 11h와 동일하므로 추가적인 설명은 생략한다.In this manner, the low scan voltage (selection voltage, -V sc_L -V B ) can be applied to the scan electrodes Y sequentially selected in the writing period. The operation of the circuit of FIG. 13 in the sustain period is the same as that of FIGS. 11A through 11H through the main path, and thus, further description thereof will be omitted.
제안한 단일 구동회로의 동작을 간결하게 설명하기 위해서 부유 커패시터 C1의 커패시턴스가 매우 커서 가스방전전류가 흘러도 커패시터 전압은 변화가 없다고 가정하였지만 실제적으로는 부유 커패시터(C1)의 커패시턴스가 유한하므로 도 11d의 모드 3에서와 같이 플라즈마 디스플레이 패널이 발광하여 가스방전전류가 부유커패시터(C1)을 통해 흐르면 전압 강하(ΔV)가 발생하게 된다. 따라서 부유커패시터(C1)을 돌입 전류 없이 충전하기 위한 동작이 필요하다. 또한 초기 기동 시에도 완전히 방전되어 있는 부유커패시터(C1) 전압을 유지전압(VS)까지 서지 전류 없이 충전하는 동작이 필요하다. In order to briefly explain the operation of the proposed single driver circuit floating capacitor C 1 goes by the capacitance is so large gas discharge current capacitor voltage is however assumed that there is no change in practice, Fig. 11d, so that the capacitance of the floating capacitor (C 1) Co. As in
이를 위해 초기화, 기록 구간 및 유지 구간에서 동작 모드 7에서와 같이 제1 스위칭 소자(M1)가 커져있는 부분에서 제3 스위칭 소자(M3)을 이용해서 인덕터(L1)에 충분한 자기 에너지를 축적하고 그 에너지를 부유커패시터(C1)로 공급하여 커패시터 전압을 충전 서지 전류 없이 유지전압(VS)으로 유지한다.To this end, sufficient magnetic energy is accumulated in the inductor L1 by using the third switching element M 3 in the portion where the first switching element M 1 is large, as in the
도 15 내지 도 17은 주경로가 도통되어 있을 때 부유커패시터(C1)을 충전하 는 방법을 나타내는 도면이며 도 18 내지 도 19는 주경로상의 제6 스위칭 소자(M6)의 개폐에 따라 부유커패시터(C1)의 충전전류의 첨두값을 도 15 내지 도 17의 방법 보다 더 크게 할 수 있는 방식을 도시하고 있다.15 to 17 are views illustrating a method of charging the floating capacitor C 1 when the main path is turned on, and FIGS. 18 to 19 show floating of the sixth switching element M 6 on the main path. The peak value of the charging current of the capacitor C 1 is shown to be larger than the method of FIGS. 15 to 17.
도 15는 주경로가 도통되어 있을 때 부유커패시터(C1)을 충전 할 때의 회로이다.Fig. 15 is a circuit when charging the floating capacitor C 1 when the main path is turned on.
도 16a 및 도 16b는 본 발명의 실시예에 따라 충전시 도 15의 각 모드 등가회로와 전류 경로를 나타내는 도면이며, 도 17은 본 발명의 실시예에 따른 충전시 동작 타이밍도를 나타내는 도면이다.16A and 16B are diagrams illustrating each mode equivalent circuit and a current path of FIG. 15 during charging according to an embodiment of the present invention, and FIG. 17 is a diagram illustrating an operation timing diagram during charging according to an embodiment of the present invention.
도 15에서 제1 및 제4 스위칭 소자(M1, M4)는 켜져 있고 온 저항만이 보이므로 인덕터(L1) 및 제3 스위칭 소자(M3)에 직렬로 연결된 기생저항 RESR로 근사화 하였다. 또한 부유커패시터(C1)는 VS-ΔV의 초기값을 갖는다고 가정한다. In FIG. 15, since the first and fourth switching elements M 1 and M 4 are turned on and only the on resistance is shown, the parasitic resistance R ESR connected in series with the inductor L 1 and the third switching element M 3 is approximated. It was. In addition, it is assumed that the floating capacitor (C 1 ) has an initial value of V S -ΔV.
다음은 도 16a 및 도 16b, 도 17을 참조하여 본 발명의 실시예에 따른 부유 커패시터 충전 방법을 설명한다.Next, a floating capacitor charging method according to an exemplary embodiment of the present invention will be described with reference to FIGS. 16A, 16B, and 17.
초기화 혹은 기록 구간에서 부유커패시터(C1)을 충전하는 동작과 도 11h의 모드 7에서 충전하는 과정은 동일하므로 모드 7을 모드 7-1 및 7-2로 세분화하여 충전방법을 설명한다. Since the operation of charging the floating capacitor C 1 in the initialization or recording section and the charging process in the
모드 7-1(t4~t5) - 도 16a 참조: 에너지 회수 인덕터의 전류가 0A가 되어도 계속해서 제3 스위칭 소자(M3)를 켜 놓으면 인덕터(L1)는 다음의 수학식 7과 같이 전류를 선형적으로 증가하면서 에너지를 축적하게 된다.Mode 7-1 (t 4 to t 5 )-Referring to FIG. 16A: When the third switching device M 3 is continuously turned on even when the current of the energy recovery inductor reaches 0A, the inductor L 1 is represented by the following equation (7). As the current increases linearly, energy is accumulated.
이때 부유커패시터(C1)은 제1 다이오드(D1)에 의해 개방되어 있다.In this case, the floating capacitor C 1 is opened by the first diode D 1 .
모드 7-2(t5~t6) - 도 14b 참조: 제3 스위칭 소자(M3)가 꺼지면 모드 7-2가 시작된다. 커패시터(C1)의 전압이 유지전압(VS)보다 작기 때문에 인덕터 전류(iL1)는 커패시터(C1) 및 제1 다이오드(D1)를 거쳐서 흐르게 된다. 이 때 인덕터(L1) 양단전압은 다음의 수학식 8로 주어진다.Mode 7-2 (t 5 to t 6 )-see FIG. 14B: Mode 7-2 starts when the third switching device M 3 is turned off. The inductor current i L1 is the capacitor C 1 because the voltage of the capacitor C 1 is less than the holding voltage V S. And flow through the first diode D 1 . At this time, the voltage across the inductor (L 1 ) is given by the following equation (8).
ΔV은 VS에 비해 매우 작기 때문에 0V로 근사화 하면 인덕터(L1)의 전류는 모드 7-2 동안 일정하다. 따라서 부유커패시터(C1)의 전압은 인덕터(L1)의 전류에 의해 다음의 수학식 9와 같이 증가한다.Since ΔV is so small compared to V S , approximating to 0V, the current in inductor (L 1 ) is constant for mode 7-2. Therefore, the voltage of the floating capacitor (C 1 ) is increased by the current of the inductor (L 1 ) as shown in the following equation (9).
여기서 TON 은 모드 9에서 제3 스위칭 소자(M3)가 켜져 있던 시간이며, ΔV: 가스방전전류에 의한 부유커패시터(C1) 전압의 감소분이다.Here, T ON is the time that the third switching device (M 3 ) was turned on in the
모드 7-2 동안 제3 스위칭 소자(M3)가 꺼져있는 시간을 TOFF라 하면 부유커패시터(C1) 전압은 최종적으로 다음의 수학식 10과 같이 주어진다.If the time that the third switching element (M 3 ) is turned off during mode 7-2 is T OFF , the floating capacitor (C 1 ) The voltage is finally given by
따라서 의 조건을 만족하면 부유커패시터(C1) 전압은 유지전압(VS)으로 유지된다. 제2 다이오드(D2)는 부유커패시터(C1)의 전압이 유지전압(VS)보다 커지는 경우에 도통되어서 부유커패시터(C1) 전압을 유지전압(VS)을 넘지 못하게 한다.therefore When the condition is satisfied, the floating capacitor C 1 voltage is maintained at the sustain voltage V S. A second diode (D 2) is able to exceed the floating capacitor be a voltage of (C 1) to the conductive case is larger than the holding voltage (V S) floating capacitor (C 1) maintains the voltage voltage (V S).
도 18은 주 경로상의 제6 스위칭 소자(M6)를 개폐하여 부유커패시터(C1)를 충전 할 때의 회로이다.FIG. 18 is a circuit for charging the floating capacitor C 1 by opening and closing the sixth switching element M 6 on the main path.
도 19a 내지 도 19c는 본 발명의 실시예에 따라 충전시 도 19의 각 모드 등가회로와 전류 경로를 나타내는 도면이며, 도 20은 본 발명의 실시예에 따른 충전 시 동작 타이밍도를 나타내는 도면이다.19A to 19C are diagrams illustrating each mode equivalent circuit and a current path of FIG. 19 during charging according to an embodiment of the present invention, and FIG. 20 is a diagram illustrating an operation timing diagram when charging according to an embodiment of the present invention.
도 18 내지 도 20에 도시한 본 발명의 또 다른 실시예에 따른 충전 방법은 제6 스위칭 소자(M6)를 추가적으로 사용하여 커패시터의 충전 전류의 최고값을 증가 시킬 수 있는 방법으로 단지 스위칭 소자의 구동 타이밍이 다를 뿐이며 도 15 내지 도 17을 참조한 이전의 설명으로부터 당업자가 쉽게 이해할 수 있기 때문에 중복되는 설명은 생략한다.The charging method according to another embodiment of the present invention shown in FIGS. 18 to 20 may increase the maximum value of the charging current of the capacitor by additionally using the sixth switching element M 6 . Duplicate descriptions are omitted since the driving timings are only different and can be easily understood by those skilled in the art from the foregoing description with reference to FIGS. 15 to 17.
도 21은 본 발명의 또 다른 실시예에 따른 전력회수 서스테인 구동회로를 나타내는 도면이며 도 22는 도 21의 동작 타이밍도를 도시하고 있다. 패널 커패시터(CP)의 유지 전극을 접지 전압 대신 유지전압(VS)으로 고정하고 주사 전극(Y)에 2VS 전압 및 접지 전압을 인가하는 방식으로 부유커패시터(C1,35)를 사용하여 유지전압(VS)만으로 2배의 유지전압(2VS)을 주사 전극에 인가할 수 있다. FIG. 21 is a diagram illustrating a power recovery sustain driving circuit according to still another embodiment of the present invention, and FIG. 22 is a timing chart of FIG. 21. By using the floating capacitors C 1 and 35, the sustain electrode of the panel capacitor C P is fixed to the sustain voltage V S instead of the ground voltage, and the 2 V S voltage and the ground voltage are applied to the scan electrode Y. a holding voltage (2V S) twice only sustain voltage (V S) it can be applied to the scan electrode.
도 21에 도시한 회로는 도 10a 및 도 10b에 도시한 전력회수 서스테인 구동회로의 구성 요소와 동작이 거의 동일하며, 단지 주사 전극에 인가할 수 있는 전압 범위가 부극성 유지전압(-VS)과 정극성 유지전압(+VS)에서 접지전압과 두 배의 유지전압(2VS)으로 이동한 것이 다를 뿐이다.The circuit shown in Fig. 21 has almost the same operation as the components of the power recovery sustain driving circuit shown in Figs. 10A and 10B, and the voltage range that can be applied only to the scan electrode has a negative sustain voltage (-V S ). The only difference is the shift from the positive polarity holding voltage (+ V S ) to the ground voltage and twice the holding voltage (2V S ).
이상에서 상술한 바와 같이 본 발명은, 플라즈마 디스플레이 패널을 구동하기 위해 유지 전극을 접지 전압 또는 유지전압으로 바이어스한 상태에서 하나의 정 극성 전원장치를 이용하여 주사 전극에 정극성 및 부극성 유지전압 혹은 두 배의 유지전압 및 접지전압을 공급하여 별도의 부극성 전압원 혹은 두 배의 유지전압원이 없어도 주사 전극에 양극성 전압파형이나 유지전압의 두 배의 전압을 인가할 수 있기 때문에 유지 전극을 구동하는 보드를 제거할 수 있으며 인쇄회로보드를 단일화하여 통합 보드를 구현할 수 있다. 또한 부극성 유지전압 혹은 두 배의 유지전압을 생성하는 부트 스트래핑 동작을 포함한 방전 유지부와, 패널에 축적된 에너지를 회수하고 투여할 수 있는 패널 충방전부 사이에, 소자를 공유하기 때문에 단순한 회로 구조와 저가격형 구현이 가능하다. 또한 부극성 유지전압 혹은 두 배의 유지전압 생성 시 충방전부의 인덕터를 이용하기 때문에 돌입 전류가 발생하지 않는 특징이 있다.As described above, the present invention provides the positive and negative sustain voltages to the scan electrodes using one positive polarity power supply in a state in which the sustain electrode is biased to the ground voltage or the sustain voltage to drive the plasma display panel. Board that supplies sustain voltage because it can supply double voltage of sustain voltage and ground voltage by applying double voltage of sustain voltage and ground voltage to scan electrode without separate voltage of negative voltage or double voltage. The integrated board can be realized by unifying printed circuit boards. In addition, the circuit structure is simple because the device is shared between a discharge holding part including a bootstrapping operation generating a negative holding voltage or a double holding voltage, and a panel charging / discharging part capable of recovering and administering energy stored in the panel. Low cost implementation is possible. In addition, since the inductor of the charge / discharge unit is used to generate the negative sustain voltage or the double sustain voltage, inrush current does not occur.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
Claims (23)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050114974A KR100670363B1 (en) | 2005-11-29 | 2005-11-29 | Apparatus for driving plasma display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050114974A KR100670363B1 (en) | 2005-11-29 | 2005-11-29 | Apparatus for driving plasma display panel |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100670363B1 true KR100670363B1 (en) | 2007-01-16 |
Family
ID=38013989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050114974A KR100670363B1 (en) | 2005-11-29 | 2005-11-29 | Apparatus for driving plasma display panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100670363B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020036240A (en) * | 2000-11-09 | 2002-05-16 | 구자홍 | Energy Recovering Circuit With Boosting Voltage-Up and It's Driving Method |
KR20030081936A (en) * | 2002-04-15 | 2003-10-22 | 삼성에스디아이 주식회사 | Plasm display panel and driving apparatus and driving method thereof |
KR20040064272A (en) * | 2001-11-06 | 2004-07-16 | 파이오니아 가부시키가이샤 | Display panel driving apparatus having a structure capable of reducing power loss |
KR20040088944A (en) * | 2003-04-14 | 2004-10-20 | 엘지전자 주식회사 | Apparatus for driving of plasma display panel |
-
2005
- 2005-11-29 KR KR1020050114974A patent/KR100670363B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020036240A (en) * | 2000-11-09 | 2002-05-16 | 구자홍 | Energy Recovering Circuit With Boosting Voltage-Up and It's Driving Method |
KR20040064272A (en) * | 2001-11-06 | 2004-07-16 | 파이오니아 가부시키가이샤 | Display panel driving apparatus having a structure capable of reducing power loss |
KR20030081936A (en) * | 2002-04-15 | 2003-10-22 | 삼성에스디아이 주식회사 | Plasm display panel and driving apparatus and driving method thereof |
KR20040088944A (en) * | 2003-04-14 | 2004-10-20 | 엘지전자 주식회사 | Apparatus for driving of plasma display panel |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100477985B1 (en) | A plasma display panel, a driving apparatus and a method of the plasma display panel | |
US7483000B2 (en) | Apparatus and method for driving a plasma display panel | |
KR100463185B1 (en) | A plasma display panel, a driving apparatus and a method of the plasma display panel | |
KR100467448B1 (en) | Plasma display panel and driving apparatus and method thereof | |
US7170474B2 (en) | Plasma display panel driver, driving method thereof, and plasma display device | |
US7307601B2 (en) | Driving method and device of plasma display panel and plasma display device | |
US7274343B2 (en) | Plasma display panel and apparatus and method for driving the same | |
KR100502905B1 (en) | Driving apparatus and method of plasma display panel | |
KR100489274B1 (en) | Apparatus for driving of plasma display panel | |
KR100462778B1 (en) | Circuit for driving a plasma display panel | |
KR100670363B1 (en) | Apparatus for driving plasma display panel | |
KR100627292B1 (en) | Plasma display device and driving method thereof | |
KR100502906B1 (en) | Driving method of plasma display panel | |
KR100676756B1 (en) | Integrated address driving circuit module, driving apparatus of plasma disply panel and driving method thereof | |
KR20050034026A (en) | Apparatus and method of energy recovery in plasma display panel | |
KR100502348B1 (en) | Energy recovery circuit for address driver of plasma display panel | |
KR100490636B1 (en) | A plasma display panel, a driving apparatus and a method of the plasma display panel | |
KR100739049B1 (en) | Plasma display panel device | |
KR100550983B1 (en) | Plasma display device and driving method of plasma display panel | |
KR100502934B1 (en) | A plasma display panel, a driving apparatus and a method of the plasma display panel | |
KR100454025B1 (en) | Plasma display panel and driving apparatus thereof and driving method thereof | |
KR100521482B1 (en) | A driving method of plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111216 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |