KR100669703B1 - 디스플레이-유지 전극 라인들의 저항값이 효과적으로줄어든 방전 디스플레이 패널 - Google Patents

디스플레이-유지 전극 라인들의 저항값이 효과적으로줄어든 방전 디스플레이 패널 Download PDF

Info

Publication number
KR100669703B1
KR100669703B1 KR1020030094428A KR20030094428A KR100669703B1 KR 100669703 B1 KR100669703 B1 KR 100669703B1 KR 1020030094428 A KR1020030094428 A KR 1020030094428A KR 20030094428 A KR20030094428 A KR 20030094428A KR 100669703 B1 KR100669703 B1 KR 100669703B1
Authority
KR
South Korea
Prior art keywords
electrode line
metal layer
display
resistance value
display panel
Prior art date
Application number
KR1020030094428A
Other languages
English (en)
Other versions
KR20050062755A (ko
Inventor
권재익
강태경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030094428A priority Critical patent/KR100669703B1/ko
Publication of KR20050062755A publication Critical patent/KR20050062755A/ko
Application granted granted Critical
Publication of KR100669703B1 publication Critical patent/KR100669703B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명에 따른 방전 디스플레이 패널에서는, 제1 기판에 디스플레이-유지 전극 라인쌍들이 나란하게 배열되고, 제1 기판과 대향되는 제2 기판에 어드레싱 전극 라인들이 디스플레이-유지 전극 라인쌍들과 이격 및 교차되게 배열된다. 디스플레이-유지 전극 라인쌍들의 각 전극 라인은 투명 전극 라인과 금속 전극 라인을 포함한다. 금속 전극 라인은 제1 및 제2 금속층들을 포함한다. 투명 전극 라인은 제1 기판상에 형성된다. 제1 색상을 가짐에 의하여 제1 고유 저항값을 가진 제1 금속층이 투명 전극 라인상에 형성된다. 제1 색상보다 옅은 제2 색상을 가짐에 의하여 제1 고유 저항값보다 낮은 제2 고유 저항값을 가진 제2 금속층이 제1 금속층을 덮어싼다. 방전 디스플레이 패널의 비표시 영역에서는 제2 금속층만이 연장된다.

Description

디스플레이-유지 전극 라인들의 저항값이 효과적으로 줄어든 방전 디스플레이 패널{Discharge display panel wherein resistance of display-sustaining electrode lines is effectively reduced}
도 1은 본 발명의 일 실시예에 의한 방전 디스플레이 패널로서의 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다.
도 2는 도 1의 패널의 단위 셀의 구성을 보여주는 단면도이다.
도 3a는 도 2의 어느 한 디스플레이-유지 전극 라인의 단면 저항값을 구조적으로 보여주는 도면이다.
도 3b는 도 3a의 단면 저항값을 구하기 위한 등가적 회로도이다.
도 4a는 도 1의 플라즈마 디스플레이 패널의 비표시 영역에서 X 전극 라인의 제2 금속층만이 연장됨을 보여주는 저면도이다.
도 4b는 도 1의 플라즈마 디스플레이 패널의 비표시 영역에서 Y 전극 라인의 제2 금속층만이 연장됨을 보여주는 저면도이다.
도 5a는 도 4a의 플라즈마 디스플레이 패널의 비표시 영역에서 X 전극 라인의 제2 금속층만이 연장되어, 제2 금속층의 단부가 구동 회로의 단부와 접속된 상태를 보여주는 측면도이다.
도 5b는 도 4b의 플라즈마 디스플레이 패널의 비표시 영역에서 Y 전극 라인 의 제2 금속층만이 연장되어, 제2 금속층의 단부가 구동 회로의 단부와 접속된 상태를 보여주는 측면도이다.
<도면의 주요 부분에 대한 부호의 설명>
1...플라즈마 디스플레이 패널, 10...앞쪽 글라스 기판,
11, 15...유전층, 12...보호층,
13...뒤쪽 글라스 기판, 14...방전 공간,
16...형광체, 17...격벽,
X1, ..., Xn...X 전극 라인, Y1, ..., Yn...Y 전극 라인,
AR1, ..., ABm...어드레싱 전극 라인, Xna, Yna...투명 전극 라인,
Xnb, Ynb...금속 전극 라인, Xnbb, Ynbb...제1 금속층,
Xnbw, Ynbw...제2 금속층.
본 발명은, 방전 디스플레이 패널에 관한 것으로서, 보다 상세하게는, 제1 기판에 디스플레이-유지 전극 라인쌍들이 나란하게 배열되고, 제1 기판과 대향되는 제2 기판에 어드레싱 전극 라인들이 디스플레이-유지 전극 라인쌍들과 이격 및 교차되게 배열된 방전 디스플레이 패널에 관한 것이다.
1999년 일본 특허공개공보 제273578호, 또는 2001년 한국 특허공개공보 제73512호를 참조하면, 방전 디스플레이 패널의 디스플레이-유지 전극 라인쌍들과 관련된 기술이 제시되어 있다.
특히, 상기 1999년 일본 특허공개공보 제273578호를 참조하면, 디스플레이-유지 전극 라인쌍들의 각 전극 라인이 투명 전극 라인과 금속 전극 라인을 포함하고, 금속 전극 라인이 검정색 금속층 및 흰색 금속층으로 이루어진다. 여기서, 검정색 금속층은 외부로부터의 입사광을 흡수하여 반사광을 줄인다. 이에 따라, 콘트라스트 성능이 개선될 수 있다.
하지만, 검정색 금속층의 고유 저항값이 크므로 디스플레이-유지 전극 라인쌍들의 저항값이 크다는 문제점이 있다. 이를 개선하기 위하여 상기 흰색 금속층이 상기 검정색 금속층 위에 적층된다.
그럼에도 불구하고, 상기와 같은 통상적인 방전 디스플레이 패널에 의하면, 디스플레이-유지 전극 라인쌍들의 저항값이 크므로 구동 효율이 떨어지고 구동 신호의 인가 위치와 관련하여 휘도가 불균일해지는 문제점이 남아 있다.
본 발명의 목적은, 콘트라스트 성능이 향상되고, 구동 효율이 높아지며, 구동 신호의 인가 위치와 무관하게 전체적으로 휘도가 균일해질 수 있는 방전 디스플레이 패널을 제공하는 것이다.
상기 목적을 이루기 위한 본 발명의 방전 디스플레이 패널에서는, 제1 기판에 디스플레이-유지 전극 라인쌍들이 나란하게 배열되고, 상기 제1 기판과 대향되는 제2 기판에 어드레싱 전극 라인들이 상기 디스플레이-유지 전극 라인쌍들과 이격 및 교차되게 배열된다. 상기 디스플레이-유지 전극 라인쌍들의 각 전극 라인은 투명 전극 라인과 금속 전극 라인을 포함한다. 상기 금속 전극 라인은 제1 및 제2 금속층들을 포함한다. 상기 투명 전극 라인은 상기 제1 기판상에 형성된다. 제1 색상을 가짐에 의하여 제1 고유 저항값을 가진 상기 제1 금속층이 상기 투명 전극 라인상에 형성된다. 상기 제1 색상보다 옅은 제2 색상을 가짐에 의하여 상기 제1 고유 저항값보다 낮은 제2 고유 저항값을 가진 상기 제2 금속층이 상기 제1 금속층을 덮어싼다. 상기 방전 디스플레이 패널의 비표시 영역에서는 상기 제2 금속층만이 연장된다.
본 발명의 상기 방전 디스플레이 패널에 의하면, 상기 제2 색상보다 짙은 상기 제1 색상의 상기 제1 금속층이 존재함으로 인하여, 외부로부터의 입사광이 상기 제1 금속층에 흡수된다. 이에 따라, 외부로부터의 입사광이 반사되는 양을 줄일 수 있으므로, 콘트라스트 성능이 개선될 수 있다.
또한, 상기 제1 고유 저항값보다 낮은 상기 제2 고유 저항값을 가진 상기 제2 금속층이 상기 제1 금속층을 덮어싸므로, 상기 디스플레이-유지 전극 라인쌍들의 각 전극 라인의 단면 저항값이 효과적으로 줄어든다. 이에 따라, 적절한 크기로 설계된 상기 제1 금속층의 존재에도 불구하고 디스플레이-유지 전극 라인들의 저항값이 줄어들 수 있다. 이에 따라, 구동 효율이 높아지며, 구동 신호의 인가 위치와 무관하게 전체적으로 휘도가 균일해질 수 있다.
이하, 본 발명에 따른 바람직한 실시예가 상세히 설명된다.
도 1은 본 발명의 일 실시예에 의한 방전 디스플레이 패널로서의 3-전극 면 방전 방식의 플라즈마 디스플레이 패널(1)의 구조를 보여준다. 도 2는 도 1의 패널의 단위 셀의 구성을 보여준다.
도 1 및 2를 참조하면, 본 발명의 일 실시예에 의한 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레싱 전극 라인들(AR1, ..., ABm), 유전층(11, 15), Y 전극 라인들(Y1, ..., Yn), X 전극 라인들(X 1, ..., Xn), 형광체(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.
어드레싱 전극 라인들(AR1, ..., ABm)은 뒤쪽 글라스 기판(13)의 앞쪽에 일정한 패턴으로 형성된다. 하부 유전층(15)은 어드레싱 전극 라인들(AR1, ..., ABm)의 앞쪽에서 전면(全面) 도포된다. 하부 유전층(15)의 앞쪽에는 격벽(17)들이 어드레싱 전극 라인들(AR1, ..., ABm)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 셀의 방전 영역을 구획하고 각 셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광체(16)는 격벽(17)들 사이에 도포된다.
각각 디스플레이-유지 전극 라인쌍들을 이루는 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)은 어드레싱 전극 라인들(AR1, ..., A Bm)과 교차되도록 앞쪽 글라스 기판(10)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차 영역은 상응하는 방전 셀을 설정한다. 각 X 전극 라인(X1, ..., Xn)과 각 Y 전극 라인(Y 1, ..., Yn)은 투명 전극 라인(Xna, Yna)과 금속 전극 라인(Xnb , Ynb)을 포함한다. 투명 전극 라인들(Xna, Yna)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질로써 형성된다. 각 금속 전극 라인(Xnb, Ynb)은 제1 금속층(Xnbb, Ynbb )과 제2 금속층(Xnbw, Ynbw)을 포함한다.
Figure 112003048829895-pat00001
오옴-센티미터(
Figure 112003048829895-pat00002
)의 고유 저항값을 가진 각 투명 전극 라인(Xna, Yna)은 제1 기판으로서의 앞쪽 글라스 기판(10)상에 형성된다.
짙은 제1 색상으로서의 검정색을 가짐에 의하여 약 10 오옴-센티미터(
Figure 112003048829895-pat00003
)의 제1 고유 저항값을 가진 각 제1 금속층(Xnbb, Ynbb)은 각 투명 전극 라인(X na, Yna)상에 형성된다. 이에 따라, 외부로부터의 입사광이 각각의 제1 금속층(Xnbb, Ynbb )에 흡수된다. 이에 따라, 외부로부터의 입사광이 반사되는 양을 줄일 수 있으므로, 콘트라스트 성능이 개선될 수 있다.
옅은 제2 색상으로서의 흰색을 가짐에 의하여 상기 제1 고유 저항값보다 낮은
Figure 112003048829895-pat00004
오옴-센티미터(
Figure 112003048829895-pat00005
)의 제2 고유 저항값을 가진 각각의 제2 금속층(Xnbw, Ynbw)이 각각의 제1 금속층(Xnbb, Ynbb)을 덮어싼다. 이와 같이 낮은 제2 고유 저항값을 가진 제2 금속층(Xnbw, Ynbw)이 제1 금속층(Xnbb, Y nbb)을 덮어싸므로, 디스플레이-유지 전극 라인쌍들(X1Y1, ..., XnYn)의 각 전극 라인의 단면 저항값이 효과적으로 줄어든다(도 3a 및 3b 참조). 이에 따라, 적절한 크기로 설계된 상기 제1 금속층(Xnbb, Ynbb)의 존재에도 불구하고 디스플레이-유지 전극 라인들(X 1, ..., Xn, Y1, ..., Yn)의 저항값이 줄어들 수 있다. 이에 따라, 구동 효율이 높아지며, 구동 신호의 인가 위치와 무관하게 전체적으로 휘도가 균일해질 수 있다.
앞쪽 유전층(11)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 보호층(12) 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전층(11)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.
이와 같은 플라즈마 디스플레이 패널에 기본적으로 적용되는 구동 방법에서는, 리셋팅(resetting), 어드레싱(addressing), 및 유지 방전(sustaining discharging)이 단위 서브필드에서 순차적으로 수행된다. 리셋팅에서는 모든 디스플레이 셀들의 전하 상태들이 균일해진다. 어드레싱에서는, 선택된 디스플레이 셀들에 소정의 벽전압이 생성된다. 유지 방전에서는, 모든 XY 전극 라인쌍들에 소정의 교류 전압이 인가됨으로써 어드레싱에서 상기 벽전압이 형성된 디스플레이 셀들이 유지 방전을 일으킨다. 이 유지 방전에 있어서, 유지 방전을 일으키는 선택된 디스플레이 셀들의 방전 공간(14) 즉, 가스층에서 플라즈마가 형성되고, 그 자외선 방사에 의하여 형광층(도 1의 16)이 여기되어 빛이 발생된다.
도 3a는 도 2의 어느 한 디스플레이-유지 전극 라인의 단면 저항값을 구조적으로 보여준다. 도 3b는 도 3a의 단면 저항값을 구하기 위한 등가적 회로를 보여 준다. 도 3a 및 3b에서 참조 부호 Ra는 투명 전극 라인(도 2의 Xna 또는 Yna )의 단면 저항값을 가리킨다. 참조 부호 RaS는 투명 전극 라인(Xna 또는 Yna )중에서 흰색 금속층(도 2의 Xnbw 또는 Ynbw)과 접촉되지 않는 부분의 단면 저항값을 가리킨다. 참조 부호 RaD는 투명 전극 라인(Xna 또는 Yna)중에서 흰색 금속층(X nbw 또는 Ynbw)과 접촉되는 부분의 단면 저항값을 가리킨다. 참조 부호 Rbb는 검정색 금속층(도 2의 Xnbb 또는 Ynbb)의 단면 저항값을 가리킨다. 참조 부호 Rbw는 흰색 금속층(X nbw 또는 Ynbw)의 단면 저항값을 가리킨다. 참조 부호 RbwD는 흰색 금속층(Xnbw 또는 Ynbw)중에서 검정색 금속층(Xnbb 또는 Ynbb) 또는 투명 전극 라인(Xna 또는 Y na)에 접촉되는 부분의 단면 저항값을 가리킨다. 참조 부호 RbwS는 흰색 금속층(Xnbw 또는 Ynbw )중에서 검정색 금속층(Xnbb 또는 Ynbb) 또는 투명 전극 라인(Xna 또는 Y na)에 접촉되지 않는 부분의 단면 저항값을 가리킨다.
도 3a 및 3b를 참조하면, 본 발명에 따른 어느 한 디스플레이-유지 전극 라인의 단면 저항값 RS는 아래의 수학식 1에 의하여 추정될 수 있다.
Figure 112003048829895-pat00006
한편, 흰색 금속층이 검정색 금속층 위에 단순히 적층되는 종래 기술에 따른 어느 한 디스플레이-유지 전극 라인의 단면 저항값 RS-OLD는 아래의 수학식 2에 의하여 추정될 수 있다.
Figure 112003048829895-pat00007
도 3a, 3b, 위 수학식 1 및 2를 참조하면, RaS는 Ra보다 적고, RbwS는 R bw보다 적다. 뿐만 아니라, 검정색 금속층(Xnbb 또는 Ynbb)의 단면 저항값 Rbb 는 위 수학식 1의 제2항에 의하여 대폭 줄어든다. 이와 같이 낮은 제2 고유 저항값을 가진 백색 금속층(Xnbw, Ynbw)이 높은 제1 고유 저항값을 가진 검정색 금속층(Xnbb , Ynbb)을 덮어싸므로, 디스플레이-유지 전극 라인쌍들(X1Y1, ..., XnYn)의 각 전극 라인의 단면 저항값이 효과적으로 줄어든다. 이에 따라, 적절한 크기로 설계된 검정색 금속층(Xnbb, Ynbb)의 존재에도 불구하고 디스플레이-유지 전극 라인들(X1 , ..., Xn, Y1, ..., Yn)의 저항값이 줄어들 수 있다. 이에 따라, 구동 효율이 높아지며, 구동 신호의 인가 위치와 무관하게 전체적으로 휘도가 균일해질 수 있다.
도 4a는 도 1의 플라즈마 디스플레이 패널(1)의 비표시 영역에서 X 전극 라인의 제2 금속층으로서의 백색 금속층(Xnbw)만이 연장됨을 보여준다. 도 4b는 도 1의 플라즈마 디스플레이 패널(1)의 비표시 영역에서 Y 전극 라인의 제2 금속층으로 서의 백색 금속층(Ynbw)만이 연장됨을 보여준다. 도 5a는 도 4a의 플라즈마 디스플레이 패널(1)의 비표시 영역에서 X 전극 라인의 제2 금속층으로서의 백색 금속층(Xnbw)만이 연장되어, 백색 금속층(Xnbw)의 단부가 구동 회로의 단부와 접속된 상태를 보여준다. 도 5b는 도 4b의 플라즈마 디스플레이 패널의 비표시 영역에서 Y 전극 라인의 제2 금속층으로서의 백색 금속층(Ynbw)만이 연장되어, 백색 금속층(Ynbw)의 단부가 구동 회로의 단부와 접속된 상태를 보여준다.
도 4a 내지 5b에서 참조 부호 31X 또는 31Y는 구동 회로의 단부와의 접속 영역을, 10은 앞쪽 유리 가판을, Xna 또는 Yna는 투명 전극 라인을, 그리고 AX 또는 AY는 앞쪽 기판(도 1의 10)과 뒤쪽 기판(도 1의 13) 사이의 정열(alignment) 오차에 대비한 추가 영역을 가리킨다. 예를 들어, 앞쪽 기판(10)과 뒤쪽 기판(13) 사이의 정열 오차가 20 마이크로-미터(
Figure 112003048829895-pat00008
)인 경우, 상기 추가 영역은 20 내지 200 마이크로-미터(
Figure 112003048829895-pat00009
)의 범위에서 설정된다.
도 4a 내지 5b를 참조하면, 고유 저항값이 큰 흑색 금속층(Xnbb 또는 Ynbb)은 추가 영역(AX 또는 AY)을 포함한 표시 영역까지만 연장된다. 하지만, 고유 저항값이 적은 백색 금속층(Xnbw, Ynbw)은 접속 영역(31X 또는 31Y )까지 연장되어 구동 회로의 단부(41Xn, 41Yn)와 접속된다. 이에 따라, 디스플레이-유지 전극 라인쌍들(도 1 의 X1Y1, ..., XnYn)의 각 전극 라인의 저항값이 더욱 효과적으로 줄어든다.
이상 설명된 바와 같이, 본 발명에 따른 방전 디스플레이 패널에 의하면, 제2 색상보다 짙은 제1 색상의 제1 금속층이 존재함으로 인하여, 외부로부터의 입사광이 제1 금속층에 흡수된다. 이에 따라, 외부로부터의 입사광이 반사되는 양을 줄일 수 있으므로, 콘트라스트 성능이 개선될 수 있다.
또한, 제1 고유 저항값보다 낮은 제2 고유 저항값을 가진 제2 금속층이 제1 금속층을 덮어싸므로, 디스플레이-유지 전극 라인쌍들의 각 전극 라인의 단면 저항값이 효과적으로 줄어든다. 이에 따라, 적절한 크기로 설계된 제1 금속층의 존재에도 불구하고 디스플레이-유지 전극 라인들의 저항값이 줄어들 수 있다. 이에 따라, 구동 효율이 높아지며, 구동 신호의 인가 위치와 무관하게 전체적으로 휘도가 균일해질 수 있다.
본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.

Claims (5)

  1. 제1 기판에 디스플레이-유지 전극 라인쌍들이 나란하게 배열되고, 상기 제1 기판과 대향되는 제2 기판에 어드레싱 전극 라인들이 상기 디스플레이-유지 전극 라인쌍들과 이격 및 교차되게 배열된 방전 디스플레이 패널에 있어서,
    상기 디스플레이-유지 전극 라인쌍들의 각 전극 라인이 투명 전극 라인과 금속 전극 라인을 포함하고,
    상기 금속 전극 라인이 제1 및 제2 금속층들을 포함하며,
    상기 투명 전극 라인이 상기 제1 기판상에 형성되고,
    제1 색상을 가짐에 의하여 제1 고유 저항값을 가진 상기 제1 금속층이 상기 투명 전극 라인상에 형성되며,
    상기 제1 색상보다 옅은 제2 색상을 가짐에 의하여 상기 제1 고유 저항값보다 낮은 제2 고유 저항값을 가진 상기 제2 금속층이 상기 제1 금속층을 덮어싸고,
    상기 방전 디스플레이 패널의 비표시 영역에서 상기 제2 금속층만이 연장되는 방전 디스플레이 패널.
  2. 제1항에 있어서,
    상기 제1 색상이 검정색이고, 상기 제2 색상이 흰색인 방전 디스플레이 패널.
  3. 제1항에 있어서,
    상기 디스플레이-유지 전극 라인쌍들을 덮어싸는 유전층이 형성된 방전 디스플레이 패널.
  4. 삭제
  5. 제1항에 있어서,
    상기 제1 및 제2 기판들 사이의 정열(alignment) 오차에 대비한 추가 영역을 포함한 상기 방전 디스플레이 패널의 표시 영역까지만 상기 제1 금속층이 연장되는 방전 디스플레이 패널.
KR1020030094428A 2003-12-22 2003-12-22 디스플레이-유지 전극 라인들의 저항값이 효과적으로줄어든 방전 디스플레이 패널 KR100669703B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030094428A KR100669703B1 (ko) 2003-12-22 2003-12-22 디스플레이-유지 전극 라인들의 저항값이 효과적으로줄어든 방전 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030094428A KR100669703B1 (ko) 2003-12-22 2003-12-22 디스플레이-유지 전극 라인들의 저항값이 효과적으로줄어든 방전 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20050062755A KR20050062755A (ko) 2005-06-27
KR100669703B1 true KR100669703B1 (ko) 2007-01-16

Family

ID=37254697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030094428A KR100669703B1 (ko) 2003-12-22 2003-12-22 디스플레이-유지 전극 라인들의 저항값이 효과적으로줄어든 방전 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR100669703B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09245652A (ja) * 1996-03-13 1997-09-19 Dainippon Printing Co Ltd プラズマディスプレイパネルの電極及びその形成方法
JPH1040821A (ja) 1996-07-26 1998-02-13 Dainippon Printing Co Ltd プラズマディスプレイパネルの電極形成方法
KR19980013699U (ko) * 1996-08-31 1998-06-05 엄길용 교류 플라즈마 표시소자
KR19990042060U (ko) * 1998-05-30 1999-12-27 김영남 교류형 플라즈마 표시소자의 금속전극
KR20000056654A (ko) * 1999-02-24 2000-09-15 구자홍 플라즈마 디스플레이 패널
KR20010009568A (ko) * 1999-07-12 2001-02-05 김순택 플라즈마 디스플레이 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09245652A (ja) * 1996-03-13 1997-09-19 Dainippon Printing Co Ltd プラズマディスプレイパネルの電極及びその形成方法
JPH1040821A (ja) 1996-07-26 1998-02-13 Dainippon Printing Co Ltd プラズマディスプレイパネルの電極形成方法
KR19980013699U (ko) * 1996-08-31 1998-06-05 엄길용 교류 플라즈마 표시소자
KR19990042060U (ko) * 1998-05-30 1999-12-27 김영남 교류형 플라즈마 표시소자의 금속전극
KR20000056654A (ko) * 1999-02-24 2000-09-15 구자홍 플라즈마 디스플레이 패널
KR20010009568A (ko) * 1999-07-12 2001-02-05 김순택 플라즈마 디스플레이 장치

Also Published As

Publication number Publication date
KR20050062755A (ko) 2005-06-27

Similar Documents

Publication Publication Date Title
JP2845183B2 (ja) ガス放電パネル
KR100304906B1 (ko) 플로팅 전극을 가진 플라즈마 디스플레이 패널
US7265492B2 (en) Plasma display panel with discharge cells having curved concave-shaped walls
KR100635754B1 (ko) 플라즈마 디스플레이 패널
KR100669703B1 (ko) 디스플레이-유지 전극 라인들의 저항값이 효과적으로줄어든 방전 디스플레이 패널
KR100592255B1 (ko) 광 손실을 줄이기 위한 플라즈마 디스플레이 패널
US20060097640A1 (en) Plasma display panel
EP1696457B1 (en) Plasma Display Panel
KR100777729B1 (ko) 플라즈마 디스플레이 패널
KR100741088B1 (ko) 플라즈마 디스플레이 패널
KR20080011570A (ko) 플라즈마 디스플레이 패널
KR100599615B1 (ko) 플라즈마 디스플레이 패널
KR100599681B1 (ko) 플라즈마 디스플레이 패널
KR100592251B1 (ko) 플라즈마 디스플레이 패널의 상판 제조 방법
KR100603314B1 (ko) 플라즈마 디스플레이 패널
KR100658746B1 (ko) 플라즈마 디스플레이 패널
KR100453164B1 (ko) 플라즈마 디스플레이 패널
KR100589356B1 (ko) 플라즈마 디스플레이 패널
KR100741130B1 (ko) 플라즈마 디스플레이 패널
KR100322072B1 (ko) 플라즈마 표시 장치
KR100581955B1 (ko) 플라즈마 디스플레이 패널
KR100814809B1 (ko) 플라즈마 디스플레이 패널
KR20050088535A (ko) 플라즈마 디스플레이 패널
KR100751345B1 (ko) 플라즈마 디스플레이 패널
KR100741767B1 (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee