KR100668816B1 - 반도체소자의 정렬마크 - Google Patents

Abstract

본 발명은 반도체소자의 정렬마크에 관한 것으로, 정렬마크를 이루는 차광 패턴을 도트패턴, 일직선형 보조 패턴 또는 나열형 보조패턴으로 형성하여 투과되는 빛의 회절을 증가시킴으로써 정렬마크를 투과하는 빛의 세기가 감소되도록 하여 빛의 중첩현상을 억제하고, 이를 통해, 반도체소자의 제조공정을 용이하게 실시할 수 있도록 한다.

Description

반도체소자의 정렬마크{ALIGNMENT MARK OF SEMICONDUCTOR DEVICE}

도 1 은 종래기술의 제1실시예에 따른 반도체소자의 정렬마크를 도시한 평면도.

도 2 는 종래기술의 제2실시예에 따른 반도체소자의 정렬마크를 도시한 평면도.

도 3 은 본 발명의 제1실시예에 따른 반도체소자의 정렬마크를 도시한 평면도.

도 4 는 본 발명의 제2실시예에 따른 반도체소자의 정렬마크를 도시한 평면도.

도 5 는 본 발명의 제3실시예에 따른 반도체소자의 정렬마크를 도시한 평면도.

<도면의 주요 부분에 대한 부호의 설명>

11 : 석영기판 13,31,41,51 : 크롬패턴

20 : 제1크롬패턴 21 : 제2크롬패턴

23 : 제3크롬패턴 33 : 도트패턴

43 : 일직선형 보조패턴 53 : 바아형 보조패턴

본 발명은 반도체소자의 정렬마크에 관한 것으로서, 보다 상세하게는 디램 ( DRAM ) , 에스램 ( SRAM ) , 로직 ( LOGIC ) 및 LCD 소자를 제조할 때 사용되는 노광장치 사용시 중첩정확도를 향상시킬 수 있는 정렬마크에 관한 것이다.

통상의 반도체 DRAM, SRAM 및 기타 로직 반도체소자의 제조 공정시 스테퍼 ( stepper ), 스캐너 ( scanner )를 사용하여 패터닝 공정을 실시하는데 이를 리소그래피 공정이라 한다.

상기 리소그래피 공정은, 패턴 형성을 위하여 감광막 수지를 빛으로 노광하고 현상액으로 현상하여 패터닝한다.

이와같은 기술 이외에 디자인된 여러 층 사이의 패턴을 적층할 때 생기는 중첩 공정 또한 이 리소그래피 공정에 포함된다.

이는 포토 마스크 상에 디자인된 패턴과 웨이퍼 상의 하단부 층을 중첩시켜 소자를 형성하는데 이때 노광 장치를 사용하여 웨이퍼와 포토 마스크 사이의 정렬 ( align ) 을 정확하게 하는 것이 중요하다.

종래의 일 부 노광 장치중 포토 마스크를 코팅한 후 레이저로 많은 노광을 실시할 때 레이저 노광은 석영 포토 마스크 장치를 투과하게 된다.

그러나, 장시간 노출 투과되는 마스크는 열적 변화를 일으켜 석영기판으로 형성되는 포토마스크를 팽창시켜 굴절율을 변화시킬 수 있다.

보통 1-2℃ 의 온도변화에 의해 포토마스크가 팽창되어 약 20분 정도에 0.5 내지 1 ppm 단위의 변화를 일으킬 수 있다.

즉, 마스크의 열적 팽창에 의한 온도 옵셋 ( temperature offsets ) 으로 확대 흐름 ( magnification drifts ) 이 0.5-1 ppm 만큼 발생되어 반도체소자 제조공정시 롱텀 베이스 ( long term base ) 의 오정렬을 야기할 수 있다.

이것은 매우 미세한 변화로서 대량 생산 로트 ( lots )를 플로우 시킬 경우 매우 점짐적으로 변화되어 모니터링하기 힘든 요소로 나타나 문제가 될 수 있다.

또한, 이 변화는 크롬 마스크의 외곽에 위치하고 있는 웨이퍼 정렬용 마크의 위치를 변화시키게 되거나, 그 위치의 석영기판 굴절율이 변화하게 되어, 이 위치를 투과하게 되는 포토 마스크 정렬용의 레이저 라이트의 굴절 변화에 의한 마스크 중심 분포 위치를 변화시킬 수 있다.

더욱이, 4 내지 10 ％를 투과시키는 하프톤 위상반전마스크에서는 더 심회될 수 있는 문제점이 있다.

도 1 및 도 2 는 종래기술의 제1,2실시예에 따른 반도체소자의 정렬마크를 도시한 평면도이다.

도 1 를 참조하면, 석영기판(11) 상부에 차광물질인 크롬패턴(13)으로 구비된 것이다.

이때, 상기 크롬패턴(13)은 십자가 형상의 스페이서가 구비되어 네 개의 구역으로 나누고, 각각의 구역은 라인/스페이스 패턴으로 구비되되, 이웃하는 구역과 수직한 형상으로 구비된 것이다.

그리고, 상기 라인/드레이스 패턴은 각각 4㎛의 크기로 형성된 것이다.

한편, ⓐ 부분은 상기 라인/스페이스 패턴을 도시한 상세 평면도이다.

도 2 를 참조하면, 차광패턴인 제1크롬패턴(20)으로 네 구역으로 분할한다. 이때, 상기 제1크롬패턴(20)은 4 ㎛ 의 두께로 구비된 것이다.

그리고, 각각의 네 구역은 라인/스페이스 패턴으로 형성되되, 이웃하는 구역과 서로 수직한 형태로 구비된다.

그리고, 상기 라인/스페이스 패턴은 제2크롬패턴(21)과 제3크롬패턴(23)으로 형성되되, 제3크롬패턴(23)이 제2크롬패턴(21)보다 작은 영역에 구비된 것이다.

그리고, 상기 제2크롬패턴(21)은 35.2 ㎛의 폭을 갖는 라인/스페이스 패턴으로 형성된 것이고, 제3크롬패턴(23)은 32 ㎛의 폭을 갖는 라인/스페이스 패턴으로 형성된 것이다.

한편, ⓑ 부분은 제1크롬패턴(20)의 중앙부를 도시한 상세 평면도이다.

본 발명은 상기 종래의 문제점을 해소하기 위하여 안출한 것으로서, 정렬마크의 라인 패턴에 콘택홀, 일직선, 나열된 바아 형태를 갖는 보조 패턴을 구비하여 다수의 작은 격자를 형성함으로써 작은 격자에서 회절하는 빛과 주변의 석영기판 스페이스 투과 빛과 위상반전 효과를 이용하여 중첩정확도를 향상시킬 수 있고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체소자의 정렬마크를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 정렬마크는, 반도체소자의 정렬마크에 있어서, 석영기판 상에 형성되는 차광패턴에 상기 석영기판을 노출시키는 스페이스 패턴이 구비되고, 상기 스페이스 패턴은 파장 크기 이하인 0.2-3㎛의 폭과 2000㎛의 길이로 구비되는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체소자의 정렬마크는, 반도체소자의 정렬마크에 있어서, 석영기판 상에 형성되는 차광패턴에 상기 석영기판을 노출시키는 스페이스 패턴이 구비되고, 상기 스페이스 패턴은 0.2-3㎛ 폭과 5-10㎛ 길이의 다수가 병렬 및 직렬 중 어느 하나의 배열로 구비되는 것을 특징으로 한다.

본 발명의 원리는 다음과 같다.

하프톤형 위상반전 마스크 상에 높인 레티클 정렬마크의 온도 변화에 따른 위치가 변화될 수 있다.

보통의 마스크 정렬 위치를 정확하게 설정하기 위하여 별도로 준비된 정렬용 레이저를 4-10 퍼센트 투과의 위상 반전 물질로 이루어져 있는 키 위치에 조사하여 스캔한 다음 마스크의 이미지를 인식 위치 정보 값을 알아낸다.

이때, 종래의 크롬 베이스 컨벤셔널 마스크인 경우는 100 퍼센트 투과의 석영기판과 0 퍼센트 정도의 극미한 투과량을 갖는 크롬패턴을 갖는 정렬마크를 사용할 경우는 아무런 문제를 발생하지 않고 마스크 정렬을 실시할 수가 있다.

그러나, 상기의 4-10 퍼센트의 투과율을 갖는 하프톤형 위상반전 마스크로 구성된 포토 마스크에서는 위상반전층으로 구성된 마크에서 정렬용 빛이 투과하여 간섭을 일으키고 마스크 정렬을 실패하게 된다.

이는 특히 I 라인보다 DUV에서 더욱 심하고, 축소 노광 장치의 마스크 정렬 알고리즘 차이에 따라 달라질 수 있다.

보통의 경우 포토마스크에 의하여 나타나는 중첩 에러는 특별한 알고리즘을 통하여 보상된다.

일례로 ASML 스테퍼 또는 스캐너의 노광 장치의 경우 리코 ( reticle induced correction offset, 이하에서 RICO 라 함 ) 시스템을 갖는다.

상기 RICO 보정은 웨지 ( wedge )를 사용하는 경우로서 상기 RICO 시스템을 사용하는 경우 노광중 레이저 노광에너지가 레티클 상에 계속 가해지는 경우 레티클을 팽창하게 되며 팽창에 따른 에러 보상은 어렵게 된다.

즉, 에지에 의해 수정된 정렬 빔은 특정 부위에서는 수직 입사되지만 그 옆의 다른 그레이팅 ( grating ) 패턴에서는 스몰 앵글 ( small angle ) 로 입사되고 있기 때문에 레티클이 팽창하게 되어 더욱 많은 에러를 유발할 수 있다.

그리고, 레티클을 계속 하는 경우 시간에 따라 팽창하면서 레티클 팽창에 따른 에러는 더욱 커지게 된다.

이와 같은 레티클이 크롬 바이너리 마스크(Binary mask)가 아닌 하프톤 마스크(Halftone mask)인 경우 에러 값은 더욱 커지게 된다.

그 이유는, 바이너리 마스크인 경우 마크 패턴의 차광 부분이 크롬으로 약 0.1 퍼센트의 투과율을 갖는데 비하여 하프톤 위상반전마스크인 경우는 차광 부분이 4-10 퍼센트 정도의 투과율을 갖게 되어 옆의 스페이스 패턴으로 투과되는 투과 광과 간섭을 일으켜 회절 정렬용 레이저 빛과 차광부분으로 투과되는 빛의 합산으로 왜곡된 마크 중심으로 검출되게 할 수 있다.

상기 레이저에 장기 노출시킬 경우 정렬을 실패할 수도 있다.

따라서, 본 발명은 정렬 마크의 제조시 소정의 파장 길이를 갖는 빛니 파장의 길이 정도 이하 크기를 갖는 스플릿 ( split ) 에서는 빛이 심한 회절을 갖는 특성을 이용하여 차광 부분을 그대로 수직 투과하여 센서에 도달되는 정렬용 레이저 빔을 인위적으로 큰 회절각으로 투과시켜 센서에 도달하는 정도를 줄일 수 있도록 마크를 설계하는 것이다.

보다 상세하게 본원발명을 설명하면 다음과 같다.

기존의 정렬마크의 차광 부분을 모두 마스크 상에서 0.1-1 ㎛ 이내의 작은 사각형 도트 패턴을 형성하거나 홀 패턴을 형성하여 4-10 퍼센트의 투과율을 갖는 하프톤형 위상반전마스크의 차광부분을 갖는 문제점을 해결하는 것이다.

이는 인위적으로 차광 마크 부분에서 기존의 4-10 퍼센트 투과를 방치하지 않고 본 발명의 작은 도트 패턴들에 의하여 많은 회절 간섭을 일으키게 하여 투과되는 빛의 세기를 더욱 줄여 주는 것이다.

이 경우, 기존의 차광 패턴부분보다 많은 회절로 인하여 소정의 마크 인식 센서에 도달한 빛은 절반이하로 감소하게 되고, 경우에 따라서 작은 격자에서 회절하는 빛과 주변의 석영기판 스페이스 사이의 투과 빛과 180 도의 위상반전 효과가 있으므로 간섭하여 빛의 강도가 0 가 될 수 있고 그에 따라 기존의 RICO 시스템에서 발생되는 중첩 현상을 줄일 수 있다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

도 3 내지 도 5 은 본 발명의 제1,2,3실시예에 따른 반도체소자의 정렬마크를 도시한 도시한 평면도이다.

도 3 은 종래기술 도 2 의 제3크롬패턴(23)의 라인/스페이스 패턴을 예로하여 본 발명을 적용한 것으로서,

라인/스페이스 패턴 형상의 크롬패턴(31)에 석영기판(도시안됨)을 노출시키는 도트 패턴(33)이 구비된 것이다.

이때, 상기 도트 패턴(33)은 콘택홀 패턴으로 형성된 것이다.

도 4 는 종래기술 도 2 의 제3크롬패턴(23)의 라인/스페이스 패턴을 예로하여 본 발명을 적용한 것으로서,

라인/스페이스 패턴 형상의 크롬패턴(41)에 석영기판(도시안됨)을 노출시키는 일직선형 보조패턴(43)이 구비된 것이다.

이때, 상기 일직선형 보조패턴(43)은, 파장 크기 이하인 0.2-3㎛의 폭과 2000㎛의 길이를 갖는 스페이스 형태로 형성된 것이다.

도 5 는 종래기술 도 2 의 제3크롬패턴(23)의 라인/스페이스 패턴을 예로하여 본 발명을 적용한 것으로서,

라인/스페이스 패턴 형상의 크롬패턴(51)에 석영기판(도시안됨)을 노출시키는 바아형 보조패턴(53)이 반복 나열되어 구비된 것이다.

이때, 상기 바아형 보조패턴(53)은 파장 크기 이하인 0.2-3㎛ 폭과 5-10㎛ 길이의 스페이스 형태로 다수 병렬 또는 직렬 배열되어 형성된 것이다.

본 발명의 다른 실시예는 상기 도 3, 도 4 및 도 5 에 적용된 패턴을 종래기술에 따른 형태의 정렬마크에 적용하는 것이다.

이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 정렬마크는, 종래의 정렬마크를 이루는 차광 패턴에 도트패턴, 일직선형 보조 패턴 또는 나열형 보 조패턴을 형성하여 투과되는 빛의 회절을 증가시킴으로써 정렬마크를 투과하는 빛의 세기를 감소시켜 빛의 중첩현상을 억제하여 반도체소자의 제조공정을 용이하게 실시할 수 있도록 하는 것이다.

Claims (4)

1. 삭제
2. 삭제
3. 반도체소자의 정렬마크에 있어서,

   석영기판 상에 형성되는 차광패턴에 상기 석영기판을 노출시키는 스페이스 패턴이 구비되고,

   상기 스페이스 패턴은 파장 크기 이하인 0.2-3㎛의 폭과 2000㎛의 길이로 구비되는 것을 특징으로하는 반도체소자의 정렬마크.
4. 반도체소자의 정렬마크에 있어서,

   석영기판 상에 형성되는 차광패턴에 상기 석영기판을 노출시키는 스페이스 패턴이 구비되고,

   상기 스페이스 패턴은 0.2-3㎛ 폭과 5-10㎛ 길이의 다수가 병렬 및 직렬 중 어느 하나의 배열로 구비되는 것을 특징으로하는 반도체소자의 정렬마크.

Images