KR100668306B1 - Edge emitting type semicondpctor laser diode and method of manufacturing the same - Google Patents

Edge emitting type semicondpctor laser diode and method of manufacturing the same Download PDF

Info

Publication number
KR100668306B1
KR100668306B1 KR1020040083979A KR20040083979A KR100668306B1 KR 100668306 B1 KR100668306 B1 KR 100668306B1 KR 1020040083979 A KR1020040083979 A KR 1020040083979A KR 20040083979 A KR20040083979 A KR 20040083979A KR 100668306 B1 KR100668306 B1 KR 100668306B1
Authority
KR
South Korea
Prior art keywords
layer
type
compound semiconductor
laser diode
conductive layer
Prior art date
Application number
KR1020040083979A
Other languages
Korean (ko)
Other versions
KR20060034934A (en
Inventor
임대호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040083979A priority Critical patent/KR100668306B1/en
Publication of KR20060034934A publication Critical patent/KR20060034934A/en
Application granted granted Critical
Publication of KR100668306B1 publication Critical patent/KR100668306B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3205Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures with an active layer having a graded composition in the growth direction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/16Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
    • H01S5/168Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions comprising current blocking layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)

Abstract

에지 방출형 반도체 레이저 다이오드 및 그 제조 방법에 관해 개시되어 있다. 개시된 본 발명은 n형 화합물 반도체층과, 상기 n형 화합물 반도체층 상에 순차적으로 구비된 n형 클래드층, 활성층, p형 클래드층, 통전층, 통전 용이층, 캡층과, 상기 n형 화합물 반도체층 밑면에 형성된 n형 전극과, 상기 캡층 상에 형성된 p형 전극을 포함하되, 상기 통전층은 상기 활성층보다 폭이 좁고 그 둘레에 에어 갭이 형성된 것을 특징으로 하는 에지 방출형 반도체 레이저 다이오드와 그 제조 방법을 제공한다.An edge emitting semiconductor laser diode and a method of manufacturing the same are disclosed. The present invention discloses an n-type compound semiconductor layer, an n-type cladding layer, an active layer, a p-type cladding layer, a current-carrying layer, an easy-to-flow layer, a cap layer, which are sequentially provided on the n-type compound semiconductor layer, and the n-type compound semiconductor. An edge-emitting semiconductor laser diode comprising an n-type electrode formed on the bottom of the layer and a p-type electrode formed on the cap layer, wherein the conductive layer has a width smaller than that of the active layer and an air gap is formed around the active layer. It provides a manufacturing method.

Description

에지 방출형 반도체 레이저 다이오드 및 그 제조 방법{Edge emitting type semicondpctor laser diode and method of manufacturing the same}Edge emitting semiconductor laser diode and method of manufacturing the same {Edge emitting type semicondpctor laser diode and method of manufacturing the same}

도 1은 종래 기술에 의한 반도체 레이저 다이오드의 단면도이다.1 is a cross-sectional view of a semiconductor laser diode according to the prior art.

도 2는 본 발명의 실시예에 의한 에지 방출형 반도체 레이저 다이오드의 단면도이다.2 is a cross-sectional view of an edge emitting semiconductor laser diode according to an embodiment of the present invention.

도 3 내지 도 9는 도 2의 에지 방출형 반도체 레이저 다이오드의 제조 방법을 단계별로 나타낸 단면도들이다.3 to 9 are cross-sectional views sequentially illustrating a method of manufacturing the edge emitting semiconductor laser diode of FIG. 2.

*도면의 주요부분에 대한 부호의 설명** Explanation of symbols for main parts of drawings *

40:n형 전극 42:n형 화합물 반도체층40: n-type electrode 42: n-type compound semiconductor layer

44:n형 클래드층 46:활성층44: n-type cladding layer 46: active layer

48:p형 클래드층 50:p형 화합물 반도체층48: p-type cladding layer 50: p-type compound semiconductor layer

50a:통전층(p형 화합물 반도체층 패턴)50a: conductive layer (p-type compound semiconductor layer pattern)

52:통전 용이층 54:캡층52: Easy energization layer 54: Cap layer

56:p형 전극 60:에어 갭56: p-type electrode 60: air gap

본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로써, 보다 자세하게는 에지 방출형 반도체 레이저 다이오드 및 그 제조 방법에 관한 것이다.The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to an edge emitting semiconductor laser diode and a method for manufacturing the same.

반도체 레이저 다이오드가 CDP나 DVD 같은 광 기록기기의 기록 및 재생을 위한 광원으로 사용됨에 있어 그 모드는 기기의 잡음 특성과 관계된다. 때문에 반도체 레이저 다이오드는 안정된 단일 모드 발진을 하도록 형성되는 것이 바람직하다. 상기 단일 모드 발진은 굴절률 도파형 구조에 의해 가능하다.Since a semiconductor laser diode is used as a light source for recording and reproducing an optical recording device such as a CDP or a DVD, the mode is related to the noise characteristic of the device. Therefore, the semiconductor laser diode is preferably formed to have stable single mode oscillation. The single mode oscillation is enabled by the refractive index waveguide structure.

도 1은 종래 기술에 의한 굴절률 도파형 구조를 갖는 반도체 레이저 다이오드를 보여준다.1 shows a semiconductor laser diode having a refractive index waveguide structure according to the prior art.

도 1을 참조하면, p-GaAs 기판(23)의 밑면에 p형 전극층(19)이 부착되어 있고, 상부면에 통전 용이층(16), p-클래드층(15), 활성층(14)이 순차적으로 적층되어 있다. 통전 용이층(16), p-클래드층(15) 및 활성층(14)은 각각 p-InGaP층, p-InGaAlP층 및 InGaP층이다. 활성층(14) 상에 n-클래드층(13)이 존재한다. n-클래드층(13)은 상부에 소정 영역이 위로 돌출된 리지를 갖고 있다. 상기 리지는 그 측면이 일정한 경사를 갖는 (311)면 또는 (111)면이다. 그리고 리지의 상부면과 상기 리지 둘레의 n-클래드층(13)의 평평한 상부면은 (100)면이 된다. 상기 평평한 면과 경사면을 지닌 n-클래드층(13) 상으로 전류 유도층(12)이 존재한다. 전류 유도층(12) 중에서 상기 리지 및 n-클래드층(13)의 평평한 곳을 덮는 부분(22)은 n형 도펀트로 도핑되어 있고, 상기 리지의 경사면을 덮는 부분(21)은 p형 도펀트와 n형 토펀트가 교번되게 반복 도핑되어 있거나 p형 도펀트가 도핑된 GaAs 에피텍셜층으로써 전류흐름을 차단하는 역할을 한다. 따라서 전류는 n형 도펀트만 도핑된 상기 리지의 평평한 곳을 통해서만 흐르게 된다. 이러한 전류 유도층(12) 상으로 실리콘 산화막과 같은 절연층(24)이 존재하나, 절연층(24)은 상기 리지에서 오픈되어 있어 전류 통로를 제공한다. 절연층(24) 상으로 상기 리지의 노출된 전면과 접촉되는 n형 전극층(20)이 형성되어 있다.Referring to FIG. 1, the p-type electrode layer 19 is attached to the bottom surface of the p-GaAs substrate 23, and the easy conduction layer 16, the p-clad layer 15, and the active layer 14 are attached to the top surface. Laminated sequentially. The energizing easy layer 16, the p-clad layer 15, and the active layer 14 are p-InGaP layers, p-InGaAlP layers, and InGaP layers, respectively. There is an n-clad layer 13 on the active layer 14. The n-clad layer 13 has a ridge in which a predetermined region protrudes upward. The ridge is a (311) plane or a (111) plane whose sides have a constant inclination. And the top surface of the ridge and the flat top surface of the n-clad layer 13 around the ridge becomes the (100) plane. There is a current inducing layer 12 on the n-clad layer 13 having the flat surface and the inclined surface. The portion 22 of the current inducing layer 12 covering the flat portions of the ridge and n-clad layer 13 is doped with n-type dopant, and the portion 21 covering the inclined surface of the ridge is formed with a p-type dopant. The GaAs epitaxial layer that is alternately doped with n-type dopants or doped with p-type dopants serves to block current flow. Thus, current flows only through flat portions of the ridge doped with n-type dopants. An insulating layer 24 such as a silicon oxide film exists on the current inducing layer 12, but the insulating layer 24 is open at the ridge to provide a current path. An n-type electrode layer 20 is formed on the insulating layer 24 and in contact with the exposed front surface of the ridge.

상술한 종래의 반도체 레이저 다이오드의 제조 공정을 살펴보면, p형 GaAs 기판(23)부터 n-클래드층(13)까지 1차 결정성장이 이루어진다. 이어서 n-클래드층(13)에 리지를 형성하기 위한 식각 공정이 실시된 다음, 상기 리지가 형성된 n-클래드층(13) 상으로 전류 유도층(12)을 형성하기 위한 2차 결정성장이 이루어진다.Looking at the manufacturing process of the conventional semiconductor laser diode described above, the primary crystal growth from the p-type GaAs substrate 23 to the n- clad layer 13 is made. Subsequently, an etching process for forming a ridge in the n-clad layer 13 is performed, followed by secondary crystal growth for forming the current inducing layer 12 on the n-clad layer 13 in which the ridge is formed. .

이와 같이, 종래 기술에 의한 반도체 레이저 다이오드는 2차에 걸쳐 결정 성장이 이루어지므로, 그에 따른 번거로움을 피할 수 없다.As described above, since the crystal growth of the semiconductor laser diode according to the related art is performed in two steps, the inconvenience caused by the semiconductor laser diode is inevitable.

본 발명이 이루고자 하는 기술적 과제를 종래의 문제점을 개선하기 위한 것으로써, 재결정 성장에 따른 번거로움을 줄이고, 전류 차단 효과를 높이면서 부수적으로 다중 횡모드 억제 및 굴절률 가이딩(index guiding) 효과를 얻을 수 있는 에지 방출형 반도체 레이저 다이오드를 제공함에 있다.The technical problem to be achieved by the present invention is to improve the conventional problems, to reduce the hassle caused by recrystallization growth, increase the current blocking effect and additionally obtain multiple transverse mode suppression and index guiding effect (index guiding) effect An edge emitting semiconductor laser diode can be provided.

본 발명이 이루고하 하는 다른 기술적 과제는 상기 에지 방출형 반도체 레이저 다이오드의 제조 방법을 제공함에 있다. Another object of the present invention is to provide a method of manufacturing the edge-emitting semiconductor laser diode.

상기 기술적 과제를 달성하기 위하여, 본 발명은 n형 화합물 반도체층, 상기 n형 화합물 반도체층 상에 순차적으로 구비된 n형 클래드층, 활성층, p형 클래드층, 통전층, 통전용이층, 캡층, 상기 n형 화합물 반도체층 밑면에 형성된 n형 전 극 및 상기 캡층 상에 형성된 p형 전극을 포함하되, 상기 통전층은 상기 활성층보다 좁은 폭을 가지며, 그 둘레에 에어 갭이 형성된 것을 특징으로 하는 반도체 장치의 레이저 다이오드를 제공한다.In order to achieve the above technical problem, the present invention is an n-type compound semiconductor layer, an n-type cladding layer, an active layer, a p-type cladding layer, a conductive layer, a conductive layer, a cap layer sequentially provided on the n-type compound semiconductor layer And an n-type electrode formed on the bottom of the n-type compound semiconductor layer and a p-type electrode formed on the cap layer, wherein the conductive layer has a narrower width than the active layer, and an air gap is formed around the n-type electrode. A laser diode of a semiconductor device is provided.

여기서, 상기 통전층의 폭은 10㎛~200㎛정도이다.Here, the width of the conductive layer is about 10 μm to 200 μm.

상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 n형 화합물 반도체층 상에 n형 클래드층, 활성층, p형 클래드층, 통전층, 통전 용이층 및 캡층을 연속적으로 성장시키는 제1 단계; 상기 캡층을 소정의 폭으로 패터닝하는 제2 단계; 상기 통전 용이층 상에 상기 패터닝된 캡층의 노출된 전면을 덮고, 상기 통전 용이층의 소정 영역을 한정하는 감광막 패턴을 형성하는 제3 단계; 상기 감광막 패턴을 식각 마스크로 사용하여 적어도 상기 통전 용이층 및 통전층을 식각하는 제4 단계; 상기 통전층의 폭을 줄여 상기 통전 용이층 및 상기 p형 클래드층사이에 에어 갭을 형성하는 제5 단계; 상기 감광막 패턴을 제거하는 제6 단계; 상기 n형 화합물 반도체층 내지 p형 클래드층을 벽개하는 제7 단계 및 상기 n형 화합물 반도체층의 밑면 및 상기 캡층의 상부면에 각각 n형 및 p형 전극을 부착하는 제8 단계를 포함하는 것을 특징으로 하는 에지 방출형 반도체 레이저 다이오드 제조 방법을 제공한다.In order to achieve the above another technical problem, the present invention is a first step of continuously growing an n-type cladding layer, an active layer, a p-type cladding layer, a conductive layer, a conductive layer and a cap layer on the n-type compound semiconductor layer; A second step of patterning the cap layer to a predetermined width; A third step of forming a photoresist pattern covering the exposed entire surface of the patterned cap layer on the conductive layer, and defining a predetermined region of the conductive layer; Etching the conductive layer and the conductive layer at least using the photoresist pattern as an etching mask; A fifth step of forming an air gap between the easy conducting layer and the p-type cladding layer by reducing the width of the conducting layer; A sixth step of removing the photoresist pattern; And a seventh step of cleaving the n-type compound semiconductor layer to the p-type cladding layer and an eighth step of attaching n-type and p-type electrodes to the bottom surface of the n-type compound semiconductor layer and the top surface of the cap layer, respectively. An edge emitting semiconductor laser diode manufacturing method is provided.

이와 같은 제조 방법의 상기 제4 단계에서 상기 통전층을 식각한 다음에 상기 p형 클래드층의 일부 두께도 제거할 수 있다.The thickness of the p-type cladding layer may also be removed after the conductive layer is etched in the fourth step of the manufacturing method.

또한, 상기 제5 단계에서 상기 통전층의 폭은 상기 제4 단계의 결과물을 상기 통전층만 선택적으로 식각할 수 있는 소정 식각액을 이용하여 상기 결과물을 소정 시간동안 습식식각함으로써 줄일 수 있다. 상기 식각액으로 구연산을 사용할 수 있다.In addition, in the fifth step, the width of the conductive layer may be reduced by wet etching the resultant for a predetermined time using a predetermined etchant capable of selectively etching only the conductive layer. Citric acid may be used as the etchant.

이러한 본 발명을 이용하면, 한번의 결정 성장으로 n형 화합물 반도체층에서 캡층까지 모두 형성할 수 있으므로, 종래와 같은 재 결정성장의 번거로움이 없다. 또한, 통전층 둘레에 에어 갭을 형성하여 전류를 차단하므로, 전류 차단 효과가 뛰어나고, 다중 횡모드 억제 및 굴절률 가이딩(index guiding) 효과도 얻을 수 있다.Using the present invention, since it can form all from the n-type compound semiconductor layer to the cap layer in one crystal growth, there is no troublesome recrystallization growth as in the prior art. In addition, since the air gap is formed around the conductive layer to block the current, the current blocking effect is excellent, and multiple transverse mode suppression and index guiding effects can also be obtained.

이하, 본 발명의 실시예에 의한 에지 방출형 반도체 레이저 다이오드 및 그 제조 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.Hereinafter, an edge emitting semiconductor laser diode and a method of manufacturing the same according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. In this process, the thicknesses of layers or regions illustrated in the drawings are exaggerated for clarity.

먼저, 본 발명의 실시예에 의한 에지 방출형 반도체 레이저 다이오드에 대해 설명한다.First, an edge emitting semiconductor laser diode according to an embodiment of the present invention will be described.

도 2를 참조하면, 본 발명의 실시예에 의한 에지 방출형 반도체 레이저 다이오드는 N형 화합물 반도체 기판(42) 상에 n 형 클래드층(44), 활성층(46) 및 p형 클래드층(48)을 순차적으로 구비한다. n형 화합물 반도체 기판(42)은, 예를 들면 n-GaAs 기판일 수 있다. 그리고 n형 클래드층(44)은 n-InGaAlP층, 활성층(46)은 InGaP층, p형 클래드층(48)은 p-InGaAlP층일 수 있다. 계속해서, p형 클래드층(48) 위에 통전용이층(52), 캡층(54)이 순차적으로 존재하고, p형 클래드층(48)과 통전용이층(52)은 통전층(50a)을 통해서 제한적으로 연결되어 있다. 통전용이층(52)은 p+-InGaP층일 수 있고, 캡층(54)은 p+-GaAs층일 수 있다. 그리고 통전층(50a)은 p-GaAs층일 수 있고, 이때 그의 폭은 10㎛ ~200㎛ 정도일 수 있다. 통전층(50a) 둘레의 p형 클래드층(48)과 통전용이층(52)은 적어도 통전층(50a)의 두께 만큼 떨어져 있다. 따라서 통전층(50a) 둘레의 p형 클래드층(48)과 통전용이층(52)사이에 에어 갭(60)이 존재하게 된다. 에어 갭(60)에 존재로 우수한 전류 차단효과를 얻을 수 있다. N-화합물 반도체 기판(42)의 밑면에 n형 전극이 부착되어 있고, 캡층(54) 상에 p형 전극(56)이 부착되어 있다.Referring to FIG. 2, an edge-emitting semiconductor laser diode according to an embodiment of the present invention includes an n-type cladding layer 44, an active layer 46, and a p-type cladding layer 48 on an N-type compound semiconductor substrate 42. It is provided sequentially. The n-type compound semiconductor substrate 42 may be, for example, an n-GaAs substrate. The n-type cladding layer 44 may be an n-InGaAlP layer, the active layer 46 may be an InGaP layer, and the p-type cladding layer 48 may be a p-InGaAlP layer. Subsequently, the conductive layer 52 and the cap layer 54 are sequentially present on the p-type cladding layer 48, and the p-type cladding layer 48 and the conductive layer 52 are formed on the conductive layer 50a. Limited connection via The passivation layer 52 may be a p + -InGaP layer, and the cap layer 54 may be a p + -GaAs layer. The conductive layer 50a may be a p-GaAs layer, and the width thereof may be about 10 μm to 200 μm. The p-type cladding layer 48 around the energizing layer 50a and the diversion layer 52 are at least separated by the thickness of the energizing layer 50a. Therefore, an air gap 60 exists between the p-type cladding layer 48 around the conducting layer 50a and the conducting transfer layer 52. Presence in the air gap 60 can provide an excellent current blocking effect. An n-type electrode is attached to the bottom surface of the N-compound semiconductor substrate 42, and a p-type electrode 56 is attached to the cap layer 54.

다음에는 도 2의 에지 방출형 반도체 레이저 다이오드의 제조 방법을 도 3 내지 도 7을 참조하여 설명한다.Next, a method of manufacturing the edge emitting semiconductor laser diode of FIG. 2 will be described with reference to FIGS. 3 to 7.

먼저, 도 3을 참조하면, n형 화합물 반도체 기판(42) 상에 n형 클래드층(44), 활성층(46), p형 클래드층(48), p형 화합물 반도체층(50), 통전용이층(52) 및 캡층(54)을 순차적으로 성장한다. N형 화합물 반도체 기판(42)은 n-GaAs 기판으로 형성하는 것이 바람직하나, 다른 n형 화합물 반도체 기판으로 형성할 수도 있다. n형 클래드층(44)은 n-InGaAlP층으로 형성하고, 활성층(46)은 InGaP층으로 형성한다. 그리고 p형 클래드층(48)은 p-InGaAlP층으로 형성하고, p형 화합물 반도체층(50)은 p-GaAs층으로 형성한다. 또한, 통전 용이층(52) 및 캡층(54)은 각각 p+-InGaP층 및 p+-GaAs층으로 형성할 수 있다. 이러한 물질층은 예를 든 화합물 반도체 물질외에 다른 화합물 반도체 물질로 형성할 수 있다.First, referring to FIG. 3, the n-type cladding layer 44, the active layer 46, the p-type cladding layer 48, the p-type compound semiconductor layer 50, and the electricity supply are provided on the n-type compound semiconductor substrate 42. The bilayer 52 and the cap layer 54 are grown sequentially. The n-type compound semiconductor substrate 42 is preferably formed of an n-GaAs substrate, but may be formed of another n-type compound semiconductor substrate. The n-type cladding layer 44 is formed of an n-InGaAlP layer, and the active layer 46 is formed of an InGaP layer. The p-type cladding layer 48 is formed of a p-InGaAlP layer, and the p-type compound semiconductor layer 50 is formed of a p-GaAs layer. In addition, the energization easy layer 52 and the cap layer 54 can be formed with a p + -InGaP layer and a p + -GaAs layer, respectively. This material layer may be formed of a compound semiconductor material other than the compound semiconductor material, for example.

다음, 도 4에 도시한 바와 같이, 캡층(54)의 폭이 후속 공정에서 형성될 활성층(46)의 폭보다 좁게 되도록 캡층(54)을 패터닝한 다음, 도 5에 도시한 바와 같이, 캡층(54)의 노출된 전면을 덮는 감광막 패턴(M)을 형성한다. 감광막 패턴(M)은 최종적으로 형성될 레이저 다이오드의 크기를 한정하는 크기로 형성하는 것이 바람직하다. 다음, 도 6을 참조하면, 감광막 패턴(M)을 식각 마스크로 사용하여 감광막 패턴(M) 둘레의 물질층들, 곧 순차적으로 성장된 p형 화합물 반도체층(50), 통전 용이층(52)을 역순으로 건식식각한다. 통전 용이층(52)을 건식식각한 다음, p형 클래드층(48)도 일부 두께만큼 제거할 수 있다.Next, as shown in FIG. 4, the cap layer 54 is patterned such that the width of the cap layer 54 is smaller than the width of the active layer 46 to be formed in a subsequent process, and then as shown in FIG. 5, the cap layer ( A photosensitive film pattern M is formed to cover the exposed front surface of 54. The photoresist pattern M is preferably formed to a size limiting the size of the laser diode to be finally formed. Next, referring to FIG. 6, using the photoresist pattern M as an etching mask, the material layers around the photoresist pattern M, that is, the p-type compound semiconductor layer 50 sequentially grown, and the easy-to-carry layer 52 are sequentially formed. Dry etch in reverse order. After the dry conductive layer 52 is dry etched, the p-type cladding layer 48 may also be removed by a partial thickness.

다음, p형 화합물 반도체층(50)의 일부를 제거하기 위해, 상기 건식식각 후의 결과물을 구연산(citric acid)을 이용하여 습식식각한다. 상기 습식식각은 p형 화합물 반도체층(50)의 폭이 소정의 폭으로 줄어들 때까지 실시한다. 바람직하게는 상기 습식식각은 p형 화합물 반도체층(50)의 폭이 도 2의 통전층(50a)의 폭(10㎛~200㎛)이 될 때까지 실시할 수 있다. 상기 습식 식각 결과, 도 7에 도시한 바와 같이, p형 클래드층(48)과 통전 용이층(54)을 제한적으로 이어주는 p형 화합물 반도체층 패턴(50a), 곧 통전층(50a)이 형성되고, 통전층(50a)둘레에 p형 클래드층(48)과 통전 용이층(54)을 이격시키는 에어 갭(60)이 형성된다. 에어 갭(60)은 전류 차단층으로 사용된다.Next, in order to remove a part of the p-type compound semiconductor layer 50, the resultant product after the dry etching is wet etched using citric acid. The wet etching is performed until the width of the p-type compound semiconductor layer 50 is reduced to a predetermined width. Preferably, the wet etching may be performed until the width of the p-type compound semiconductor layer 50 becomes the width (10 μm to 200 μm) of the conductive layer 50a of FIG. 2. As a result of the wet etching, as illustrated in FIG. 7, a p-type compound semiconductor layer pattern 50a, that is, a conductive layer 50a, which connects the p-type cladding layer 48 and the conductive layer easily 54, is formed. An air gap 60 is formed between the conductive layer 50a to separate the p-type cladding layer 48 from the conductive layer 54. The air gap 60 is used as a current blocking layer.

다음, 도 8에 도시한 바와 같이, 감광막 패턴(M)을 제거한 다음, 절단선(L)을 따라 결과물을 벽개한다. 절단선(L)은 n형 화합물 반도체층(42) 내지 p형 클래드층(48)의 벽개면을 지난다. 상기 벽개 결과, 독립된 에지 방출형 반도체 레이저 다이오드가 형성된다. 이후, 도 9에 도시한 바와 같이, 에지 방출형 반도체 레이저 다이오드의 n형 화합물 반도체층(42)의 밑면에 n형 전극(40)을 부착하고, 캡층(54) 상에 p형 전극(56)을 부착한다.Next, as shown in FIG. 8, the photoresist pattern M is removed, and the resultant is cleaved along the cutting line L. Next, as shown in FIG. The cutting line L passes through the cleaved surface of the n-type compound semiconductor layers 42 to p-type cladding layer 48. As a result of the cleavage, an independent edge emitting semiconductor laser diode is formed. 9, the n-type electrode 40 is attached to the bottom surface of the n-type compound semiconductor layer 42 of the edge-emitting semiconductor laser diode, and the p-type electrode 56 is formed on the cap layer 54. Attach.

상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 한번의 결정 성장이라는 본원의 기술적 사상은 그대로 이용하면서 통전층 둘레에 에어 갭을 형성하는 대신, 외부 확산방법으로 통전층의 바깥부분을 산화시키고, 이를 전류 차단층으로 이용할 수도 있을 것이다.While many details are set forth in the foregoing description, they should be construed as illustrative of preferred embodiments, rather than to limit the scope of the invention. For example, if one of ordinary skill in the art to which the present invention belongs, the present invention of the single crystal growth is used as it is, instead of forming an air gap around the conductive layer, the outer portion of the conductive layer by an external diffusion method May be oxidized and used as a current blocking layer.

이와 같이 본 발명은 다양한 방식으로 변형할 수 있으므로, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.As described above, the present invention may be modified in various ways, and therefore, the scope of the present invention should be determined by the technical spirit described in the claims rather than by the embodiments described.

상술한 바와 같이, 본 발명의 에지 방출형 반도체 레이저 다이오드는 n형 화합물 반도체층(42)으로부터 캡층(54)까지 한번의 결정성장으로 형성할 수 있으므로, 종래와 같은 재 결정성장의 번거로움이 없다. 또한, 전류 차단층으로 에어 갭을 이용하므로, 전류 차단 효과가 뛰어나며 다중 횡모드 억제 및 굴절률 가이딩 효과도 얻을 수 있다.As described above, the edge-emitting semiconductor laser diode of the present invention can be formed in one crystal growth from the n-type compound semiconductor layer 42 to the cap layer 54, so that there is no hassle of recrystallization growth as in the prior art. . In addition, since the air gap is used as the current blocking layer, the current blocking effect is excellent, and multiple transverse mode suppression and refractive index guiding effects can be obtained.

Claims (7)

n형 화합물 반도체층;n-type compound semiconductor layer; 상기 n형 화합물 반도체층 상에 순차적으로 구비된 n형 클래드층, 활성층, p형 클래드층, 통전층, 통전 용이층, 캡층;An n-type cladding layer, an active layer, a p-type cladding layer, an energizing layer, an easily conducting layer, and a cap layer sequentially provided on the n-type compound semiconductor layer; 상기 n형 화합물 반도체층 밑면에 형성된 n형 전극; 및 An n-type electrode formed on a bottom surface of the n-type compound semiconductor layer; And 상기 캡층 상에 형성된 p형 전극을 포함하되,Including a p-type electrode formed on the cap layer, 상기 통전층은 상기 활성층보다 폭이 좁고 그 둘레에 에어 갭이 형성된 것을 특징으로 하는 에지 방출형 반도체 레이저 다이오드.The conducting layer is narrower than the active layer, the edge emission type semiconductor laser diode, characterized in that the air gap formed around. 제 1 항에 있어서, 상기 통전층의 폭은 10㎛~200㎛정도인 것을 특징으로 하는 에지 방출형 반도체 레이저 다이오드.The edge emission type semiconductor laser diode according to claim 1, wherein the width of the conductive layer is about 10 µm to 200 µm. n형 화합물 반도체층 상에 n형 클래드층, 활성층, p형 클래드층, 통전층, 통전 용이층 및 캡층을 연속적으로 성장시키는 제1 단계;a first step of continuously growing an n-type cladding layer, an active layer, a p-type cladding layer, an energizing layer, an energizing easy layer, and a cap layer on the n-type compound semiconductor layer; 상기 캡층을 소정의 폭으로 패터닝하는 제2 단계;A second step of patterning the cap layer to a predetermined width; 상기 통전 용이층 상에 상기 패터닝된 캡층의 노출된 전면을 덮고, 상기 통전 용이층의 소정 영역을 한정하는 감광막 패턴을 형성하는 제3 단계;A third step of forming a photoresist pattern covering the exposed entire surface of the patterned cap layer on the conductive layer, and defining a predetermined region of the conductive layer; 상기 감광막 패턴을 식각 마스크로 사용하여 적어도 상기 통전 용이층 및 통전층을 식각하는 제4 단계;Etching the conductive layer and the conductive layer at least using the photoresist pattern as an etching mask; 상기 통전층의 폭을 줄여 상기 통전 용이층 및 상기 p형 클래드층사이에 에어 갭을 형성하는 제5 단계;A fifth step of forming an air gap between the easy conducting layer and the p-type cladding layer by reducing the width of the conducting layer; 상기 감광막 패턴을 제거하는 제6 단계;A sixth step of removing the photoresist pattern; 상기 n형 화합물 반도체층 내지 p형 클래드층을 벽개하는 제7 단계; 및A seventh step of cleaving the n-type compound semiconductor layer to the p-type cladding layer; And 상기 n형 화합물 반도체층의 밑면 및 상기 캡층의 상부면에 각각 n형 및 p형 전극을 부착하는 제8 단계를 포함하는 것을 특징으로 하는 에지 방출형 반도체 레이저 다이오드 제조 방법.And an eighth step of attaching n-type and p-type electrodes to the bottom surface of the n-type compound semiconductor layer and the top surface of the cap layer, respectively. 제 3 항에 있어서, 상기 제4 단계에서 상기 통전층을 식각한 다음에 상기 p형 클래드층의 일부 두께도 제거하는 것을 특징으로 하는 에지 방출형 반도체 레이저 다이오드 제조 방법.4. The method of claim 3, wherein the thickness of the p-type cladding layer is also removed after the conductive layer is etched in the fourth step. 제 3 항에 있어서, 상기 제5 단계에서 상기 통전층만 선택적으로 식각할 수 있는 식각액을 이용하여 상기 제4 단계의 결과물을 소정 시간동안 습식식각하는 것을 특징으로 하는 에지 방출형 반도체 레이저 다이오드 제조 방법.4. The method of claim 3, wherein in the fifth step, the resultant of the fourth step is wet-etched for a predetermined time by using an etchant capable of selectively etching only the conductive layer. . 제 5 항에 있어서, 상기 식각액으로 구연산을 사용하는 것을 특징으로 하는 에지 방출형 반도체 레이저 다이오드 제조 방법.6. The method of claim 5, wherein citric acid is used as the etchant. 제 3 항에 있어서, 상기 제5 단계에서 상기 통전층의 폭은 10㎛~200㎛로 줄이는 것을 특징으로 하는 에지 방출형 반도체 레이저 다이오드.The edge-emitting semiconductor laser diode of claim 3, wherein the width of the conductive layer is reduced to 10 µm to 200 µm in the fifth step.
KR1020040083979A 2004-10-20 2004-10-20 Edge emitting type semicondpctor laser diode and method of manufacturing the same KR100668306B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040083979A KR100668306B1 (en) 2004-10-20 2004-10-20 Edge emitting type semicondpctor laser diode and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040083979A KR100668306B1 (en) 2004-10-20 2004-10-20 Edge emitting type semicondpctor laser diode and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20060034934A KR20060034934A (en) 2006-04-26
KR100668306B1 true KR100668306B1 (en) 2007-01-12

Family

ID=37143577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040083979A KR100668306B1 (en) 2004-10-20 2004-10-20 Edge emitting type semicondpctor laser diode and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR100668306B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990086323A (en) * 1998-05-27 1999-12-15 윤종용 Short wavelength surface emitting semiconductor laser diode and manufacturing method thereof
KR20010048104A (en) * 1999-11-25 2001-06-15 오길록 Long wavelength vertical cavity laser and method for fabricating the same
KR20020014508A (en) * 2000-08-18 2002-02-25 오길록 A InAlGaAs vertical-cavity surface-emitting laser having improved current confinement scheme and fabrication method thereof
US6492661B1 (en) 1999-11-04 2002-12-10 Fen-Ren Chien Light emitting semiconductor device having reflection layer structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990086323A (en) * 1998-05-27 1999-12-15 윤종용 Short wavelength surface emitting semiconductor laser diode and manufacturing method thereof
US6492661B1 (en) 1999-11-04 2002-12-10 Fen-Ren Chien Light emitting semiconductor device having reflection layer structure
KR20010048104A (en) * 1999-11-25 2001-06-15 오길록 Long wavelength vertical cavity laser and method for fabricating the same
KR20020014508A (en) * 2000-08-18 2002-02-25 오길록 A InAlGaAs vertical-cavity surface-emitting laser having improved current confinement scheme and fabrication method thereof

Also Published As

Publication number Publication date
KR20060034934A (en) 2006-04-26

Similar Documents

Publication Publication Date Title
JPH11354888A (en) Semiconductor light-emitting device and its manufacture
JP3718952B2 (en) Semiconductor laser
JP2004104073A (en) Semiconductor laser element and manufacturing method thereof, and semiconductor laser device
KR100668306B1 (en) Edge emitting type semicondpctor laser diode and method of manufacturing the same
JP2005183621A (en) Method for manufacturing semiconductor light emitting device
JPH1197789A (en) Semiconductor laser
JP4056717B2 (en) Semiconductor laser and manufacturing method thereof
KR20010085668A (en) Method of fabricating a semiconductor light-emitting device and the semiconductor light-emitting device
JP3654429B2 (en) Manufacturing method of optical semiconductor device
KR20060038531A (en) Semiconductor laser diode and method of manufacturing the same
JP2006128609A (en) Ridge waveguide semiconductor laser and method for manufacturing the same
JP4164248B2 (en) Semiconductor element, manufacturing method thereof, and semiconductor optical device
JP3108183B2 (en) Semiconductor laser device and method of manufacturing the same
KR100446592B1 (en) Semiconductor laser diode and method for manufacturing thereof
JPH1041583A (en) Semiconductor light-emitting device
JP2007110034A (en) Semiconductor optical element and manufacturing method thereof
JP2006134943A (en) Semiconductor laser device and manufacturing method thereof
JP2002314200A (en) Semiconductor laser device and its manufacturing method
JP2005158953A (en) Semiconductor laser element, and method for manufacturing the same
JP2006147906A (en) Manufacturing method of ridge waveguide-type semiconductor laser element
KR100590567B1 (en) Laser diode and method of manufacturing the same
KR100244239B1 (en) Laser diode and its manufacture method
JP3208177B2 (en) Semiconductor laser device
JP2010287738A (en) Semiconductor light emitting element
JPH10178200A (en) Semiconductor optically integrated element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee