KR100666374B1 - Method for forming and encapsulating of via hole - Google Patents

Method for forming and encapsulating of via hole Download PDF

Info

Publication number
KR100666374B1
KR100666374B1 KR20010001310A KR20010001310A KR100666374B1 KR 100666374 B1 KR100666374 B1 KR 100666374B1 KR 20010001310 A KR20010001310 A KR 20010001310A KR 20010001310 A KR20010001310 A KR 20010001310A KR 100666374 B1 KR100666374 B1 KR 100666374B1
Authority
KR
South Korea
Prior art keywords
via hole
forming
sealing
sealing material
metal layer
Prior art date
Application number
KR20010001310A
Other languages
Korean (ko)
Other versions
KR20020060309A (en
Inventor
김신
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20010001310A priority Critical patent/KR100666374B1/en
Publication of KR20020060309A publication Critical patent/KR20020060309A/en
Application granted granted Critical
Publication of KR100666374B1 publication Critical patent/KR100666374B1/en

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 절연층과 금속층으로 형성된 기판에 비아 홀을 형성하고 봉합 물질을 이용하여 비아 홀을 봉합하는, 비아 홀의 형성과 봉합 방법에 대한 것이다. 종래 기술에 따른 비아 홀은 레이져(laser) 공정 등에 의해 형성되므로 이에 따른 비용이 증가되며, 레이져 공정 후 디스미어(desmear) 공정을 거쳐야 하므로 생산성이 떨어진다. 또한 비아 홀에 형성된 도금층은 비아 홀의 직경과 깊이 및 도금액의 조건에 따라 불균일하게 형성될 수 있으므로, 그 신뢰도가 저하될 우려가 있다.The present invention relates to a method of forming and closing via holes, forming via holes in a substrate formed of an insulating layer and a metal layer, and sealing the via holes using a sealing material. Since the via hole according to the prior art is formed by a laser process or the like, the cost increases accordingly, and thus productivity is reduced because the via hole is subjected to a desmear process after the laser process. In addition, since the plating layer formed in the via hole may be formed unevenly according to the diameter and depth of the via hole and the conditions of the plating solution, there is a fear that the reliability thereof is lowered.

따라서, 본 발명에 따른 비아 홀의 형성과 봉합 방법은 펀칭이나 기계적 드릴에 의해 비아 홀을 형성시키고, 고상 또는 흐름성을 갖는 봉합 물질을 비아 홀에 주입시키는 것을 특징으로 한다. 본 발명의 구조를 따르면 기계적 드릴 공정이나 펀칭 공정에 의해 비아 홀이 형성되므로, 경제적으로 비아 홀을 형성시킬 수 있고, 디스미어 공정을 없앰으로써 생산성이 증대된다. 또한 고상 또는 흐름성을 갖는 봉합 물질을 비아 홀에 주입시키고 열을 가해 봉합함으로써, 전도층이 균일하게 형성되므로 전기적 신뢰도가 증가된다.Accordingly, the method of forming and closing the via hole according to the present invention is characterized in that the via hole is formed by punching or a mechanical drill, and a sealing material having a solid state or flowability is injected into the via hole. According to the structure of the present invention, since the via hole is formed by a mechanical drill process or a punching process, the via hole can be economically formed, and the productivity is increased by eliminating the desmear process. In addition, by injecting a solid or flowable sealing material into the via hole and sealing with heat, the conductive layer is formed uniformly, thereby increasing the electrical reliability.

비아 홀, 테이프 기판, 칩 스케일 패키지, 기판, 볼 그리드 어레이Via Hole, Tape Board, Chip Scale Package, Board, Ball Grid Array

Description

비아 홀의 형성과 봉합 방법{Method for forming and encapsulating of via hole}Method for forming and encapsulating of via hole}

도 1a 내지 도 1e는 종래 기술에 따른 비아 홀의 형성과 도금 공정도,1A to 1E are diagrams illustrating a process of forming and plating via holes according to the prior art;

도 2a 내지 도 2e는 본 발명의 제 1실시예에 따른 비아 홀의 형성과 봉합 공정의 제조 공정도,2a to 2e is a manufacturing process diagram of the formation of the via hole and the sealing process according to the first embodiment of the present invention,

도 3a 내지 도 3e는 본 발명의 제 2실시예에 따른 비아 홀의 형성과 봉합 공정의 제조 공정도이다. 3A to 3E are flowcharts illustrating a process of forming and sealing a via hole according to a second exemplary embodiment of the present invention.

* 도면의 주요 부분에 대한 설명 *Description of the main parts of the drawing

1, 101, 201: 절연층 1a, 101a, 201a: 하부면1, 101, 201: insulation layer 1a, 101a, 201a: bottom surface

1b, 101b, 201b: 상부면 3, 103, 203: 비아 홀1b, 101b, and 201b: top surfaces 3, 103, and 203: via holes

5: 도금층 105, 205: 봉합 수단5: plating layer 105, 205: sealing means

7: 레이져 9: 스미어7: laser 9: smear

10, 110, 210: 제 1금속층 20, 120, 220: 제 2금속층10, 110, 210: first metal layer 20, 120, 220: second metal layer

본 발명은 절연층과 금속층으로 형성된 기판에 비아 홀(via hole)을 형성하 고, 봉합 물질을 이용하여 비아 홀을 봉합하는 비아 홀의 형성과 봉합 방법에 대한 것이다.The present invention relates to a method of forming and closing a via hole for forming a via hole in a substrate formed of an insulating layer and a metal layer, and sealing the via hole using a sealing material.

기판은 반도체 칩 패키지의 지지 기능과 전기적 연결 기능 등을 수행한다. 이러한 기판은 사용되는 재질에 따라 테이프 기판, 플라스틱 기판, 세라믹 기판 등으로 분류될 수 있으며, 금속층의 적층수에 따라 양면 기판, 다층 기판 등으로 분류된다. 또한 기판에는 이를 관통하는 비아 홀이 형성되고, 비아 홀 내벽에는 도전성 물질이 형성되어 금속층들이 전기적으로 연결된다.The substrate performs a supporting function and an electrical connection function of the semiconductor chip package. Such substrates may be classified into tape substrates, plastic substrates, ceramic substrates, and the like according to materials used, and may be classified into double-sided substrates and multilayer substrates according to the number of stacked metal layers. In addition, a via hole penetrating through the substrate is formed, and a conductive material is formed on the inner wall of the via hole to electrically connect the metal layers.

도면을 참조하여 종래 기술에 따른 비아 홀의 형성과 봉합 방법을 설명하겠다.A method of forming and closing a via hole according to the prior art will be described with reference to the drawings.

도 1a 내지 도 1e는 종래 기술에 따른 비아 홀의 형성과 도금 공정도이다.1A to 1E are diagrams illustrating a process of forming and plating via holes according to the related art.

먼저, 도 1a와 같이 절연층(1)의 상부면(1b)과 하부면(1a)에 제 1금속층(10)과 제 2금속층(20)을 형성시키는 단계를 거친다. 이는 절연층(1)의 상부면(1b)과 하부면(1a)에 제 2금속층(20)과 제 1금속층(10)을 적층하여 소정의 열과 압력을 가하여 부착시킨다.First, as shown in FIG. 1A, the first metal layer 10 and the second metal layer 20 are formed on the top surface 1b and the bottom surface 1a of the insulating layer 1. The second metal layer 20 and the first metal layer 10 are laminated on the upper surface 1b and the lower surface 1a of the insulating layer 1 by applying a predetermined heat and pressure.

이 단계에 이어, 비아 홀(3)이 형성될 부분의 제 2금속층(20)을 식각(etching)한다. 이와 같은 금속층(10, 20)의 식각은 제 1금속층(10)과 제 2금속층(20)에 식각시킬 형태를 갖는 패턴(pattern)을 형성시키고, 금속층(10, 20)을 부식시킬 수 있는 식각액에서 식각시킴으로써 이루어진다.Following this step, the second metal layer 20 of the portion where the via hole 3 is to be formed is etched. Such etching of the metal layers 10 and 20 forms a pattern having a form to be etched in the first metal layer 10 and the second metal layer 20, and an etchant that may corrode the metal layers 10 and 20. By etching.

이 단계에 이어, 레이져(laser; 7) 장치 등에 의한 비아 홀 형성 단계를 거친다. 도 1b와 같이 제 2금속층(20)을 식각하여 노출된 절연층(1)에 레이져(7)를 조사한다. 이때 일반적으로 사용되는 이산화탄소(CO2) 레이져는, 절연층(1)은 식각시킬 수 있는 반면 금속층(10, 20)은 식각시킬 수 없는 파장의 특성을 갖는다. 따라서 도 1c와 같이 레이져(도 1b의 7)에 의해 절연층(1)의 상부면(1b)과 하부면(1a)을 관통하는 비아 홀(3)이 형성된다. 비아 홀(3) 주변에는 스미어(smear; 9)가 형성되는데, 이는 레이져(도 1b의 7)의 열에 의해 형성된 절연층(1)의 재이다.This step is followed by a via hole formation step using a laser device or the like. As shown in FIG. 1B, the laser beam 7 is irradiated to the exposed insulating layer 1 by etching the second metal layer 20. In this case, a carbon dioxide (CO 2 ) laser, which is generally used, has a wavelength characteristic in which the insulating layer 1 can be etched while the metal layers 10 and 20 cannot be etched. Accordingly, as shown in FIG. 1C, a via hole 3 penetrating the upper surface 1b and the lower surface 1a of the insulating layer 1 is formed by the laser (7 of FIG. 1B). A smear 9 is formed around the via hole 3, which is the ash of the insulating layer 1 formed by the heat of the laser (7 in FIG. 1B).

이 단계에 이어, 디스미어(desmear) 단계를 거친다. 이 단계에 의해 도 1d와 같이 비아 홀(3) 내부의 스미어(도 1c의 9)가 제거된다.This step is followed by a desmear step. This step removes the smear (9 in FIG. 1C) inside the via hole 3 as shown in FIG. 1D.

이 단계에 이어, 도 1e와 같이 도금층(5) 형성 단계를 거침으로써 비아 홀의 형성과 도금 공정은 완료된다. 이때, 일련의 도금층 형성 부위에만 도금층(5)이 형성되도록 패턴을 형성시키는 공정과 도금액에 침투시켜 도금층(5)을 형성시키는 공정을 거치면, 비아 홀(3)과 임의의 금속층(10, 20)에 도금층(5)이 형성된다. 비아 홀(3)에 형성되는 도금층(5)은 제 1금속층(10)과 제 2금속층(20)을 전기적으로 연결시킨다.Following this step, the via hole formation and plating process are completed by going through the plating layer 5 forming step as shown in FIG. 1E. At this time, the via hole 3 and the optional metal layers 10 and 20 are subjected to a process of forming a pattern so that the plating layer 5 is formed only in a series of plating layer formation sites and a process of forming the plating layer 5 by penetrating the plating solution. The plating layer 5 is formed in the. The plating layer 5 formed in the via hole 3 electrically connects the first metal layer 10 and the second metal layer 20.

그러나, 이와 같은 종래 기술에 따른 비아 홀(3) 형성 및 도금 공정은 레이져(7)를 사용하므로 이에 따른 비용이 증가되며, 레이져(7) 공정 후 디스미어 공정을 거쳐야 하므로 생산성이 감소된다. 또한 도금층(5)은 비아 홀(3)의 직경과 깊이 및 도금액의 조건에 따라 불균일하게 형성될 수 있으므로, 그 신뢰도가 저하될 우려가 있다.However, since the via hole 3 forming and plating process according to the related art uses the laser 7, the cost thereof increases, and thus the productivity is reduced because the via 7 process passes through the desmear process. In addition, since the plating layer 5 may be formed unevenly according to the diameter and depth of the via hole 3 and the conditions of the plating liquid, there is a fear that the reliability thereof is lowered.

따라서, 본 발명의 목적은 스미어가 형성되지 않도록 기계적으로 비아 홀을 형성시킴으로써, 생산 원가를 절감시키고 생산성을 증대시키는데 있다.Accordingly, an object of the present invention is to mechanically form via holes so that smears are not formed, thereby reducing production costs and increasing productivity.

본 발명의 다른 목적은, 도전성 봉합 물질을 이용하여 비아 홀을 봉합함으로써 전기적 신뢰도를 증가시키는데 있다.Another object of the present invention is to increase electrical reliability by sealing via holes using conductive sealing materials.

상기 목적을 달성하기 위하여, 본 발명에 따른 비아 홀의 형성과 봉합 방법은 펀칭이나 기계적 드릴에 의해 비아 홀을 형성시키고, 고상 또는 흐름성을 갖는 봉합 물질을 비아 홀에 주입시키는 것을 특징으로 한다.In order to achieve the above object, the method of forming and sealing the via hole according to the present invention is characterized in that the via hole is formed by punching or a mechanical drill, and a sealing material having a solid state or flowability is injected into the via hole.

본 발명에 따른 비아 홀의 형성과 봉합 방법은, (a) 상부면과, 상부면에 반대되는 하부면을 갖는 절연층을 준비하는 단계; (b) 상부면과 하부면을 관통시키는 비아 홀을 형성하는 단계; (c) 상부면과 하부면에 제 1금속층과 제 2금속층을 형성하는 단계; (d) 비아 홀을 덮고 있는 제 1금속층 부분을 제거하는 단계; (e) 비아 홀에 봉합 물질을 주입하는 단계; 및 (f) 봉합 물질에 열을 가해 비아 홀을 봉합하는 단계;를 갖는 것을 특징으로 한다.The method of forming and sealing the via hole according to the present invention includes the steps of: (a) preparing an insulating layer having an upper surface and a lower surface opposite to the upper surface; (b) forming a via hole penetrating the upper and lower surfaces; (c) forming a first metal layer and a second metal layer on upper and lower surfaces; (d) removing the first metal layer portion covering the via hole; (e) injecting suture material into the via hole; And (f) applying heat to the sealing material to seal the via holes.

또한 비아 홀은 기계적 드릴을 이용하거나, 금형을 이용한 펀칭 공정에 의해 형성되는 것이 바람직하다. 더불어 형성된 비아 홀은 임의의 전도도를 갖는 고상 또는 흐름성을 갖는 봉합 물질을 이용하여 봉지되고, 이때 봉합 물질은 솔더볼(solder ball)이나 솔더 페이스트(solder paste)인 것이 더욱 바람직하다.In addition, the via hole is preferably formed by using a mechanical drill or a punching process using a mold. In addition, the formed via hole is sealed using a sealing material having a solid state or flowability having an arbitrary conductivity, and the sealing material is more preferably a solder ball or a solder paste.

이하 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2e는 본 발명의 제 1실시예에 따른 비아 홀의 형성과 봉합 공정의 제조 공정도이다.2A to 2E are diagrams illustrating a manufacturing process of a via hole forming and sealing process according to a first exemplary embodiment of the present invention.

먼저, 도 2a와 같이 절연층(101)을 준비하고, 절연층(101)의 상부면(101b)과 하부면(101a)을 관통시키는 비아 홀(103)을 형성시키는 단계를 거친다. 이때 비아 홀(103)은 비트(bit)를 사용한 기계적 드릴(drill) 공정에 의해 형성되거나, 일련의 제작된 금형에 절연층(101)을 삽입시켜 압력을 가함으로써 형성된다. 일반적으로 절연층(101)은 폴리이미드(polyimide)등의 얇고 긴 테이프 형태의 절연성 재질을 사용함으로써, 박형화와 생산성 증대를 이룬다.First, as illustrated in FIG. 2A, an insulating layer 101 is prepared, and a via hole 103 penetrating the upper surface 101b and the lower surface 101a of the insulating layer 101 is formed. In this case, the via hole 103 is formed by a mechanical drill process using a bit, or is formed by applying pressure by inserting the insulating layer 101 into a series of manufactured molds. In general, the insulating layer 101 uses a thin and long tape-like insulating material such as polyimide, thereby making it thinner and increasing productivity.

이 단계에 이어, 2b와 같이 절연층(101)의 상부면(101b)과 하부면(101a)에 제 1금속층(110)과 제 2금속층(120)을 형성하는 단계를 거친다. 제 2금속층(120)과 제 1금속층(110) 사이에 비아 홀(103)이 형성된 절연층(101)을 위치시키고, 로울러(roller)에 삽입시켜 소정의 열과 압력을 가함으로써 절연층(101)과 금속층(110, 120)을 부착한다. 금속층(110, 120)은 일반적으로 구리를 사용하는데, 이는 경제적이며 전기 전도도가 우수하기 때문이다.After this step, the first metal layer 110 and the second metal layer 120 are formed on the upper surface 101b and the lower surface 101a of the insulating layer 101 as shown in 2b. The insulating layer 101 is disposed between the second metal layer 120 and the first metal layer 110 by inserting the insulating layer 101 having the via hole 103 formed therein into a roller and applying predetermined heat and pressure. And metal layers 110 and 120. The metal layers 110 and 120 generally use copper because they are economical and have excellent electrical conductivity.

이 단계에 이어, 도 2c와 같이 비아 홀(103)을 덮고 있는 제 1금속층(110)을 제거하는 단계를 거쳐 비아 홀(103)을 외부로 노출시킨다. 이 공정은 제 1금속층(110)과 제 2금속층(120)에 식각시킬 형태를 갖는 패턴을 형성시키고, 금속층(110, 120)을 부식시킬 수 있는 식각액에서 식각시킴으로써 이루어진다.Following this step, the via hole 103 is exposed to the outside by removing the first metal layer 110 covering the via hole 103 as shown in FIG. 2C. This process is performed by forming a pattern having a form to be etched in the first metal layer 110 and the second metal layer 120, and etching in an etchant that can corrode the metal layers 110 and 120.

이 단계에 이어, 도 2d와 같이 비아 홀(103)에 봉합 물질(105)을 주입하는 단계를 거친다. 구형 또는 임의의 형태를 갖는 고체의 봉합 물질(105)은 진공 흡입구가 내장된 자동 장치에 의해 비아 홀(103)에 주입된다. 봉합 물질(105)은 제 1금속층(110)과 제 2금속층(120)을 전기적으로 연결하기 위해 임의의 전기 전도도를 갖는 솔더(solder), 구리 등의 재질로 이루어져야 하며, 그 최대 직경이 비아 홀(103)의 내경보다 작은 형태인 것이 바람직하다. Following this step, the sealing material 105 is injected into the via hole 103 as shown in FIG. 2D. Spherical or any type of solid sealing material 105 is injected into the via hole 103 by an automatic device with a built-in vacuum inlet. The encapsulation material 105 must be made of a material such as solder, copper, or the like having an arbitrary electrical conductivity in order to electrically connect the first metal layer 110 and the second metal layer 120, and the maximum diameter thereof is a via hole. It is preferable that the shape is smaller than the inner diameter of (103).

이 단계에 이어, 봉합 물질(105)에 열을 가해 비아 홀(103)을 봉합하는 단계를 거침으로써 비아 홀(103)의 형성과 봉합 공정은 완료된다. 리플로우(reflow) 장치와 같은 열을 가하는 장치를 이용하여 봉합 물질(105)을 용융시키면, 용융된 봉합 물질(105)은 비아 홀(103)에 충진된다. 이와 같이 용융된 봉합 물질(105)은 상온에서 냉각되어 고체화된다.Following this step, the via material 103 is heated to seal the via hole 103, thereby forming the via hole 103 and completing the sealing process. When the encapsulation material 105 is melted using a heat applying device such as a reflow device, the molten encapsulation material 105 is filled in the via hole 103. The molten sealing material 105 is cooled at room temperature to solidify.

도 3a 내지 도 3e는 본 발명의 제 2실시예에 따른 비아 홀(203)의 형성과 봉합 공정의 제조 공정도이다.3A to 3E are diagrams illustrating a process of forming and sealing the via hole 203 according to the second embodiment of the present invention.

도 3a 내지 도 3e에 따르면 제 2실시예는 비아 홀(203)에 흐름성을 갖는 봉합 물질(205)을 주입하는 단계를 제외하면, 제 1실시예와 동일한 공정 단계를 거친다.According to FIGS. 3A-3E, the second embodiment goes through the same process steps as the first embodiment except for injecting flowable sealing material 205 into the via hole 203.

도 3d와 같이 비아 홀(203)에 흐름성을 갖는 봉합 물질(205)을 주입시킨다. 흐름성을 갖는 봉합 물질(205)은 주입구가 형성된 핀을 내장한 자동 장치에 의해 비아 홀(203)에 주입된다. 봉합 물질(205)은 제 1금속층(210)과 제 2금속층(220)을 전기적으로 연결하기 위해 임의의 전기 전도도를 갖는 솔더 페이스트(solder paste), 구리 등의 재질로 이루어진다. As shown in FIG. 3D, a sealing material 205 having flowability is injected into the via hole 203. The flowable sealing material 205 is injected into the via hole 203 by an automatic device incorporating a pin with an injection hole formed therein. The encapsulation material 205 is made of a material such as solder paste or copper having an arbitrary electrical conductivity to electrically connect the first metal layer 210 and the second metal layer 220.                     

한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.On the other hand, the embodiments of the present invention disclosed in the specification and drawings are merely presented specific examples to aid understanding, and are not intended to limit the scope of the present invention. In addition to the embodiments disclosed herein, it is apparent to those skilled in the art that other modifications based on the technical idea of the present invention may be implemented.

따라서, 본 발명의 구조를 따르면 기계적 드릴 공정이나 펀칭 공정에 의해 비아 홀이 형성되므로, 레이져에 의해 형성하는 것보다 경제적으로 비아 홀을 형성시킬 수 있다. 또한 레이져의 열에 의해 형성되는 스미어를 제거시키기 위한 디스미어 공정을 거치지 않음으로 생산성이 증대된다.Therefore, according to the structure of the present invention, since the via hole is formed by a mechanical drill process or a punching process, it is possible to form the via hole more economically than by using a laser. In addition, productivity is increased by not undergoing a desmear process for removing the smear formed by the heat of the laser.

또한 고상 또는 흐름성을 갖는 봉합 물질을 비아 홀에 주입시키고, 열을 가해 봉합함으로써, 전도층이 균일하게 형성되므로 전기적 신뢰도가 증가된다.In addition, by injecting a solid or flowable sealing material into the via hole and sealing with heat, the conductive layer is formed uniformly, thereby increasing the electrical reliability.

Claims (5)

(a) 상부면과, 상기 상부면에 반대되는 하부면을 갖는 절연층을 준비하는 단계; (a) preparing an insulating layer having an upper surface and a lower surface opposite the upper surface; (b) 상기 상부면과 상기 하부면을 관통시키는 비아 홀을 형성하는 단계;(b) forming a via hole penetrating the upper surface and the lower surface; (c) 상기 상부면에 제 1금속층을 형성하고, 상기 하부면에 제 2금속층을 형성하는 단계;(c) forming a first metal layer on the upper surface, and forming a second metal layer on the lower surface; (d) 상기 비아 홀을 덮고 있는 상기 제 1금속층 부분을 제거하는 단계;(d) removing the portion of the first metal layer covering the via hole; (e) 상기 비아 홀에 봉합 물질을 주입하는 단계; 및(e) injecting an encapsulant into the via hole; And (f) 상기 봉합 물질에 열을 가해 비아 홀을 봉합하는 단계;(f) sealing the via holes by applying heat to the sealing material; 를 포함하는 비아 홀의 형성과 봉합 방법.Forming and sealing the via hole comprising a. 제 1항에 있어서, 상기 (b)단계의 상기 비아 홀은 기계적 드릴을 이용한 제조 공정에 의해 형성되는 것을 특징으로 하는 비아 홀의 형성과 봉합 방법.The method of claim 1, wherein the via hole of the step (b) is formed by a manufacturing process using a mechanical drill. 제 1항에 있어서, 상기 (b)단계의 상기 비아 홀은 일련의 금형에 상기 절연층을 삽입시켜 압력을 주는 펀칭 공정에 의해 형성되는 것을 특징으로 하는 비아 홀의 형성과 봉합 방법.The method of claim 1, wherein the via hole of the step (b) is formed by a punching process of applying pressure by inserting the insulating layer into a series of molds. 제 1항에 있어서, 상기 (e)단계의 상기 봉합 물질은 솔더볼인 것을 특징으로 하는 비아 홀의 형성과 봉합 방법.The method of claim 1, wherein the sealing material of the step (e) is a solder ball. 제 1항에 있어서, 상기 (e)단계의 상기 봉합 물질은 솔더 페이스트인 것을 특징으로 하는 비아 홀의 형성과 봉합 방법.The method of claim 1, wherein the sealing material of step (e) is solder paste.
KR20010001310A 2001-01-10 2001-01-10 Method for forming and encapsulating of via hole KR100666374B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20010001310A KR100666374B1 (en) 2001-01-10 2001-01-10 Method for forming and encapsulating of via hole

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20010001310A KR100666374B1 (en) 2001-01-10 2001-01-10 Method for forming and encapsulating of via hole

Publications (2)

Publication Number Publication Date
KR20020060309A KR20020060309A (en) 2002-07-18
KR100666374B1 true KR100666374B1 (en) 2007-01-09

Family

ID=27691255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20010001310A KR100666374B1 (en) 2001-01-10 2001-01-10 Method for forming and encapsulating of via hole

Country Status (1)

Country Link
KR (1) KR100666374B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674316B1 (en) * 2005-11-25 2007-01-24 삼성전기주식회사 Method forming via hole that utilizes lazer drill

Also Published As

Publication number Publication date
KR20020060309A (en) 2002-07-18

Similar Documents

Publication Publication Date Title
US6353999B1 (en) Method of making mechanical-laser structure
JP5064210B2 (en) Electronic module and manufacturing method thereof
TWI508196B (en) Method of making cavity substrate with built-in stiffener and cavity
US8999759B2 (en) Method for fabricating packaging structure having embedded semiconductor element
US7365006B1 (en) Semiconductor package and substrate having multi-level vias fabrication method
US6696305B2 (en) Metal post manufacturing method
US20080160678A1 (en) Method for fabricating semiconductor package
KR100253521B1 (en) Chip component mounting board, chip component mounting structure, and method of manufacturing chip component mounting board
US20200312772A1 (en) Chip package structure and chip package method
US8322596B2 (en) Wiring substrate manufacturing method
CN103972111A (en) Formation method of lead frame structure
KR100271639B1 (en) Laminated type semiconductor package and fabrication method for semiconductor package and lamination method thereof
JPH10163406A (en) Column grid array and method for semiconductor packaging
KR20040014425A (en) Interposer for a semiconductor module, semiconductor produced using such an interposer and method for producing such an interposer
TWI405314B (en) Packaging substrate having landless conductive traces disposed thereon
US6638858B2 (en) Hole metal-filling method
US20090288293A1 (en) Metal core package substrate and method for manufacturing the same
KR100666374B1 (en) Method for forming and encapsulating of via hole
CN103972113A (en) Packaging method
CN112802757B (en) Substrate preparation method, substrate structure, chip packaging method and chip packaging structure
KR20150053592A (en) Electric component module and manufacturing method threrof
KR100237330B1 (en) Solder ball land manufacture method of ball grid array semiconductor package type pcb and the structure include pcb to ball grid array
KR100992664B1 (en) Method for manufacturing circuit board
JP3570400B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JP4389168B2 (en) Wiring board for forming end face electrodes

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091214

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee